JP2000294566A - Semiconductor device, method of manufacturing the same, and method of manufacturing a substrate - Google Patents
Semiconductor device, method of manufacturing the same, and method of manufacturing a substrateInfo
- Publication number
- JP2000294566A JP2000294566A JP11102004A JP10200499A JP2000294566A JP 2000294566 A JP2000294566 A JP 2000294566A JP 11102004 A JP11102004 A JP 11102004A JP 10200499 A JP10200499 A JP 10200499A JP 2000294566 A JP2000294566 A JP 2000294566A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- semiconductor
- base layer
- heterojunction bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 電流増幅率の変動を起き難くする。
【解決手段】 半導体基板の一面側に順次重ねて設けら
れる少なくともコレクタ層,ベース層,エミッタ層を有
するヘテロ接合バイポーラトランジスタを具備する半導
体装置であって、前記ベース層の水素濃度は1018cm
~3以上であり、前記ベース層はベース層を構成する半導
体の禁制帯幅よりもエネルギーの大きな光の照射処理が
行われている。前記ヘテロ接合バイポーラトランジスタ
を含むモノリシック・マイクロ波集積回路が構成されて
いる。前記モノリシック・マイクロ波集積回路は高周波
電力増幅装置である。回路構成上少なくとも一つのヘテ
ロ接合バイポーラトランジスタのベース−エミッタ間電
圧は1.3V以下であり、前記ベース−エミッタ間電圧
印加状態でのベース電流の時間的ばらつきは測定開始時
のベース電流に対し1時間で1%以内である。
(57) [Summary] [PROBLEMS] To reduce fluctuations in current amplification factor. A semiconductor device includes a heterojunction bipolar transistor having at least a collector layer, a base layer, and an emitter layer sequentially stacked on one surface side of a semiconductor substrate, wherein the base layer has a hydrogen concentration of 10 18 cm.
And a ~ 3 above, wherein the base layer is large light irradiation treatment of the energy is being performed than the bandgap of the semiconductor constituting the base layer. A monolithic microwave integrated circuit including the heterojunction bipolar transistor is configured. The monolithic microwave integrated circuit is a high frequency power amplifier. Due to the circuit configuration, the base-emitter voltage of at least one heterojunction bipolar transistor is 1.3 V or less, and the time variation of the base current when the base-emitter voltage is applied is 1 to the base current at the start of measurement. Within 1% in time.
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法ならびに基板の製造方法に係わり、特に超高
速IC用の素子となるヘテロ接合バイポーラトランジス
タおよびそのトランジスタを組み込んだモノリシック・
マイクロ波集積回路(MMIC)に適用して有効な技術
に関する。The present invention relates to a semiconductor device, a method for manufacturing the same, and a method for manufacturing a substrate. More particularly, the present invention relates to a heterojunction bipolar transistor as an element for an ultra-high-speed IC and a monolithic bipolar transistor incorporating the transistor.
The present invention relates to a technology effective when applied to a microwave integrated circuit (MMIC).
【0002】[0002]
【従来の技術】高速性能,低消費電力性能が優れた半導
体デバイスとしてヘテロ接合バイポーラトランジスタ
(Heterojunction Bipolar Transistor:HBT)が知ら
れている。このようなHBTは、たとえば携帯電話等の
移動体通信端末の高周波電力増幅装置(RFパワーアン
プモジュール)に組み込まれて使用されている。2. Description of the Related Art A heterojunction bipolar transistor (HBT) is known as a semiconductor device having excellent high-speed performance and low power consumption performance. Such an HBT is used by being incorporated in a high-frequency power amplifier (RF power amplifier module) of a mobile communication terminal such as a mobile phone.
【0003】HBTは、半導体基板の一面(主面)上に
サブコレクタ層およびコレクタ層を順次積層するととも
に、このコレクタ層上に部分的にベース層を形成し、か
つ前記ベース層上に部分的にワイドバンドギャップの半
導体からなるエミッタ層を形成した構造になっている。[0003] In the HBT, a sub-collector layer and a collector layer are sequentially laminated on one surface (main surface) of a semiconductor substrate, a base layer is partially formed on the collector layer, and a partial layer is formed on the base layer. The structure has an emitter layer formed of a semiconductor having a wide band gap.
【0004】また、エミッタとベース間の少数キャリア
の再結合による利得の低下を抑止するためにエミッタ層
をInGaP層とした通電劣化が少なく信頼性が高いI
nGaP/GaAsHBTが知られている。また、これ
らのHBTにおいてp型となるベース層のドーパントと
して、大電流動作でも動き難い炭素(C)が用いられて
いる。In addition, in order to suppress a decrease in gain due to recombination of minority carriers between the emitter and the base, an IGaP layer is used as an emitter layer to reduce the current deterioration and to provide a highly reliable I
nGaP / GaAs HBTs are known. In addition, carbon (C), which hardly moves even at a large current operation, is used as a dopant for the base layer which becomes p-type in these HBTs.
【0005】日立評論社発行「日立評論」1998年第11
号、P47〜P52には、GaAs−MMICについて記載
されている。[0005] "Hitachi Hyoron", published by Hitachi Hyoron-sha, No. 11, 1998
Nos. P47 to P52 describe GaAs-MMIC.
【0006】また、特開平6-333939号公報には、ヘテロ
接合バイポーラトランジスタの電流増幅率を向上させる
ために、HBTの製造において1×104A/cm2以上
の電流密度を有するコレクタ電流を通電させて、エミッ
タメサエッジ周辺部における表面再結合電流を低減させ
る技術が開示されている。Japanese Unexamined Patent Publication No. Hei 6-333939 discloses that a collector current having a current density of 1 × 10 4 A / cm 2 or more is used in the manufacture of an HBT in order to improve the current amplification factor of a heterojunction bipolar transistor. There is disclosed a technique for reducing the surface recombination current in the peripheral portion of the emitter mesa edge by applying a current.
【0007】一方、J.Appl.Phys.,Vol.47.No.8,August
1976.pp3587-pp3591には、GaAs結晶におけるキャリ
ア再結合による再結合中心の消滅反応について開示され
ている。On the other hand, J. Appl. Phys., Vol. 47, No. 8, August
1976. pp3587-pp3591 discloses an annihilation reaction of a recombination center due to carrier recombination in a GaAs crystal.
【0008】[0008]
【発明が解決しようとする課題】RFパワーアンプモジ
ュール用ヘテロ接合バイポーラトランジスタの開発を行
う過程で、HBTの電流増幅率が通電初期に変化する現
象を見出した。In the course of developing a heterojunction bipolar transistor for an RF power amplifier module, a phenomenon in which the current amplification factor of the HBT changes at the beginning of energization was found.
【0009】ヘテロ接合バイポーラトランジスタを形成
するための市販の基板の一つとして、絶縁性GaAs基
板の一面側にサブコレクタ層(n型GaAs層),コレ
クタ層(n型GaAs層),ベース層(p型GaAs
層),ワイドバンドギャップのエミッタ層(n型InG
aP層),キャップ層(n型GaAs層とこの層上に形
成されるn型InGaAs層)を有機金属気相成長法
(MOCVD法)で形成した基板が知られている。As one of commercially available substrates for forming a heterojunction bipolar transistor, a subcollector layer (n-type GaAs layer), a collector layer (n-type GaAs layer), and a base layer (n-type GaAs layer) are provided on one side of an insulating GaAs substrate. p-type GaAs
Layer), wide band gap emitter layer (n-type InG
A substrate in which an aP layer) and a cap layer (an n-type GaAs layer and an n-type InGaAs layer formed on this layer) are formed by metal organic chemical vapor deposition (MOCVD) is known.
【0010】図20は、MOCVD法で形成された市販
の基板を使用して製造したHBTのコレクタ電流ICお
よびベース電流IBとベース−エミッタ間電圧VBEとの
相関を示すグラフである。エミッタサイズSEは2.5
μm×20μm、コレクタ−ベース間電圧VCBは0Vで
あり、測定は室温で行った。第1回目の測定結果は点線
で示す曲線であり、第2回目の測定結果は実線で示す曲
線である。[0010] Figure 20, the collector current I C and base current I B and the base of the HBT fabricated using a commercially available substrate which is formed by the MOCVD method - is a graph showing the correlation between the emitter voltage V BE. Emitter size SE is 2.5
μm × 20 μm, the collector-base voltage V CB was 0 V, and the measurement was performed at room temperature. The first measurement result is a curve indicated by a dotted line, and the second measurement result is a curve indicated by a solid line.
【0011】コレクタ電流ICは第1回目および第2回
目も殆ど変化しないが、ベース電流IBはベース−エミ
ッタ間電圧VBEが1.3V以下では第2回目の測定で電
流が測定ばらつきを越える大きさの変動が起き小さくな
る。しかし、第3回目以降の測定結果は第2回目の測定
結果と殆ど同じであり、電流の変動はもはや生じないも
のであろうことが判明した。[0011] Although the collector current I C will hardly changes even if the first time and the second time, the base current I B is the base - emitter voltage V BE is 1.3V or less current in the measurement of the second time measurement variation Excessive size fluctuations occur and become smaller. However, the results of the third and subsequent measurements were almost the same as the results of the second measurement, and it was found that the current would no longer fluctuate.
【0012】本発明者は、前記層構造の基板を分子線エ
ピタキシー(MBE)法で製造し、この基板を用いてH
BTを作製し、HBTを検査したが、この場合には通電
初期に電流増幅率が変化する現象は殆ど発生しないこと
が分かった。The present inventor manufactured a substrate having the above-mentioned layer structure by a molecular beam epitaxy (MBE) method,
A BT was manufactured, and the HBT was inspected. In this case, it was found that a phenomenon in which the current amplification factor changed in the initial stage of energization hardly occurred.
【0013】市販のMOCVD法による基板と、MBE
法による基板の違いを分析検査した結果、ベース−エミ
ッタ間電圧VBEの変動、すなわち電流増幅率の変動はベ
ース層内の残留水素濃度に起因することが判明した。A commercially available MOCVD substrate and an MBE
As a result of analyzing and inspecting the difference between the substrates by the method, it was found that the fluctuation of the base-emitter voltage V BE , that is, the fluctuation of the current amplification factor was caused by the residual hydrogen concentration in the base layer.
【0014】市販の基板は、量産性に優れかつコスト低
減が達成できることから、一般にMOCVD法で製造さ
れている。ベース層として通常よく用いられる炭素
(C)を4×1019cm~3を含むGaAsを考えた場
合、結晶成長条件によっても多少の違いはあるが、水素
濃度は1018〜1019cm~3程度になる。[0014] Commercially available substrates are generally manufactured by the MOCVD method because they are excellent in mass productivity and can achieve cost reduction. When considering GaAs containing 4 × 10 19 cm to 3 of carbon (C), which is usually used as a base layer, the hydrogen concentration is 10 18 to 10 19 cm to 3 , although there are some differences depending on the crystal growth conditions. About.
【0015】これに対して、MBE法で作製した基板の
ベース層の水素濃度は1017cm~3程度である。On the other hand, the hydrogen concentration of the base layer of the substrate manufactured by the MBE method is about 10 17 cm- 3 .
【0016】図20のグラフから分かるように、ベース
−エミッタ間電圧VBEが1.3Vを越えるとベース電流
IBの第1回目の測定と第2回目の測定との間で変動は
起きなくなる。したがって、ベース−エミッタ間電圧V
BEを1.3Vを越える電圧で最初から使用する場合、あ
るいは使用前にベース−エミッタ間に1.3Vを越える
電圧を印加させることによって電流増幅率を安定させる
ことができることが分かる。[0016] As can be seen from the graph of FIG. 20, the base - variation will not occur between the first time measurement and the second measurement of the emitter voltage V BE exceeds 1.3V base current I B . Therefore, the base-emitter voltage V
It can be seen that the current amplification factor can be stabilized when BE is used from the beginning at a voltage exceeding 1.3 V, or by applying a voltage exceeding 1.3 V between the base and the emitter before use.
【0017】電流増幅率を安定化させる前記従来の方法
では、HBTの製造において1×104A/cm2以上の
電流密度を有するコレクタ電流を通電させている。In the conventional method for stabilizing the current amplification factor, a collector current having a current density of 1 × 10 4 A / cm 2 or more is supplied in the manufacture of the HBT.
【0018】しかし、バイアス回路を含む全てのトラン
ジスタに、一定電流密度以上のコレクタ電流を通電する
のは時間が掛かり、製品コスト高につながる。However, it takes time to supply a collector current of a certain current density or more to all the transistors including the bias circuit, which leads to an increase in product cost.
【0019】また、回路形式によっては、前記のような
一定電流密度以上のコレクタ電流を通電できないトラン
ジスタがでてくる。Also, depending on the circuit type, some transistors cannot supply a collector current of a certain current density or higher as described above.
【0020】そこで、本発明者は、前記文献に開示され
ているキャリア再結合による再結合中心の消滅反応技術
を利用することによって、HBTを製造する前の基板の
段階、またはHBTの製造の初期の段階でベース層にな
る半導体層の残留水素に起因する再結合中心の消滅を図
ることを思い立ち本発明をなした。Therefore, the inventor of the present invention makes use of the technology of annihilation reaction of recombination centers by carrier recombination disclosed in the above-mentioned document, thereby making it possible to perform the stage of the substrate before manufacturing the HBT or the initial stage of manufacturing the HBT. The present invention has been made with the intention of eliminating the recombination centers caused by residual hydrogen in the semiconductor layer serving as the base layer at the stage of (1).
【0021】本発明の目的は、電流増幅率の変動が起き
難いヘテロ接合バイポーラトランジスタおよびヘテロ接
合バイポーラトランジスタを組み込んだ半導体装置およ
びその製造方法を提供することにある。It is an object of the present invention to provide a heterojunction bipolar transistor in which the current amplification factor hardly fluctuates, a semiconductor device incorporating the heterojunction bipolar transistor, and a method of manufacturing the same.
【0022】本発明の他の目的は、ヘテロ接合バイポー
ラトランジスタを組み込んだモノリシック・マイクロ波
集積回路を提供することにある。Another object of the present invention is to provide a monolithic microwave integrated circuit incorporating a heterojunction bipolar transistor.
【0023】本発明の他の目的は、ヘテロ接合バイポー
ラトランジスタを組み込んだモノリシックな高周波電力
増幅装置を提供することにある。It is another object of the present invention to provide a monolithic high frequency power amplifier incorporating a heterojunction bipolar transistor.
【0024】本発明の他の目的は、好適なヘテロ接合バ
イポーラトランジスタ用基板を提供することにある。Another object of the present invention is to provide a suitable substrate for a heterojunction bipolar transistor.
【0025】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
【0026】[0026]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。The following is a brief description of an outline of typical inventions disclosed in the present application.
【0027】(1)半導体基板の一面側に順次重ねて設
けられる少なくともコレクタ層,ベース層,エミッタ層
を有するヘテロ接合バイポーラトランジスタを具備する
半導体装置であって、前記ベース層の水素濃度は1018
cm~3以上であり、前記ベース層はベース層を構成する
半導体の禁制帯幅よりもエネルギーの大きな光の照射処
理が行われている。前記ベース層は導電型決定不純物と
して炭素が含まれている。前記ヘテロ接合バイポーラト
ランジスタを含むモノリシック・マイクロ波集積回路が
構成されている。前記モノリシック・マイクロ波集積回
路は高周波電力増幅装置である。複数個のヘテロ接合バ
イポーラトランジスタを具備する半導体装置であって、
少なくとも一つの前記ヘテロ接合バイポーラトランジス
タのベース層の水素濃度は1018cm~3以上であり、ベ
ース−エミッタ間電圧は1.3V以下であり、該ベース
−エミッタ間電圧印加状態でのベース電流の時間的ばら
つきは測定開始時のベース電流に対し1時間で1%以内
である。(1) A semiconductor device comprising a heterojunction bipolar transistor having at least a collector layer, a base layer, and an emitter layer provided sequentially on one surface side of a semiconductor substrate, wherein the base layer has a hydrogen concentration of 10 18
cm to 3 or more, and the base layer has been subjected to light irradiation treatment with energy having a larger energy than the forbidden band width of the semiconductor constituting the base layer. The base layer contains carbon as a conductivity type determining impurity. A monolithic microwave integrated circuit including the heterojunction bipolar transistor is configured. The monolithic microwave integrated circuit is a high frequency power amplifier. A semiconductor device comprising a plurality of heterojunction bipolar transistors,
The hydrogen concentration of the base layer of at least one of the heterojunction bipolar transistors is 10 18 cm 3 or more, the base-emitter voltage is 1.3 V or less, and the base current The time variation is within 1% for one hour with respect to the base current at the start of the measurement.
【0028】このような半導体装置は以下の方法によっ
て製造される。半導体基板の一面側に少なくともコレク
タ層,ベース層,エミッタ層となる半導体層を順次重ね
て形成する工程と、前記ベース層を構成する半導体の禁
制帯幅よりもエネルギーの大きな光を前記半導体基板の
一面側から照射する工程と、前記各半導体層を加工して
エミッタ層,ベース層,コレクタ層を形成する工程とを
有し少なくとも一部にヘテロ接合バイポーラトランジス
タを形成する。前記ヘテロ接合バイポーラトランジスタ
を複数形成するとともに、一部のヘテロ接合バイポーラ
トランジスタは回路上印加されるベース−エミッタ間電
圧が1.25V程度以下の低電圧トランジスタとされ
る。前記ベース層は炭素および水素が含まれ、前記水素
濃度は1018cm~3以上である。前記光照射に使用する
光の波長は365nmである。前記ヘテロ接合バイポー
ラトランジスタを含むモノリシック・マイクロ波集積回
路(高周波電力増幅装置)を形成する。Such a semiconductor device is manufactured by the following method. Forming at least one collector layer, a base layer, and a semiconductor layer serving as an emitter layer sequentially on one surface side of the semiconductor substrate; and transmitting light having energy larger than the forbidden band width of the semiconductor constituting the base layer to the semiconductor substrate. A step of irradiating from one surface side and a step of processing each of the semiconductor layers to form an emitter layer, a base layer, and a collector layer include forming a heterojunction bipolar transistor at least partially. A plurality of the heterojunction bipolar transistors are formed, and some of the heterojunction bipolar transistors are low-voltage transistors having a base-emitter voltage applied to the circuit of about 1.25 V or less. The base layer contains carbon and hydrogen, and the hydrogen concentration is 10 18 cm- 3 or more. The wavelength of the light used for the light irradiation is 365 nm. A monolithic microwave integrated circuit (high-frequency power amplifier) including the heterojunction bipolar transistor is formed.
【0029】このような半導体装置の製造において使用
する基板は下記の方法で製造される。半導体基板の一面
側に有機金属気相成長法によって少なくともコレクタ
層,ベース層,エミッタ層となる半導体層を順次重ねて
形成するとともに前記ベース層は導電型決定不純物とし
て炭素を添加して形成するヘテロ接合バイポーラトラン
ジスタ製造用の基板の製造方法であって、前記ベース層
を構成する半導体の禁制帯幅よりもエネルギーの大きな
光を前記半導体基板の一面側から照射する工程を有す
る。前記ベース層の水素濃度は1018cm~3以上であ
る。A substrate used in manufacturing such a semiconductor device is manufactured by the following method. At least one collector layer, a base layer, and a semiconductor layer serving as an emitter layer are sequentially formed on one surface side of a semiconductor substrate by metal organic chemical vapor deposition, and the base layer is formed by adding carbon as a conductivity type determining impurity. A method of manufacturing a substrate for manufacturing a junction bipolar transistor, comprising a step of irradiating light having energy larger than a forbidden band width of a semiconductor forming the base layer from one surface side of the semiconductor substrate. The hydrogen concentration of the base layer is 10 18 cm- 3 or more.
【0030】(2)前記手段(1)の構成において、半
導体基板の一面側に少なくともコレクタ層,ベース層,
エミッタ層となる半導体層を順次重ねて形成する工程
と、前記半導体層を加工してエミッタ層を形成する工程
と、前記ベース層を構成する半導体の禁制帯幅よりもエ
ネルギーの大きな光を前記半導体基板の一面側から照射
して前記エミッタ層の真下のベース層に前記光に起因し
て発生する電子を回し込ませる工程と、前記各半導体層
を加工してベース層およびコレクタ層を形成する。(2) In the configuration of the means (1), at least a collector layer, a base layer,
Forming a semiconductor layer to be an emitter layer in order, forming the emitter layer by processing the semiconductor layer, and emitting light having energy larger than the forbidden band width of the semiconductor forming the base layer to the semiconductor layer. Irradiating from one surface side of the substrate with the electrons generated by the light to be introduced into the base layer directly below the emitter layer; and processing the semiconductor layers to form a base layer and a collector layer.
【0031】前記(1)の手段によれば、(a)ベース
層の水素濃度は1018cm~3以上であるが、ベース層は
ベース層を構成する半導体の禁制帯幅よりもエネルギー
の大きな光の照射処理が行われていることから、ベース
層内に光子による電子−正孔対が発生するとともに、こ
れら電子−正孔対の再結合によって放出されるエネルギ
ーで残留水素に起因した再結合中心を消滅させることが
できる。この結果、ベース電流、すなわち電流増幅率の
変動発生を抑止できる。According to the means (1), (a) the hydrogen concentration of the base layer is 10 18 cm 3 or more, but the base layer has a larger energy than the forbidden band width of the semiconductor constituting the base layer. Due to the light irradiation treatment, electron-hole pairs are generated by photons in the base layer, and the energy released by the recombination of these electron-hole pairs causes recombination due to residual hydrogen. The center can be extinguished. As a result, it is possible to suppress the occurrence of a change in the base current, that is, the current amplification factor.
【0032】(b)複数個のヘテロ接合バイポーラトラ
ンジスタを具備する高周波電力増幅装置やモノリシック
・マイクロ波集積回路等において、回路構成上少なくと
も一つのヘテロ接合バイポーラトランジスタのベース−
エミッタ間電圧は1.3V以下である場合でも、ヘテロ
接合バイポーラトランジスタのベース層の水素濃度が1
018cm~3以上であっても、前記光の照射処理により残
留水素に起因した再結合中心を消滅させることができる
結果、ベース−エミッタ間電圧印加状態でのベース電流
の時間的ばらつきを測定開始時のベース電流に対し1時
間で1%以内にすることができ、ヘテロ接合バイポーラ
トランジスタの安定動作が達成できる。この結果、高周
波電力増幅装置やモノリシック・マイクロ波集積回路等
の信頼性の向上が達成できる。(B) In a high-frequency power amplifier, a monolithic microwave integrated circuit, or the like having a plurality of heterojunction bipolar transistors, the base of at least one heterojunction bipolar transistor is required in terms of circuit configuration.
Even when the emitter-to-emitter voltage is 1.3 V or less, the hydrogen concentration in the base layer of the heterojunction bipolar transistor is 1
0 18 cm to 3 or more, the recombination center caused by the residual hydrogen can be eliminated by the light irradiation treatment. As a result, the time variation of the base current when the base-emitter voltage is applied is measured. The base current at the start can be controlled within 1% in one hour, and a stable operation of the heterojunction bipolar transistor can be achieved. As a result, the reliability of the high-frequency power amplifier, the monolithic microwave integrated circuit, and the like can be improved.
【0033】(c)基板はMOCVD法で製造されるも
のであっても光照射によってベース層となる半導体層の
残留水素は再結合中心とはならなくなり、ヘテロ接合バ
イポーラトランジスタの製造に好適な基板となる。(C) Even if the substrate is manufactured by the MOCVD method, the residual hydrogen in the semiconductor layer serving as the base layer does not become a recombination center by light irradiation, and the substrate is suitable for manufacturing a heterojunction bipolar transistor. Becomes
【0034】前記(2)の手段によれば、ヘテロ接合バ
イポーラトランジスタの製造において、半導体基板の一
面側にコレクタ層,ベース層,エミッタ層となる半導体
層を順次重ねて形成した後、前記半導体層を加工してエ
ミッタ層を形成し、その後前記ベース層を構成する半導
体の禁制帯幅よりもエネルギーの大きな光を前記半導体
基板の一面側から照射して前記エミッタ層の真下のベー
ス層に前記光に起因して発生する電子を回し込ませるこ
とから、ベース層になる半導体層の残留水素に起因する
再結合中心の消滅を図ることができ、前記手段(1)の
場合と同様に電流増幅率の変動を来さない半導体装置を
提供することができる。According to the means (2), in manufacturing a heterojunction bipolar transistor, a semiconductor layer serving as a collector layer, a base layer, and an emitter layer is sequentially formed on one surface side of a semiconductor substrate, and then the semiconductor layer is formed. To form an emitter layer, and then irradiate light having energy larger than the band gap of the semiconductor constituting the base layer from one surface side of the semiconductor substrate to the base layer immediately below the emitter layer. The recombination center caused by the residual hydrogen in the semiconductor layer serving as the base layer can be eliminated because electrons generated due to the current are circulated, and the current amplification factor is increased in the same manner as in the means (1). Can be provided.
【0035】[0035]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments of the present invention, components having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.
【0036】(実施形態1)図1乃至図16は本発明の
一実施形態(実施形態1)であるヘテロ接合バイポーラ
トランジスタ(HBT)に係わる図である。(Embodiment 1) FIGS. 1 to 16 relate to a heterojunction bipolar transistor (HBT) according to an embodiment (Embodiment 1) of the present invention.
【0037】本実施形態1では半導体装置として、モノ
リシック・マイクロ波集積回路、具体的には高周波電力
増幅装置の製造に適用した例について説明する。In the first embodiment, an example in which the present invention is applied to the manufacture of a monolithic microwave integrated circuit as a semiconductor device, specifically, a high-frequency power amplifier will be described.
【0038】図14は本実施形態1の製造方法で製造さ
れたHBTを組み込んだ高周波電力増幅装置の構成を示
すブロック図、図15は等価回路図、図16は高周波電
力増幅装置を構成するモノリシック・マイクロ波集積回
路チップ(半導体チップ)を示す模式的平面図である。
また、図13は高周波電力増幅回路の一部を示す半導体
チップの一部の模式的断面図である。FIG. 14 is a block diagram showing the configuration of a high-frequency power amplifier incorporating the HBT manufactured by the manufacturing method of the first embodiment, FIG. 15 is an equivalent circuit diagram, and FIG. 16 is a monolithic component of the high-frequency power amplifier. FIG. 2 is a schematic plan view showing a microwave integrated circuit chip (semiconductor chip).
FIG. 13 is a schematic sectional view of a part of a semiconductor chip showing a part of a high-frequency power amplifier circuit.
【0039】高周波電力増幅装置40は、図14に示す
ように、外部電極端子として、入力端子Pin,出力端子
Pout,制御端子Vapc,バイアス端子Vbias,電源電圧
Vccとグランド端子GND(図15・図16参照)を有し
ている。As shown in FIG. 14, the high-frequency power amplifier 40 has an input terminal Pin and an output terminal as external electrode terminals.
Pout, a control terminal Vapc, a bias terminal Vbias, a power supply voltage Vcc, and a ground terminal GND (see FIGS. 15 and 16).
【0040】なお、図16の半導体チップ39の周囲に
並ぶ矩形部分はそれぞれ電極パッド38である。The rectangular portions arranged around the semiconductor chip 39 in FIG.
【0041】高周波電力増幅装置40は、いずれもヘテ
ロ接合バイポーラトランジスタで構成される初段トラン
ジスタ(Q1)41および出力段トランジスタ(Q2)
42と、初段トランジスタ41と出力段トランジスタ4
2を接続する段間整合回路43と、初段トランジスタの
入力整合を行う入力整合回路44と、初段トランジスタ
41を制御する入力バイアス回路45と、出力段トラン
ジスタ42を制御する出力バイアス回路46とを有して
いる。The high-frequency power amplifier 40 includes a first-stage transistor (Q1) 41 and an output-stage transistor (Q2), each of which is constituted by a heterojunction bipolar transistor.
42, first stage transistor 41 and output stage transistor 4
2, an input matching circuit 44 for input matching of the first-stage transistor, an input bias circuit 45 for controlling the first-stage transistor 41, and an output bias circuit 46 for controlling the output-stage transistor 42. are doing.
【0042】入力端子Pinは入力整合回路44に接続さ
れ、出力端子Poutは出力段トランジスタ42に接続さ
れ、制御端子Vapcおよびバイアス端子Vbiasは入力バ
イアス回路45および出力バイアス回路46にそれぞれ
接続されている。The input terminal Pin is connected to the input matching circuit 44, the output terminal Pout is connected to the output transistor 42, and the control terminal Vapc and the bias terminal Vbias are connected to the input bias circuit 45 and the output bias circuit 46, respectively. .
【0043】高周波電力増幅装置40は図16に示すよ
うに、ヘテロ接合バイポーラトランジスタを2段に接続
した多段構成の増幅器を構成しているとともに、前記各
トランジスタのためのバイアス回路ではそれぞれ2個の
HBT(Q3〜Q6)をモノリシックに組み込んでい
る。また、高周波電力増幅装置40を構成する半導体チ
ップ39には、図16に示すように、整合用または電位
調整等の目的で容量(C1〜C10),バイパスコンデ
ンサ(CB),抵抗(R1〜R8),インダクタ(L
1,L2)が組み込まれている。As shown in FIG. 16, the high-frequency power amplifying device 40 constitutes a multistage amplifier in which heterojunction bipolar transistors are connected in two stages, and two bias circuits for each of the transistors are used. HBTs (Q3-Q6) are monolithically incorporated. As shown in FIG. 16, capacitors (C1 to C10), bypass capacitors (CB), and resistors (R1 to R8) are provided on the semiconductor chip 39 constituting the high-frequency power amplifier 40 for the purpose of matching or potential adjustment. ), Inductor (L
1, L2) are incorporated.
【0044】図13は本実施形態1の半導体装置の製造
において高周波電力増幅回路が組み込まれた半導体チッ
プの一部を示す模式的断面図である。同図に示すよう
に、半導体チップ39にはHBT,C(容量),R(抵
抗),L(インダクタ)が設けられ、かつ半導体チップ
39の縁部分には配線15を一部露出させる構造で電極
パッド38が設けられる構造になっている。FIG. 13 is a schematic sectional view showing a part of a semiconductor chip in which a high-frequency power amplifier circuit is incorporated in the manufacture of the semiconductor device of the first embodiment. As shown in the figure, the semiconductor chip 39 is provided with HBT, C (capacitance), R (resistance), and L (inductor), and has a structure in which the wiring 15 is partially exposed at the edge of the semiconductor chip 39. The structure is such that an electrode pad 38 is provided.
【0045】つぎに、図1乃至図13を参照しながらH
BT,容量,抵抗,インダクタ等を有する高周波電力増
幅装置40について説明する。Next, referring to FIG. 1 to FIG.
The high-frequency power amplifier 40 having a BT, a capacitance, a resistance, an inductor and the like will be described.
【0046】図1に示すように、最初にヘテロ接合バイ
ポーラトランジスタ用の基板30が用意される。この基
板30はMOCVD法によって製造したものであり、市
販のものであってもよい。As shown in FIG. 1, first, a substrate 30 for a heterojunction bipolar transistor is prepared. This substrate 30 is manufactured by the MOCVD method, and may be a commercially available substrate.
【0047】基板30は、厚さ600μm程度の半絶縁
性GaAsからなる半導体基板(半絶縁性GaAs基
板)1と、この半絶縁性GaAs基板1の一面(主面)
側に順次MOCVD法によって形成されたn型GaAs
サブコレクタ層2(Si濃度5×1018cm~3:厚さ6
00nm),n型GaAsコレクタ層3(Si濃度1×
1016cm~3:厚さ700nm),p型GaAsベース
層4(C濃度4×1019cm~3:厚さ70nm),n型
InGaPエミッタ層5(InPモル比0.5:Si濃
度3×1017cm~3:厚さ30nm),n型GaAsキ
ャップ層6(Si濃度5×1018cm~3:厚さ70n
m),n型InGaAsキャップ層7(InAsモル比
0.5:Si濃度4×1019cm~3:厚さ50nm)と
からなっている。これら各半導体層は後述する加工によ
って、HBT部分ではサブコレクタ層2,コレクタ層
3,ベース層4,エミッタ層5,キャップ層6,キャッ
プ層7となる。The substrate 30 includes a semiconductor substrate (semi-insulating GaAs substrate) 1 made of semi-insulating GaAs having a thickness of about 600 μm, and one surface (main surface) of the semi-insulating GaAs substrate 1.
N-type GaAs sequentially formed on the side by MOCVD
Subcollector layer 2 (Si concentration 5 × 10 18 cm ~ 3 : thickness 6)
00 nm), n-type GaAs collector layer 3 (Si concentration 1 ×
10 16 cm -3 : thickness 700 nm, p-type GaAs base layer 4 (C concentration 4 × 10 19 cm -3 : thickness 70 nm), n-type InGaP emitter layer 5 (InP molar ratio 0.5: Si concentration 3 × 10 17 cm ~ 3: thickness 30 nm), n-type GaAs cap layer 6 (Si concentration 5 × 10 18 cm ~ 3: thickness 70n
m), and an n-type InGaAs cap layer 7 (InAs molar ratio 0.5: Si concentration 4 × 10 19 cm ~ 3 : thickness 50 nm). Each of these semiconductor layers becomes a subcollector layer 2, a collector layer 3, a base layer 4, an emitter layer 5, a cap layer 6, and a cap layer 7 in the HBT portion by processing described later.
【0048】つぎに、このような基板30の一面側全域
に光8の照射を行いキャリア再結合による欠陥消滅処理
を行う。Next, the entire surface of the substrate 30 is irradiated with the light 8 to perform a defect annihilation process by carrier recombination.
【0049】すなわち、ベース層として通常よく用いら
れる炭素を4×1019cm~3含むGaAsの場合、結晶
成長方法にもよるが、通常MOCVD法によるものは最
大1×1019cm~3の残留水素を含んでいる。典型的な
ベース層厚さ70nmでは、残留水素のシート濃度は7
×1013cm~2となる。これと同程度の数の光子をベー
ス層に到達させると、電子−正孔対が発生し、かつそれ
らがキャリア再結合中心を介して再結合する結果、その
再結合の際放出されるエネルギーで残留水素に起因する
再結合中心が消滅することになる。この結果、ベース電
流、すなわち電流増幅率の変動発生を抑止できる。That is, in the case of GaAs containing 4 × 10 19 cm to 3 of carbon commonly used as a base layer, depending on the crystal growth method, the MOCVD method usually has a maximum of 1 × 10 19 cm to 3 residual carbon. Contains hydrogen. For a typical base layer thickness of 70 nm, the sheet concentration of residual hydrogen is 7
× 10 13 cm ~ 2 . When a similar number of photons reach the base layer, electron-hole pairs are generated and they recombine via the carrier recombination centers, resulting in energy released during the recombination. Recombination centers due to residual hydrogen will disappear. As a result, it is possible to suppress the occurrence of a change in the base current, that is, the current amplification factor.
【0050】そこで、本実施形態1では光照射はベース
層を構成する半導体の禁制帯幅よりもエネルギーの大き
な光による光照射を行う。一例としてはたとえば波長3
65nmの光8を強度400mJ/s/cm2で1cm2
当たり4秒間照射する。Therefore, in the first embodiment, light irradiation is performed with light having energy larger than the forbidden band width of the semiconductor constituting the base layer. An example is wavelength 3
A light 8 of 65 nm is irradiated with 1 cm 2 at an intensity of 400 mJ / s / cm 2.
Irradiation for 4 seconds.
【0051】光照射が効果的に行えるように、p型Ga
Asベース層4の上のn型InGaPエミッタ層5,n
型GaAsキャップ層6,n型InGaAsキャップ層
7全体の厚さは150nmになっている。In order to effectively perform light irradiation, p-type Ga
N-type InGaP emitter layer 5 on As base layer 4
The total thickness of the type GaAs cap layer 6 and the n-type InGaAs cap layer 7 is 150 nm.
【0052】図2は必要最小光照射時間(秒)と、ベー
ス層上の半導体層の厚さ(キャップ層膜厚+エミッタ層
膜厚)との相関を示すものである。同グラフから分かる
ように膜厚が150nm前程度から膜厚が厚くなると必
要最小光照射時間は急激に増大する。したがって、ベー
ス層4上の半導体層は150nm以下で光照射を行うこ
とが望ましい。FIG. 2 shows the correlation between the required minimum light irradiation time (second) and the thickness of the semiconductor layer on the base layer (cap layer thickness + emitter layer thickness). As can be seen from the graph, the required minimum light irradiation time sharply increases as the film thickness increases from about 150 nm before. Therefore, it is desirable that the semiconductor layer on the base layer 4 be irradiated with light at 150 nm or less.
【0053】また、本実施形態1では、波長365nm
の光による光照射であることから、通常ホトリソグラフ
ィ工程で用いるi線ステッパの光源とクリーンルーム環
境が流用でき、新たな装置が不要で、またゴミの発生の
問題もないことから、製造コストの増加なしに歩留りよ
く半導体装置を製造できるという効果がある。In the first embodiment, the wavelength is 365 nm.
Irradiates with the light from the i-line stepper, which is usually used in the photolithography process, and can be used in a clean room environment. No new equipment is required, and there is no problem of generation of dust. Thus, there is an effect that a semiconductor device can be manufactured with a high yield without using it.
【0054】この光照射を行った基板30は、ヘテロ接
合バイポーラトランジスタ用の基板として提供すること
ができ、以上の製造方法は基板の製造方法ともなる。The substrate 30 having been subjected to the light irradiation can be provided as a substrate for a heterojunction bipolar transistor, and the above manufacturing method is also a method of manufacturing a substrate.
【0055】つぎに、図3に示すように、基板30の主
面に選択的にエミッタ電極9を形成する。図1および図
3乃至図5では、単一のHBTのみを示すのでエミッタ
電極9は一つとなるが、図13に示すようにエミッタ電
極9はHBT形成部分に対応して設けられる。Next, as shown in FIG. 3, the emitter electrode 9 is selectively formed on the main surface of the substrate 30. FIGS. 1 and 3 to 5 show only a single HBT, so that only one emitter electrode 9 is provided. However, as shown in FIG. 13, the emitter electrode 9 is provided corresponding to the HBT forming portion.
【0056】エミッタ電極9は、たとえば、2.5μm
×20μmの大きさに形成される。このエミッタ電極9
は厚さ300nmのタングステンシリサイド(WSi)
で形成されている。The emitter electrode 9 is, for example, 2.5 μm
It is formed in a size of × 20 μm. This emitter electrode 9
Is a 300 nm thick tungsten silicide (WSi)
It is formed with.
【0057】つぎに、図3に示すように、前記エミッタ
電極9をエッチング用マスクとして、n型InGaAs
キャップ層7およびn型GaAsキャップ層6を、リン
酸+過酸化水素+水の混合液でエッチングする。また、
続いてn型InGaPエミッタ層5を塩酸水溶液でエッ
チングして、p型GaAsベース層4の表面を露出させ
る。Next, as shown in FIG. 3, n-type InGaAs is formed by using the emitter electrode 9 as an etching mask.
The cap layer 7 and the n-type GaAs cap layer 6 are etched with a mixed solution of phosphoric acid + hydrogen peroxide + water. Also,
Subsequently, the n-type InGaP emitter layer 5 is etched with a hydrochloric acid aqueous solution to expose the surface of the p-type GaAs base layer 4.
【0058】つぎに、図4に示すように、最下層がPt
で形成されるPt/Ti/Mo/Ti/Pt/Auによ
って形成される厚さ300nmのベース電極10をリフ
トオフ法によってp型GaAsベース層4上に選択的に
形成した後、常用のホトリソグラフィ技術およびリン酸
+過酸化水素+水の混合液によるウエットエッチングに
より、p型GaAsベース層4およびn型GaAsコレ
クタ層3をエッチングしn型GaAsサブコレクタ層2
の表面を露出させる。Next, as shown in FIG.
After selectively forming a 300 nm thick base electrode 10 formed of Pt / Ti / Mo / Ti / Pt / Au formed on the p-type GaAs base layer 4 by a lift-off method, a conventional photolithography technique is used. The p-type GaAs base layer 4 and the n-type GaAs collector layer 3 are etched by wet etching with a mixed solution of phosphoric acid + hydrogen peroxide + water and the n-type GaAs sub-collector layer 2
Expose the surface.
【0059】つぎに、図5に示すように、最下層がAu
Geで形成されるAuGe/W/Ni/Auによって形
成される厚さ300nmのコレクタ電極11をリフトオ
フ法によってn型GaAsサブコレクタ層2上に選択的
に形成した後、350℃にて30分アロイする。その
後、常用のホトリソグラフィ技術およびリン酸+過酸化
水素+水の混合液によるウエットエッチングにより、n
型GaAsサブコレクタ層2を選択的にウエットエッチ
ングして半絶縁性GaAs基板1の表面を露出させる。
このエッチングによってHBTは素子分離される。すな
わち、後述するが、n型GaAsサブコレクタ層2の上
層各部はポリイミド樹脂等からなる絶縁膜で被われ、他
の素子と電気的に絶縁分離されることになる(図9参
照)。Next, as shown in FIG. 5, the lowermost layer is made of Au.
After a collector electrode 11 of AuGe / W / Ni / Au formed of Ge and having a thickness of 300 nm is selectively formed on the n-type GaAs subcollector layer 2 by a lift-off method, an alloy is formed at 350 ° C. for 30 minutes. I do. Thereafter, n is obtained by a conventional photolithography technique and wet etching using a mixed solution of phosphoric acid + hydrogen peroxide + water.
The type GaAs subcollector layer 2 is selectively wet-etched to expose the surface of the semi-insulating GaAs substrate 1.
This etching separates the HBT. That is, as will be described later, each part of the upper layer of the n-type GaAs subcollector layer 2 is covered with an insulating film made of a polyimide resin or the like, and is electrically insulated and separated from other elements (see FIG. 9).
【0060】つぎに、図7および図8に示すように、半
絶縁性GaAs基板1の主面側を、たとえば絶縁性のポ
リイミド樹脂からなる絶縁膜14で覆うとともに、この
絶縁膜14を硬化させ、かつバックエッチ処理による平
坦化を行い、さらにコンタクト孔形成後、コンタクト孔
部分や絶縁膜14上に金等からなる導体層を選択的に形
成して配線15を形成する。Next, as shown in FIGS. 7 and 8, the main surface of the semi-insulating GaAs substrate 1 is covered with an insulating film 14 made of, for example, an insulating polyimide resin, and the insulating film 14 is cured. After the contact hole is formed, a conductive layer made of gold or the like is selectively formed on the contact hole portion or on the insulating film 14 to form the wiring 15.
【0061】図6はHBT部分の配線15のパターンを
示す図である。中央に示される横長の長方形部分がp型
GaAsベース層4であり、そのp型GaAsベース層
4の右側部分に重なるように交差する部分が配線15
(エミッタ配線15E)であり、前記交差部分の中央に
示す2重枠部分の外側の枠がエミッタ電極9の輪郭を示
すものであり、その内側の矩形部分がエミッタコンタク
ト16Eである。FIG. 6 is a diagram showing a pattern of the wiring 15 in the HBT portion. A horizontally long rectangular portion shown in the center is the p-type GaAs base layer 4, and a portion crossing the right side of the p-type GaAs base layer 4 so as to overlap with the wiring 15 is
(Emitter wiring 15E), the outer frame of the double frame portion shown in the center of the intersection shows the contour of the emitter electrode 9, and the inner rectangular portion is the emitter contact 16E.
【0062】また、p型GaAsベース層4の左寄部分
に重なる部分が配線15(ベース配線15B)であり、
その重なり部分の中央に示す2重枠部分の外側の枠がベ
ース電極10の輪郭を示すものであり、その内側の矩形
部分がベースコンタクト16Bである。A portion overlapping the left side portion of the p-type GaAs base layer 4 is a wiring 15 (base wiring 15B).
The outer frame of the double frame portion shown at the center of the overlapping portion shows the outline of the base electrode 10, and the inner rectangular portion is the base contact 16B.
【0063】また、前記p型GaAsベース層4を右側
からコの字状に囲む二点鎖線で示される部分がコレクタ
電極11であり、このコレクタ電極11の右側部分に重
なり右側に向かって延在する部分が配線15(コレクタ
配線15C)であり、コレクタ配線15Cとコレクタ電
極11との重なり部分の中央には二点鎖線で示す矩形状
のコレクタコンタクト16Cが設けられている。A portion indicated by a two-dot chain line surrounding the p-type GaAs base layer 4 in a U-shape from the right side is a collector electrode 11, which overlaps the right side portion of the collector electrode 11 and extends rightward. This is the wiring 15 (collector wiring 15C), and a rectangular collector contact 16C indicated by a two-dot chain line is provided at the center of the overlapping portion between the collector wiring 15C and the collector electrode 11.
【0064】図9はHBT以外の容量(C),抵抗
(R),インダクタ(L)等が形成される部分の断面を
示す。図9乃至図13において、HBT部分は図7で示
す構造になっていることから、HBTの各部の符号は省
略する。FIG. 9 shows a cross section of a portion where a capacitor (C), a resistor (R), an inductor (L) and the like other than the HBT are formed. 9 to 13, since the HBT portion has the structure shown in FIG. 7, the reference numerals of the respective parts of the HBT are omitted.
【0065】容量(C),抵抗(R),インダクタ
(L)等が形成される部分では、特に必要がない場合を
除き、絶縁膜14の直下にn型InGaAsキャップ層
7が延在した構造になっている。また、前記配線15
は、これら容量(C),抵抗(R),インダクタ(L)
等においても所定のパターンで形成されている。すなわ
ち、これら容量(C),抵抗(R),インダクタ(L)
の部分では、配線15は容量・抵抗・インダクタにそれ
ぞれ電気的に繋がることから、配線15は途切れた構造
になっている。In the portion where the capacitance (C), the resistance (R), the inductor (L) and the like are formed, a structure in which the n-type InGaAs cap layer 7 extends directly under the insulating film 14 unless otherwise required. It has become. The wiring 15
Are the capacitance (C), resistance (R), and inductor (L)
Are formed in a predetermined pattern. That is, these capacitance (C), resistance (R), inductor (L)
In the part, the wiring 15 is electrically connected to the capacitance, the resistance, and the inductor, respectively, so that the wiring 15 has a discontinuous structure.
【0066】つぎに、図10に示すように、抵抗形成部
分では、前記途切れた配線15間に所定の比抵抗を有す
る抵抗層20を形成して抵抗Rを形成する。このような
構造によって図15および図16に示す全ての抵抗が形
成される。前記抵抗層20は、たとえばタングステンシ
リサイドナイトライド(WSiN)によって形成されて
いる。Next, as shown in FIG. 10, in the resistance forming portion, a resistance layer 20 having a predetermined specific resistance is formed between the interrupted wirings 15 to form a resistance R. With such a structure, all the resistors shown in FIGS. 15 and 16 are formed. The resistance layer 20 is formed of, for example, tungsten silicide nitride (WSiN).
【0067】つぎに、図11に示すように、半絶縁性G
aAs基板1の主面側に選択的に層間絶縁膜21が形成
される。この層間絶縁膜21は容量形成部分では、容量
を構成する誘電体層を構成する。前記層間絶縁膜21
は、たとえば二酸化シリコン/窒化シリコン/二酸化シ
リコン(SiO2/Si3N4/SiO2)の積層膜によっ
て形成されている。抵抗形成部分では層間絶縁膜21で
抵抗層20を完全に被っている。Next, as shown in FIG.
An interlayer insulating film 21 is selectively formed on the main surface side of the aAs substrate 1. The interlayer insulating film 21 forms a dielectric layer forming a capacitor in a portion where a capacitor is formed. The interlayer insulating film 21
Is formed, for example, a laminated film of a silicon / silicon nitride / silicon dioxide (SiO 2 / Si 3 N 4 / SiO 2). In the resistance forming portion, the resistance layer 20 is completely covered by the interlayer insulating film 21.
【0068】インダクタ形成部分では、スパイラルイン
ダクタを形成するため途切れた配線15の先端部分がそ
れぞれ露出するように層間絶縁膜21が設けられてい
る。In the part where the inductor is formed, an interlayer insulating film 21 is provided so that the end portions of the interrupted wiring 15 are exposed to form a spiral inductor.
【0069】容量形成部分では、途切れた配線15の一
方の端部分が露出するように形成されている。In the capacitance forming portion, one end of the interrupted wiring 15 is formed so as to be exposed.
【0070】つぎに、図12に示すように、半絶縁性G
aAs基板1の主面側には選択的に導体層25が形成さ
れる。この導体層25は容量形成部分では一方の配線1
5の露出した部分から他方の配線15の端部分上に延在
する層間絶縁膜21上に亘って設けられ、容量Cが形成
される。このような構造によって図15および図16に
示す全ての容量が形成される。導体層25は、たとえば
モリブデン/金/モリブデン(Mo/Au/Mo)の積
層膜によって形成されている。Next, as shown in FIG.
A conductor layer 25 is selectively formed on the main surface side of the aAs substrate 1. This conductor layer 25 has one wiring 1 in the capacity forming portion.
The capacitor C is provided over the interlayer insulating film 21 extending from the exposed portion 5 to the end portion of the other wiring 15. With such a structure, all the capacitors shown in FIGS. 15 and 16 are formed. The conductor layer 25 is formed of, for example, a laminated film of molybdenum / gold / molybdenum (Mo / Au / Mo).
【0071】インダクタ形成部分ではスパイラルインダ
クタLが形成されている。スパイラルインダクタの中心
側の一端は一方の配線15に接続され、外周端は他方の
配線15に接続される。このような構造によって図15
および図16に示す全てのインダクタが形成される。The spiral inductor L is formed in the inductor forming portion. One end on the center side of the spiral inductor is connected to one wiring 15, and the outer peripheral end is connected to the other wiring 15. With such a structure, FIG.
And all the inductors shown in FIG. 16 are formed.
【0072】つぎに、半絶縁性GaAs基板1の主面側
全域に亘って絶縁膜からなるパッシベーション膜26が
形成されるとともに、電極パッドが形成される部分のパ
ッシベーション膜26およびその下層の層間絶縁膜21
は矩形状にエッチング除去されて配線15の表面が露出
する電極パッド38が形成される。Next, a passivation film 26 made of an insulating film is formed over the entire area of the main surface of the semi-insulating GaAs substrate 1, and a portion of the passivation film 26 where an electrode pad is to be formed and an interlayer insulating film thereunder. Membrane 21
Is etched away in a rectangular shape to form an electrode pad 38 exposing the surface of the wiring 15.
【0073】つぎに、半絶縁性GaAs基板1の裏面は
所定の厚さエッチング除去され、半絶縁性GaAs基板
1の厚さは600μmの厚さから30μmの厚さとされ
る。また、基板30は縦横に分断されて、図16および
図13に示すように半導体チップ39とされる。Next, the rear surface of the semi-insulating GaAs substrate 1 is etched away by a predetermined thickness, and the thickness of the semi-insulating GaAs substrate 1 is changed from 600 μm to 30 μm. The substrate 30 is divided vertically and horizontally to form a semiconductor chip 39 as shown in FIGS.
【0074】このような半導体チップ39は図示はしな
いが、所定のパッケージに組み込まれて取扱いやすい半
導体装置、すなわち高周波電力増幅装置とされる。Although not shown, such a semiconductor chip 39 is incorporated in a predetermined package to make it easy to handle, that is, a high-frequency power amplifier.
【0075】この高周波電力増幅装置は、その回路構成
は図15に示すような回路となる。この回路において、
バイアス回路を構成するトランジスタQ3,Q4と、自
動電力制御を行うトランジスタQ5,Q6には、R1か
らR6の抵抗が接続されている。This high-frequency power amplifier has a circuit configuration as shown in FIG. In this circuit,
Resistors R1 to R6 are connected to the transistors Q3 and Q4 that constitute the bias circuit and the transistors Q5 and Q6 that perform automatic power control.
【0076】携帯電話への応用例では、Vcc=3.5V
が一般的であり、その場合Vbias,Vapcは共に2.8V
以下で設計して電池の電源電圧変動に対する余裕をとる
必要がある。このような場合、トランジスタQ3〜Q6
までの各トランジスタのベース−エミッタ接合には、最
大1.25Vまでしか印加されない構成になっている。In an application example to a portable telephone, Vcc = 3.5 V
In general, Vbias and Vapc are both 2.8 V
It is necessary to design below and allow for a margin for fluctuations in the power supply voltage of the battery. In such a case, the transistors Q3 to Q6
Up to a maximum of 1.25 V is applied to the base-emitter junction of each transistor.
【0077】したがって、光照射による残留水素に起因
する再結合中心の消滅を図る処理を行わない従来の基板
を使用する構造では、前記トランジスタQ3〜Q6はベ
ース−エミッタ接合には、最大1.25Vまでしか印加
されないことから、図20のグラフからも分かるように
ベース電流が変動してしまうことになる。Therefore, in a structure using a conventional substrate which does not perform a process for eliminating the recombination center caused by residual hydrogen due to light irradiation, the transistors Q3 to Q6 are connected to the base-emitter junction at a maximum of 1.25V. Since the voltage is applied only to the above, the base current fluctuates as can be seen from the graph of FIG.
【0078】しかしながら、本実施形態1の場合には、
光照射による残留水素に起因する再結合中心の消滅を図
る処理を行っていることから、ベース電流の変動は殆ど
発生しなくなり、高周波電力増幅装置の特性が安定する
とともに、信頼性も高くなる。However, in the case of the first embodiment,
Since the process for eliminating the recombination center caused by the residual hydrogen due to the light irradiation is performed, the fluctuation of the base current hardly occurs, and the characteristics of the high-frequency power amplifier become stable and the reliability increases.
【0079】図17は本実施形態1の製造方法によって
製造したヘテロ接合バイポーラトランジスタのコレクタ
電流ICおよびベース電流IBとベース−エミッタ間電圧
VBEとの相関を示すグラフである。エミッタサイズSE
は2.5μm×20μm、コレクタ−ベース間電圧VCB
は0Vであり、測定は室温で行った。第1回目の測定結
果は点線で示す曲線であり、第2回目の測定結果は実線
で示す曲線である。この測定の条件は図20の場合と同
様である。[0079] Figure 17 is the collector current I C and base current I B and the base of the heterojunction bipolar transistor manufactured by the manufacturing method of the embodiment 1 - is a graph showing the correlation between the emitter voltage V BE. Emitter size S E
Is 2.5 μm × 20 μm, collector-base voltage V CB
Is 0 V, and the measurement was performed at room temperature. The first measurement result is a curve indicated by a dotted line, and the second measurement result is a curve indicated by a solid line. The conditions for this measurement are the same as in FIG.
【0080】本実施形態1のHBTの場合には、従来の
ようにコレクタ電流ICは勿論としてベース電流IBも第
1回目および第2回目も殆ど変化しないことが分かる。
また、第3回目以降の測定結果は第2回目の測定結果と
殆ど同じで変動しない。[0080] In the case of the HBT Embodiment 1, a conventional collector current I C as the base current I B also can be seen that the first time and the second time also hardly changes as course.
Further, the measurement results after the third measurement are almost the same as those of the second measurement and do not change.
【0081】したがって、このことから、ベース層の水
素濃度が1018cm~3程度以上と高い構造であっても、
光照射処理によって残留水素に起因する再結合中心の消
滅を図ることができることが分かる。Therefore, from this, even if the hydrogen concentration of the base layer is as high as about 10 18 cm 3 or more,
It can be seen that the recombination center caused by the residual hydrogen can be eliminated by the light irradiation treatment.
【0082】この結果、本実施形態1の場合のようにト
ランジスタQ3〜Q6のベース−エミッタ接合に最大
1.25Vまでしか印加されない回路構成でも、ベース
電流の時間的変動は、該ベース−エミッタ間電圧印加開
始時のベース電流に対し、1時間で1%以内であった。
ここで、1時間および1%は通常「変動なし」と判断さ
れる値である。また、図15に示したバイアス回路と異
なった回路構成においても、該バイアス回路中のトラン
ジスタのベース−エミッタ接合に印加される電圧が1.
3V以下であれば、ベース電流の時間的ばらつきは測定
開始時のベース電流に対し1時間で1%以内となること
もわかった。As a result, even in a circuit configuration in which only a maximum of 1.25 V is applied to the base-emitter junction of the transistors Q3 to Q6 as in the case of the first embodiment, the temporal fluctuation of the base current does not change between the base and the emitter. It was within 1% for one hour with respect to the base current at the start of voltage application.
Here, 1 hour and 1% are values that are normally determined as “no fluctuation”. Also, in a circuit configuration different from the bias circuit shown in FIG. 15, the voltage applied to the base-emitter junction of the transistor in the bias circuit is 1.
It was also found that when the voltage was 3 V or less, the temporal variation of the base current was within 1% in one hour with respect to the base current at the start of measurement.
【0083】このことは、光照射処理を行って製造され
るモノリシック・マイクロ波集積回路は、ベース電流が
関与する特性の変動が起き難くなり、ベース層の残留水
素濃度が1017cm~3を越え1018cm~3程度以上とな
っていても、ベース−エミッタ間電圧を、たとえば、
1.2V,1.25Vまたは1.3V等とする場合でも
ベース電流が関与する特性〔電流増幅率〕の変動は測定
開始時の1%以下となり、良品の範疇に入ることにな
る。This means that in the monolithic microwave integrated circuit manufactured by performing the light irradiation treatment, the characteristics related to the base current hardly fluctuate, and the residual hydrogen concentration of the base layer is reduced to 10 17 cm- 3 . Even if it exceeds 10 18 cm to about 3 or more, the voltage between the base and the
Even when the voltage is set to 1.2 V, 1.25 V, 1.3 V, or the like, the variation of the characteristic [current amplification factor] related to the base current is 1% or less at the start of the measurement, which is in the category of non-defective products.
【0084】本実施形態1の高周波電力増幅装置40
は、たとえば、送信周波数が800MHz〜2GHz用
で電源電圧が2.7〜4.2V,出力が28〜32dB
m,効率が55〜70%である。The high-frequency power amplifier 40 of the first embodiment
Is, for example, a transmission frequency for 800 MHz to 2 GHz, a power supply voltage of 2.7 to 4.2 V, and an output of 28 to 32 dB.
m, efficiency is 55-70%.
【0085】本実施形態1によれば、以下の効果を有す
る。According to the first embodiment, the following effects can be obtained.
【0086】(1)ベース層の水素濃度は1018cm~3
程度以上であるが、ベース層4はベース層を構成する半
導体(GaAs)の禁制帯幅よりもエネルギーの大きな
光の照射処理が行われていることから、ベース層内に光
子による電子−正孔対が発生するとともに、これら電子
−正孔対のキャリア再結合中心を介した再結合によって
放出されるエネルギーで残留水素に起因した再結合中心
を消滅させることができる。この結果、ベース電流
IB、すなわち電流増幅率の変動発生を抑止できる。(1) The hydrogen concentration of the base layer is 10 18 cm 3
However, since the base layer 4 has been subjected to light irradiation treatment with light having an energy larger than the forbidden band width of the semiconductor (GaAs) constituting the base layer, electron-holes due to photons are contained in the base layer. As the pair is generated, the recombination center caused by the residual hydrogen can be eliminated by the energy released by the recombination of the electron-hole pair through the carrier recombination center. As a result, the base current I B, i.e. can be suppressed variation occurrence in the current gain.
【0087】(2)高周波電力増幅装置やモノリシック
・マイクロ波集積回路においては、回路構成上少なくと
も一つのヘテロ接合バイポーラトランジスタのベース−
エミッタ間電圧は1.3V以下となる構成であっても、
前述のようにベース層4には光照射が行われていること
から、該ベース−エミッタ間電圧印加状態でもベース電
流や電流増幅率の時間的ばらつきは1時間で1%以内に
なり、初期動作状態での電流増幅率の変動は起き難くな
り、信頼性の向上を達成することができる。(2) In a high-frequency power amplifier or a monolithic microwave integrated circuit, the base of at least one heterojunction bipolar transistor is required in terms of circuit configuration.
Even when the voltage between the emitters is 1.3 V or less,
As described above, since the base layer 4 is irradiated with light, even when the voltage between the base and the emitter is applied, the time variation of the base current and the current amplification factor is within 1% in one hour, and the initial operation is performed. The fluctuation of the current amplification factor in the state hardly occurs, and the reliability can be improved.
【0088】(3)前記(2)により、本実施形態によ
れば、回路形式に関係なく全てのヘテロ接合バイポーラ
トランジスタの安定動作化が達成できることになる。(3) According to the above (2), according to the present embodiment, stable operation of all the heterojunction bipolar transistors can be achieved regardless of the circuit type.
【0089】(4)電流増幅率を向上させるために従来
は一定電流密度以上のコレクタ電流ICの通電を行って
いるが、本実施形態によれば作業時間が多く掛かる通電
処理が不要になり製品コストの低減が達成できる。[0089] (4) Although the conventional in order to improve the current amplification factor is performed energized constant current density than the collector current I C, current processing operation time many take according to the present embodiment is not required Product cost reduction can be achieved.
【0090】(5)基板30はMOCVD法で製造され
るものであっても光照射によってベース層4となる半導
体層の残留水素は再結合中心とはならなくなり、ヘテロ
接合バイポーラトランジスタの製造に好適な基板とな
る。また、この基板は処理時間が数秒と短時間であると
ともに、設備も簡単であることから処理コストが安くな
る。この基板はヘテロ接合バイポーラトランジスタ製造
用の安価でかつ好適な基板としても提供することができ
る。(5) Even if the substrate 30 is manufactured by the MOCVD method, the residual hydrogen in the semiconductor layer serving as the base layer 4 does not become a recombination center by light irradiation, and is suitable for manufacturing a heterojunction bipolar transistor. Substrate. In addition, the processing time of this substrate is as short as several seconds and the equipment is simple, so that the processing cost is reduced. This substrate can also be provided as an inexpensive and suitable substrate for manufacturing heterojunction bipolar transistors.
【0091】(実施形態2)図18は本発明の他の実施
形態(実施形態2)であるHBTの製造方法に係わる図
である。(Embodiment 2) FIG. 18 is a diagram related to a method of manufacturing an HBT according to another embodiment (Embodiment 2) of the present invention.
【0092】本実施形態2では、基板の状態で光照射を
行うのではなく、エミッタメサを行った後に光照射を行
う例である。The second embodiment is an example in which the light irradiation is performed after the emitter mesa is performed instead of performing the light irradiation in the state of the substrate.
【0093】すなわち、前記実施形態1と同様に半導体
基板1の一面側にサブコレクタ層2,コレクタ層3,ベ
ース層4,エミッタ層5,キャップ層6,7となる半導
体層を順次重ねて形成した後、前記キャップ層7上に選
択的にエミッタ電極9を形成する。この場合、エミッタ
電極9の幅は前記実施形態1の場合に比較して狭く形成
する。たとえば、エミッタ電極9の幅を1μm以下とす
る。That is, as in the first embodiment, semiconductor layers to be the sub-collector layer 2, the collector layer 3, the base layer 4, the emitter layer 5, the cap layers 6, and 7 are sequentially formed on one surface side of the semiconductor substrate 1. After that, the emitter electrode 9 is selectively formed on the cap layer 7. In this case, the width of the emitter electrode 9 is formed to be narrower than that of the first embodiment. For example, the width of the emitter electrode 9 is 1 μm or less.
【0094】つぎに、図18に示すように、前記エミッ
タ電極9をエッチングマスクとして前記実施形態1と同
様にキャップ層7,6およびエミッタ層5をエッチング
してベース層4の表面を露出させる。Next, as shown in FIG. 18, the cap layers 7, 6 and the emitter layer 5 are etched using the emitter electrode 9 as an etching mask in the same manner as in the first embodiment to expose the surface of the base layer 4.
【0095】つぎに、前記実施形態1の場合と同様に前
記ベース層を構成する半導体の禁制帯幅よりもエネルギ
ーの大きな光8を前記半導体基板1の一面側から照射す
る。この結果、エミッタ層5で覆われていない領域で生
成された電子の拡散距離が0.5μm程度であるため、
前記エミッタ電極9の幅が1μm以下と狭いことから、
横方向に拡散した電子によりエミッタ層5の直下のベー
ス層4内に残留する水素に起因した再結合中心を消滅さ
せることができる。Next, as in the first embodiment, light 8 having energy larger than the forbidden band width of the semiconductor constituting the base layer is irradiated from one surface side of the semiconductor substrate 1. As a result, the diffusion distance of the electrons generated in the region not covered by the emitter layer 5 is about 0.5 μm.
Since the width of the emitter electrode 9 is as narrow as 1 μm or less,
Recombination centers caused by hydrogen remaining in the base layer 4 immediately below the emitter layer 5 can be eliminated by the electrons diffused in the lateral direction.
【0096】その後は、前記実施形態1の場合と同様に
加工処理を行いヘテロ接合バイポーラトランジスタを形
成する。図19はエミッタメサ,ベースメサおよびコレ
クタメサを形成した基板の模式的断面図である。Thereafter, processing is performed in the same manner as in the first embodiment to form a heterojunction bipolar transistor. FIG. 19 is a schematic sectional view of a substrate on which an emitter mesa, a base mesa, and a collector mesa are formed.
【0097】本実施形態2においても、前記実施形態1
の場合と同様に電流増幅率の変動を来さないヘテロ接合
バイポーラトランジスタを提供することができる。In the second embodiment, the first embodiment is also used.
As in the case of (1), it is possible to provide a heterojunction bipolar transistor which does not cause a change in the current amplification factor.
【0098】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。Although the invention made by the inventor has been specifically described based on the embodiment, the invention is not limited to the above embodiment, and various modifications can be made without departing from the gist of the invention. Needless to say.
【0099】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるInG
aP/GaAsヘテロ接合構造の半導体装置について説
明したが、光デバイス等にも適用できる。また、他の材
料によるヘテロ接合バイポーラトランジスタについても
同様に適用できる。In the above description, the invention made mainly by the present inventor is based on the application field of InG
Although the semiconductor device having the aP / GaAs heterojunction structure has been described, the invention can be applied to an optical device and the like. Further, the present invention can be similarly applied to a heterojunction bipolar transistor made of another material.
【0100】本発明は少なくともヘテロ接合構造の半導
体デバイスには適用できる。The present invention can be applied to at least a semiconductor device having a heterojunction structure.
【0101】[0101]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
【0102】(1)GaAsベース層の水素濃度が10
17cm~3を越え1018cm~3程度以上と高くても、ベー
ス層を構成する半導体の禁制帯幅よりもエネルギーの大
きな光を照射してベース層内に電子−正孔対を発生さ
せ、この電子−正孔対の再結合によって放出されるエネ
ルギーで残留水素に起因した再結合中心を消滅させるこ
とができる。この結果、ベース電流IBや電流増幅率の
変動発生を抑止することができる。(1) The hydrogen concentration of the GaAs base layer is 10
17 be as high as cm ~ 3 a exceeds 10 18 cm ~ 3 about or more electrons to the base layer by irradiation with high light energy than the band gap of the semiconductor composing the base layer - caused the hole pairs The energy released by the recombination of the electron-hole pairs can eliminate the recombination center caused by the residual hydrogen. As a result, it is possible to suppress the fluctuation occurrence of the base current I B and the current amplification factor.
【0103】(2)複数のヘテロ接合バイポーラトラン
ジスタをモノリシックに形成してなるモノリシック・マ
イクロ波集積回路においては、回路構成上一部のヘテロ
接合バイポーラトランジスタのベース−エミッタ間電圧
が1.3V以下となる場合であっても、その製造におい
て光照射を行うことにより、各ヘテロ接合バイポーラト
ランジスタの動作安定化が達成でき、モノリシック・マ
イクロ波集積回路の信頼性向上を図ることができる。(2) In a monolithic microwave integrated circuit in which a plurality of heterojunction bipolar transistors are formed monolithically, the base-emitter voltage of some of the heterojunction bipolar transistors is 1.3 V or less due to the circuit configuration. Even in such a case, by performing light irradiation in the manufacture thereof, the operation of each heterojunction bipolar transistor can be stabilized, and the reliability of the monolithic microwave integrated circuit can be improved.
【0104】(3)電流増幅率を向上させるための技術
として、数秒の光照射で済むことから、作業時間の短縮
により製品コストの低減が達成できる。(3) As a technique for improving the current amplification factor, light irradiation for several seconds is sufficient, so that the product cost can be reduced by shortening the working time.
【0105】(4)本発明によれば安価でかつ好適なヘ
テロ接合バイポーラトランジスタ用基板を提供すること
ができる。(4) According to the present invention, an inexpensive and suitable substrate for a heterojunction bipolar transistor can be provided.
【図1】本発明の一実施形態(実施形態1)であるヘテ
ロ接合バイポーラトランジスタを有する半導体装置の製
造方法において、光照射によってベース層内のキャリア
再結合中心の消滅処理を行う状態を示す基板の模式的断
面図である。FIG. 1 is a diagram illustrating a state in which a carrier recombination center in a base layer is annihilated by light irradiation in a method for manufacturing a semiconductor device having a heterojunction bipolar transistor according to an embodiment (Embodiment 1) of the present invention; FIG. 3 is a schematic sectional view of FIG.
【図2】前記光照射における光照射時間とベース層上の
半導体層の厚さの相関を示すグラフである。FIG. 2 is a graph showing a correlation between a light irradiation time in the light irradiation and a thickness of a semiconductor layer on a base layer.
【図3】本実施形態1の半導体装置の製造においてHB
Tのエミッタメサを形成した基板の模式的断面図であ
る。FIG. 3 is a cross-sectional view of an HB in the manufacture of the semiconductor device according to the first embodiment;
FIG. 3 is a schematic sectional view of a substrate on which a T emitter mesa is formed.
【図4】本実施形態1の半導体装置の製造においてHB
Tのベースメサを形成した基板の模式的断面図である。FIG. 4 is a cross-sectional view of a semiconductor device according to the first embodiment,
FIG. 3 is a schematic cross-sectional view of a substrate on which a T base mesa is formed.
【図5】本実施形態1の半導体装置の製造においてHB
Tのコレクタメサを形成した基板の模式的断面図であ
る。FIG. 5 is a cross-sectional view of an HB in the manufacture of the semiconductor device according to the first embodiment;
FIG. 4 is a schematic cross-sectional view of a substrate on which a T collector mesa is formed.
【図6】本実施形態1の半導体装置の製造におけるHB
Tの電極パターンを示す一部の模式的平面図である。FIG. 6 is a diagram illustrating the HB in the manufacture of the semiconductor device according to the first embodiment;
FIG. 3 is a partial schematic plan view showing a T electrode pattern.
【図7】図6のA−A線に沿う断面図である。FIG. 7 is a sectional view taken along the line AA of FIG. 6;
【図8】図6のB−B線に沿う断面図である。FIG. 8 is a sectional view taken along the line BB of FIG. 6;
【図9】本実施形態1の半導体装置の製造においてHB
T,容量,スパイラルインダクタ,抵抗等相互を接続す
る配線形成状態を示す一部の模式的断面図である。FIG. 9 is a cross-sectional view of an HB in the manufacture of the semiconductor device according to the first embodiment;
FIG. 3 is a partial schematic cross-sectional view showing a state of forming a wiring for connecting T, a capacitance, a spiral inductor, a resistor, etc. to each other.
【図10】本実施形態1の半導体装置の製造において抵
抗形成のために導体層を形成した状態を示す一部の模式
的断面図である。FIG. 10 is a partial schematic cross-sectional view showing a state where a conductor layer is formed for resistance formation in the manufacture of the semiconductor device of the first embodiment.
【図11】本実施形態1の半導体装置の製造において容
量形成のための誘電体層を含む絶縁膜を形成した状態を
示す一部の模式的断面図である。FIG. 11 is a partial schematic cross-sectional view showing a state where an insulating film including a dielectric layer for forming a capacitor is formed in the manufacture of the semiconductor device of the first embodiment.
【図12】本実施形態1の半導体装置の製造において容
量やスパイラルインダクタ形成のための導体層を形成し
た状態を示す一部の模式的断面図である。FIG. 12 is a partial schematic cross-sectional view showing a state where a conductor layer for forming a capacitor and a spiral inductor is formed in the manufacture of the semiconductor device of the first embodiment.
【図13】本実施形態1の半導体装置の製造において高
周波電力増幅回路が組み込まれた半導体チップの一部を
示す模式的断面図である。FIG. 13 is a schematic cross-sectional view showing a part of a semiconductor chip in which a high-frequency power amplifier circuit is incorporated in manufacturing the semiconductor device of the first embodiment.
【図14】本実施形態1の製造方法で製造されたHBT
を組み込んだ高周波電力増幅装置の構成を示すブロック
図である。FIG. 14 is an HBT manufactured by the manufacturing method according to the first embodiment.
FIG. 2 is a block diagram showing a configuration of a high-frequency power amplifier incorporating the above.
【図15】本実施形態1の高周波電力増幅装置の等価回
路図である。FIG. 15 is an equivalent circuit diagram of the high-frequency power amplifier of the first embodiment.
【図16】本実施形態1の高周波電力増幅装置を構成す
るモノリシック・マイクロ波集積回路チップを示す模式
的平面図である。FIG. 16 is a schematic plan view showing a monolithic / microwave integrated circuit chip included in the high-frequency power amplifier according to the first embodiment.
【図17】本実施形態1の製造方法で製造されたHBT
の電流とベース−エミッタ間電圧の相関を示すグラフで
ある。FIG. 17 is an HBT manufactured by the manufacturing method according to the first embodiment.
3 is a graph showing the correlation between the current of FIG.
【図18】本発明の他の実施形態(実施形態2)である
HBTの製造方法において、光照射によってベース層内
のキャリア再結合中心の消滅処理を行う状態を示す基板
の模式的断面図である。FIG. 18 is a schematic cross-sectional view of a substrate showing a state in which a carrier recombination center in a base layer is annihilated by light irradiation in a method of manufacturing an HBT according to another embodiment (Embodiment 2) of the present invention. is there.
【図19】本実施形態2のHBTの製造においてエミッ
タメサ,ベースメサおよびコレクタメサを形成した基板
の模式的断面図である。FIG. 19 is a schematic cross-sectional view of a substrate on which an emitter mesa, a base mesa, and a collector mesa are formed in the manufacture of the HBT according to the second embodiment.
【図20】本発明者によって明らかにされたHBTの電
流とベース−エミッタ間電圧の相関を示すグラフであ
る。FIG. 20 is a graph showing the correlation between the current of the HBT and the base-emitter voltage revealed by the present inventors.
1…半導体基板(半絶縁性GaAs基板)、2…n型G
aAsサブコレクタ層、3…n型GaAsコレクタ層、
4…p型GaAsベース層、5…n型InGaPエミッ
タ層、6…n型GaAsキャップ層、7…n型InGa
Asキャップ層、8…光、9…エミッタ電極、10…ベ
ース電極、11…コレクタ電極、14…絶縁膜、15…
配線、15B…ベース配線、15C…コレクタ配線、1
5E…エミッタ配線、16B…ベースコンタクト、16
C…コレクタコンタクト、16E…エミッタコンタク
ト、20…抵抗層、21…層間絶縁膜、25…導体層、
26…パッシベーション膜、30…基板、38…電極パ
ッド、39…半導体チップ、40…高周波電力増幅装
置、41…初段トランジスタ(Q1)、42…出力段ト
ランジスタ(Q2)、43…段間整合回路、44…入力
整合回路、45…入力バイアス回路、46…出力バイア
ス回路。1: semiconductor substrate (semi-insulating GaAs substrate) 2: n-type G
aAs sub-collector layer, 3 ... n-type GaAs collector layer,
4 ... p-type GaAs base layer, 5 ... n-type InGaP emitter layer, 6 ... n-type GaAs cap layer, 7 ... n-type InGa
As cap layer, 8 ... light, 9 ... emitter electrode, 10 ... base electrode, 11 ... collector electrode, 14 ... insulating film, 15 ...
Wiring, 15B: Base wiring, 15C: Collector wiring, 1
5E: emitter wiring, 16B: base contact, 16
C: collector contact, 16E: emitter contact, 20: resistance layer, 21: interlayer insulating film, 25: conductor layer,
26 ... passivation film, 30 ... substrate, 38 ... electrode pad, 39 ... semiconductor chip, 40 ... high frequency power amplifier, 41 ... first stage transistor (Q1), 42 ... output stage transistor (Q2), 43 ... interstage matching circuit 44: input matching circuit, 45: input bias circuit, 46: output bias circuit.
Claims (14)
備する半導体装置であって、前記ヘテロ接合バイポーラ
トランジスタのベース層の水素濃度は1018cm~3以上
であり、前記ベース層はベース層を構成する半導体の禁
制帯幅よりもエネルギーの大きな光の照射処理が行われ
ていることを特徴とする半導体装置。1. A semiconductor device comprising a heterojunction bipolar transistor, wherein the base layer of the heterojunction bipolar transistor has a hydrogen concentration of 10 18 cm to 3 or more, and the base layer is a semiconductor layer forming a base layer. A semiconductor device in which irradiation treatment with light having energy larger than the forbidden band width is performed.
スタを具備する半導体装置であって、少なくとも一つの
前記ヘテロ接合バイポーラトランジスタのベース層の水
素濃度は1018cm~3以上であり、ベース−エミッタ間
電圧は1.3V以下であり、該ベース−エミッタ間電圧
印加状態でのベース電流の時間的ばらつきは測定開始時
のベース電流に対し1時間で1%以内であることを特徴
とする半導体装置。2. A semiconductor device comprising a plurality of heterojunction bipolar transistors, wherein at least one of the heterojunction bipolar transistors has a base layer having a hydrogen concentration of 10 18 cm to 3 or more, and a base-emitter voltage. Is less than or equal to 1.3 V, and the time variation of the base current when the base-emitter voltage is applied is within 1% of the base current at the start of the measurement in one hour.
炭素が含まれていることを特徴とする請求項1または請
求項2に記載の半導体装置。3. The semiconductor device according to claim 1, wherein the base layer contains carbon as a conductivity type determining impurity.
を含むモノリシック・マイクロ波集積回路が構成されて
いることを特徴とする請求項1乃至請求項3のいずれか
1項に記載の半導体装置。4. The semiconductor device according to claim 1, wherein a monolithic microwave integrated circuit including said heterojunction bipolar transistor is formed.
は高周波電力増幅装置であることを特徴とする請求項4
に記載の半導体装置。5. The monolithic microwave integrated circuit is a high frequency power amplifier.
3. The semiconductor device according to claim 1.
タ層,ベース層,エミッタ層となる半導体層を順次重ね
て形成する工程と、前記ベース層を構成する半導体の禁
制帯幅よりもエネルギーの大きな光を前記半導体基板の
一面側から照射する工程と、前記各半導体層を加工して
エミッタ層,ベース層,コレクタ層を形成する工程とを
有し少なくとも一部にヘテロ接合バイポーラトランジス
タを形成する半導体装置の製造方法。6. A step of sequentially forming at least one semiconductor layer serving as a collector layer, a base layer, and an emitter layer on one surface side of a semiconductor substrate, and forming light having a larger energy than a forbidden band width of a semiconductor forming the base layer. A semiconductor device having a step of irradiating the semiconductor substrate from one surface side and a step of processing each of the semiconductor layers to form an emitter layer, a base layer, and a collector layer, and forming a heterojunction bipolar transistor at least partially. Manufacturing method.
タ層,ベース層,エミッタ層となる半導体層を順次重ね
て形成する工程と、前記半導体層を加工してエミッタ層
を形成する工程と、前記ベース層を構成する半導体の禁
制帯幅よりもエネルギーの大きな光を前記半導体基板の
一面側から照射して前記エミッタ層の真下のベース層に
前記光に起因して発生する電子を回し込ませる工程と、
前記各半導体層を加工してベース層およびコレクタ層を
形成する工程とを有し少なくとも一部にヘテロ接合バイ
ポーラトランジスタを形成する半導体装置の製造方法。7. A step of sequentially forming at least one semiconductor layer serving as a collector layer, a base layer, and an emitter layer on one surface side of a semiconductor substrate, a step of processing the semiconductor layer to form an emitter layer, Irradiating light having a larger energy than the forbidden band width of the semiconductor constituting the layer from one surface side of the semiconductor substrate to allow electrons generated due to the light to flow into the base layer immediately below the emitter layer; ,
Forming a base layer and a collector layer by processing each of the semiconductor layers, wherein a heterojunction bipolar transistor is formed at least in part.
を複数形成するとともに、一部のヘテロ接合バイポーラ
トランジスタは回路上印加されるベース−エミッタ間電
圧が1.25V程度以下の低電圧トランジスタとされる
ことを特徴とする請求項6または請求項7に記載の半導
体装置の製造方法。8. A plurality of heterojunction bipolar transistors are formed, and some of the heterojunction bipolar transistors are low-voltage transistors having a base-emitter voltage applied to a circuit of about 1.25 V or less. The method for manufacturing a semiconductor device according to claim 6 or 7, wherein
れ、前記水素濃度は1018cm~3程度以上であることを
特徴とする請求項6乃至請求項8のいずれか1項に記載
の半導体装置の製造方法。9. The semiconductor according to claim 6, wherein said base layer contains carbon and hydrogen, and said hydrogen concentration is about 10 18 cm to about 3 or more. Device manufacturing method.
5nmであることを特徴とする請求項6乃至請求項9の
いずれか1項に記載の半導体装置の製造方法。10. The wavelength of light used for the light irradiation is 36.
The method of manufacturing a semiconductor device according to claim 6, wherein the thickness is 5 nm.
タを含むモノリシック・マイクロ波集積回路を形成する
ことを特徴とする請求項6乃至請求項10のいずれか1
項に記載の半導体装置の製造方法。11. A monolithic microwave integrated circuit including said heterojunction bipolar transistor is formed.
13. The method for manufacturing a semiconductor device according to the above item.
特徴とする請求項11に記載の半導体装置の製造方法。12. The method according to claim 11, wherein a high-frequency power amplifier is formed.
長法によって少なくともコレクタ層,ベース層,エミッ
タ層となる半導体層を順次重ねて形成するとともに前記
ベース層は導電型決定不純物として炭素を添加して形成
するヘテロ接合バイポーラトランジスタ製造用の基板の
製造方法であって、前記ベース層を構成する半導体の禁
制帯幅よりもエネルギーの大きな光を前記半導体基板の
一面側から照射する工程を有することを特徴とする基板
の製造方法。13. A semiconductor layer to be at least a collector layer, a base layer, and an emitter layer is sequentially formed on one surface side of a semiconductor substrate by metal organic chemical vapor deposition, and carbon is added to the base layer as a conductivity type determining impurity. A method of manufacturing a substrate for manufacturing a hetero-junction bipolar transistor formed by forming a substrate, comprising a step of irradiating light having energy larger than the forbidden band width of a semiconductor constituting the base layer from one surface side of the semiconductor substrate. A method for manufacturing a substrate, comprising:
~3程度以上であることを特徴とする請求項13に記載の
基板の製造方法。14. The hydrogen concentration of the base layer is 10 18 cm.
14. The method for manufacturing a substrate according to claim 13, wherein the number is about 3 or more.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102004A JP2000294566A (en) | 1999-04-09 | 1999-04-09 | Semiconductor device, method of manufacturing the same, and method of manufacturing a substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102004A JP2000294566A (en) | 1999-04-09 | 1999-04-09 | Semiconductor device, method of manufacturing the same, and method of manufacturing a substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000294566A true JP2000294566A (en) | 2000-10-20 |
Family
ID=14315652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11102004A Pending JP2000294566A (en) | 1999-04-09 | 1999-04-09 | Semiconductor device, method of manufacturing the same, and method of manufacturing a substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000294566A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3496639B2 (en) | 2000-11-30 | 2004-02-16 | 松下電器産業株式会社 | High frequency semiconductor device |
| CN104409420A (en) * | 2014-10-11 | 2015-03-11 | 北京工业大学 | Manufacturing process of on-chip Pt thin film thermistor for GaAs (Gallium Arsenide) power device and microwave monolithic circuit |
| CN112531022A (en) * | 2019-09-18 | 2021-03-19 | 株式会社村田制作所 | Semiconductor device with a plurality of semiconductor chips |
-
1999
- 1999-04-09 JP JP11102004A patent/JP2000294566A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3496639B2 (en) | 2000-11-30 | 2004-02-16 | 松下電器産業株式会社 | High frequency semiconductor device |
| CN104409420A (en) * | 2014-10-11 | 2015-03-11 | 北京工业大学 | Manufacturing process of on-chip Pt thin film thermistor for GaAs (Gallium Arsenide) power device and microwave monolithic circuit |
| CN112531022A (en) * | 2019-09-18 | 2021-03-19 | 株式会社村田制作所 | Semiconductor device with a plurality of semiconductor chips |
| CN112531022B (en) * | 2019-09-18 | 2024-06-21 | 株式会社村田制作所 | Semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6528378B2 (en) | Semiconductor device | |
| JP4977313B2 (en) | Heterojunction bipolar transistor | |
| US6403991B1 (en) | Semiconductor device and method for fabricating the same | |
| US6696711B2 (en) | Semiconductor device and power amplifier using the same | |
| US6649458B2 (en) | Method for manufacturing semiconductor device with hetero junction bipolar transistor | |
| US20070257332A1 (en) | Bipolar transistor and a method of manufacturing the same | |
| US20060108665A1 (en) | Semiconductor device, manufacturing method of the same, and electronic device | |
| US6881639B2 (en) | Method of manufacturing semiconductor device | |
| Oka et al. | High-speed small-scale InGaP/GaAs HBT technology and its application to integrated circuits | |
| US11990873B2 (en) | Radio-frequency power-amplifying element | |
| JP2000294566A (en) | Semiconductor device, method of manufacturing the same, and method of manufacturing a substrate | |
| JP2006185990A (en) | Semiconductor device, method for manufacturing the same, and electronic device | |
| KR20010051792A (en) | Bias circuit and method of fabricating semiconductor device | |
| JP2636811B2 (en) | Bipolar transistor and method of manufacturing the same | |
| JP4159535B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5543936B2 (en) | Method of manufacturing heterojunction bipolar transistor and power amplifier using heterojunction bipolar transistor | |
| JP2003303827A (en) | Semiconductor device and manufacturing method thereof | |
| JP3221646B2 (en) | Heterojunction bipolar transistor | |
| JP2005101402A (en) | Semiconductor device and manufacturing method thereof | |
| JP3660929B2 (en) | Bias circuit and semiconductor device manufacturing method | |
| JP3321229B2 (en) | Semiconductor device | |
| KR20020031722A (en) | Structure and method for heterojunction bipola transistor | |
| JP2005101134A (en) | Semiconductor device and its manufacturing method | |
| JPH06326258A (en) | Semiconductor device | |
| JPH06333939A (en) | Bipolar transistor manufacturing method |