JP2000285604A - 再生装置及び再生方法 - Google Patents
再生装置及び再生方法Info
- Publication number
- JP2000285604A JP2000285604A JP11083597A JP8359799A JP2000285604A JP 2000285604 A JP2000285604 A JP 2000285604A JP 11083597 A JP11083597 A JP 11083597A JP 8359799 A JP8359799 A JP 8359799A JP 2000285604 A JP2000285604 A JP 2000285604A
- Authority
- JP
- Japan
- Prior art keywords
- data
- sync
- memory
- parity
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 再生データ中から同期、ＩＤデータを正確に
検出する。 【解決手段】 再生装置は、それぞれ所定量の情報デー
タに対してシンクデータ、ＩＤデータ及び前記ＩＤデー
タ中のエラーを検出するためのＩＤパリティデータが付
加されてなる複数のシンクブロックから構成されるデジ
タルデータを再生し、当該再生デジタルデータをメモリ
に書き込む場合に、前記再生手段により再生されたデジ
タルデータ中連続するｎ（ｎ＞２）個のシンクブロック
からそれぞれ前記シンクデータを検出すると共に前記連
続するｎ個のシンクブロック中のＩＤパリティを検査
し、前記シンク検出結果と、前記ＩＤパリティ検査結果
及び、前記連続するｎ個のシンクブロックのＩＤデータ
の連続性とに基づいて前記メモリに対する前記デジタル
データの書き込み動作を制御するよう構成されている。
検出する。 【解決手段】 再生装置は、それぞれ所定量の情報デー
タに対してシンクデータ、ＩＤデータ及び前記ＩＤデー
タ中のエラーを検出するためのＩＤパリティデータが付
加されてなる複数のシンクブロックから構成されるデジ
タルデータを再生し、当該再生デジタルデータをメモリ
に書き込む場合に、前記再生手段により再生されたデジ
タルデータ中連続するｎ（ｎ＞２）個のシンクブロック
からそれぞれ前記シンクデータを検出すると共に前記連
続するｎ個のシンクブロック中のＩＤパリティを検査
し、前記シンク検出結果と、前記ＩＤパリティ検査結果
及び、前記連続するｎ個のシンクブロックのＩＤデータ
の連続性とに基づいて前記メモリに対する前記デジタル
データの書き込み動作を制御するよう構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は再生装置及再生方法
に関し、特には、再生データ中のシンクデータの検出に
関する。
に関し、特には、再生データ中のシンクデータの検出に
関する。
【０００２】
【従来の技術】従来より、ビデオ信号や音声信号をデジ
タル化して磁気テープに対して記録再生するデジタルＶ
ＴＲが知られている。
タル化して磁気テープに対して記録再生するデジタルＶ
ＴＲが知られている。
【０００３】そして、近年、民生用のデジタルＶＴＲの
規格として、ＤＶフォーマットが提案された。このＤＶ
フォーマットを含むデジタルＶＴＲでは、所定量のメイ
ンデータ（音声データ、画像データ）に対してシンクデ
ータやＩＤデータを付加してシンクブロックを形成し、
このシンクブロック単位で記録再生を行なっている。
規格として、ＤＶフォーマットが提案された。このＤＶ
フォーマットを含むデジタルＶＴＲでは、所定量のメイ
ンデータ（音声データ、画像データ）に対してシンクデ
ータやＩＤデータを付加してシンクブロックを形成し、
このシンクブロック単位で記録再生を行なっている。
【０００４】このとき、各シンクブロックにはエラー訂
正チェックコードとしてパリティコードが付加され、各
シンクブロック単位で再生信号中のエラーの訂正を行な
っている。
正チェックコードとしてパリティコードが付加され、各
シンクブロック単位で再生信号中のエラーの訂正を行な
っている。
【０００５】また、各シンクブロックに付加されている
ＩＤデータは当該シンクブロックの画面上の位置を示す
情報等の重要な情報であり、ＩＤデータに対しては再生
時のＩＤデータ中のエラーを検出し訂正するためのＩＤ
パリティデータが付加されている。
ＩＤデータは当該シンクブロックの画面上の位置を示す
情報等の重要な情報であり、ＩＤデータに対しては再生
時のＩＤデータ中のエラーを検出し訂正するためのＩＤ
パリティデータが付加されている。
【０００６】再生時には再生データ中からシンクデータ
を検出し、更に、シンクデータに続くＩＤデータとＩＤ
パリティデータからＩＤデータのエラー検査を行ない、
ＩＤデータが正しければそのＩＤデータに従って再生信
号をメモリに書き込む。
を検出し、更に、シンクデータに続くＩＤデータとＩＤ
パリティデータからＩＤデータのエラー検査を行ない、
ＩＤデータが正しければそのＩＤデータに従って再生信
号をメモリに書き込む。
【０００７】しかし、テープの欠陥やノイズの混入等に
より、以下の問題が発生する。
より、以下の問題が発生する。
【０００８】１．シンクデータ中にエラーが発生してシ
ンクデータの先頭が検出できないことがある。
ンクデータの先頭が検出できないことがある。
【０００９】２．シンクパターンに似たパターンのデー
タ列がエラーによりシンクパターンになってしまう（以
下擬似シンクという）ことがある。
タ列がエラーによりシンクパターンになってしまう（以
下擬似シンクという）ことがある。
【００１０】３．ＩＤまたはＩＤパリティにエラーが発
生してＩＤの内容を信頼することができなくなる（以下
ＩＤパリティエラーという）。
生してＩＤの内容を信頼することができなくなる（以下
ＩＤパリティエラーという）。
【００１１】４．ＩＤやＩＤパリティにエラーが発生す
ると、エラーの状態によっては、実際にはエラーである
にもかかわらずＩＤパリティのチェック結果でエラー無
しとなることがある（以下ＩＤ誤検出という）。
ると、エラーの状態によっては、実際にはエラーである
にもかかわらずＩＤパリティのチェック結果でエラー無
しとなることがある（以下ＩＤ誤検出という）。
【００１２】５．再生信号のドロップアウト等によりＰ
ＬＬからの再生クロックの位相が変動することがある
（以下ビットスリップという）。
ＬＬからの再生クロックの位相が変動することがある
（以下ビットスリップという）。
【００１３】これらの問題点に関して、従来より以下の
ような構成が提案されている。
ような構成が提案されている。
【００１４】シンクデータ検出不能時の対策として、以
前に検出されたシンクデータに基づいてクロックをカウ
ントし、当該シンクブロックの位置を推定するフライホ
イールシンクと呼ばれる構成が考えられている。
前に検出されたシンクデータに基づいてクロックをカウ
ントし、当該シンクブロックの位置を推定するフライホ
イールシンクと呼ばれる構成が考えられている。
【００１５】また、擬似シンクに対しては、シンクデー
タが得られるべきタイミングの近傍においてのみシンク
データの検出動作を行ない、それ以外のタイミングでは
シンク検出動作をマスクしている。
タが得られるべきタイミングの近傍においてのみシンク
データの検出動作を行ない、それ以外のタイミングでは
シンク検出動作をマスクしている。
【００１６】ＩＤパリティエラーに対しては、以前に検
出されたシンクブロックのＩＤデータにより当該シンク
ブロックのアドレスを予測し、そして、この予測された
アドレスに従って再生信号をメモリに書き込んでいる。
出されたシンクブロックのＩＤデータにより当該シンク
ブロックのアドレスを予測し、そして、この予測された
アドレスに従って再生信号をメモリに書き込んでいる。
【００１７】
【発明が解決しようとする課題】しかしながら、前述の
構成では、一度擬似シンクを検出し、この擬似シンクに
従ってシンク検出動作をマスクしてしまうと、しばらく
の間本来のシンクデータを検出することができなくなっ
てしまう。
構成では、一度擬似シンクを検出し、この擬似シンクに
従ってシンク検出動作をマスクしてしまうと、しばらく
の間本来のシンクデータを検出することができなくなっ
てしまう。
【００１８】また、シンクマスク用のカウンタとフライ
ホイール用のカウンタとを別に持つことで擬似シンクに
基づいてマスクをかけてしまった場合でもフライホイー
ルシンクを出力することができるが、回路が複雑、高価
になってしまう。
ホイール用のカウンタとを別に持つことで擬似シンクに
基づいてマスクをかけてしまった場合でもフライホイー
ルシンクを出力することができるが、回路が複雑、高価
になってしまう。
【００１９】本発明は前述の如き問題点を解決すること
を目的とする。
を目的とする。
【００２０】本発明の他の目的は、再生データ中から同
期、ＩＤデータを正確に検出する処にある。
期、ＩＤデータを正確に検出する処にある。
【００２１】
【課題を解決するための手段】前記課題を解決し、目的
を達成するため、本発明は、それぞれ所定量の情報デー
タに対してシンクデータ、ＩＤデータ及び前記ＩＤデー
タ中のエラーを検出するためのＩＤパリティデータが付
加されてなる複数のシンクブロックから構成されるデジ
タルデータを再生する再生手段と、前記再生手段により
再生されたデジタルデータを記憶するメモリと、前記再
生手段により再生されたデジタルデータ中連続するｎ
（ｎ＞２）個のシンクブロックからそれぞれ前記シンク
データを検出するシンク検出手段と、前記連続するｎ個
のシンクブロック中のＩＤパリティを検査するＩＤパリ
ティ検査手段と、前記シンク検出手段の検出結果と、前
記ＩＤパリティ検査手段の検査結果及び、前記連続する
ｎ個のシンクブロックのＩＤデータの連続性とに基づい
て前記メモリに対する前記デジタルデータの書き込み動
作を制御するメモリ制御手段とを備えて構成されてい
る。
を達成するため、本発明は、それぞれ所定量の情報デー
タに対してシンクデータ、ＩＤデータ及び前記ＩＤデー
タ中のエラーを検出するためのＩＤパリティデータが付
加されてなる複数のシンクブロックから構成されるデジ
タルデータを再生する再生手段と、前記再生手段により
再生されたデジタルデータを記憶するメモリと、前記再
生手段により再生されたデジタルデータ中連続するｎ
（ｎ＞２）個のシンクブロックからそれぞれ前記シンク
データを検出するシンク検出手段と、前記連続するｎ個
のシンクブロック中のＩＤパリティを検査するＩＤパリ
ティ検査手段と、前記シンク検出手段の検出結果と、前
記ＩＤパリティ検査手段の検査結果及び、前記連続する
ｎ個のシンクブロックのＩＤデータの連続性とに基づい
て前記メモリに対する前記デジタルデータの書き込み動
作を制御するメモリ制御手段とを備えて構成されてい
る。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて詳細に説明する。
て、図面を用いて詳細に説明する。
【００２３】図１は本発明が適用されるデジタルＶＴＲ
の再生系の構成を示すブロック図である。
の再生系の構成を示すブロック図である。
【００２４】図１において、ヘッド１０１によりテープ
Ｔから再生された信号はデータ検出回路１０３に出力さ
れる。データ検出回路１０３は再生信号から元の２値の
デジタルデータを検出し、シリアルデータとして書き込
み制御回路１０５に出力する。書き込み制御回路１０５
は後述の如く、再生データ中の同期データ、ＩＤデータ
に基づき再生データをトラックメモリ１０７に書き込
む。
Ｔから再生された信号はデータ検出回路１０３に出力さ
れる。データ検出回路１０３は再生信号から元の２値の
デジタルデータを検出し、シリアルデータとして書き込
み制御回路１０５に出力する。書き込み制御回路１０５
は後述の如く、再生データ中の同期データ、ＩＤデータ
に基づき再生データをトラックメモリ１０７に書き込
む。
【００２５】誤り訂正回路１０９はトラックメモリ１０
９に書き込まれた再生データに対してデータパリティを
用いて誤り訂正復号処理を施す。誤り訂正復号処理が施
された再生データはメモリ１０９から復号回路１１１に
出力される。復号回路１１１は再生データ中の画像デー
タに対して記録時に施された符号化処理に対応した復号
処理を施し、画像メモリ１１３に書き込む。画像メモリ
１１３に書き込まれた再生画像データは画面走査順に読
み出され、出力回路１１５に出力される。出力回路１１
５はメモリ１１３から読み出された画像データを外部モ
ニタ等、外部機器に適した形態に変換して出力する。
９に書き込まれた再生データに対してデータパリティを
用いて誤り訂正復号処理を施す。誤り訂正復号処理が施
された再生データはメモリ１０９から復号回路１１１に
出力される。復号回路１１１は再生データ中の画像デー
タに対して記録時に施された符号化処理に対応した復号
処理を施し、画像メモリ１１３に書き込む。画像メモリ
１１３に書き込まれた再生画像データは画面走査順に読
み出され、出力回路１１５に出力される。出力回路１１
５はメモリ１１３から読み出された画像データを外部モ
ニタ等、外部機器に適した形態に変換して出力する。
【００２６】図４に図１のＶＴＲにて再生されるデジタ
ルデータの１シンクブロックの構成を示す。
ルデータの１シンクブロックの構成を示す。
【００２７】図４に示した通り、本形態では、１つのシ
ンクブロックは、先頭から順に２バイトのシンクデータ
４０１、２バイトのＩＤデータ４０３、１バイトのＩＤ
パリティデータ４０５、７７バイトの情報データ（画像
データ、音声データ等）４０７、及び、８バイトのデー
タパリティ４０９から構成される。
ンクブロックは、先頭から順に２バイトのシンクデータ
４０１、２バイトのＩＤデータ４０３、１バイトのＩＤ
パリティデータ４０５、７７バイトの情報データ（画像
データ、音声データ等）４０７、及び、８バイトのデー
タパリティ４０９から構成される。
【００２８】次に、書き込み制御回路１０５について説
明する。
明する。
【００２９】図２は書き込み制御回路１０５の構成を示
す図である。
す図である。
【００３０】図２において、データ検出回路１０３から
出力されたデータがシリアルデータ列として端子２０１
から入力し、検出回路２０３に供給される。検出回路２
０３は端子２０１から入力された再生データ中のシンク
データ、ＩＤデータを検出すると共に、ＩＤパリティデ
ータのチェックを行ない、これらの結果を出力する。
出力されたデータがシリアルデータ列として端子２０１
から入力し、検出回路２０３に供給される。検出回路２
０３は端子２０１から入力された再生データ中のシンク
データ、ＩＤデータを検出すると共に、ＩＤパリティデ
ータのチェックを行ない、これらの結果を出力する。
【００３１】図３は検出回路２０３の構成を示す図であ
る。
る。
【００３２】図３において、入力されたデータは５バイ
トのシフトレジスタ３０１に入力される。シフトレジス
タ３０１は入力されたデータを遅延して出力すると共
に、各段からのデータをデスクランブル回路３０３及び
同期検出回路３０７に出力する。ここで、同期検出回路
３０７には５バイトのうち先頭の２バイトが供給され、
デスクランブル回路３０３には後半の３バイトが供給さ
れる。
トのシフトレジスタ３０１に入力される。シフトレジス
タ３０１は入力されたデータを遅延して出力すると共
に、各段からのデータをデスクランブル回路３０３及び
同期検出回路３０７に出力する。ここで、同期検出回路
３０７には５バイトのうち先頭の２バイトが供給され、
デスクランブル回路３０３には後半の３バイトが供給さ
れる。
【００３３】デスクランブル回路３０３はシフトレジス
タ３０１から出力される３バイトのデータに対して記録
時に施されたスクランブル処理に対応したデスクランブ
ル処理を施し、ＩＤパリティ検査回路３０５に出力す
る。ＩＤパリティ検査回路３０５はデスクランブル回路
３０３から供給される３バイトのデータに対して所定の
演算を施し、その結果を１ビットのIDgoodデータとして
出力する。ここで、エラーなしの時には１を出力し、エ
ラーありの時には０を出力する。
タ３０１から出力される３バイトのデータに対して記録
時に施されたスクランブル処理に対応したデスクランブ
ル処理を施し、ＩＤパリティ検査回路３０５に出力す
る。ＩＤパリティ検査回路３０５はデスクランブル回路
３０３から供給される３バイトのデータに対して所定の
演算を施し、その結果を１ビットのIDgoodデータとして
出力する。ここで、エラーなしの時には１を出力し、エ
ラーありの時には０を出力する。
【００３４】また、同期検出回路３０７はシフトレジス
タ３０１から供給される２バイトのデータからシンクパ
ターンと一致したデータ列を検出し、その結果を１ビッ
トのSyncdetデータとして出力する。ここで、シンクパ
ターンを検出したときには１を出力し、それ以外のとき
には０を出力する。
タ３０１から供給される２バイトのデータからシンクパ
ターンと一致したデータ列を検出し、その結果を１ビッ
トのSyncdetデータとして出力する。ここで、シンクパ
ターンを検出したときには１を出力し、それ以外のとき
には０を出力する。
【００３５】従って、テープＴからデータが正しく再生
されているときには、同期検出回路３０７からSyncdet
として１が出力されたときにIDgoodとして１が出力さ
れ、そのとき、デスクランブル回路３０３からの出力の
うち先頭の２バイトがＩＤデータとなっている。
されているときには、同期検出回路３０７からSyncdet
として１が出力されたときにIDgoodとして１が出力さ
れ、そのとき、デスクランブル回路３０３からの出力の
うち先頭の２バイトがＩＤデータとなっている。
【００３６】検出回路２０３から出力された再生データ
列はＦＩＦＯ２０５に出力される。そして、ここで、検
出回路２０３とＦＩＦＯ２０５との合計の遅延時間が１
シンクブロック（９０バイト）となるように遅延され、
検出回路２０７に出力される。
列はＦＩＦＯ２０５に出力される。そして、ここで、検
出回路２０３とＦＩＦＯ２０５との合計の遅延時間が１
シンクブロック（９０バイト）となるように遅延され、
検出回路２０７に出力される。
【００３７】また、検出回路２０３から出力されたSync
det、IDdata、及びIDgoodは遅延回路２２９に供給され
る。遅延回路２２９はそれぞれ入力データを１クロック
分遅延する多数のラッチ回路からなり、検出回路２０３
からの各データを所定期間遅延させて判定回路２３５に
出力する。
det、IDdata、及びIDgoodは遅延回路２２９に供給され
る。遅延回路２２９はそれぞれ入力データを１クロック
分遅延する多数のラッチ回路からなり、検出回路２０３
からの各データを所定期間遅延させて判定回路２３５に
出力する。
【００３８】即ち、遅延回路２２９からは、検出回路２
０３からの出力データをそれぞれ２クロック分遅延した
SyncdetC0、IDC0、及びIDgoodCoを中心とした前後２ク
ロック分のデータが判定回路２３５に出力され、遅延な
しのデータをそれぞれSyncdetC2、IDC2、IDgoodC2と
し、１クロック遅延したデータをそれぞれSyncdetC1、I
DC1、IDgoodC1とする。また、３クロック遅延したデー
タをSyncdetC-1、IDC-1、IDgoodC-1とし、４クロック遅
延したデータをSyncdetC-2、IDC-2、IDgoodC-2とする。
０３からの出力データをそれぞれ２クロック分遅延した
SyncdetC0、IDC0、及びIDgoodCoを中心とした前後２ク
ロック分のデータが判定回路２３５に出力され、遅延な
しのデータをそれぞれSyncdetC2、IDC2、IDgoodC2と
し、１クロック遅延したデータをそれぞれSyncdetC1、I
DC1、IDgoodC1とする。また、３クロック遅延したデー
タをSyncdetC-1、IDC-1、IDgoodC-1とし、４クロック遅
延したデータをSyncdetC-2、IDC-2、IDgoodC-2とする。
【００３９】検出回路２０７は検出回路２０３と同様に
ＦＩＦＯ２０５からのデータ中からシンクデータを検出
すると共にＩＤパリティの検査を行ない、Syncdet、IDd
ata、IDgoodの各データを遅延回路２３１に出力する。
また、検出回路２０７から出力された再生データ列はＦ
ＩＦＯ２０９に出力される。そして、ここで、検出回路
２０７とＦＩＦＯ２０９との合計の遅延時間が１シンク
ブロック（９０バイト）となるように遅延され、検出回
路２１１に出力される。
ＦＩＦＯ２０５からのデータ中からシンクデータを検出
すると共にＩＤパリティの検査を行ない、Syncdet、IDd
ata、IDgoodの各データを遅延回路２３１に出力する。
また、検出回路２０７から出力された再生データ列はＦ
ＩＦＯ２０９に出力される。そして、ここで、検出回路
２０７とＦＩＦＯ２０９との合計の遅延時間が１シンク
ブロック（９０バイト）となるように遅延され、検出回
路２１１に出力される。
【００４０】遅延回路２３１はそれぞれ入力データを１
クロック分遅延する多数のラッチ回路からなり、検出回
路２０７から出力されたSyncdet、IDdata、及びIDgood
の各データを所定期間遅延させて判定回路２３５に出力
する。
クロック分遅延する多数のラッチ回路からなり、検出回
路２０７から出力されたSyncdet、IDdata、及びIDgood
の各データを所定期間遅延させて判定回路２３５に出力
する。
【００４１】即ち、遅延回路２３１からは、検出回路２
０７からの出力データをそれぞれ２クロック分遅延した
SyncdetB0、IDB0、及びIDdetB0を中心とした前後１クロ
ック分のデータが判定回路２３５に出力され、１クロッ
ク遅延したデータをそれぞれSyncdetB1、IDB1、IDgoodB
1とし、３クロック遅延したデータをSyncdetB-1、IDB-
1、IDgoodB-1とする。
０７からの出力データをそれぞれ２クロック分遅延した
SyncdetB0、IDB0、及びIDdetB0を中心とした前後１クロ
ック分のデータが判定回路２３５に出力され、１クロッ
ク遅延したデータをそれぞれSyncdetB1、IDB1、IDgoodB
1とし、３クロック遅延したデータをSyncdetB-1、IDB-
1、IDgoodB-1とする。
【００４２】検出回路２１１は検出回路２０３、２０７
と同様にＦＩＦＯ２０９からのデータ中からシンクデー
タを検出すると共にＩＤパリティの検査を行ない、Sync
det、IDdata、IDgoodの各データを遅延回路２３３に出
力する。また、検出回路２１１から出力された再生デー
タ列はラッチ２１３を介してＥＸＯＲ２１５に出力され
る。
と同様にＦＩＦＯ２０９からのデータ中からシンクデー
タを検出すると共にＩＤパリティの検査を行ない、Sync
det、IDdata、IDgoodの各データを遅延回路２３３に出
力する。また、検出回路２１１から出力された再生デー
タ列はラッチ２１３を介してＥＸＯＲ２１５に出力され
る。
【００４３】遅延回路２３３はそれぞれ入力データを１
クロック分遅延する多数のラッチ回路からなり、検出回
路２０７から出力されたSyncdet、IDdata、及びIDgood
の各データをそれぞれ２クロック期間遅延させてSyncde
tA、IDdataA、IDgoodAとして判定回路２３５に出力す
る。
クロック分遅延する多数のラッチ回路からなり、検出回
路２０７から出力されたSyncdet、IDdata、及びIDgood
の各データをそれぞれ２クロック期間遅延させてSyncde
tA、IDdataA、IDgoodAとして判定回路２３５に出力す
る。
【００４４】判定回路２３５は遅延回路２２９、２３１
及び２３３から出力された各データに基づいて各シンク
ブロックの先頭及びＩＤを信頼性高く検出し、当該検出
結果に基づいてシンボルカウンタ２３７のリセット及び
ブロックカウンタ２３９のプリセットを行なう。
及び２３３から出力された各データに基づいて各シンク
ブロックの先頭及びＩＤを信頼性高く検出し、当該検出
結果に基づいてシンボルカウンタ２３７のリセット及び
ブロックカウンタ２３９のプリセットを行なう。
【００４５】ここで、シンボルカウンタ２３７はフライ
ホイールカウンタとして用いられ、再生データの各シン
ボルに同期したクロックをカウントし、１シンクブロッ
ク（９０バイト）に対応するクロックをカウントした時
点でキャリ信号をブロックカウンタ２３９に出力すると
共に、自己リセットする。ブロックカウンタ２３９はシ
ンクブロック数をカウントするカウンタであり、判定回
路２３５にて出力されたシンクブロック番号がプリセッ
トされ、もしプリセットされない場合にはシンボルカウ
ンタ２３７からのキャリ信号でカウント値をインクリメ
ントする。以下、図５を用いてこの判定回路２３５の動
作について説明する。
ホイールカウンタとして用いられ、再生データの各シン
ボルに同期したクロックをカウントし、１シンクブロッ
ク（９０バイト）に対応するクロックをカウントした時
点でキャリ信号をブロックカウンタ２３９に出力すると
共に、自己リセットする。ブロックカウンタ２３９はシ
ンクブロック数をカウントするカウンタであり、判定回
路２３５にて出力されたシンクブロック番号がプリセッ
トされ、もしプリセットされない場合にはシンボルカウ
ンタ２３７からのキャリ信号でカウント値をインクリメ
ントする。以下、図５を用いてこの判定回路２３５の動
作について説明する。
【００４６】判定回路２３５は各遅延回路からのSyncde
tの９ビットのデータに対して論理判定を行ない、図５
の各パターンに該当するかを判別する。
tの９ビットのデータに対して論理判定を行ない、図５
の各パターンに該当するかを判別する。
【００４７】図５において、パターンＡが一番多く見ら
れる通常の状態であり、９０バイト間隔でSyncdetA、Sy
ncdetB0及びSyncdetC0が共に１となっており、連続する
３つのシンクブロックのシンクデータが正しく検出され
ている。
れる通常の状態であり、９０バイト間隔でSyncdetA、Sy
ncdetB0及びSyncdetC0が共に１となっており、連続する
３つのシンクブロックのシンクデータが正しく検出され
ている。
【００４８】パターンＢとＣは連続する３つのシンクブ
ロックのうち、先行する２つのシンクブロックは通常の
９０バイト間隔であったが、最後のシンクブロックがビ
ットスリップして１クロックづつずれている場合に得ら
れる。パターンＤとＧは１つ目のシンクブロックと２つ
目のシンクブロックとの間にビットスリップがあった場
合に得られる。
ロックのうち、先行する２つのシンクブロックは通常の
９０バイト間隔であったが、最後のシンクブロックがビ
ットスリップして１クロックづつずれている場合に得ら
れる。パターンＤとＧは１つ目のシンクブロックと２つ
目のシンクブロックとの間にビットスリップがあった場
合に得られる。
【００４９】パターンＥ、Ｆ、Ｈ、Ｉはまれなパターン
で、１つ目のシンクブロックと２つ目のシンクブロック
の間と、２つ目のシンクブロックと３つ目のシンクブロ
ックの間の両方にビットスリップがあった場合に得られ
る。
で、１つ目のシンクブロックと２つ目のシンクブロック
の間と、２つ目のシンクブロックと３つ目のシンクブロ
ックの間の両方にビットスリップがあった場合に得られ
る。
【００５０】パターンＪ〜Ｌは３つ目のシンクブロック
のシンクデータが検出できない場合、パターンＭ〜Ｑは
２つ目のシンクブロックのシンクデータが検出できない
場合、パターンＲ〜Ｔは１つ目のシンクブロックのシン
クデータが検出できない場合、パターンＵは１つ目のシ
ンクブロックのシンクデータしか検出できない場合に得
られるパターンである。
のシンクデータが検出できない場合、パターンＭ〜Ｑは
２つ目のシンクブロックのシンクデータが検出できない
場合、パターンＲ〜Ｔは１つ目のシンクブロックのシン
クデータが検出できない場合、パターンＵは１つ目のシ
ンクブロックのシンクデータしか検出できない場合に得
られるパターンである。
【００５１】いずれの場合でも、シンクデータが検出で
きなくてもIDgoodがエラー無しとなる場合も多いので、
判定回路２３５は以下に示す優先順位で判定を行ない、
合致する場合にはシンボルカウンタ２３７をリセット
し、その時点でIDdataとして得られているシンクブロッ
ク番号をブロックカウンタ２３９にプリセットする。
きなくてもIDgoodがエラー無しとなる場合も多いので、
判定回路２３５は以下に示す優先順位で判定を行ない、
合致する場合にはシンボルカウンタ２３７をリセット
し、その時点でIDdataとして得られているシンクブロッ
ク番号をブロックカウンタ２３９にプリセットする。
【００５２】以下、IDgoodBnは、（IDgoodB-1、IDgoodB
0、IDgoodB1）の中で、対応する（SyncdetB-1、Syncdet
B0、SyncdetB1）が１となっているものとする。また、
同様に対応するSyncdetCが１となっているときのIDgood
CをIDgoodCnとする。
0、IDgoodB1）の中で、対応する（SyncdetB-1、Syncdet
B0、SyncdetB1）が１となっているものとする。また、
同様に対応するSyncdetCが１となっているときのIDgood
CをIDgoodCnとする。
【００５３】（１）IDgoodA=1かつIDgoodBn=1かつIDgoo
dCn=1の場合 （１−１）もしIDdataA=(IDdataBn)+1であれば、IDdata
Aをブロックカウンタ２３９にプリセットする。 （１−２）もしIDdataA=(IDdataCn)+2であれば、IDdata
Aをブロックカウンタ２３９にプリセットする。 （１−３）もしIDdataB=(IDdataCn)+1であれば、IDdata
B+1をブロックカウンタ２３９にプリセットする。（１
−１）〜（１−３）のいずれの場合も当該タイミングで
ブロックカウンタ２３７をリセットする。 （１−４）（１−１）〜（１−３）のいずれにも該当し
なかった場合にはシンボルカウンタ２３９はプリセット
せず、シンボルカウンタ２３７からのキャリをカウント
する。
dCn=1の場合 （１−１）もしIDdataA=(IDdataBn)+1であれば、IDdata
Aをブロックカウンタ２３９にプリセットする。 （１−２）もしIDdataA=(IDdataCn)+2であれば、IDdata
Aをブロックカウンタ２３９にプリセットする。 （１−３）もしIDdataB=(IDdataCn)+1であれば、IDdata
B+1をブロックカウンタ２３９にプリセットする。（１
−１）〜（１−３）のいずれの場合も当該タイミングで
ブロックカウンタ２３７をリセットする。 （１−４）（１−１）〜（１−３）のいずれにも該当し
なかった場合にはシンボルカウンタ２３９はプリセット
せず、シンボルカウンタ２３７からのキャリをカウント
する。
【００５４】即ち、ここでは、IDgoodAが１、つまり１
つ目のシンクブロックのＩＤが正しく再生されたと判断
されるとき、２つ目のシンクブロックもしくは３つ目の
シンクブロックのＩＤデータが１つ目のシンクブロック
のＩＤデータから予測される値（（IDdataBn）+1、（ID
dataCn）+2）と同じであったとき、即ち１つ目のシンク
ブロックのＩＤデータと２つ目のシンクブロックのＩＤ
データ、あるいは１つ目のシンクブロックと３つ目のシ
ンクブロックとの間に連続性が確認されたとき、IDdata
Aの信頼性が高いものとしてIDdataAをブロックカウンタ
２３９にプリセットする。
つ目のシンクブロックのＩＤが正しく再生されたと判断
されるとき、２つ目のシンクブロックもしくは３つ目の
シンクブロックのＩＤデータが１つ目のシンクブロック
のＩＤデータから予測される値（（IDdataBn）+1、（ID
dataCn）+2）と同じであったとき、即ち１つ目のシンク
ブロックのＩＤデータと２つ目のシンクブロックのＩＤ
データ、あるいは１つ目のシンクブロックと３つ目のシ
ンクブロックとの間に連続性が確認されたとき、IDdata
Aの信頼性が高いものとしてIDdataAをブロックカウンタ
２３９にプリセットする。
【００５５】また、同様に、３つ目のシンクブロックの
ＩＤデータが２つ目のシンクブロックのＩＤデータから
予測される値と同じであったとき、このときのIDdataB
に１を加えた値をブロックカウンタ２３９にプリセット
する。
ＩＤデータが２つ目のシンクブロックのＩＤデータから
予測される値と同じであったとき、このときのIDdataB
に１を加えた値をブロックカウンタ２３９にプリセット
する。
【００５６】（２）IDgoodA=1かつIDgoodBn=1で、IDgoo
dCn=0の場合 （２−１）もしIDdataA=(IDdataBn)+1であれば、当該タ
イミングでIDdataAをブロックカウンタ２３９にプリセ
ットし、シンボルカウンタ２３７をリセットする。
dCn=0の場合 （２−１）もしIDdataA=(IDdataBn)+1であれば、当該タ
イミングでIDdataAをブロックカウンタ２３９にプリセ
ットし、シンボルカウンタ２３７をリセットする。
【００５７】これ以外の場合にはブロックカウンタ２３
９をプリセットせず、シンボルカウンタ２３７からのキ
ャリをカウントする。
９をプリセットせず、シンボルカウンタ２３７からのキ
ャリをカウントする。
【００５８】（３）IDgoodA=1かつIDgoodCn=1で、IDgoo
dBn=0の場合 （３−１）もしIDdataA=(IDdataCn)+2であれば、当該タ
イミングでIDdataAをブロックカウンタ２３９にプリセ
ットし、シンボルカウンタ２３７をリセットする。
dBn=0の場合 （３−１）もしIDdataA=(IDdataCn)+2であれば、当該タ
イミングでIDdataAをブロックカウンタ２３９にプリセ
ットし、シンボルカウンタ２３７をリセットする。
【００５９】これ以外の場合にはブロックカウンタ２３
９をプリセットせず、シンボルカウンタ２３７からのキ
ャリをカウントする。
９をプリセットせず、シンボルカウンタ２３７からのキ
ャリをカウントする。
【００６０】（４）IDgoodBn=1かつIDgoodCn=1で、IDgo
odA=0の場合 （４−１）もしIDdataBn=(IDdataCn)+1であれば、当該
タイミングで(IDdataA)+1をブロックカウンタ２３９に
プリセットし、シンボルカウンタ２３７をリセットす
る。
odA=0の場合 （４−１）もしIDdataBn=(IDdataCn)+1であれば、当該
タイミングで(IDdataA)+1をブロックカウンタ２３９に
プリセットし、シンボルカウンタ２３７をリセットす
る。
【００６１】これ以外の場合にはブロックカウンタ２３
９をプリセットせず、シンボルカウンタ２３７からのキ
ャリをカウントする。
９をプリセットせず、シンボルカウンタ２３７からのキ
ャリをカウントする。
【００６２】このように、判定回路２３５の判定結果に
従って、ブロックカウンタ２３９からは各シンクブロッ
クの先頭部分でそのカウント値が変更され、トラックメ
モリ１０７に出力される。
従って、ブロックカウンタ２３９からは各シンクブロッ
クの先頭部分でそのカウント値が変更され、トラックメ
モリ１０７に出力される。
【００６３】また、シンボルカウンタ２３７はスクラン
ブル信号発生回路２４１に対してシンクブロックの切れ
目でリセットパルスを出力する。スクランブル信号発生
回路２４１は再生データをデスクランブルするための信
号を発生し、ＥＸＯＲ回路２１５に出力する。
ブル信号発生回路２４１に対してシンクブロックの切れ
目でリセットパルスを出力する。スクランブル信号発生
回路２４１は再生データをデスクランブルするための信
号を発生し、ＥＸＯＲ回路２１５に出力する。
【００６４】ＥＸＯＲ回路２１５はラッチ２１３からの
再生データ列とデスクランブル信号発生回路２４１から
の信号とを排他的論理演算することでデスクランブル処
理を施し、シリアル／パラレル変換回路２１７に出力す
る。シリアル／パラレル変換回路２１７はＥＸＯＲ回路
２１５からのシリアルデータ列を８ビットのパラレルデ
ータに変換し、データパリティ演算回路２１９に出力す
ると共に、スイッチ２４３を介してＦＩＦＯ２４５、２
４７に出力する。
再生データ列とデスクランブル信号発生回路２４１から
の信号とを排他的論理演算することでデスクランブル処
理を施し、シリアル／パラレル変換回路２１７に出力す
る。シリアル／パラレル変換回路２１７はＥＸＯＲ回路
２１５からのシリアルデータ列を８ビットのパラレルデ
ータに変換し、データパリティ演算回路２１９に出力す
ると共に、スイッチ２４３を介してＦＩＦＯ２４５、２
４７に出力する。
【００６５】データパリティ演算回路２１９はデータ４
０７とデータパリティ４０９の全てのデータにエラーが
あるか否かを判別し、エラーがない場合に１、エラーあ
りの場合に０となる１ビットのデータを遅延回路２２１
及びオア回路２２３に出力する。遅延回路２２１には１
シンクブロック毎にデータパリティ演算回路２１９から
の検出結果が入力され、一度１が入力されたら数シンク
ブロック（例えば５シンクブロック）にわたり１を出力
させるモノマルチの機能を持つ。
０７とデータパリティ４０９の全てのデータにエラーが
あるか否かを判別し、エラーがない場合に１、エラーあ
りの場合に０となる１ビットのデータを遅延回路２２１
及びオア回路２２３に出力する。遅延回路２２１には１
シンクブロック毎にデータパリティ演算回路２１９から
の検出結果が入力され、一度１が入力されたら数シンク
ブロック（例えば５シンクブロック）にわたり１を出力
させるモノマルチの機能を持つ。
【００６６】オア回路２２３の出力はタイミング生成回
路２２７の出力と共にアンド回路２２５に出力される。
タイミング生成回路２２７は１シンクブロック分のデー
タが後述のＦＩＦＯ２４５もしくは２４７に書き込まれ
た時点で論理１のデータを出力する。アンド回路２２５
からの出力信号は再生データの書き込みリクエスト信号
としてトラックメモリ１０７に出力される。
路２２７の出力と共にアンド回路２２５に出力される。
タイミング生成回路２２７は１シンクブロック分のデー
タが後述のＦＩＦＯ２４５もしくは２４７に書き込まれ
た時点で論理１のデータを出力する。アンド回路２２５
からの出力信号は再生データの書き込みリクエスト信号
としてトラックメモリ１０７に出力される。
【００６７】このように、遅延回路２２１とオア回路２
２３により、一度エラーなしのシンクブロックが得られ
ると、それに続く数シンクブロックはたとえエラーがあ
っても書き込みリクエスト信号が出力される。これは、
例えばスロー再生時など再生信号のエンベロープがいわ
ゆるそろばん玉状になっていて、しかも同じデータが何
回か繰り返し再生される状況において、エラーの少ない
データのみをトラックメモリ１０７に書き込むための構
成であり、エラー無しのシンクブロックに近接するシン
クブロックはエラーがあったとしても誤り訂正回路１０
９で訂正可能な程度のエラーであると考えられるためで
ある。
２３により、一度エラーなしのシンクブロックが得られ
ると、それに続く数シンクブロックはたとえエラーがあ
っても書き込みリクエスト信号が出力される。これは、
例えばスロー再生時など再生信号のエンベロープがいわ
ゆるそろばん玉状になっていて、しかも同じデータが何
回か繰り返し再生される状況において、エラーの少ない
データのみをトラックメモリ１０７に書き込むための構
成であり、エラー無しのシンクブロックに近接するシン
クブロックはエラーがあったとしても誤り訂正回路１０
９で訂正可能な程度のエラーであると考えられるためで
ある。
【００６８】スイッチ２４３は１シンクブロック期間毎
に切り換わり、シリアル／パラレル変換回路２１７から
の出力データを１シンクブロック期間毎にＦＩＦＯ２４
５と２４７に対して交互に出力する。ＦＩＦＯ２４５、
２４７には不図示のクロック発生回路より書き込みクロ
ックとして４１．８５ＭＨｚのクロックが供給されてお
り、この書き込みクロックに従ってＦＩＦＯ２４５、２
４７はスイッチ２４３からのデータを記憶する。
に切り換わり、シリアル／パラレル変換回路２１７から
の出力データを１シンクブロック期間毎にＦＩＦＯ２４
５と２４７に対して交互に出力する。ＦＩＦＯ２４５、
２４７には不図示のクロック発生回路より書き込みクロ
ックとして４１．８５ＭＨｚのクロックが供給されてお
り、この書き込みクロックに従ってＦＩＦＯ２４５、２
４７はスイッチ２４３からのデータを記憶する。
【００６９】また、スイッチ２４９もスイッチ２４３と
同様に１シンクブロック期間毎に切り換わり、スイッチ
２４３からデータが出力されている方のＦＩＦＯとは異
なるＦＩＦＯがわに接続する。また、ＦＩＦＯ２４５と
２４７にはトラックメモリ１０７から読み出しクロック
として６７．５ＭＨｚのクロックが供給されており、こ
の読み出しクロックに従ってＦＩＦＯ２４５、２４７か
らデータが読み出され、スイッチ２３９を介してトラッ
クメモリ１０７に出力される。なお、この読み出しクロ
ックは不図示の基準クロック発生回路により得られる。
同様に１シンクブロック期間毎に切り換わり、スイッチ
２４３からデータが出力されている方のＦＩＦＯとは異
なるＦＩＦＯがわに接続する。また、ＦＩＦＯ２４５と
２４７にはトラックメモリ１０７から読み出しクロック
として６７．５ＭＨｚのクロックが供給されており、こ
の読み出しクロックに従ってＦＩＦＯ２４５、２４７か
らデータが読み出され、スイッチ２３９を介してトラッ
クメモリ１０７に出力される。なお、この読み出しクロ
ックは不図示の基準クロック発生回路により得られる。
【００７０】このように、本形態では、再生データ列中
の連続する３シンクブロックのシンクデータの検出結
果、ＩＤパリティの検査結果及びそのときのＩＤデータ
値を用いて簡単な論理で、 ａ）シンクデータの欠落 ｂ）擬似シンク ｃ）ＩＤパリティエラー ｄ）ＩＤパリティの誤検出 に対応し、信頼性の高い同期検出を実現できる。
の連続する３シンクブロックのシンクデータの検出結
果、ＩＤパリティの検査結果及びそのときのＩＤデータ
値を用いて簡単な論理で、 ａ）シンクデータの欠落 ｂ）擬似シンク ｃ）ＩＤパリティエラー ｄ）ＩＤパリティの誤検出 に対応し、信頼性の高い同期検出を実現できる。
【００７１】また、連続する３つのシンクブロックのう
ち、先頭のブロックの前記各検出結果をｍクロック分遅
延させておき、これを基準としてそれに続くシンクブロ
ックの各検出結果を基準の検出結果の前後の数クロック
期間の検出結果を用いることにより、ビットスリップに
対応した信頼性の高い同期検出を実現できる。
ち、先頭のブロックの前記各検出結果をｍクロック分遅
延させておき、これを基準としてそれに続くシンクブロ
ックの各検出結果を基準の検出結果の前後の数クロック
期間の検出結果を用いることにより、ビットスリップに
対応した信頼性の高い同期検出を実現できる。
【００７２】なお、本形態では、連続する３つのシンク
ブロックのシンクデータの検出結果、ＩＤパリティの検
査結果及びＩＤデータを用いたが、これ以外にも、連続
するｎ（ｎ＞２）シンクブロックのデータに対して同様
の処理を行なうことも可能である。
ブロックのシンクデータの検出結果、ＩＤパリティの検
査結果及びＩＤデータを用いたが、これ以外にも、連続
するｎ（ｎ＞２）シンクブロックのデータに対して同様
の処理を行なうことも可能である。
【００７３】また、前述のＤＶフォーマットでは、本来
のシンクブロックの先頭にプレシンクと呼ばれるデータ
が付加されているが、本形態のＶＴＲはこのプレシンク
を検出する際にも適用可能である。
のシンクブロックの先頭にプレシンクと呼ばれるデータ
が付加されているが、本形態のＶＴＲはこのプレシンク
を検出する際にも適用可能である。
【００７４】また、前述の実施形態では、本発明をデジ
タルＶＴＲに対して適用した場合について説明したが、
これ以外にも、再生されたデータからシンクデータ、Ｉ
Ｄデータを検出する装置に対して本発明を適用可能であ
り、同様の高価を有する。
タルＶＴＲに対して適用した場合について説明したが、
これ以外にも、再生されたデータからシンクデータ、Ｉ
Ｄデータを検出する装置に対して本発明を適用可能であ
り、同様の高価を有する。
【００７５】
【発明の効果】以上説明したように、本発明によれば、
簡単な構成で再生データ中のシンクデータ、ＩＤデータ
を信頼性高く検出することができ、メモリに対してエラ
ーのないデータを正しく書き込むことができる。
簡単な構成で再生データ中のシンクデータ、ＩＤデータ
を信頼性高く検出することができ、メモリに対してエラ
ーのないデータを正しく書き込むことができる。
【図１】本発明が適用されるデジタルＶＴＲの再生系の
構成を示す図である。
構成を示す図である。
【図２】図１の装置における書き込み制御回路の構成を
示す図である。
示す図である。
【図３】図２の回路における検出回路の構成を示す図で
ある。
ある。
【図４】図１の装置により再生されるデータのフォーマ
ットを示す図である。
ットを示す図である。
【図５】図２の回路の動作を説明するための図である。
Claims (11)
- 【請求項１】 それぞれ所定量の情報データに対してシ
ンクデータ、ＩＤデータ及び前記ＩＤデータ中のエラー
を検出するためのＩＤパリティデータが付加されてなる
複数のシンクブロックから構成されるデジタルデータを
再生する再生手段と、 前記再生手段により再生されたデジタルデータを記憶す
るメモリと、 前記再生手段により再生されたデジタルデータ中連続す
るｎ（ｎ＞２）個のシンクブロックからそれぞれ前記シ
ンクデータを検出するシンク検出手段と、 前記連続するｎ個のシンクブロック中のＩＤパリティを
検査するＩＤパリティ検査手段と、 前記シンク検出手段の検出結果と、前記ＩＤパリティ検
査手段の検査結果及び、前記連続するｎ個のシンクブロ
ックのＩＤデータの連続性とに基づいて前記メモリに対
する前記デジタルデータの書き込み動作を制御するメモ
リ制御手段とを備える再生装置。 - 【請求項２】 前記メモリ制御手段は前記連続するｎ個
のシンクブロック中の所定のシンクブロックのＩＤデー
タに基づいて他のシンクブロックのＩＤデータの値を予
測し、この予測値を用いて前記メモリに対する前記デジ
タルデータの書き込み動作を制御することを特徴とする
請求項１記載の再生装置。 - 【請求項３】 前記メモリ制御手段は、前記シンクブロ
ックの数をカウントするブロックカウンタを有し、前記
ブロックカウンタのカウント値に基づいて前記メモリの
書き込みアドレスを発生することを特徴とする請求項１
記載の再生装置。 - 【請求項４】 前記メモリ手段は更に、１つの前記シン
クブロックのシンボル数をカウントするシンボルカウン
タを有し、前記シンボルカウンタが所定値となったこと
に応じて前記ブロックカウンタをインクリメントするこ
とを特徴とする請求項３記載の再生装置。 - 【請求項５】 前記シンボルカウンタのカウント値に応
じて前記再生デジタルデータをデスクランブルするため
のパターン信号を発生する手段と、前記パターン信号を
用いて前記再生デジタルデータをデスクランブルするデ
スクランブル手段とを備え、前記メモリは前記デスクラ
ンブル手段から出力されたデジタルデータを記憶するこ
とを特徴とする請求項４記載の再生装置。 - 【請求項６】 前記メモリ制御手段は、前記連続するｎ
個のシンクブロックのうち前記ＩＤパリティ検査手段に
より複数のシンクブロックについてエラー無しと検出さ
れ、当該複数のシンクブロックのＩＤデータに連続性が
確認された場合に当該ＩＤデータの値で前記ブロックカ
ウンタをプリセットすることを特徴とする請求項３記載
の再生装置。 - 【請求項７】 前記メモリ制御手段は、所定の基準タイ
ミングを中心とした前後数クロック期間における前記シ
ンク検出手段の検出結果に基づいて前記メモリに対する
前記デジタルデータの書き込み動作を制御することを特
徴とする請求項１記載の再生装置。 - 【請求項８】 前記メモリに書き込まれたデジタルデー
タに対して誤り訂正処理を施す誤り訂正手段を備えたこ
とを特徴とする請求項１記載の再生装置。 - 【請求項９】 前記情報データは高能率符号化された画
像データを含み、前記メモリから読み出された画像デー
タを復号する復号手段を備えたことを特徴とする請求項
１記載の再生装置。 - 【請求項１０】 それぞれ所定量の情報データに対して
シンクデータ、ＩＤデータ及び前記ＩＤデータ中のエラ
ーを検出するためのＩＤパリティデータが付加されてな
る複数のシンクブロックから構成されるデジタルデータ
を再生する再生手段と、 前記再生手段により再生されたデジタルデータを記憶す
るメモリと、 ぞれぞれ前記デジタルデータを１シンクブロック期間遅
延させるｎ−１（ｎ＞２）段に接続された遅延手段と、 前記遅延手段の各段の出力データ及び前記遅延手段への
入力デジタルデータからなるｎのデータ列から前記シン
クデータを検出すると共に前記ｎのデータ列中の前記Ｉ
Ｄパリティデータを検査し、前記シンクデータの検出結
果、前記ＩＤパリティ検査結果及び、前記ｎのデータ列
から検出されるＩＤデータの連続性とに基づいて前記メ
モリに対する前記デジタルデータの書き込み動作を制御
する制御手段とを備える再生装置。 - 【請求項１１】 それぞれ所定量の情報データに対して
シンクデータ、ＩＤデータ及び前記ＩＤデータ中のエラ
ーを検出するためのＩＤパリティデータが付加されてな
る複数のシンクブロックから構成されるデジタルデータ
を再生し、当該再生デジタルデータをメモリに書き込む
方法であって、 前記再生手段により再生されたデジタルデータ中連続す
るｎ（ｎ＞２）個のシンクブロックからそれぞれ前記シ
ンクデータを検出すると共に前記連続するｎ個のシンク
ブロック中のＩＤパリティを検査し、 前記シンク検出結果と、前記ＩＤパリティ検査結果及
び、前記連続するｎ個のシンクブロックのＩＤデータの
連続性とに基づいて前記メモリに対する前記デジタルデ
ータの書き込み動作を制御することを特徴とする再生方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11083597A JP2000285604A (ja) | 1999-03-26 | 1999-03-26 | 再生装置及び再生方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11083597A JP2000285604A (ja) | 1999-03-26 | 1999-03-26 | 再生装置及び再生方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000285604A true JP2000285604A (ja) | 2000-10-13 |
Family
ID=13806911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11083597A Pending JP2000285604A (ja) | 1999-03-26 | 1999-03-26 | 再生装置及び再生方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000285604A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100580988B1 (ko) * | 2002-05-17 | 2006-05-17 | 산요덴키가부시키가이샤 | 데이터 재생 제어 장치 |
-
1999
- 1999-03-26 JP JP11083597A patent/JP2000285604A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100580988B1 (ko) * | 2002-05-17 | 2006-05-17 | 산요덴키가부시키가이샤 | 데이터 재생 제어 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6226103B2 (ja) | ||
| US5060077A (en) | Reproduction apparatus having means for initializing flag memories during slow motion and freeze reproduction | |
| US5021897A (en) | Memory system for recording and reproducing block unit data | |
| US6522831B2 (en) | Reproducing apparatus | |
| US5228041A (en) | Sync signal detection system in a memory system for recording and reproducing block unit data | |
| KR100262632B1 (ko) | 디브이씨알의 동기신호 검출장치 | |
| US6332010B1 (en) | Synchronizing signal detecting circuit | |
| JP2000285604A (ja) | 再生装置及び再生方法 | |
| US6209117B1 (en) | Method for canceling abnormal synchronization signal | |
| JP2600152B2 (ja) | ブロツクアドレス検出回路 | |
| JP3321884B2 (ja) | 同期ブロック検出方法および同期ブロック検出装置 | |
| KR0127222B1 (ko) | 디지탈브이씨알의 식별코드 처리회로 | |
| JP3768640B2 (ja) | 再生装置 | |
| JP3271073B2 (ja) | 磁気再生装置 | |
| JP3213439B2 (ja) | 同期信号検出回路 | |
| KR100223160B1 (ko) | 디지탈-브이씨알(d-vcr)의 동기신호 기록.검출방법 및 그 장치 | |
| JP2959320B2 (ja) | Ｉｄ符号検出方法及びｉｄ符号検出装置 | |
| JPH0536209A (ja) | 同期パターン検出回路 | |
| JP4336594B2 (ja) | 再生装置 | |
| JP3125886B2 (ja) | 再生装置 | |
| JP2001210026A (ja) | 再生装置及び再生方法 | |
| JPH06124548A (ja) | データ再生装置 | |
| JPH10164044A (ja) | 信号検出回路 | |
| JPH08172605A (ja) | デジタル映像信号再生回路 | |
| JPH04192162A (ja) | ディジタルデータのブロック同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060927 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061024 |