JP2000284740A - ドットマトリックス表示器におけるドット欠陥判定装置 - Google Patents
ドットマトリックス表示器におけるドット欠陥判定装置Info
- Publication number
- JP2000284740A JP2000284740A JP11091892A JP9189299A JP2000284740A JP 2000284740 A JP2000284740 A JP 2000284740A JP 11091892 A JP11091892 A JP 11091892A JP 9189299 A JP9189299 A JP 9189299A JP 2000284740 A JP2000284740 A JP 2000284740A
- Authority
- JP
- Japan
- Prior art keywords
- dot
- pixel
- matrix display
- data storage
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007547 defect Effects 0.000 title claims abstract description 60
- 239000011159 matrix material Substances 0.000 title claims abstract description 23
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 22
- 238000013500 data storage Methods 0.000 claims description 29
- 238000011156 evaluation Methods 0.000 description 21
- 239000010409 thin film Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置に代表されるドットマトリック
ス表示器に発生するドット欠陥の有無を能率よく判定す
ること。 【解決手段】 液晶表示装置１の列電極駆動回路６と各
列電極３−１〜３−ｎとの間には、抵抗素子Ｒ１〜Ｒｎ
が直列に挿入されており、行電極駆動回路５と列電極駆
動回路６とにより、スイッチング用トランジスタ４を択
一的に駆動させる。前記抵抗素子Ｒ１〜Ｒｎに生ずる電
圧値を検出するドット欠陥判定回路９が具備されてお
り、このドット欠陥判定回路９は、各抵抗素子Ｒ１〜Ｒ
ｎに生ずる電圧値に基づいて液晶表示装置１に実装され
たスイッチング用トランジスタ４が破損しているか否か
を判定する。
ス表示器に発生するドット欠陥の有無を能率よく判定す
ること。 【解決手段】 液晶表示装置１の列電極駆動回路６と各
列電極３−１〜３−ｎとの間には、抵抗素子Ｒ１〜Ｒｎ
が直列に挿入されており、行電極駆動回路５と列電極駆
動回路６とにより、スイッチング用トランジスタ４を択
一的に駆動させる。前記抵抗素子Ｒ１〜Ｒｎに生ずる電
圧値を検出するドット欠陥判定回路９が具備されてお
り、このドット欠陥判定回路９は、各抵抗素子Ｒ１〜Ｒ
ｎに生ずる電圧値に基づいて液晶表示装置１に実装され
たスイッチング用トランジスタ４が破損しているか否か
を判定する。
Description
【０００１】
【発明の属する技術分野】この発明は、例えば液晶表示
装置などのドットマトリックス表示器において発生する
ドット欠陥の有無を判定し、当該表示器における品質を
評価し得るようにしたドット欠陥判定装置に関する。
装置などのドットマトリックス表示器において発生する
ドット欠陥の有無を判定し、当該表示器における品質を
評価し得るようにしたドット欠陥判定装置に関する。
【０００２】
【従来の技術】ドットマトリックス表示器に代表される
例えば液晶表示装置は、表示装置の全体が薄型に形成で
き、かつ軽量であるという特質を有しており、急速にそ
の需要が上昇している。そして、現状においては、家庭
用のまたは車載用のテレビジョン受像機におけるディス
プレイ、省スペースを必要とする例えばノート型パソコ
ンを初めとするディスクトップ型パソコンなどにも利用
されている。
例えば液晶表示装置は、表示装置の全体が薄型に形成で
き、かつ軽量であるという特質を有しており、急速にそ
の需要が上昇している。そして、現状においては、家庭
用のまたは車載用のテレビジョン受像機におけるディス
プレイ、省スペースを必要とする例えばノート型パソコ
ンを初めとするディスクトップ型パソコンなどにも利用
されている。
【０００３】現状における液晶表示装置においては、画
質、表示情報量、および応答速度の点で優位性を持つア
クティブマトリックス方式が用いられており、画素のス
イッチング用に薄膜トランジスタを用いたＴＦＴ−ＬＣ
Ｄが主流となっている。
質、表示情報量、および応答速度の点で優位性を持つア
クティブマトリックス方式が用いられており、画素のス
イッチング用に薄膜トランジスタを用いたＴＦＴ−ＬＣ
Ｄが主流となっている。
【０００４】このような液晶表示装置によると、前記薄
膜トランジスタなどの動作不良（破損）により、画素毎
に点灯状態とならない欠陥が発生するという問題を抱え
ている。昨今においては、製造技術の向上によりこの欠
陥発生率は遥かに減少しているものの、数十万画素以上
を有する表示装置の全てにおいて、この欠陥の発生を皆
無にすることはきわめて難しい。
膜トランジスタなどの動作不良（破損）により、画素毎
に点灯状態とならない欠陥が発生するという問題を抱え
ている。昨今においては、製造技術の向上によりこの欠
陥発生率は遥かに減少しているものの、数十万画素以上
を有する表示装置の全てにおいて、この欠陥の発生を皆
無にすることはきわめて難しい。
【０００５】
【発明が解決しようとする課題】そこで、製造された表
示装置の個々において、欠陥の数および欠陥の発生位置
に応じた評価が実施されている。この場合、各画素を構
成する薄膜トランジスタのすべてがアクティブ状態とな
るように、各行電極および各列電極の間に所定の制御電
圧を印加し、表示画面上にピンホール状の欠陥が発生し
ているか否かを、例えば目視によって観察するなどの検
査が実施される。
示装置の個々において、欠陥の数および欠陥の発生位置
に応じた評価が実施されている。この場合、各画素を構
成する薄膜トランジスタのすべてがアクティブ状態とな
るように、各行電極および各列電極の間に所定の制御電
圧を印加し、表示画面上にピンホール状の欠陥が発生し
ているか否かを、例えば目視によって観察するなどの検
査が実施される。
【０００６】しかし、この目視による評価においては、
検査にあたる各人に応じて多少なりともばらつきが発生
し、しかも画面全体を観察するには相当の時間も必要で
あり、評価の能率を向上させることには限界が生ずる。
検査にあたる各人に応じて多少なりともばらつきが発生
し、しかも画面全体を観察するには相当の時間も必要で
あり、評価の能率を向上させることには限界が生ずる。
【０００７】この発明は、前記した問題点に着目してな
されたものであり、前記した検査員の目視等による評価
に頼ることなく、客観的にかつ短時間においてドット欠
陥の有無を判定し、欠陥の数および欠陥位置等から即座
に全体評価をもたらすことが可能なドット欠陥判定装置
を提供することを課題とするものである。
されたものであり、前記した検査員の目視等による評価
に頼ることなく、客観的にかつ短時間においてドット欠
陥の有無を判定し、欠陥の数および欠陥位置等から即座
に全体評価をもたらすことが可能なドット欠陥判定装置
を提供することを課題とするものである。
【０００８】
【課題を解決するための手段】前記した課題を達成する
ために成された本発明にかかるドット欠陥判定装置は、
ドットマトリックス表示器を構成する各画素を択一的に
駆動状態に制御する駆動手段と、駆動状態に制御された
それぞれの画素の駆動電流に対応するデータを、当該画
素のアドレスに対応して格納するデータ格納手段が具備
され、前記データ格納手段に格納された各画素の駆動電
流に対応するデータと当該画素のアドレスとにより、表
示器の画素の欠陥状態を判定するように構成される。
ために成された本発明にかかるドット欠陥判定装置は、
ドットマトリックス表示器を構成する各画素を択一的に
駆動状態に制御する駆動手段と、駆動状態に制御された
それぞれの画素の駆動電流に対応するデータを、当該画
素のアドレスに対応して格納するデータ格納手段が具備
され、前記データ格納手段に格納された各画素の駆動電
流に対応するデータと当該画素のアドレスとにより、表
示器の画素の欠陥状態を判定するように構成される。
【０００９】この場合、好ましくは前記ドットマトリッ
クス表示器における行電極または列電極に直列に抵抗素
子が配置され、前記抵抗素子に生ずる電圧値をそれぞれ
の画素の駆動電流に対応するデータとして前記データ格
納手段に取り込むように構成される。
クス表示器における行電極または列電極に直列に抵抗素
子が配置され、前記抵抗素子に生ずる電圧値をそれぞれ
の画素の駆動電流に対応するデータとして前記データ格
納手段に取り込むように構成される。
【００１０】さらに好ましくは、前記ドットマトリック
ス表示器における行電極または列電極に直列に配置され
た抵抗素子に生ずる電圧値を、所定の電位レベルと比較
するそれぞれのコンパレータと、前記各コンパレータの
出力を択一的に抽出するマルチプレクサとが具備され、
前記マルチプレクサによって抽出された各コンパレータ
の出力が、画素のアドレスに対応して前記データ格納手
段に取り込まれるように構成される。
ス表示器における行電極または列電極に直列に配置され
た抵抗素子に生ずる電圧値を、所定の電位レベルと比較
するそれぞれのコンパレータと、前記各コンパレータの
出力を択一的に抽出するマルチプレクサとが具備され、
前記マルチプレクサによって抽出された各コンパレータ
の出力が、画素のアドレスに対応して前記データ格納手
段に取り込まれるように構成される。
【００１１】この場合、前記各コンパレータ、マルチプ
レクサ、およびデータ格納手段とが前記駆動手段と共に
表示器を構成する表示ユニット内に配置され、データ格
納手段に格納されたそれぞれの画素の駆動電流に対応す
るデータが、画素のアドレスに対応して外部ツールに読
み出しできるように構成される。
レクサ、およびデータ格納手段とが前記駆動手段と共に
表示器を構成する表示ユニット内に配置され、データ格
納手段に格納されたそれぞれの画素の駆動電流に対応す
るデータが、画素のアドレスに対応して外部ツールに読
み出しできるように構成される。
【００１２】また、前記各コンパレータ、およびマルチ
プレクサが前記駆動手段と共に表示器を構成する表示ユ
ニット内に配置され、マルチプレクサによって抽出され
た各コンパレータの出力データが、画素のアドレスに対
応して外部ツールに配置されたデータ格納手段に取り込
まれるように構成される場合もある。
プレクサが前記駆動手段と共に表示器を構成する表示ユ
ニット内に配置され、マルチプレクサによって抽出され
た各コンパレータの出力データが、画素のアドレスに対
応して外部ツールに配置されたデータ格納手段に取り込
まれるように構成される場合もある。
【００１３】そして、前記した構成によると、液晶表示
装置に限らずプラズマ放電表示装置におけるドット欠陥
判定装置として有効に機能し得る。
装置に限らずプラズマ放電表示装置におけるドット欠陥
判定装置として有効に機能し得る。
【００１４】以上のように構成されたドット欠陥判定装
置によると、駆動手段によって表示器を構成する各画素
が順次択一的に駆動状態となされる。そして、各画素を
駆動状態とした場合の画素ごとの駆動電流に対応するデ
ータが、当該画素のアドレスと共にデータ格納手段に格
納される。
置によると、駆動手段によって表示器を構成する各画素
が順次択一的に駆動状態となされる。そして、各画素を
駆動状態とした場合の画素ごとの駆動電流に対応するデ
ータが、当該画素のアドレスと共にデータ格納手段に格
納される。
【００１５】この場合、表示器における行電極または列
電極に直列に抵抗素子を配置し、この抵抗素子に生ずる
電圧値を、所定の電位レベルと比較するコンパレータに
供給することで、コンパレータの出力によって、当該画
素がドット欠陥であるか否かを判定することができる。
このコンパレータの出力によって判定された各画素に対
応する判定データは、マルチプレクサによって択一的に
抽出され、画素のアドレスに対応して前記データ格納手
段に取り込まれる。
電極に直列に抵抗素子を配置し、この抵抗素子に生ずる
電圧値を、所定の電位レベルと比較するコンパレータに
供給することで、コンパレータの出力によって、当該画
素がドット欠陥であるか否かを判定することができる。
このコンパレータの出力によって判定された各画素に対
応する判定データは、マルチプレクサによって択一的に
抽出され、画素のアドレスに対応して前記データ格納手
段に取り込まれる。
【００１６】このデータ格納手段に格納されたアドレス
ごとの前記判定データに基づいて、ドット欠陥の数およ
び欠陥位置を判定することができ、ドットマトリックス
表示器の全体評価を即座に提供することが可能となる。
ごとの前記判定データに基づいて、ドット欠陥の数およ
び欠陥位置を判定することができ、ドットマトリックス
表示器の全体評価を即座に提供することが可能となる。
【００１７】
【発明の実施の形態】以下、本発明にかかるドット欠陥
判定装置について、図に示す実施の形態に基づいて説明
する。図１は画素のスイッチング用に薄膜トランジスタ
を用いたＴＦＴ型液晶表示ユニットに、ドット欠陥判定
回路を搭載させた基本構成を示したものである。この液
晶表示装置１は周知のとおり、縦方向に複数の行電極２
−１……２−ｎが配置され、また横方向に複数の列電極
３−１……３−ｎが配置されており、行電極および列電
極の交点に、それぞれスイッチング用薄膜トランジスタ
（以下ＴＦＴと称する）４が実装されて、当該箇所にそ
れぞれ画素が形成されている。
判定装置について、図に示す実施の形態に基づいて説明
する。図１は画素のスイッチング用に薄膜トランジスタ
を用いたＴＦＴ型液晶表示ユニットに、ドット欠陥判定
回路を搭載させた基本構成を示したものである。この液
晶表示装置１は周知のとおり、縦方向に複数の行電極２
−１……２−ｎが配置され、また横方向に複数の列電極
３−１……３−ｎが配置されており、行電極および列電
極の交点に、それぞれスイッチング用薄膜トランジスタ
（以下ＴＦＴと称する）４が実装されて、当該箇所にそ
れぞれ画素が形成されている。
【００１８】前記した液晶表示装置１には、行電極駆動
回路５および列電極駆動回路６が配置されており、各行
電極駆動回路５および列電極駆動回路６より各行電極２
−１……２−ｎおよび列電極３−１……３−ｎに対して
スイッチング用制御信号が印加されるように構成されて
いる。そして、前記行電極駆動回路５および列電極駆動
回路６に対して、入力端子８に供給される画像信号に基
づいて、制御信号を供給する主駆動回路７が具備されて
いる。
回路５および列電極駆動回路６が配置されており、各行
電極駆動回路５および列電極駆動回路６より各行電極２
−１……２−ｎおよび列電極３−１……３−ｎに対して
スイッチング用制御信号が印加されるように構成されて
いる。そして、前記行電極駆動回路５および列電極駆動
回路６に対して、入力端子８に供給される画像信号に基
づいて、制御信号を供給する主駆動回路７が具備されて
いる。
【００１９】一方、前記列電極駆動回路６と、各列電極
３−１……３−ｎとの間には、それぞれ抵抗素子Ｒ１…
…Ｒｎが直列に接続されており、各列電極３−１……３
−ｎには、列電極駆動回路６より抵抗素子Ｒ１……Ｒｎ
を介して駆動電流が与えられるように構成されている。
換言すれば各画素をスイッチング動作させる各ＴＦＴ４
のドレイン電極には、抵抗素子Ｒ１……Ｒｎを介して駆
動電流が与えられるように構成されている。
３−１……３−ｎとの間には、それぞれ抵抗素子Ｒ１…
…Ｒｎが直列に接続されており、各列電極３−１……３
−ｎには、列電極駆動回路６より抵抗素子Ｒ１……Ｒｎ
を介して駆動電流が与えられるように構成されている。
換言すれば各画素をスイッチング動作させる各ＴＦＴ４
のドレイン電極には、抵抗素子Ｒ１……Ｒｎを介して駆
動電流が与えられるように構成されている。
【００２０】そして、前記各抵抗素子Ｒ１……Ｒｎと、
各列電極３−１……３−ｎとの接続点における電圧値
が、ドット欠陥判定回路９に導入されるように構成され
ており、このドット欠陥判定回路９は、各抵抗素子Ｒ１
……Ｒｎに生ずる電圧値を、それぞれの画素の駆動電流
に対応するデータとして取り込むように構成されてい
る。
各列電極３−１……３−ｎとの接続点における電圧値
が、ドット欠陥判定回路９に導入されるように構成され
ており、このドット欠陥判定回路９は、各抵抗素子Ｒ１
……Ｒｎに生ずる電圧値を、それぞれの画素の駆動電流
に対応するデータとして取り込むように構成されてい
る。
【００２１】図１に示す構成において、ドット欠陥の判
定を行おうとする場合には、主駆動回路７の入力端子８
に対して、液晶表示装置１の各画素が順次駆動状態とな
るような信号を入力させる。これにより行電極駆動回路
５からは、各行電極２−１……２−ｎに対してスイッチ
ング用の制御信号が順次供給される。また、列電極駆動
回路６からは、各列電極３−１……３−ｎに対して順次
駆動電流が供給される。
定を行おうとする場合には、主駆動回路７の入力端子８
に対して、液晶表示装置１の各画素が順次駆動状態とな
るような信号を入力させる。これにより行電極駆動回路
５からは、各行電極２−１……２−ｎに対してスイッチ
ング用の制御信号が順次供給される。また、列電極駆動
回路６からは、各列電極３−１……３−ｎに対して順次
駆動電流が供給される。
【００２２】この場合、１つの行電極にスイッチング用
の制御信号が供給されている状態において、列電極駆動
回路６より各列電極３−１……３−ｎに対して順次駆動
電流が供給されるように作用し、さらに次の行電極にス
イッチング用の制御信号が供給されている状態におい
て、同様に列電極駆動回路６より各列電極３−１……３
−ｎに対して順次駆動電流が供給されるようになされ
る。この結果、行電極および列電極によって形成される
各画素に実装された全てのＴＦＴ４は、順次駆動状態に
なされる。
の制御信号が供給されている状態において、列電極駆動
回路６より各列電極３−１……３−ｎに対して順次駆動
電流が供給されるように作用し、さらに次の行電極にス
イッチング用の制御信号が供給されている状態におい
て、同様に列電極駆動回路６より各列電極３−１……３
−ｎに対して順次駆動電流が供給されるようになされ
る。この結果、行電極および列電極によって形成される
各画素に実装された全てのＴＦＴ４は、順次駆動状態に
なされる。
【００２３】図２は、前記したドット欠陥判定回路９の
第１の実施の形態を示したものである。このドット欠陥
判定回路９には、各抵抗素子Ｒ１……Ｒｎと、各列電極
３−１……３−ｎとの接続点における電圧値を受けるコ
ンパレータ２１−１……２１−ｎが具備されており、各
コンパレータ２１−１……２１−ｎの各リファレンス入
力端子には、直流電圧源２２が接続されている。
第１の実施の形態を示したものである。このドット欠陥
判定回路９には、各抵抗素子Ｒ１……Ｒｎと、各列電極
３−１……３−ｎとの接続点における電圧値を受けるコ
ンパレータ２１−１……２１−ｎが具備されており、各
コンパレータ２１−１……２１−ｎの各リファレンス入
力端子には、直流電圧源２２が接続されている。
【００２４】この構成において、例えば１つのＴＦＴ４
が破損されて、例えば開放状態となっている場合には、
当該ＴＦＴ４にスイッチング用の制御信号および駆動電
流を与えても駆動電流は発生しない。したがって抵抗素
子における電圧降下は発生せず、当該コンパレータに
は、リファレンス入力端子に供給される直流電圧源２２
の電圧レベルよりも高い電圧値が供給されることにな
る。これにより当該コンパレータからは、ドットの欠陥
状態を示す高レベル出力“Ｈ”がもたらされる。
が破損されて、例えば開放状態となっている場合には、
当該ＴＦＴ４にスイッチング用の制御信号および駆動電
流を与えても駆動電流は発生しない。したがって抵抗素
子における電圧降下は発生せず、当該コンパレータに
は、リファレンス入力端子に供給される直流電圧源２２
の電圧レベルよりも高い電圧値が供給されることにな
る。これにより当該コンパレータからは、ドットの欠陥
状態を示す高レベル出力“Ｈ”がもたらされる。
【００２５】一方この時、ＴＦＴ４が正常である場合に
は、当該ＴＦＴ４にスイッチング用の制御信号および駆
動電流が与えられることにより駆動電流が発生する。し
たがって抵抗素子において電圧降下が発生し、前記コン
パレータには、リファレンス入力端子に供給される直流
電圧源２２レベルよりも低い電圧値が供給されることに
なる。これにより当該コンパレータからは、ドットの正
常状態を示す低レベル出力“Ｌ”がもたらされる。
は、当該ＴＦＴ４にスイッチング用の制御信号および駆
動電流が与えられることにより駆動電流が発生する。し
たがって抵抗素子において電圧降下が発生し、前記コン
パレータには、リファレンス入力端子に供給される直流
電圧源２２レベルよりも低い電圧値が供給されることに
なる。これにより当該コンパレータからは、ドットの正
常状態を示す低レベル出力“Ｌ”がもたらされる。
【００２６】図２に示すように各コンパレータ２１−１
……２１−ｎの出力端子は、マルチプレクサ２３に供給
されるように構成されており、このマルチプレクサ２３
にはアドレス信号が供給されるように構成されている。
このアドレス信号は、列電極駆動回路６より各列電極３
−１……３−ｎに対して供給する駆動電流の発生タイミ
ングに同期しており、したがってマルチプレクサ２３に
おいては、前記タイミングに同期して各コンパレータ２
１−１……２１−ｎの出力を択一的に抽出し、順次デー
タ格納手段２４に供給するように作用する。
……２１−ｎの出力端子は、マルチプレクサ２３に供給
されるように構成されており、このマルチプレクサ２３
にはアドレス信号が供給されるように構成されている。
このアドレス信号は、列電極駆動回路６より各列電極３
−１……３−ｎに対して供給する駆動電流の発生タイミ
ングに同期しており、したがってマルチプレクサ２３に
おいては、前記タイミングに同期して各コンパレータ２
１−１……２１−ｎの出力を択一的に抽出し、順次デー
タ格納手段２４に供給するように作用する。
【００２７】前記データ格納手段２４は、行電極および
列電極によって構成される各画素のアドレスに対応し
て、各コンパレータ２１−１……２１−ｎの出力を記憶
する機能を有しており、アドレス信号入力端子２４ａに
供給されるアドレス信号、およびリード・ライト信号入
力端子２４ｂに供給されるライト信号に基づいて、各コ
ンパレータ２１−１……２１−ｎの出力データが、画素
のアドレスに対応して前記データ格納手段２４に書き込
まれるように成される。
列電極によって構成される各画素のアドレスに対応し
て、各コンパレータ２１−１……２１−ｎの出力を記憶
する機能を有しており、アドレス信号入力端子２４ａに
供給されるアドレス信号、およびリード・ライト信号入
力端子２４ｂに供給されるライト信号に基づいて、各コ
ンパレータ２１−１……２１−ｎの出力データが、画素
のアドレスに対応して前記データ格納手段２４に書き込
まれるように成される。
【００２８】図２に示す実施の形態においては、前記各
コンパレータ、マルチプレクサ、およびデータ格納手段
とでドット欠陥判定回路９を構成し、前記液晶表示装置
１および各駆動手段５，６，７と共に表示ユニット３１
内に配置された構成とされている。
コンパレータ、マルチプレクサ、およびデータ格納手段
とでドット欠陥判定回路９を構成し、前記液晶表示装置
１および各駆動手段５，６，７と共に表示ユニット３１
内に配置された構成とされている。
【００２９】そして、データ格納手段２４に格納された
それぞれの画素の駆動電流に対応するデータは、データ
格納手段２４より読み出され、外部ツール３２に配置さ
れた評価手段２５において表示ユニットの評価がなされ
るように構成されている。このために、評価手段２５に
もアドレス信号入力端子２５ａおよびリード・ライト信
号入力端子２５ｂが配置されており、データ格納手段２
４より読み出された画素の駆動電流に対応するデータ
は、入力端子２５ｂに供給されるライト信号によって評
価手段２５に取り込まれる。
それぞれの画素の駆動電流に対応するデータは、データ
格納手段２４より読み出され、外部ツール３２に配置さ
れた評価手段２５において表示ユニットの評価がなされ
るように構成されている。このために、評価手段２５に
もアドレス信号入力端子２５ａおよびリード・ライト信
号入力端子２５ｂが配置されており、データ格納手段２
４より読み出された画素の駆動電流に対応するデータ
は、入力端子２５ｂに供給されるライト信号によって評
価手段２５に取り込まれる。
【００３０】評価手段２５においては、表示装置の個々
において、例えばドット欠陥の数および欠陥の発生位置
に応じた評価が実施され、評価手段２５からは評価のラ
ンク等が出力されるようになされる。
において、例えばドット欠陥の数および欠陥の発生位置
に応じた評価が実施され、評価手段２５からは評価のラ
ンク等が出力されるようになされる。
【００３１】図２に示した実施の形態においては、デー
タ格納手段２４が表示ユニット３１内のドット欠陥判定
回路９内に格納された構成とされており、このデータ格
納手段２４はフレームメモリと同程度の容量を必要とす
るため、コストを上昇させるという問題が発生する。
タ格納手段２４が表示ユニット３１内のドット欠陥判定
回路９内に格納された構成とされており、このデータ格
納手段２４はフレームメモリと同程度の容量を必要とす
るため、コストを上昇させるという問題が発生する。
【００３２】図３はこのような問題を解決したドット欠
陥判定回路９の第２の実施の形態を示したものである。
なお図３において、図２に相当する部分はそれぞれ同一
符号によって示しており、したがって個々の説明は省略
する。図３に示した実施の形態においては、各コンパレ
ータ、マルチプレクサによりドット欠陥判定回路９を構
成し、前記液晶表示装置１および各駆動手段５，６，７
と共に表示ユニット３１内に配置された構成とされてい
る。
陥判定回路９の第２の実施の形態を示したものである。
なお図３において、図２に相当する部分はそれぞれ同一
符号によって示しており、したがって個々の説明は省略
する。図３に示した実施の形態においては、各コンパレ
ータ、マルチプレクサによりドット欠陥判定回路９を構
成し、前記液晶表示装置１および各駆動手段５，６，７
と共に表示ユニット３１内に配置された構成とされてい
る。
【００３３】そして、マルチプレクサによって抽出され
た各コンパレータの出力データが、外部ツール３２に配
置されたデータ格納手段に取り込まれるように構成し、
同じく外部ツール３２に配置された評価手段２５におい
て、例えばドット欠陥の数および欠陥の発生位置に応じ
た評価が実施され、評価手段２５からは評価のランク等
が出力されるように構成されている。
た各コンパレータの出力データが、外部ツール３２に配
置されたデータ格納手段に取り込まれるように構成し、
同じく外部ツール３２に配置された評価手段２５におい
て、例えばドット欠陥の数および欠陥の発生位置に応じ
た評価が実施され、評価手段２５からは評価のランク等
が出力されるように構成されている。
【００３４】この図３に示す構成によると、比較的コス
トを上昇させるデータ格納手段２４が外部ツールに配置
されるため、ドット欠陥判定装置を総合的に低いコスト
で運用することが可能となる。
トを上昇させるデータ格納手段２４が外部ツールに配置
されるため、ドット欠陥判定装置を総合的に低いコスト
で運用することが可能となる。
【００３５】なお、以上はＴＦＴ型の液晶表示装置に対
してドット欠陥判定装置を構築した実施の形態に基づい
て説明したが、本発明にかかるドット欠陥判定装置は、
画素のスイッチング用にダイオードを用いた液晶表示装
置、またはアクティブマトリックス形態以外に単純マト
リックス形態の液晶表示装置にも適用することができ
る。さらに本発明にかかるドット欠陥判定装置は、各表
示セルをマトリックス状に配置したプラズマ放電表示装
置におけるドット欠陥の判定にも応用することができ
る。
してドット欠陥判定装置を構築した実施の形態に基づい
て説明したが、本発明にかかるドット欠陥判定装置は、
画素のスイッチング用にダイオードを用いた液晶表示装
置、またはアクティブマトリックス形態以外に単純マト
リックス形態の液晶表示装置にも適用することができ
る。さらに本発明にかかるドット欠陥判定装置は、各表
示セルをマトリックス状に配置したプラズマ放電表示装
置におけるドット欠陥の判定にも応用することができ
る。
【００３６】
【発明の効果】以上の説明で明らかなとおり、本発明に
かかるドット欠陥判定装置によると、各画素を択一的に
駆動状態に制御する駆動手段と、駆動状態に制御された
それぞれの画素の駆動電流に対応するデータを、当該画
素のアドレスに対応して格納するデータ格納手段を具備
し、データ格納手段に格納された各画素の駆動電流に対
応するデータと当該画素のアドレスとにより、表示器の
画素の欠陥状態を判定するように構成したので、ドット
欠陥の数および欠陥位置などに基づいてドットマトリッ
クス表示器の全体評価を即座に提供することが可能とな
る。
かかるドット欠陥判定装置によると、各画素を択一的に
駆動状態に制御する駆動手段と、駆動状態に制御された
それぞれの画素の駆動電流に対応するデータを、当該画
素のアドレスに対応して格納するデータ格納手段を具備
し、データ格納手段に格納された各画素の駆動電流に対
応するデータと当該画素のアドレスとにより、表示器の
画素の欠陥状態を判定するように構成したので、ドット
欠陥の数および欠陥位置などに基づいてドットマトリッ
クス表示器の全体評価を即座に提供することが可能とな
る。
【００３７】しかも、ドット欠陥を正確に把握すること
ができ、迅速に評価を行うことが可能であるため、この
種のドットマトリックス表示器の検査能率を遥かに向上
させることが可能となる。
ができ、迅速に評価を行うことが可能であるため、この
種のドットマトリックス表示器の検査能率を遥かに向上
させることが可能となる。
【図１】本発明にかかるドット欠陥判定装置を液晶表示
ユニットに搭載した状態を示すブロック図である。
ユニットに搭載した状態を示すブロック図である。
【図２】図１に示す液晶表示ユニットに搭載されたドッ
ト欠陥判定装置の第１の実施の形態を示すブロック図で
ある。
ト欠陥判定装置の第１の実施の形態を示すブロック図で
ある。
【図３】図１に示す液晶表示ユニットに搭載されたドッ
ト欠陥判定装置の第２の実施の形態を示すブロック図で
ある。
ト欠陥判定装置の第２の実施の形態を示すブロック図で
ある。
１ 液晶表示装置 ２−１〜２−ｎ 行電極 ３−１〜３−ｎ 列電極 ４ 薄膜トランジスタ ５ 行電極駆動回路 ６ 列電極駆動回路 ７ 主駆動回路 ８ 入力端子 ９ ドット欠陥判定回路 ２１−１〜２１−ｎ コンパレータ ２２ 直流電圧源 ２３ マルチプレクサ ２４ データ格納手段 ２５ 評価手段 ３１ 表示ユニット ３２ 外部ツール Ｒ１〜Ｒｎ 抵抗素子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36 Ｆターム(参考） 2G036 AA25 BA33 CA06 2H088 FA13 HA06 MA20 5C006 BB11 BB16 BF14 BF15 BF24 EB01 5C080 AA05 AA10 BB05 DD15 DD28 JJ02 5G435 AA17 AA19 BB06 BB12 CC09 EE31 GG21 HH15 KK05 KK10
Claims (6)
- 【請求項１】 ドットマトリックス表示器を構成する各
画素を択一的に駆動状態に制御する駆動手段と、駆動状
態に制御されたそれぞれの画素の駆動電流に対応するデ
ータを、当該画素のアドレスに対応して格納するデータ
格納手段が具備され、 前記データ格納手段に格納された各画素の駆動電流に対
応するデータと当該画素のアドレスとにより、表示器の
画素の欠陥状態を判定するように構成したドットマトリ
ックス表示器におけるドット欠陥判定装置。 - 【請求項２】 前記ドットマトリックス表示器における
行電極または列電極に直列に抵抗素子が配置され、前記
抵抗素子に生ずる電圧値をそれぞれの画素の駆動電流に
対応するデータとして前記データ格納手段に取り込むよ
うに構成した請求項１に記載のドットマトリックス表示
器におけるドット欠陥判定装置。 - 【請求項３】 前記ドットマトリックス表示器における
行電極または列電極に直列に配置された抵抗素子に生ず
る電圧値を、所定の電位レベルと比較するそれぞれのコ
ンパレータと、前記各コンパレータの出力を択一的に抽
出するマルチプレクサとが具備され、前記マルチプレク
サによって抽出された各コンパレータの出力が、画素の
アドレスに対応して前記データ格納手段に取り込まれる
ように構成した請求項２に記載のドットマトリックス表
示器におけるドット欠陥判定装置。 - 【請求項４】 前記各コンパレータ、マルチプレクサ、
およびデータ格納手段とが前記駆動手段と共に表示器を
構成する表示ユニット内に配置され、データ格納手段に
格納されたそれぞれの画素の駆動電流に対応するデータ
が、画素のアドレスに対応して外部ツールに読み出しで
きるように構成されている請求項３に記載のドットマト
リックス表示器におけるドット欠陥判定装置。 - 【請求項５】 前記各コンパレータ、およびマルチプレ
クサが前記駆動手段と共に表示器を構成する表示ユニッ
ト内に配置され、マルチプレクサによって抽出された各
コンパレータの出力データが、画素のアドレスに対応し
て外部ツールに配置されたデータ格納手段に取り込まれ
るように構成した請求項３に記載のドットマトリックス
表示器におけるドット欠陥判定装置。 - 【請求項６】 前記ドットマトリックス表示器が、液晶
表示装置またはプラズマ放電表示装置である請求項１乃
至請求項５のいずれかに記載のドットマトリックス表示
器におけるドット欠陥判定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11091892A JP2000284740A (ja) | 1999-03-31 | 1999-03-31 | ドットマトリックス表示器におけるドット欠陥判定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11091892A JP2000284740A (ja) | 1999-03-31 | 1999-03-31 | ドットマトリックス表示器におけるドット欠陥判定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000284740A true JP2000284740A (ja) | 2000-10-13 |
Family
ID=14039223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11091892A Pending JP2000284740A (ja) | 1999-03-31 | 1999-03-31 | ドットマトリックス表示器におけるドット欠陥判定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000284740A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107342033A (zh) * | 2017-08-23 | 2017-11-10 | 京东方科技集团股份有限公司 | 一种显示器画面检测的方法和设备 |
| JP2023020816A (ja) * | 2021-07-30 | 2023-02-09 | ラピステクノロジー株式会社 | 表示ドライバ及び表示装置 |
-
1999
- 1999-03-31 JP JP11091892A patent/JP2000284740A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107342033A (zh) * | 2017-08-23 | 2017-11-10 | 京东方科技集团股份有限公司 | 一种显示器画面检测的方法和设备 |
| CN107342033B (zh) * | 2017-08-23 | 2021-01-12 | 京东方科技集团股份有限公司 | 一种显示器画面检测的方法和设备 |
| JP2023020816A (ja) * | 2021-07-30 | 2023-02-09 | ラピステクノロジー株式会社 | 表示ドライバ及び表示装置 |
| JP7798538B2 (ja) | 2021-07-30 | 2026-01-14 | ローム株式会社 | 表示ドライバ及び表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8378945B2 (en) | Liquid crystal display device | |
| JP6653593B2 (ja) | 表示装置及び表示装置の検査方法 | |
| TWI269254B (en) | Overdrive device and method thereof | |
| CN118298749A (zh) | 显示装置 | |
| JP2006154545A (ja) | 液晶表示装置 | |
| US8184082B2 (en) | Liquid crystal display and method of driving liquid crystal display | |
| CN108877610B (zh) | 阵列基板及其检测方法和显示装置 | |
| CN110782858A (zh) | 一种显示装置及电源控制方法 | |
| US11348535B2 (en) | Display control method, display control module and display device | |
| JP2005140959A (ja) | 表示装置及びこれを用いた携帯機器 | |
| JP4624109B2 (ja) | 半導体装置の検査回路 | |
| JP2000194305A (ja) | 画像表示システム | |
| JP2010122513A (ja) | 表示装置、およびテレビジョンシステム | |
| CN110544461B (zh) | 液晶显示面板的驱动方法和驱动器、显示装置 | |
| JP3968713B2 (ja) | フラットディスプレイ装置及びフラットディスプレイ装置の試験方法 | |
| JP2000284740A (ja) | ドットマトリックス表示器におけるドット欠陥判定装置 | |
| JP2009031595A (ja) | 表示装置およびそれを備える電子機器ならびに表示装置の制御方法 | |
| KR20130052299A (ko) | Ｂｉｓｔ 회로를 구비한 메모리 및 이를 포함하는 ｂｉｓｔ 회로를 구비한 메모리 및 이를 포함하는 액정표시장치 | |
| US20190272076A1 (en) | Touch display driving device and driving method in the same | |
| KR101227405B1 (ko) | 구동회로와 그 구동방법 및 이를 구비한 액정표시장치 | |
| JP4605199B2 (ja) | 液晶表示装置及びその駆動方法 | |
| CN103680441B (zh) | 一种液晶面板的驱动方法、驱动系统和显示装置 | |
| CN120823816B (zh) | 刷新控制电路及其方法、显示面板以及显示设备 | |
| JPH07199876A (ja) | シフトレジスタ及びアクティブマトリクス方式ｔｆｔ−ｌｃｄ並びに駆動回路の駆動方法 | |
| JPH11326422A (ja) | 表示装置用駆動回路 |