[go: up one dir, main page]

JP2000278183A - Ｃｄｍａシステムの複合形整合余波機およびその初期同期獲得方法 - Google Patents

Ｃｄｍａシステムの複合形整合余波機およびその初期同期獲得方法

Info

Publication number
JP2000278183A
JP2000278183A JP2000064500A JP2000064500A JP2000278183A JP 2000278183 A JP2000278183 A JP 2000278183A JP 2000064500 A JP2000064500 A JP 2000064500A JP 2000064500 A JP2000064500 A JP 2000064500A JP 2000278183 A JP2000278183 A JP 2000278183A
Authority
JP
Japan
Prior art keywords
cdma system
adder
initial synchronization
multipliers
spread signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000064500A
Other languages
English (en)
Inventor
Jae-Hong Park
宰弘 朴
Usai Ri
羽宰 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JP2000278183A publication Critical patent/JP2000278183A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H04B1/7077—Multi-step acquisition, e.g. multi-dwell, coarse-fine or validation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H04B1/70751—Synchronisation aspects with code phase acquisition using partial detection
    • H04B1/70752—Partial correlation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707—Efficiency-related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

(57)【要約】 【課題】 ＣＤＭＡシステムの基地局および端末機の受
信端から受信信号を受信し、初期同期を獲得するための
整合余波機およびその初期同期獲得方法を提供する。 【解決手段】 多数のシフトレジスター（１００）が受
信された拡散信号（ｒk）をシフトした後、多数の掛け
算機（２００）が内部に貯蔵された擬似雑音コード（ｃ
k（Ｍ））と上記シフトされた拡散信号を論理掛け演算
し、加算機（３００）が上記論理掛け演算値を加算し、
累積加算機（４００）がその加算値を一定回数ほど繰り
返して累積加算し、その結果値を出力して上記累積加算
機（４００）の加算値を比較して最も大きい結果値を有
するビットを得る。したがって、本発明は初期同期時間
を減らしながら構造の複雑性が解消できる優れた効果を
有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＣＤＭＡシステム
の基地局および端末機の受信端から受信信号を受信し、
初期同期を獲得するための整合余波機およびその初期同
期獲得方法に関するものであり、特に能動形整合方式と
受動形整合方式を複合的に使用するＣＤＭＡシステムの
複合形整合余波機およびその初期同期獲得方法に関する
ものである。
【０００２】
【従来の技術】一般に、ＣＤＭＡシステムの基地局およ
び端末機の受信端は相互パイロットチャンネルを交換し
ながら初期同期を合わせるようになり、この時上記パイ
ロットチャンネルに拡散信号が乗るようになって、その
拡散信号は１ビット当り、６４チップ（chip）あるいは
１２８チップからなり、その拡散信号は擬似雑音コード
（pseudo random code）と論理掛け演算および加算され
て最も大きい値になる時、初期同期が獲得されるように
なり、その役割をする装置が整合余波機（correlator）
である。
【０００３】上記整合余波機には、能動形整合余波機
（active correlator）あるいは受動形整合余波機（pas
sive correlator）がある。
【０００４】能動形整合余波機は、図１に示したように
受信端に受信された拡散信号（ｒk）が一チップずつ掛
け算機１０に入力され、上記掛け算機１０内部に貯蔵さ
れた擬似雑音コード（ｃk）と論理掛け演算を一定数ほ
ど繰り返して行い、その論理掛け演算は累積加算機２０
から一定数ほど繰り返して累積加算され、その結果値
（ｄk）のうち、最も大きい値になる時、初期同期を獲
得するように動作する。
【０００５】一方、受動形整合余波機は、図２に示した
ように受信された拡散信号（ｒk）の全体チップが多数
のシフトレジスター４０＃１〜４０＃ｎからそれぞれシ
フト（shift）されてシフトされた拡散信号（ｒk）の全
体チップが多数の掛け算機３０＃１〜３０＃ｎにそれぞ
れ出力され、上記多数の掛け算機３０＃１〜３０＃ｎは
上記多数のシフトレジスター４０〜４３から受信された
拡散信号（ｒk）のチップと内部に貯蔵された擬似雑音
コード｛ｃk（０）〜ｃk（Ｎ−１）｝を論理掛け演算
し、加算機５０が上記多数の掛け算機３０＃１〜３０＃
ｎからそれぞれ論理掛け演算値を受信して加算し、一定
数ほど上記動作を繰り返しながら、その加算値（ｄk）
のうち、最も大きい値になる時、初期同期を獲得するよ
うに動作する。
【０００６】
【発明が解決しようとする課題】しかし、上記能動形整
合余波機は、受信される拡散信号の処理利得（１ビット
に掛けられるチップ数）ほど繰り返して処理する方式で
あるため、初期同期時間が長くなる問題点があり、上記
受動形整合余波機は、受信される拡散信号がすべてのチ
ップにわたって同時に処理されるので、初期同期時間は
顕著に減らすことができたが、構造が複雑になる問題点
があった。
【０００７】一方、米国特許第5,768,306号には、ＣＤ
ＭＡシステムの受信機にメモリ回路を追加して受信され
た信号を貯蔵し、これを速いスピードで読み取って同期
化具現に用いるため、初期同期時間が短縮できる初期同
期具現のためのＣＤＭＡシステムに用いられるスライデ
ィング整合余波機が開示されている。
【０００８】上記米国特許は、受信された信号をメモリ
回路内に貯蔵し、上記メモリ回路に貯蔵された受信信号
を上記貯蔵スピードより速いスピードで読み取った後、
上記読取信号を拡散コードシーケンスの複写によって掛
け算機で論理掛け演算し、掛け算機の出力信号を累進加
算機によって所定の時周期で蓄積して累進加算機の出力
が所定の臨界値を超過するかに対して臨界値検出器によ
って判断し、臨界値以下の時に拡散コードシーケンスの
位相がシフトされて上記検出過程が繰り返される構成で
動作する。しかし、上記米国特許は、初期同期時間を減
らすことができたが、整合余波機の構成が複雑になる問
題点があった。
【０００９】したがって、本発明は上記の従来技術の問
題点を鑑み、案出されたものであり、本発明の目的は初
期同期時間を減らしながら構造の複雑性が解消できるＣ
ＤＭＡシステムの複合形整合余波機およびその初期同期
獲得方法を提供することである。
【００１０】
【課題を解決するための手段】上記のような目的を達成
するため、本発明のＣＤＭＡシステムの複合形整合余波
機はＣＤＭＡシステムの基地局あるいは移動局受信端に
設けられ、ビット当り、Ｎ個チップの拡散信号を受信し
て初期同期を獲得するための整合余波機において、受信
される拡散信号を順にシフトさせて出力する多数のシフ
トレジスターと、擬似雑音コードを貯蔵しており、上記
多数のシフトレジスターから入力される拡散信号と上記
擬似雑音コードを論理掛け演算して出力する多数の掛け
算機と、上記多数の掛け算機から多数の論理掛け演算値
を受信して加算する加算機と、上記加算機から加算され
た値を受信して一定回数ほど累積加算させ、その結果を
出力する累積加算機を含むことを特徴とする。
【００１１】さらに、上記の目的を達成するため、本発
明のＣＤＭＡシステムの複合形整合余波機の初期同期獲
得方法は、ＣＤＭＡシステムの基地局あるいは移動局受
信端からビット当り、Ｎ個チップの拡散信号を受信して
初期同期を獲得するための整合余波機の初期同期獲得方
法において、多数のシフトレジスターが受信される拡散
信号のうち、一定数のチップを順にシフトさせて出力す
る第１段階と、多数の掛け算機が上記多数のシフトレジ
スターからそれぞれシフトされた拡散信号のチップをそ
れぞれ受信して内部に貯蔵された擬似雑音コードと論理
掛け演算する第２段階と、加算機が上記多数の掛け算機
から多数の論理掛け演算値を受信して加算する第３段階
と、累積加算機が上記加算機から加算値を受信して累積
加算動作を一定回数繰り返して行い、その結果を出力す
る第４段階、および上記累積加算機から出力される受信
拡散信号の全体ビットに対する累積結果値を比較して最
も大きい結果値を有するビットを得る第５段階からなる
ことを特徴とする。
【００１２】
【発明の実施の形態】以下、本発明の一実施の形態によ
るＣＤＭＡシステムの複合形整合余波機およびその初期
同期獲得方法に対し、添付図面を参照して詳細に説明す
る。
【００１３】図３は本発明の一実施の形態によるＣＤＭ
Ａシステムの複合形整合余波機の構造を示した図であ
り、本発明の一実施の形態によるＣＤＭＡシステムの複
合形整合余波機は多数のシフトレジスター１００＃１〜
１００＃ｎ、多数の掛け算機２００＃１〜２００＃ｎ、
加算機３００および累積加算機４００で構成されてい
る。
【００１４】上記シフトレジスター１００＃１〜１００
＃ｎは、ＣＤＭＡシステムの受信端に受信される拡散信
号が１ビット当り、Ｎ個チップで構成されるとの仮定の
下に、Ｎ個より少ない数で構成されて受信される拡散信
号（ｒk）を順にそれぞれシフトさせて上記多数の掛け
算機２００＃１〜２００＃ｎにそれぞれ出力する役割を
する。
【００１５】さらに、上記シフトレジスター１００＃１
からシフトレジスター１００＃ｎまで一定数のチップが
順に配列される。
【００１６】上記多数の掛け算機２００＃１〜２００＃
ｎの数は、上記シフトレジスター１００＃１〜１００＃
ｎの数より１個多い数で構成され、上記掛け算機２００
＃１〜２００＃ｎのそれぞれは上記シフトレジスター１
００＃１〜１００＃ｎのそれぞれから拡散信号チップを
受信して内部に貯蔵された各擬似雑音コード｛ｃ
k（Ｍ）〜ｃk（Ｍ＋Ｋ）｝と論理掛け演算して上記加算
機３００に出力する役割をする。
【００１７】上記加算機３００は、上記それぞれの掛け
算機２００＃１〜２００＃ｎから論理掛け演算値を受信
して加算する役割をする。
【００１８】上記累積加算機４００は、上記加算機３０
０から加算値を受信して一定回数（１ビットに対してす
べてのチップ数を上記掛け算機の数で割った値）ほど累
積加算させ、その結果値（ｄk）を出力する役割をす
る。
【００１９】上記シフトレジスター１００＃１〜１００
＃ｎ、掛け算機２００＃１〜２００＃ｎおよび加算機３
００から処理される回数は、上記累積加算機４００から
処理される数と同数である。
【００２０】上記本発明の一実施の形態による複合形整
合余波機は、ＣＤＭＡシステムの基地局および端末機の
受信端にすべて適用することができる。
【００２１】以下、上記のような構成を有するＣＤＭＡ
システムの複合形整合余波機を用いた初期同期獲得方法
に対し、上記図３および本発明の一実施の形態によるＣ
ＤＭＡシステムの複合形整合余波機の初期同期獲得方法
を示す動作フローチャートを図示した図４を参照にして
詳細に説明する。
【００２２】まず、シフトレジスター１００＃１に拡散
信号（ｒk）のうち、一定数のチップが受信されると
（Ｓ１）、シフトレジスター１００＃１が上記受信され
たチップをシフトして順に従い最後にシフトレジスター
１００＃ｎが受信されたチップをシフトして順に配列
し、その配列されたチップを掛け算機２００＃１〜２０
０＃ｎにそれぞれ出力する（Ｓ２）。
【００２３】次に、上記掛け算機２００＃１〜２００＃
ｎが上記シフトレジスター１００＃１〜１００＃ｎから
シフトされた拡散信号のチップをそれぞれ順に受信して
内部に貯蔵された擬似雑音コード｛ｃk（Ｍ）〜ｃk（Ｍ
＋Ｋ）｝と論理掛け演算して加算機３００に出力し（Ｓ
３）、加算機３００は上記掛け算機２００＃１〜２００
＃ｎから多数の論理掛け演算値を受信して加算し、累積
加算機４００に出力する（Ｓ４）。
【００２４】この時、累積加算機４００は上記加算機３
００から加算値を受信して累積加算動作を一定回数（１
ビットに対してすべてのチップを掛け算機の数で割った
値）ほど繰り返して行い、その結果（ｄk）を出力すれ
ば（Ｓ５）、上記累積加算機から出力される受信拡散信
号の全体ビットに対する累積結果値を比較して最も大き
い結果値を有するビットを求めて初期同期を獲得する
（Ｓ６）。
【００２５】一方、上記ステップＳ１、Ｓ２、Ｓ３、Ｓ
４からのシフトレジスター１００＃１〜１００＃ｎおよ
び掛け算機２００＃１〜２００＃ｎの処理回数は、上記
累積加算機３００から処理する累積加算動作回数と同数
である。
【００２６】さらに、上記シフトレジスター１００＃１
〜１００＃ｎの数を適切に調節することにより、所望す
る初期同期時間および整合余波機の構成部品の数を調整
することができる。
【００２７】
【発明の効果】上述の本発明のＣＤＭＡシステムの複合
形整合余波機およびその初期同期獲得方法によれば、能
動形整合余波機および受動形整合余波機を混用した方
式、すなわち多数のシフトレジスターが受信された拡散
信号をシフトした後、多数の掛け算機が内部に貯蔵され
た擬似雑音コードと上記シフトされた拡散信号を論理掛
け演算し、加算機が上記論理掛け演算値を加算し、累積
加算機がその加算値を一定回数ほど繰り返して累積加算
し、その結果値を出力する方式であるため、初期同期時
間を減らしながら構造の複雑性が解消できる優れた効果
がある。
【００２８】以上、本発明の一実施の形態を特定実施例
に関連して記述したが、本発明はこれに限定されず、以
下の付属請求の範囲の思想および領域を逸脱しない範囲
内で当業者により種々に修正および変更実施することが
できる。
【図面の簡単な説明】
【図１】従来技術によるＣＤＭＡシステムの能動形整合
余波機の構造を示した図である。
【図２】従来技術によるＣＤＭＡシステムの受動形整合
余波機の構造を示した図である。
【図３】本発明の一実施の形態によるＣＤＭＡシステム
の複合形整合余波機の構造を示した図である。
【図４】本発明の一実施の形態によるＣＤＭＡシステム
の複合形整合余波機の初期同期獲得方法を示した動作フ
ローチャートである。
【符号の説明】
１００ シフトレジスター ２００ 掛け算機 ３００ 加算機 ４００ 累積加算機

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 ＣＤＭＡシステムの基地局あるいは移動
    局受信端に設けられ、ビット当り、Ｎ個チップの拡散信
    号を受信して初期同期を獲得するための整合余波機にお
    いて、受信される拡散信号を順にシフトさせて出力する
    多数のシフトレジスターと、擬似雑音コードを貯蔵して
    おり、上記多数のシフトレジスターから入力される拡散
    信号と上記擬似雑音コードを論理掛け演算して出力する
    多数の掛け算機と、上記多数の掛け算機から多数の論理
    掛け演算値を受信して加算する加算機と、上記加算機か
    ら加算された値を受信して一定回数ほど累積加算させ、
    その結果を出力する累積加算機を含むことを特徴とする
    ＣＤＭＡシステムの複合形整合余波機。
  2. 【請求項２】 上記多数のシフトレジスターの数はチッ
    プ数Ｎより小さい数となり、上記掛け算機は上記シフト
    レジスターの数より１大きい数となることを特徴とする
    請求項１に記載のＣＤＭＡシステムの複合形整合余波
    機。
  3. 【請求項３】 上記一定回数は１ビットに対してすべて
    のチップ数を上記掛け算機の数で割った値であることを
    特徴とする請求項１に記載のＣＤＭＡシステムの複合形
    整合余波機。
  4. 【請求項４】 ＣＤＭＡシステムの基地局あるいは移動
    局受信端からビット当り、Ｎ個チップの拡散信号を受信
    して初期同期を獲得するための整合余波機の初期同期獲
    得方法において、多数のシフトレジスターが受信される
    拡散信号のうち、一定数のチップを順にシフトさせて出
    力する第１段階と、多数の掛け算機が上記多数のシフト
    レジスターからそれぞれシフトされた拡散信号のチップ
    をそれぞれ受信して内部に貯蔵された擬似雑音コードと
    論理掛け演算する第２段階と、加算機が上記多数の掛け
    算機から多数の論理掛け演算値を受信して加算する第３
    段階と、累積加算機が上記加算機から加算値を受信して
    累積加算動作を一定回数繰り返して行い、その結果を出
    力する第４段階、および上記累積加算機から出力される
    受信拡散信号の全体ビットに対する累積結果値を比較し
    て最も大きい結果値を有するビットを得る第５段階から
    なることを特徴とするＣＤＭＡシステムの複合形整合余
    波機の初期同期獲得方法。
  5. 【請求項５】 上記第１、２、３段階は上記第４段階の
    累積加算回数と同一の数ほど繰り返して行うことを特徴
    とする請求項４に記載のＣＤＭＡシステムの複合形整合
    余波機の初期同期獲得方法。
  6. 【請求項６】 上記一定回数は１ビットに対してすべて
    のチップ数を上記掛け算機の数で割った値であることを
    特徴とする請求項４に記載のＣＤＭＡシステムの複合形
    整合余波機の初期同期獲得方法。
JP2000064500A 1999-03-22 2000-03-09 Ｃｄｍａシステムの複合形整合余波機およびその初期同期獲得方法 Pending JP2000278183A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990009591A KR20000060910A (ko) 1999-03-22 1999-03-22 Ｃｄｍａ 시스템의 복합형 정합여파기 및 그 운용방법
KR1999-9591 1999-03-22

Publications (1)

Publication Number Publication Date
JP2000278183A true JP2000278183A (ja) 2000-10-06

Family

ID=19577221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000064500A Pending JP2000278183A (ja) 1999-03-22 2000-03-09 Ｃｄｍａシステムの複合形整合余波機およびその初期同期獲得方法

Country Status (3)

Country Link
US (1) US6650693B1 (ja)
JP (1) JP2000278183A (ja)
KR (1) KR20000060910A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655421A (zh) * 2011-03-02 2012-09-05 中兴通讯股份有限公司 一种相关器阵列及其实现方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100537906B1 (ko) * 1999-07-09 2005-12-20 브이케이 주식회사 코드분할다중접속통신시스템의 동기획득장치 및 방법
US7079604B1 (en) * 2000-10-10 2006-07-18 Freescale Semiconductor, Inc. Ultrawide bandwidth system and method for fast synchronization using multiple detection arms
US7577188B1 (en) * 2001-09-13 2009-08-18 Cisco Technology, Inc. Physical layer and MAC enhancements using complex sequences on a wireless channel
FI20045147A7 (fi) * 2004-04-23 2005-10-24 Nokia Corp Hajaspektrimoduloidun signaalin vastaanotto
US8443171B2 (en) * 2004-07-30 2013-05-14 Hewlett-Packard Development Company, L.P. Run-time updating of prediction hint instructions
RU2540833C1 (ru) * 2013-09-24 2015-02-10 Российская Федерация, от имени которой выступает Министерство обороны Российской Федерации Мультиплексирующий цифровой коррелятор
CN115473544B (zh) * 2022-08-30 2023-07-04 天津津航计算技术研究所 一种fpga折叠相关器结构及控制方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184135A (en) * 1992-03-23 1993-02-02 Gec-Marconi Electronic Systems Corp. Phase measurement of received pseudonoise sequence using digital correlation
US5768306A (en) 1993-09-06 1998-06-16 Ntt Mobile Communications Network, Inc. Sliding correlator used in CDMA systems to establish initial synchronization
US5680414A (en) * 1994-09-09 1997-10-21 Omnipoint Corporation Synchronization apparatus and method for spread spectrum receiver
US5663983A (en) * 1995-03-07 1997-09-02 Industrial Technology Research Institute Differentially matched filter for a spread spectrum system
US5960048A (en) * 1996-03-26 1999-09-28 Telefonaktiebolaget Lm Ericsson Method and an arrangement for receiving a symbol sequence
KR0173904B1 (ko) * 1996-04-04 1999-04-01 서정욱 직접 확산 부호 분할 다중 접속 시스템용 레이크수신장치
JP2760352B1 (ja) * 1996-11-29 1998-05-28 日本電気株式会社 Ｃｄｍａ用セルサーチ回路
JP2861985B2 (ja) * 1997-06-16 1999-02-24 日本電気株式会社 Ｃｄｍａ用高速セルサーチ方式
KR100268445B1 (ko) * 1997-11-18 2000-10-16 윤종용 획득 시간을 단축할수 있는 확산 대역 통신 시스템의 수신장치
US6470000B1 (en) * 1998-10-14 2002-10-22 Agere Systems Guardian Corp. Shared correlator system and method for direct-sequence CDMA demodulation
US6411610B1 (en) * 1998-11-05 2002-06-25 Nortel Networks Limited Correlation for synchronizing to long number sequences in communications systems

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655421A (zh) * 2011-03-02 2012-09-05 中兴通讯股份有限公司 一种相关器阵列及其实现方法
CN102655421B (zh) * 2011-03-02 2014-11-05 中兴通讯股份有限公司 一种相关器阵列及其实现方法

Also Published As

Publication number Publication date
KR20000060910A (ko) 2000-10-16
US6650693B1 (en) 2003-11-18

Similar Documents

Publication Publication Date Title
US6891885B2 (en) Correlation circuit for spread spectrum communication
US7072384B2 (en) Fixed pattern detection apparatus and fixed pattern detection method
JP2001007733A (ja) 擬似雑音コード獲得装置及びこれを具備した直接シーケンスコード分割多重接続受信器
JP2000138649A (ja) Ｃｄｍａ復調器において多重整合フィルタｐｎベクトルを発生するための方法および装置
JP2000349592A (ja) デジタルマッチドフィルタ
JP2001527728A (ja) 疑似ランダムノイズ発生器用のマスク発生多項式
JP2000278183A (ja) Ｃｄｍａシステムの複合形整合余波機およびその初期同期獲得方法
JP3296341B2 (ja) 相関器
US7257097B2 (en) Apparatus for searching a signal in mobile communication system and method thereof
JP2682493B2 (ja) 受信装置
US6928103B2 (en) Rach receiving apparatus
KR100441733B1 (ko) 확산 스펙트럼 수신기용 경로 탐색기
CN100370698C (zh) 相关值计算电路
JP2000341173A (ja) 無線受信装置及び無線受信方法
US7031377B2 (en) Receiver and low power digital filter therefor
JP2000209124A (ja) スペクトラム拡散通信用相関回路
CN100454797C (zh) 用于cdma信号的解扩设备和方法
US7061975B2 (en) Noncyclic digital filter and radio reception apparatus comprising the filter
KR0171010B1 (ko) Cdma pcs 시스템의 동기장치
JP2596988B2 (ja) スペクトラム拡散通信方式および装置
JPH10285079A (ja) スペクトル拡散受信機
KR100786105B1 (ko) 이동 통신 시스템의 신호 탐색 장치 및 방법
JPH1155160A (ja) スペクトル拡散受信機
JP3770753B2 (ja) 受信信号の復調方法及び無線通信装置
JPWO2001045256A1 (ja) 非巡回型ディジタルフィルタ及びこれを使用した無線受信機器

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20031209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031219

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20031212

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040427

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040430