[go: up one dir, main page]

JP2000277564A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000277564A
JP2000277564A JP11077306A JP7730699A JP2000277564A JP 2000277564 A JP2000277564 A JP 2000277564A JP 11077306 A JP11077306 A JP 11077306A JP 7730699 A JP7730699 A JP 7730699A JP 2000277564 A JP2000277564 A JP 2000277564A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
resin sealing
agent
underfill agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11077306A
Other languages
English (en)
Inventor
Kenji Edasawa
健二 枝沢
Shiro Ozaki
史郎 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP11077306A priority Critical patent/JP2000277564A/ja
Publication of JP2000277564A publication Critical patent/JP2000277564A/ja
Pending legal-status Critical Current

Links

Classifications

    • H10W74/15
    • H10W90/724
    • H10W90/734

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 中間基板(インタポーザ)上にフェイスダウ
ン方式により搭載された半導体チップを良好に且つ安価
に封止する。 【解決手段】 半導体チップ6と中間基板1との間には
アンダーフィル剤11が設けられ、半導体チップ6を含
む中間基板1の上面には通常の樹脂封止剤からなる樹脂
封止膜12が設けられている。この場合、非常に高価な
アンダーフィル剤11の使用量を可及的に少なくするこ
とができ、しかも半導体チップ6を含む中間基板1上を
通常の安価な樹脂封止剤からなる樹脂封止膜12で封止
しているので、中間基板1上にフェイスダウン方式によ
り搭載された半導体チップ6を良好に且つ安価に封止す
ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は半導体装置及びそ
の製造方法に関する。
【0002】
【従来の技術】例えばBGA(ball grid array)と呼ば
れる半導体装置では、LSI等からなる半導体チップを
中間基板(インターポーザ)上に搭載し、中間基板の下面
に半田ボールをマトリクス状に配置している。図3は従
来のこのような半導体装置の一例の断面図を示したもの
である。この半導体装置における中間基板1は、半導体
チップ6の平面サイズよりもやや大きめのフィルム基板
からなっている。中間基板1の上面周辺部には、半導体
チップ6の下面周辺部に設けられたバンプ電極7に対応
して、第1の接続パッド2が設けられている。中間基板
1の上面の各所定の箇所には第2の接続パッド3がマト
リクス状に設けられている。第1の接続パッド2と第2
の接続パッド3とは、中間基板1の上面に適宜に設けら
れた引き回し線(図示せず)を介して接続されている。
第2の接続パッド3の中央部に対応する部分における中
間基板1には円孔4が設けられている。円孔4内及び円
孔4下には半田ボール5が第2の接続パッド3に接続さ
れて設けられている。そして、半導体チップ6は、バン
プ電極7が第1の接続パッド2に接合されていることに
より、中間基板1上にフェイスダウン方式により搭載さ
れている。また、半導体チップ6を含む中間基板1の上
面には樹脂封止膜8が設けられている。
【0003】
【発明が解決しようとする課題】ところで、従来のこの
ような半導体装置における樹脂封止膜8の材料として
は、一般に、エポキシ系樹脂中にシリカからなるフィラ
ー等の充填剤を充填してなるものが用いられている。こ
の場合、充填剤として小粒径で管理されているものを使
用すると、非常に高価なものとなってしまうので、通
常、充填剤として粒径のバラツキの多いものが使用され
ている。また、通常用いられている樹脂封止剤の粘度は
ある程度高い。このため、このような樹脂封止剤を用い
てトランスファ成形により樹脂封止膜8を形成する場
合、半導体チップ6と中間基板1との間の間隔が40μ
m以下とかなり小さいので、この間に樹脂封止剤が入り
にくく、入ったとしても半導体チップ6下に気泡が残っ
たり、粒径の大きい充填剤が半導体チップ6のエッジに
引っ掛かって半導体チップ6下に必要とされる量の充填
剤が入らなかったりすることがある。このような場合に
は、半導体チップ6と中間基板1との熱膨張差に起因す
る応力により、半導体チップ6のバンプ電極7と中間基
板1の第1の接続パッド2との接合部分にクラック等が
発生し、接合の信頼性が低下するという問題があった。
【0004】なお、樹脂封止膜8の材料としてアンダー
フィル剤用に作られたものを使用し、印刷法やディスペ
ンサ法により封止することが考えられる。しかしなが
ら、このような樹脂封止剤では、流動性が極めて良いの
で、樹脂封止膜8で半導体チップ6を覆った状態におけ
る形状を保持するために、半導体チップ6の周囲におけ
る中間基板1上にダムを設けることとなるが、ダム形成
のために工程数が増加し、コスト高となってしまう。し
かも、このような樹脂封止剤では、充填剤として小粒径
で管理されているものを使用しているので、もともと非
常に高価である上、半導体チップ6を覆うほどに使用量
が多いと、かなりのコスト高となってしまう。
【0005】この発明の課題は、基板上にフェイスダウ
ン方式により搭載された半導体チップを良好に且つ安価
に封止することができるようにすることである。
【0006】
【課題を解決するための手段】請求項1記載の発明に係
る半導体装置は、基板上にフェイスダウン方式により搭
載された半導体チップと前記基板との間にアンダーフィ
ル剤が設けられ、前記半導体チップを含む前記基板上に
前記アンダーフィル剤よりも粘度の高い樹脂封止剤から
なる樹脂封止膜が設けられたものである。請求項2記載
の発明に係る半導体装置は、基板上にフェイスダウン方
式により搭載された半導体チップと前記基板との間にア
ンダーフィル剤が設けられ、前記半導体チップの周囲に
おける前記基板上に前記アンダーフィル剤よりも粘度の
高い樹脂封止剤からなる樹脂封止膜が設けられたもので
ある。請求項4記載の発明に係る半導体装置の製造方法
は、基板上にフェイスダウン方式により搭載された半導
体チップの周囲にアンダーフィル剤を塗布して、毛細管
現象により前記アンダーフィル剤を前記半導体チップと
前記基板との間に入り込ませ、次いで前記半導体チップ
を含む前記基板上に前記アンダーフィル剤よりも粘度の
高い樹脂封止剤からなる樹脂封止膜を形成するようにし
たものである。請求項5記載の発明に係る半導体装置の
製造方法は、基板上にフェイスダウン方式により搭載さ
れた半導体チップの周囲にアンダーフィル剤を塗布し
て、毛細管現象により前記アンダーフィル剤を前記半導
体チップと前記基板との間に入り込ませ、次いで前記半
導体チップの周囲における前記基板上に前記アンダーフ
ィル剤よりも粘度の高い樹脂封止剤からなる樹脂封止膜
を形成するようにしたものである。以上の発明によれ
ば、半導体チップと基板との間のみをアンダーフィル剤
で封止しているので、非常に高価なアンダーフィル剤の
使用量を可及的に少なくすることができ、しかもその他
をアンダーフィル剤よりも粘度の高い安価な樹脂封止剤
からなる樹脂封止膜で封止しているので、基板上にフェ
イスダウン方式により搭載された半導体チップを良好に
且つ安価に封止することができる。
【0007】
【発明の実施の形態】図1はこの発明の一実施形態にお
ける半導体装置の断面図を示したものである。この半導
体装置において、図3に示す従来の場合と異なる点は、
半導体チップ6と中間基板1との間にアンダーフィル剤
11が設けられ、半導体チップ6を含む中間基板1の上
面に通常の樹脂封止膜12が設けられている点である。
【0008】次に、この半導体装置の製造方法の一例に
ついて簡単に説明する。まず、円孔4を有する中間基板
1の上面に第1の接続パッド2、第2の接続パッド3及
びその間の引き回し(図示せず)線が形成されたものを
用意する。次に、半導体チップ6のバンプ電極7を第1
の接続パッド2に接合することにより、半導体チップ6
を中間基板1上にフェイスダウン方式により搭載する。
【0009】次に、ポッティング法やディペンサ法によ
り、半導体チップ6の周囲における中間基板1上に流動
性の極めて良いアンダーフィル剤11をポッティング
(塗布)し、このポッティングされたアンダーフィル剤
11を毛細管現象により半導体チップ6と中間基板1と
の間に入り込ませる。アンダーフィル剤11は、エポキ
シ系樹脂、イミド系樹脂、アミド系樹脂等の樹脂中にシ
リカからなるフィラー等の充填剤を充填してなるもので
ある。この場合、充填剤は小粒径で管理されたものであ
る。次に、所定の硬化条件でアンダーフィル剤11を硬
化させる。
【0010】次に、印刷法やディペンサ法により、半導
体チップ6を含む中間基板1上にアンダーフィル剤11
よりも粘度の高い通常の樹脂封止剤からなる樹脂封止膜
12を形成する。通常の樹脂封止剤は、エポキシ系樹脂
中にシリカからなるフィラー等の充填剤を充填してなる
ものである。この場合、充填剤は粒径のバラツキの多い
ものである。次に、所定の硬化条件で樹脂封止膜12を
硬化させる。次に、中間基板1の円孔4内及び円孔4下
に半田ボール5を第2の接続パッド3に接続させて形成
する。
【0011】このようにして得られた半導体装置では、
半導体チップ6と中間基板1との間のみをアンダーフィ
ル剤11で封止しているので、非常に高価なアンダーフ
ィル剤11の使用量を可及的に少なくすることができ、
しかも半導体チップ6を含む中間基板1上をアンダーフ
ィル剤11よりも粘度の高い通常の安価な樹脂封止剤か
らなる樹脂封止膜12で封止しているので、中間基板1
上にフェイスダウン方式により搭載された半導体チップ
6を良好に且つ安価に封止することができる。
【0012】なお、上記実施形態では、半導体チップ6
を含む中間基板1上を樹脂封止膜12で封止する場合に
ついて説明したが、これに限定されるものではない。例
えば、図2に示すこの発明の他の実施形態のように、半
導体チップ6の周囲における中間基板1上を樹脂封止膜
12で封止するようにしてもよい。このようにした場合
には、半導体チップ6の上面(裏面)が露出することに
なるので、放熱性を良くすることができる。
【0013】また、上記実施形態では、アンダーフィル
剤11と樹脂封止膜12とを別々に硬化させる場合につ
いて説明したが、これに限らず、アンダーフィル剤11
が未硬化または半硬化の状態で樹脂封止膜12を塗布
し、両者を同時に硬化させるようにしてもよい。
【0014】さらに、上記実施形態では、中間基板とし
て単層のフィルム基板を用いた場合について説明した
が、これに限らず、複数層のセラミック基板等であって
もよい。また、半導体チップの搭載対象は、中間基板に
限らず、通常の回路基板やフレキシブル配線基板等であ
ってもよい。
【0015】
【発明の効果】以上説明したように、この発明によれ
ば、半導体チップと基板との間のみをアンダーフィル剤
で封止しているので、非常に高価なアンダーフィル剤の
使用量を可及的に少なくすることができ、しかもその他
をアンダーフィル剤よりも粘度の高い安価な樹脂封止剤
からなる樹脂封止膜で封止しているので、基板上にフェ
イスダウン方式により搭載された半導体チップを良好に
且つ安価に封止することができる。
【図面の簡単な説明】
【図1】この発明の一実施形態における半導体装置の断
面図。
【図2】この発明の他の実施形態における半導体装置の
断面図。
【図3】従来の半導体装置の一例の断面図。
【符号の説明】 1 中間基板 2 第1の接続パッド 3 第2の接続パッド 4 円孔 5 半田ボール 6 半導体チップ 11 アンダーフィル剤 12 樹脂封止膜

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板上にフェイスダウン方式により搭載
    された半導体チップと前記基板との間にアンダーフィル
    剤が設けられ、前記半導体チップを含む前記基板上に前
    記アンダーフィル剤よりも粘度の高い樹脂封止剤からな
    る樹脂封止膜が設けられていることを特徴とする半導体
    装置。
  2. 【請求項2】 基板上にフェイスダウン方式により搭載
    された半導体チップと前記基板との間にアンダーフィル
    剤が設けられ、前記半導体チップの周囲における前記基
    板上に前記アンダーフィル剤よりも粘度の高い樹脂封止
    剤からなる樹脂封止膜が設けられていることを特徴とす
    る半導体装置。
  3. 【請求項3】 請求項1または2記載の発明において、
    前記基板下に半田ボールが設けられていることを特徴と
    する半導体装置。
  4. 【請求項4】 基板上にフェイスダウン方式により搭載
    された半導体チップの周囲にアンダーフィル剤を塗布し
    て、毛細管現象により前記アンダーフィル剤を前記半導
    体チップと前記基板との間に入り込ませ、次いで前記半
    導体チップを含む前記基板上に前記アンダーフィル剤よ
    りも粘度の高い樹脂封止剤からなる樹脂封止膜を形成す
    ることを特徴とする半導体装置の製造方法。
  5. 【請求項5】 基板上にフェイスダウン方式により搭載
    された半導体チップの周囲にアンダーフィル剤を塗布し
    て、毛細管現象により前記アンダーフィル剤を前記半導
    体チップと前記基板との間に入り込ませ、次いで前記半
    導体チップの周囲における前記基板上に前記アンダーフ
    ィル剤よりも粘度の高い樹脂封止剤からなる樹脂封止膜
    を形成することを特徴とする半導体装置の製造方法。
  6. 【請求項6】 請求項4または5記載の発明において、
    前記樹脂封止膜を形成した後に、前記基板下に半田ボー
    ルを形成することを特徴とする半導体装置の製造方法。
JP11077306A 1999-03-23 1999-03-23 半導体装置及びその製造方法 Pending JP2000277564A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11077306A JP2000277564A (ja) 1999-03-23 1999-03-23 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11077306A JP2000277564A (ja) 1999-03-23 1999-03-23 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000277564A true JP2000277564A (ja) 2000-10-06

Family

ID=13630239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11077306A Pending JP2000277564A (ja) 1999-03-23 1999-03-23 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000277564A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100386856C (zh) * 2004-03-22 2008-05-07 夏普株式会社 半导体器件、其制造方法及其液晶模块和半导体模块
JP2008159682A (ja) * 2006-12-21 2008-07-10 Fujikura Ltd 多層プリント配線板およびその製造方法
JP2012009713A (ja) * 2010-06-25 2012-01-12 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体パッケージの製造方法
US12119460B2 (en) 2019-03-13 2024-10-15 Autonetworks Technologies, Ltd. Vehicular battery wiring module

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100386856C (zh) * 2004-03-22 2008-05-07 夏普株式会社 半导体器件、其制造方法及其液晶模块和半导体模块
JP2008159682A (ja) * 2006-12-21 2008-07-10 Fujikura Ltd 多層プリント配線板およびその製造方法
JP2012009713A (ja) * 2010-06-25 2012-01-12 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体パッケージの製造方法
US12119460B2 (en) 2019-03-13 2024-10-15 Autonetworks Technologies, Ltd. Vehicular battery wiring module

Similar Documents

Publication Publication Date Title
TW423120B (en) Semiconductor device having a sub-chip-scale package structure and method for forming same
US6046077A (en) Semiconductor device assembly method and semiconductor device produced by the method
US6560122B2 (en) Chip package with molded underfill
US6326700B1 (en) Low profile semiconductor package and process for making the same
CN101221946B (zh) 半导体封装、及系统级封装模块的制造方法
US5610442A (en) Semiconductor device package fabrication method and apparatus
US7906857B1 (en) Molded integrated circuit package and method of forming a molded integrated circuit package
JPH08330509A (ja) 電子回路装置およびその製造方法
JP2001244362A (ja) 半導体装置
TWI272705B (en) Heat spreader and package structure utilizing the same
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
JPH08153830A (ja) 半導体装置およびその製造方法
KR100324332B1 (ko) 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JPH10233463A (ja) 半導体装置およびその製造方法
CN103531581B (zh) 多芯片模块
CN1316611C (zh) 具有增层结构的晶圆级半导体封装件及其制法
JP2000082725A (ja) センタパッド型半導体パッケ―ジ素子の製造方法
JP2010135501A (ja) 半導体装置の製造方法
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
JP2000277564A (ja) 半導体装置及びその製造方法
JPH0917827A (ja) 半導体装置
US11842972B2 (en) Semiconductor device with a semiconductor chip connected in a flip chip manner
JPH10335386A (ja) 半導体実装方法
CN1319159C (zh) 具有散热片的半导体封装件

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060203