JP2000270038A - クロック同期回路およびその同期方法 - Google Patents

Abstract

(57)【要約】 【課題】 クロック同期引き込み過程と、クロック同期
確立時にそれぞれ異なる最適なクロック位相検出情報を
選択することでジッタ成分の少ない再生クロックを得る
ことができるクロック同期回路およびその同期方法を提
供する。 【解決手段】 デジタル搬送波方式に用いられる復調装
置のクロック同期回路であって、Ａ／Ｄ変換された信号
の波形歪みを等化する等化器３と、等化器３への入力信
号あるいは等化器３からの出力信号を入力し、クロック
同期引込み時には、等化器３への入力信号を選択し、ク
ロック同期時には、等化器３からの出力信号を選択する
選択回路４と、選択回路４からの出力信号を基に、信号
から再生したクロックの位相情報を検出する位相判定回
路５と、を具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、クロック同期が確
立される前のクロック同期引き込み過程と、クロック同
期がとれた後のクロック同期時にそれぞれ異なる最適な
クロック位相検出情報を選択することでジッタ成分の少
ない再生クロックを得ることができるクロック同期回路
およびその同期方法に関する。

【０００２】

【従来の技術】従来の衛星通信用のデジタル搬送波伝送
方式における復調装置としては、特公平２−２３１０６
号公報に記載されているものがある。これは、位相比較
器と、Ａ／Ｄ変換器と、ＶＣＯ(Voltage Controlled
Oscillator:電圧制御型発振器)と、論理回路と、判別回
路と、ＬＰＦ(Low Pass Filter：低域ろ波フィルタ)
と、から構成され、ジッタ成分の少ない再生タイミング
を得、かつ位相調整が不要で、常に最適タイミングに保
つタイミング同期回路を提供するものである。

【０００３】位相比較器に入力したＰＳＫ(Phase Shif
t Keying：デジタル位相シフト)信号が位相比較器で基
準搬送波により復調され、復調ベースバンド信号にな
る。この復調ベースバンド信号をＡ／Ｄ変換器でサンプ
リング整形して、Ａ／Ｄ変換器の出力からサンプリング
時点での復調ベースバンド信号の極性を判別回路で判別
する。復調ベースバンド信号の判別を行うことにより、
ＶＣＯの動作を制御する誤差信号ＡＰＣ（Automatic P
hase Control）がＶＣＯに入力してＶＣＯの発振周波
数を変化させ、Ａ／Ｄ変換器で最適な波形のベースバン
ド信号をサンプリングするためのタイミングを変更す
る。

【０００４】また、別の従来例としては、特開平９−２
４７２２９号公報に記載されているものがある。これ
は、Ａ／Ｄ変換器と、ＶＣＯと、２分周器と、複数のＦ
Ｆ（Flip Flop：フリップフロップ）と、複数のExclus
ive OR（排他的論理和ゲート）と、ＬＰＦ（low Pass
Filter：低域ろ波フィルタ）と、から構成されてい
る。２^ｍＱＡＭ(Quadrature Amplitude Modulation：
象限振幅変調)同期検波された直交する２つのチャネル
のうちどちらか一方のベースバンドアナログ信号がＡ／
Ｄ変換器を通してクロック位相検出器に入力され、この
回路のサンプリングされた時間的に古い方のデータから
ＦＦに格納される。これらのサンプリングデータのうち
第１および第３のサンプリングデータが属する各信号点
がアイパターンの収束点の中心点であるゼロクロス点に
対し、対称的な位置関係にあるときの第１および第２の
サンプリグデータの極性の一致、不一致をＰＬＬ（Phas
e locked Loop：フェーズロックドループ）の位相情
報として出力し、この出力信号によりＶＣＯの発振周波
数を制御している。

【０００５】

【発明が解決しようとする課題】上述した特公平２−２
３１０６号公報および特開平９−１４７２２９号公報に
記載されているものは、帯域制限を受けたベースバンド
信号の波形よりクロック位相の判定を実施するものであ
り、位相調整が不要で、最適タイミングに保つことがで
きる利点がある。しかし、信号伝搬路で発生し電界強度
が不規則に変動するフェージングにより強い波形歪みを
受けるような復調装置においては、従来その波形歪みを
等化する目的でＬＥ(Linear Equalizer:線形等化器)
やＤＦＥ（Decision Feedback Equalizer：判定帰還
形等化器）等の等化器が使用されてきた。これらの等化
器が使用される復調装置においては、ベースバンド信号
の波形よりクロック位相を判定する手段を用いた場合、
次に示すような欠点がある。

【０００６】まず、クロック位相の判定に使用するベー
スバンド信号の波形として等化器前の信号波形を使用し
た場合、等化器前のベースバンド信号波形は、フェージ
ング発生時には波形歪みの影響をうけて劣化する。この
劣化により、クロック位相判定情報に誤りが発生し再生
クロックのジッタが増大され、結果として復調された信
号の品質を劣化させている。

【０００７】一方、クロック位相の判定に使用するベー
スバンド信号の波形として等化器の出力信号波形を使用
した場合、フェージング発生時においても等化器の波形
歪みを等化する働きのおかげでクロック位相判定情報の
誤りの発生を抑え、再生クロックのジッタも抑圧し復調
された信号の品質を向上させていたが、クロック位相の
同期引込み過程では、等化器のタップ係数も収束せず、
等化器出力信号に誤りが相乗されることで、クロック位
相判定情報にも誤りが発生し、その結果、クロック同期
の確立を遅延させている。

【０００８】上記において、ジッタとは、パルスの振
幅、位相が不規則に変動することである。また、フェー
ジングとは、受信点の電流の強さが時間とともに不規則
に変動することである。フェージングは、（１）干渉性
フェージング、（２）偏波性フェージング、（３）吸収
性フェージング、（４）跳躍性フェージング、（５）フ
ラッターフェージング等がある。

【０００９】本発明は上述したような従来の技術が有す
る問題点に鑑みなされたものであって、クロックの同期
がとれる前のクロック同期引込み過程と、クロック同期
が確立された後のクロック同期時においてそれぞれクロ
ック位相検出に使用する信号をクロック同期引込み時に
は等化器の入力信号を選択し、またクロック同期時には
等化器の出力信号を選択することで、いかなる場合にお
いても良好なジッタ特性をもつ再生クロックを提供する
クロック同期回路およびその同期方法を提供することを
目的とする。

【００１０】

【課題を解決するための手段】上記問題点を解決するた
め、本実施例によれば、デジタル搬送波方式に用いられ
る復調装置のクロック同期回路であって、Ａ／Ｄ変換さ
れた信号の波形歪みを等化する等化器と、等化器への入
力信号あるいは等化器からの出力信号を入力し、クロッ
ク同期引込み時には、等化器への入力信号を選択し、ク
ロック同期時には、等化器からの出力信号を選択する選
択回路と、選択回路からの出力信号を基に、信号から再
生したクロックの位相情報を検出する位相判定回路と、
を具備することを特徴とする。

【００１１】また、位相判定回路は、選択回路の出力信
号について時間的に古い方からのサンプル値をそれぞれ
格納する第１、第２、第３のフリップフロップと、選択
回路から入力した誤差を示す信号を格納する第４、第５
のフリップフロップと、第１および第３のフリップフロ
ップの出力の排他的論理和をとる第１の排他的論理和ゲ
ートと、第３および第５のフリップフロップの排他的論
理和をとる第２の排他的論理和ゲートと、第１および第
２の排他的論理和ゲートの出力のいずれか一方を選択し
て出力するセレクタと、セレクタの出力を格納し、その
出力がセレクタにフィードバックされる第６のフリップ
フロップと、を具備することを特徴とする。

【００１２】また、等化器は、線形等化器であることを
特徴とする。

【００１３】また、等化器は、判定帰還形等化器である
ことを特徴とする。

【００１４】また、Ａ／Ｄ変換された信号の波形を等化
する等化器と、選択回路からの出力信号を基に信号から
再生したクロック位相情報を出力する位相判定回路と、
を有するクロック同期回路のクロック同期方法であっ
て、クロック同期引込み時とクロック同期時で選択する
信号が異なり、クロック同期引込み時には、波形歪みが
等化される前の信号を選択し、クロック同期時には、波
形歪みが等化された後の信号を選択することを特徴とす
る。

【００１５】また、位相判定回路は、選択回路から入力
した信号の第１および第２のサンプル値を格納する第１
および第２のフリップフロップと、第１および第２のフ
リップフロップの出力の排他的論理和をとる第１の排他
的論理和ゲートと、第１のフリップフロップに入力する
前の信号と第１のフリップフロップから出力された信号
の平均値をとる平均値回路と、第２のフリップフロップ
および平均値回路の出力の排他的論理和をとる第２の排
他的論理和ゲートと、第１および第２の排他的論理和ゲ
ートの出力のいずれか一方を選択して出力するセレクタ
と、セレクタの出力を格納し、その出力がセレクタにフ
ィードバックされる第３のフリップフロップと、を具備
することを特徴とする。

【００１６】また、位相判定回路は、ｍ^２ＱＡＭ方式を
用いており、連続するデータをシンボル速度でサンプリ
ングした第１および第２のサンプリングデータが属する
と判定されたｍ^２ＱＡＭの信号点がｍ個のアイパターン
の収束点の中心であるゼロ点に対し対称な位置関係にあ
るとき、第１のサンプルデータの極性と、演算により求
められた第１および第２の中間点の極性の一致、不一致
をクロックの位相情報として出力することを特徴とす
る。

【００１７】上記のような構成をとることにより、深い
フェージングが発生した場合でも、等化器により波形劣
化が等化された信号からクロック位相情報を抽出し、再
生クロックのジッタ成分を抑えることができる。

【００１８】

【発明の実施の形態】次に、本発明の実施の形態を図面
を参照して説明する。

【００１９】本発明に関するデジタル搬送波伝送方式に
用いられる復調装置においては、復調された信号をデジ
タル信号に変換するためにはクロック信号が必要とな
る。

【００２０】本発明によるクロック同期回路は、クロッ
クの同期前のクロック同期引込み過程と、クロック同期
確立後のクロック同期時においてそれぞれに最適なクロ
ック位相検出情報を選択することでジッタ成分の少ない
再生クロック信号を得ることができるものである。

【００２１】クロックがクロック同期確立前の同期引込
み過程にある場合、等化器の各タップもまた収束の過程
にあり、等化器の出力信号は、入力信号に対し誤りが相
乗されて出力される。よって、このままでは誤りが相乗
された信号が出力されてしまうので、クロック位相検出
器に入力する信号は、選択回路により等化器において波
形歪みが等化される前の等化器前の信号を選択する。い
ったんクロックが同期した後は、等化器の各タップも完
全に収束しているので選択回路により等化器からの出力
信号を選択する。これにより、例えば、深いフェージン
グ等が発生した場合でも、等化器により波形劣化が等化
された信号からクロック位相情報を検出し、再生クロッ
クのジッタ成分を抑圧することができる。

【００２２】図１は、本発明の第１の実施例の復調装置
のクロック同期回路を示すブロック図である。

【００２３】図１に示すように、本実施例のクロック同
期回路１は、帯域制限をうけた復調ベースバンド信号８
をサンプリングして量子化するＡ／Ｄ変換器２と、Ａ／
Ｄ変換器２の出力信号を入力して波形歪みを等化する等
化器３と、等化器３の入力信号、および出力信号を入力
し、これらのどちらか一方を選択して出力する選択回路
４と、選択回路４の出力信号を基に、再生クロックの位
相情報を検出する位相判定回路５と、位相判定回路５の
出力から高調波成分を除去する低域ろ波器６と、低域ろ
波器６の出力信号により発振周波数が制御され、Ａ／Ｄ
変換器２のサンプリングクロックを出力するＶＣＯ（電
圧制御発振器）７と、から構成される。

【００２４】図１において、復調された復調ベースバン
ド信号（搬送波を変調する信号）８がＡ／Ｄ変換器２で
アナログ信号からデジタル信号に変換され、等化器３と
選択回路４に入力する。等化器３からは波形歪みが等化
された信号が再生信号９として出力される。一方、等化
器３に入力する前の信号と、等化器３から出力された信
号は選択回路４に入力し、いずれか一方の信号が選択さ
れる。選択回路４からの選択された信号は位相判定回路
５に入力し、ここで入力した信号の位相が判定され、低
域ろ波器６で高域成分がろ波され、この高域成分がろ波
された信号によりＶＣＯ７の発振周波数が制御される。
そして、ＶＣＯ７の発振周波数の変化にともないＡ／Ｄ
変換器２のサンプリングクロックも変化し、結果的にＡ
／Ｄ変換器２のサンプリングクロックが変化して、いか
なる場合においても良好なジッタ特性を持つクロックの
再生が可能とされる。

【００２５】選択回路４は、選択信号により２系統のロ
ジック信号の一方を選択し出力する機能を有しており、
例えば、汎用ロジックＩＣの２−１セレクタ、もしくは
同機能の論理回路を構成することにより容易に実現でき
る。選択回路４は、等化器３に入力する前のベースバン
ド信号と等化器３から出力されたベースバンド信号とを
入力し、ベースバンド信号から再生されたクロックの同
期引込み時には、等化器３に入力する前のベースバンド
信号を選択し、クロック同期時には、等化器３から出力
されたベースバンド信号を選択してジッタ成分の少ない
再生クロック信号を得ている。

【００２６】また、選択回路４で使用する２系統信号の
どちらを選ぶか決定する選択信号は、クロックの同期／
非同期信号のみならず、クロックの同期／非同期に連動
する信号、例えば、本復調器の後段に位置し送信フレー
ム信号との同期／非同期を検出する受信フレーム同期／
非同期信号も使用できる。

【００２７】図２（ａ）は、クロック同期確立前の復調
ベースバンド信号のアイパターンを示す図であり、図２
（ｂ）は、クロック同期確立後の復調ベースバンド信号
のアイパターンを示す図である。

【００２８】図２（ｂ）に示されるＰ１〜Ｐ３が２つの
復調ベースバンド信号の同期がとれているサンプリング
タイミング点と呼ばれるものである。図１の位相判別回
路５では、このゼロクロス点Ｐ１〜Ｐ３のレベルＬ１〜
Ｌ３をサンプリングし、サンプリングデータが内蔵する
複数のフリップフロップ（ＦＦ）に格納される。ちなみ
に、Ｚ１，Ｚ２はゼロクロス点である。

【００２９】図３は、第１の実施例の位相判定回路５の
内部構成を示すブロック図ある。図３に示すように、本
実施例の位相判定回路５は、選択回路４から入力した象
限を示す信号の時間的に古い方からのサンプル値を格納
するフリップフロップ５４〜５６と、選択回路４から入
力した誤差を示す信号を格納するフリップフロップ５
７，５８と、フリップフロップ５４〜５６の出力の排他
的論理和をとる排他的論理和ゲート５１と、フリップフ
ロップ５７，５８の排他的論理和をとる排他的論理和ゲ
ート５２と、排他的論理和ゲート５２と、その出力のフ
ィードバックとを入力し、排他的論理和ゲート５１の入
力によりいずれか一方を選択して出力するセレクタ５３
と、セレクタ５３の出力を格納し、その出力がセレクタ
５３にフィードバックされるフリップフロップ５９と、
を含む。

【００３０】選択回路４から入力された象現信号（以下
Ｄ信号）を、３つの連続したサンプル値として蓄えるフ
リップフロップ５４〜５６が存在し、このフリップフロ
ップ５４〜５６で蓄えられたＤ信号を時間的に古いほう
から第１，第２，第３のサンプル値と表現する。同様
に、この第２のサンプル値と時間的に同じ誤差信号（以
下Ｅ信号）を蓄えるフリップフロップ５７，５８存在
し、クロックの位相情報として、第１と第３のＤ信号の
サンプル値の極性が異なっている場合の、第２のサンプ
ル値のＥ信号と第３のサンプル値のＤ信号の排他的論理
和の信号を出力する。

【００３１】それでは、次に、本発明の第１の実施例の
動作を説明する。

【００３２】まず、クロック同期が確立される前のクロ
ック同期引込み過程について説明する。クロック同期引
込み過程の場合、等化器３入力前の信号は、まだ最適な
クロックタイミングでサンプリングが実施されていな
い。よって、その信号はサンプリングのずれによる位相
誤差量を含んだ値となる。また、等化器３のタップ係数
も収束の過程もしくは発散状態にあり、本来期待される
収束したタップ係数から離れた値となる。等化器３の出
力はサンプリングのずれによる位相誤差量を含んだ入力
信号と、収束点から離れたタップ係数の乗算となり、誤
りが相乗されクロックの位相情報を検出するには不適切
な信号となる。

【００３３】ゆえに、クロック同期回路１がクロック同
期引込み過程にある場合、選択回路４において、等化器
３入力の信号を位相判定回路５へ入力する選択を実施す
るこれに対し、クロック同期が確立した後は、等化器３
出力の信号を位相判定回路５へ入力する選択を実施す
る。これはクロック同期引込み後は等化器３のタップ係
数も収束しており、仮にフェージング等で波形歪みが発
生しても、その波形歪みを等化できるため、図４の位相
判定回路５で波形歪みによる誤差量が除去されたＥ信号
が使用できる理由による。クロック同期確立後も等化器
３への入力信号を選択してクロック位相の検出を行う
と、フェージング発生時には、波形歪みによりＥ信号の
誤りが増大するので、このＥ信号を使いクロック位相の
制御を行うとジッタ量の増大が発生する。

【００３４】以上のように、本実施例によれば、クロッ
クの同期引込み時と、同期時においてそれぞれクロック
位相検出に使用する信号をクロック同期引込み時には等
化器３の入力信号を選択し、またクロック同期時には等
化器３の出力信号を選択しているので、いかなる場合に
おいても良好なジッタ特性をもつクロックを再生するこ
とができる。

【００３５】図４は、本発明の第２の実施例の位相判定
回路５’の内部構成を示すブロック図ある。

【００３６】図４に示すように、本実施例の位相判定回
路５’は、選択回路４から入力した信号のサンプル値を
格納するフリップフロップ５５’，５６’と、フリップ
フロップ５５’，５６’の出力の排他的論理和をとる排
他的論理和ゲート５２’と、フリップフロップ５５’に
入力する前の信号とフリップフロップ５５’から出力さ
れた信号の平均値をとる平均値回路５１’と、フリップ
フロップ５６’および平均値回路５１’の出力の排他的
論理和をとる排他的論理和ゲート５３’と、排他的論理
和ゲート５２’，５３’の出力のいずれか一方を選択し
て出力するセレクタ５４’と、セレクタ５４’の出力を
格納し、その出力がセレクタ５４’にフィードバックさ
れるフリップフロップ５７’と、から構成される。

【００３７】図５にいて、位相判定回路５’は、基本的
には上述した特開平９−２４７２２９号に記載されてい
るクロック位相判定回路であるが、この従来例がシンボ
ル周波数の２倍の周波数で動作させる必要があるのに対
し、シンボル周波数（ビットレートの１／８の周波数）
で動作できるように工夫してある。本実施例において、
シンボル速度（ビットレートの１／８の速度）で連続す
る２サンプルデータを時間的に古いほうから第１，第２
のサンプルデータとしたとき、第１および第２のサンプ
ルデータが属すると判定されたｍ^２ＱＡＭ(Quadrature
Amplitude Modulation)（ここで、ｍは、２，４，
８，１６）の信号点がｍ個のアイパターン収束点の中心
であるゼロ点に対し対称な位置関係にあるとき、第１の
サンプルデータの極性と、演算により求められた第１お
よび第２の中間点の極性の一致、不一致をクロックの位
相情報として出力している。この位相判定回路を使用し
ても、クロック位相判定に使用する信号をクロック同期
引込み時には等化器３の入力信号を選択し、またクロッ
ク同期時には等化器３の出力信号を選択することで、上
記と同様に良好な特性が得られる。

【００３８】以上のように、本実施例によれば、クロッ
クの同期引込み時と、同期時においてそれぞれクロック
位相検出に使用する信号をクロック同期引込み時には等
化器の入力信号を選択し、またクロック同期時には等化
器３の出力信号を選択しているので、いかなる場合にお
いても良好なジッタ特性をもつクロックを再生すること
ができる。

【００３９】なお、上記の第１および第２の実施例で
は、復調ベースバンド信号８のフェージングおよびジッ
タ成分の除去に等化器３を使用するクロック同期回路を
例にとり説明したが、本発明は必ずしもこの回路に限定
されるものではなく、第１および第２の実施例を任意に
組み合わせても、あるいはフェージング対策として、フ
ェージング発生確率を低下させる空間ダイバーシチ、周
波数ダイバーシチ、偏波ダイバーシチ等、また、フェー
ジングにより生じた符号間干渉、干渉により生じた雑音
を補償する干渉キャンセラ等、さらに誤りを検出・訂正
するＦＥＣ，ＡＲＱ等の技術を用いてもよい。

【００４０】

【発明の効果】以上説明したように、本実施例によれば
クロックの同期引込み過程と、同期時においてそれぞれ
クロック位相検出に使用する信号をクロック同期引込み
時には等化器の入力信号を選択し、またクロック同期時
には等化器の出力信号を選択することで、いかなる場合
においても良好なジッタ特性をもつ再生クロックとな
る。特に、クロック同期確立時に等化器出力信号を選択
することで位相判定回路では波形歪みによる誤差量を除
去できたＥ信号が使用でき、フェージング等による波形
歪みにて発生していた再生クロックのジッタが抑圧でき
る。また、再生クロックのジッタを抑圧する回路は、一
つの位相検出器を使用でき、位相検出器の入力信号を選
択するという簡単な構成で実現できる利便性がある。し
かも、実施例で述べている等化器にはＬＥのみならず、
より深いフェージングをによる波形歪みを補正できるＤ
ＦＥを使用しても良好な特性が得られる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の復調装置のクロック同
期回路を示すブロック図である。

【図２】（ａ）は、クロック同期確立前の復調ベースバ
ンド信号のアイパターンを示す図であり、図２（ｂ）
は、クロック同期確立後の復調ベースバンド信号のアイ
パターンを示す図である。

【図３】第１の実施例の位相判定回路５の内部構成を示
すブロック図ある。

【図４】本発明の第２の実施例の位相判定回路５’の内
部構成を示すブロック図ある。

【符号の説明】

１，１’ 位相判定回路 ２ Ａ／Ｄ変換器 ３ 等化器 ４ 選択回路 ５ 位相判定回路 ６ 低域ろ波回路 ７ ＶＣＯ(Voltage Control Oscillator) ８ 復調ベースバンド信号 ９ デジタル復調ベースバンド信号 １０ 再生信号 ２０，３０ 位相判定回路 ２１，２２，３２，３３ Exclusive OR（排他的論理
和回路） ２３，３４ セレクタ ５１，５２，５２’，５３’ Exclusive OR（排他的
論理和回路） ５１’ 平均値回路 ５３，５４’ セレクタ ５４，５４’，５５，５５’，５６，５７，５７’，５
８，５９ ＦＦ（フリップフロップ）

Claims (7)

【特許請求の範囲】
1. 【請求項１】 デジタル搬送波方式に用いられる復調装
   置のクロック同期回路であって、 Ａ／Ｄ変換された信号の波形歪みを等化する等化器と、 前記等化器への入力信号あるいは該等化器からの出力信
   号を入力し、クロック同期引込み時には、該等化器への
   入力信号を選択し、クロック同期時には、該等化器から
   の出力信号を選択する選択回路と、 前記選択回路からの出力信号を基に、前記信号から再生
   したクロックの位相情報を検出する位相判定回路と、を
   具備することを特徴とするクロック同期回路。
2. 【請求項２】 請求項１に記載のクロック同期回路にお
   いて、 前記位相判定回路は、前記選択回路の出力信号について
   時間的に古い方からのサンプル値をそれぞれ格納する第
   １、第２、第３のフリップフロップと、 前記選択回路から入力した誤差を示す信号を格納する第
   ４、第５のフリップフロップと、 前記第１および第３のフリップフロップの出力の排他的
   論理和をとる第１の排他的論理和ゲートと、 前記第３および第５のフリップフロップの排他的論理和
   をとる第２の排他的論理和ゲートと、 前記第１および第２の排他的論理和ゲートの出力のいず
   れか一方を選択して出力するセレクタと、 前記セレクタの出力を格納し、その出力が前記セレクタ
   にフィードバックされる第６のフリップフロップと、 を具備することを特徴とするクロック同期回路。
3. 【請求項３】 請求項１に記載のクロック同期回路にお
   いて、 前記等化器は、線形等化器であることを特徴とするクロ
   ック同期回路。
4. 【請求項４】 請求項１に記載のクロック同期回路にお
   いて、 前記等化器は、判定帰還形等化器であることを特徴とす
   るクロック同期回路。
5. 【請求項５】 Ａ／Ｄ変換された信号の波形を等化する
   等化器と、選択回路からの出力信号を基に該信号から再
   生したクロック位相情報を出力する位相判定回路と、を
   有するクロック同期回路のクロック同期方法であって、 クロック同期引込み時とクロック同期時で選択する信号
   が異なり、クロック同期引込み時には、波形歪みが等化
   される前の信号を選択し、クロック同期時には、波形歪
   みが等化された後の信号を選択することを特徴とするク
   ロック同期方法。
6. 【請求項６】 請求項１に記載のクロック同期回路にお
   いて、 前記位相判定回路は、前記選択回路から入力した信号の
   第１および第２のサンプル値を格納する第１および第２
   のフリップフロップと、 前記第１および第２のフリップフロップの出力の排他的
   論理和をとる第１の排他的論理和ゲートと、 前記第１のフリップフロップに入力する前の信号と該第
   １のフリップフロップから出力された信号の平均値をと
   る平均値回路と、 前記第２のフリップフロップおよび前記平均値回路の出
   力の排他的論理和をとる第２の排他的論理和ゲートと、 前記第１および第２の排他的論理和ゲートの出力のいず
   れか一方を選択して出力するセレクタと、 前記セレクタの出力を格納し、その出力が前記セレクタ
   にフィードバックされる第３のフリップフロップと、を
   具備することを特徴とするクロック同期回路。
7. 【請求項７】 請求項６に記載のクロック同期回路にお
   いて、 前記位相判定回路は、ｍ^２ＱＡＭ方式を用いており、連
   続するデータをシンボル速度でサンプリングした第１お
   よび第２のサンプリングデータが属すると判定されたｍ
   ^２ＱＡＭの信号点がｍ個のアイパターンの収束点の中心
   であるゼロ点に対し対称な位置関係にあるとき、前記第
   １のサンプルデータの極性と、演算により求められた第
   １および第２の中間点の極性の一致、不一致をクロック
   の位相情報として出力することを特徴とするクロック同
   期回路。