JP2000269380A - Multilayered ceramic chip-size package and its manufacture - Google Patents
Multilayered ceramic chip-size package and its manufactureInfo
- Publication number
- JP2000269380A JP2000269380A JP11076472A JP7647299A JP2000269380A JP 2000269380 A JP2000269380 A JP 2000269380A JP 11076472 A JP11076472 A JP 11076472A JP 7647299 A JP7647299 A JP 7647299A JP 2000269380 A JP2000269380 A JP 2000269380A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- resin
- size package
- chip size
- laminated substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 137
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 85
- 239000011347 resin Substances 0.000 claims abstract description 56
- 229920005989 resin Polymers 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000002344 surface layer Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 12
- 230000008646 thermal stress Effects 0.000 claims abstract description 7
- 238000010304 firing Methods 0.000 claims description 14
- 239000003795 chemical substances by application Substances 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 5
- 239000000843 powder Substances 0.000 claims description 5
- 238000005470 impregnation Methods 0.000 claims description 4
- 229920001187 thermosetting polymer Polymers 0.000 claims description 4
- 230000035882 stress Effects 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 2
- 239000005388 borosilicate glass Substances 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 2
- 229910052878 cordierite Inorganic materials 0.000 claims description 2
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 claims description 2
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052863 mullite Inorganic materials 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000011148 porous material Substances 0.000 claims 1
- 238000005245 sintering Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 description 5
- 239000011230 binding agent Substances 0.000 description 3
- 238000007606 doctor blade method Methods 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- -1 u Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、多層セラミックチ
ップサイズパッケージ及びその製造方法に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a multilayer ceramic chip size package and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】半導体パッケージは、ＱＦＰ（４方向フ
ラットパッケージ）やＴＡＢ（テープ自動ボンディン
グ）のようなパッケージ形態の実装から、電子機器の小
型軽量化に伴い、より高密度な実装が求められている。
このような要求に対して、半導体素子をパッケージに入
っていないベアチップのままで実装するＦＣ（フリップ
チップ）やＣＳＰ（チップサイズパッケージ）などの技
術が提案されている。2. Description of the Related Art As semiconductor packages are mounted in package forms such as QFP (four-way flat package) and TAB (tape automatic bonding), higher density mounting is required as electronic devices become smaller and lighter. I have.
In response to such a demand, technologies such as FC (flip chip) and CSP (chip size package) for mounting a semiconductor element as a bare chip not contained in a package have been proposed.
【０００３】これらの実装方式では、接続部の信頼性を
保つ為に樹脂封止などの技術が用いられている。たとえ
ば、特開平９−２８９２２１号公報では、素子の４隅の
フィレットを大きくして、信頼性を向上させる技術が記
載されている。In these mounting methods, techniques such as resin sealing are used to maintain the reliability of the connection portion. For example, Japanese Patent Application Laid-Open No. 9-289221 describes a technique for improving reliability by enlarging fillets at four corners of an element.
【０００４】[0004]
【発明が解決しようとする課題】このような、素子をバ
ンプ（突起電極）等によりフェースダウンで実装する場
合は、素子とパッケージとの熱膨張差による熱応力によ
り接続不良の発生が問題となる。When such an element is mounted face-down with bumps (protruding electrodes) or the like, the occurrence of poor connection due to thermal stress due to the difference in thermal expansion between the element and the package poses a problem. .
【０００５】従って、本発明は、上記問題点に鑑みてな
されたものであって、その目的は、素子との熱応力を緩
和し接続信頼性を向上させた多層セラミックチップサイ
ズパッケージ及びその製造方法を提供することである。Accordingly, the present invention has been made in view of the above problems, and an object of the present invention is to provide a multilayer ceramic chip size package in which thermal stress with an element is relaxed and connection reliability is improved, and a method of manufacturing the same. It is to provide.
【０００６】[0006]
【課題を解決するための手段】前記目的を達成する本発
明の第１の多層セラミックチップサイズパッケージは、
セラミック多孔質層に樹脂が含浸して成る樹脂含浸層を
両側の２層の表面層として有するセラミック積層基板を
有し、素子との熱応力を緩和する程度に柔軟性が高いこ
とを特徴とする。A first multilayer ceramic chip size package according to the present invention that achieves the above object is as follows.
A ceramic laminated substrate having a resin-impregnated layer formed by impregnating a ceramic porous layer with a resin as two surface layers on both sides, and having high flexibility enough to reduce thermal stress with an element. .
【０００７】前記目的を達成する本発明の第２の多層セ
ラミックチップサイズパッケージは、セラミック多孔質
層に樹脂が含浸して成る樹脂含浸層を両側の２層の表面
層として有するセラミック積層基板を有し、前記セラミ
ック積層基板の厚みをＡとし、前記樹脂含浸層の各々の
厚みをＢとした場合、Ａ：Ｂの比は３〜６：１〜２であ
ることを特徴とする。A second multilayer ceramic chip size package of the present invention for achieving the above object has a ceramic laminated substrate having a resin impregnated layer formed by impregnating a resin into a porous ceramic layer as two surface layers on both sides. When the thickness of the ceramic laminated substrate is A and the thickness of each of the resin-impregnated layers is B, the ratio of A: B is 3-6: 1-2.
【０００８】また、前記目的を達成する本発明の多層セ
ラミックチップサイズパッケージの製造方法は、セラミ
ック多孔質層を両側の２層の表面層として有するセラミ
ック多孔質積層基板の前記セラミック多孔質層に樹脂を
含浸させる含浸工程を少なくとも有し、前記セラミック
多孔質積層基板として、セラミック多孔質積層基板の厚
みをＣとし、前記セラミック多孔質層の各々の厚みをＤ
とした場合、Ｃ：Ｄの比が３〜６：１〜２であるセラミ
ック多孔質積層基板を用いることを特徴とする。In order to achieve the above object, a method of manufacturing a multilayer ceramic chip size package according to the present invention is characterized in that the ceramic porous layer of a ceramic porous laminated substrate having a ceramic porous layer as two surface layers on both sides is formed of resin. And at least an impregnating step of impregnating the ceramic porous laminated substrate, wherein the thickness of the ceramic porous laminated substrate is C, and the thickness of each of the ceramic porous layers is D.
In this case, a ceramic porous laminated substrate having a C: D ratio of 3 to 6: 1 to 2 is used.
【０００９】[0009]
【発明の実施の形態】本発明の実施の形態について以下
に説明する。Embodiments of the present invention will be described below.
【００１０】〔多層セラミックチップサイズパッケー
ジ〕本発明の多層セラミックチップサイズパッケージに
おけるセラミック積層基板は、セラミック多孔質層に樹
脂が含浸して成る樹脂含浸層を両側の２層の表面層とし
て有する基板であり、前記２層の表面層の間には基板本
体を有することができる。この基板本体は、樹脂を含浸
させていない単層のセラミック層又は複数層のセラミッ
ク層の積層体にすることができる。[Multilayer Ceramic Chip Size Package] The ceramic laminated substrate in the multilayer ceramic chip size package of the present invention is a substrate having a resin impregnated layer formed by impregnating a ceramic porous layer with a resin as two surface layers on both sides. There may be a substrate body between the two surface layers. The substrate body can be a single ceramic layer not impregnated with resin or a laminate of multiple ceramic layers.
【００１１】表面層である樹脂含浸層に含浸させた樹脂
が収縮する場合は、前記樹脂含浸層に圧縮応力を持たせ
ることができる。表面層である２層の樹脂含浸層に圧縮
応力を持たせることにより、セラミック積層基板の強度
を高めることができる。また、セラミック積層基板の厚
みは好ましくは０．３〜０．６ｍｍであり、表面層であ
る樹脂含浸層の各々の厚みは好ましくは０．１〜０．２
ｍｍである。表面層である樹脂含浸層の樹脂は好ましく
は熱硬化性樹脂である。When the resin impregnated in the resin-impregnated layer as the surface layer shrinks, the resin-impregnated layer can be given a compressive stress. By imparting compressive stress to the two resin-impregnated layers that are the surface layers, the strength of the ceramic laminated substrate can be increased. The thickness of the ceramic laminated substrate is preferably 0.3 to 0.6 mm, and the thickness of each of the resin-impregnated layers as the surface layers is preferably 0.1 to 0.2 mm.
mm. The resin of the resin-impregnated layer as the surface layer is preferably a thermosetting resin.
【００１２】セラミック積層基板を構成するセラミック
スの主成分は、好ましくは、アルミナ、窒化アルミニウ
ム、ムライト、コーディエライト、ホウケイ酸ガラスの
うちの１種又は２種以上の複合体である。セラミック積
層基板は、導体層を有することができ、好ましくは、Ａ
ｕ、Ａｇ、ＡｇとＰｄ、ＡｇとＰｔ、及びＣｕのうちの
いずれか１種を主成分とする導体層を有する。表面層で
ある樹脂含浸層のセラミック多孔質層は、好ましくは、
球状ないし略球状の気孔形成剤とセラミック粉末を含有
するシート状成形体の焼成体である。The main component of the ceramic constituting the ceramic laminated substrate is preferably a composite of one or more of alumina, aluminum nitride, mullite, cordierite, and borosilicate glass. The ceramic laminated substrate may have a conductor layer,
u, Ag, Ag and Pd, Ag and Pt, and a conductor layer mainly containing any one of Cu. The ceramic porous layer of the resin-impregnated layer as the surface layer is preferably
It is a fired body of a sheet-like molded body containing a spherical or substantially spherical pore-forming agent and a ceramic powder.
【００１３】〔多層セラミックチップサイズパッケージ
の製造方法〕本発明の多層セラミックチップサイズパッ
ケージの製造方法における含浸工程は、セラミック多孔
質層を両側の２層の表面層として有するセラミック多孔
質積層基板の表面層であるセラミック多孔質層に樹脂を
含浸させる工程である。そして、セラミック多孔質積層
基板として、セラミック多孔質積層基板の厚みをＣと
し、前記セラミック多孔質層の各々の厚みをＤとした場
合、Ｃ：Ｄの比が３〜６：１〜２であるセラミック多孔
質積層基板を用いる。[Method of Manufacturing Multilayer Ceramic Chip Size Package] In the method of manufacturing a multilayer ceramic chip size package of the present invention, the impregnating step is performed by using a surface of a ceramic porous laminated substrate having a ceramic porous layer as two surface layers on both sides. This is a step of impregnating the ceramic porous layer, which is a layer, with a resin. Assuming that the thickness of the ceramic porous laminated substrate is C and the thickness of each of the ceramic porous layers is D, the ratio of C: D is 3-6: 1-2. A ceramic porous laminated substrate is used.
【００１４】セラミック多孔質積層基板の厚みは好まし
くは０．３〜０．６ｍｍであり、セラミック多孔質層の
各々の厚みは好ましくは０．１〜０．２ｍｍである。ま
た、セラミック多孔質層に好ましくは熱硬化性樹脂を含
浸させる。The thickness of the ceramic porous laminated substrate is preferably 0.3 to 0.6 mm, and the thickness of each of the ceramic porous layers is preferably 0.1 to 0.2 mm. The ceramic porous layer is preferably impregnated with a thermosetting resin.
【００１５】本発明の多層セラミックチップサイズパッ
ケージの製造方法では、セラミック多孔質層を両側の２
層の表面層として有するセラミック多孔質積層基板を製
造するための工程を設けることができる。In the method for manufacturing a multilayer ceramic chip size package according to the present invention, the ceramic porous layer is
A step for producing a ceramic porous laminated substrate having the surface layer of the layer may be provided.
【００１６】例えば、セラミック粉末のシート状成形体
を積層して成る積層成形体を焼成する焼成工程を含浸工
程よりも前に設けることができる。この焼成工程では、
前記積層成形体として、両側の２層の表面層に気孔形成
剤を含有する積層成形体を用いることができる。この焼
成工程により、セラミック多孔質層を両側の２層の表面
層として有するセラミック多孔質積層基板を得ることが
できる。For example, a firing step of firing a laminate formed by laminating sheet-like molded bodies of ceramic powder can be provided before the impregnation step. In this firing step,
As the laminated molded article, a laminated molded article containing a pore-forming agent in two surface layers on both sides can be used. By this firing step, a ceramic porous laminated substrate having a ceramic porous layer as two surface layers on both sides can be obtained.
【００１７】前記気孔形成剤として、好ましくは、樹脂
ボール等の球状ないし略球状の気孔形成剤を用いる。気
孔形成剤は、焼成工程の焼成温度や焼成時間等の焼成条
件に応じて焼失するものを適宜選択することができる。As the pore-forming agent, a spherical or substantially spherical pore-forming agent such as a resin ball is preferably used. The pore-forming agent can be appropriately selected from those which are burned out according to the firing conditions such as the firing temperature and the firing time in the firing step.
【００１８】気孔形成剤を含有する又は含有しないセラ
ミック粉末のシート状成形体は、例えば、ドクターブレ
ード法等により製造することができる。前記両側の２層
の表面層に気孔形成剤を含有する積層成形体は、気孔形
成剤を含有しない少なくとも１層のシート状成形体の両
側に、気孔形成剤を含有するシート状成形体を積層し、
必要であればさらに熱圧着を行って得ることができる。The sheet-like molded body of the ceramic powder containing or not containing the pore-forming agent can be produced, for example, by a doctor blade method or the like. The laminated molded article containing the pore-forming agent in the two surface layers on both sides is formed by laminating the sheet-shaped molded article containing the pore-forming agent on both sides of at least one layer of the sheet-shaped molded article containing no pore-forming agent. And
If necessary, it can be obtained by further performing thermocompression bonding.
【００１９】本発明の多層セラミックチップサイズパッ
ケージの製造方法の好適な形態の一例を以下に説明す
る。An example of a preferred embodiment of the method for manufacturing a multilayer ceramic chip size package of the present invention will be described below.
【００２０】焼成前のシート状成形体であるグリーンシ
ートの製造時に粉末状のセラミック材料へ樹脂ボールを
添加させて樹脂ボール添加グリーンシートを作成する。
また、樹脂ボールを添加しない樹脂ボール無添加グリー
ンシートを作成する。これらのセラミックグリーンシー
トを積層する際に、前記樹脂ボール添加グリーンシート
を最上層及び最下層として積層しセラミック積層成形体
を得る。During the production of a green sheet, which is a sheet-like molded body before firing, resin balls are added to a powdery ceramic material to produce a resin ball-added green sheet.
Also, a resin ball-free green sheet to which no resin ball is added is prepared. When laminating these ceramic green sheets, the resin ball-added green sheets are laminated as an uppermost layer and a lowermost layer to obtain a ceramic laminated molded body.
【００２１】前記セラミック積層成形体を焼成すること
で、前記最上層及び最下層のそれぞれのグリーンシート
へ添加した樹脂ボールが焼失することにより前記最上層
及び最下層がセラミック多孔質層になり、最上層及び最
下層として多孔質な層を持ったセラミック多孔質積層基
板を得る。この多孔質部分へ樹脂を含浸させることで、
柔軟性のある多層セラミックチップサイズパッケージを
得ることが出来る。By firing the ceramic laminated molded body, the resin balls added to the green sheets of the uppermost layer and the lowermost layer are burned off, so that the uppermost layer and the lowermost layer become a ceramic porous layer. A ceramic porous laminated substrate having a porous layer as an upper layer and a lower layer is obtained. By impregnating this porous part with resin,
A flexible multilayer ceramic chip size package can be obtained.
【００２２】[0022]
【実施例】本発明の実施例について図面を参照して以下
に説明する。図１は、本発明の一例の多層セラミックチ
ップサイズパッケージを製造する過程における焼成前の
セラミックグリーンシート積層成形体の一部分の断面図
である。図２は、本発明の一実施例の多層セラミックチ
ップサイズパッケージの一部分の断面図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view of a part of a ceramic green sheet laminated molded body before firing in a process of manufacturing a multilayer ceramic chip size package according to an example of the present invention. FIG. 2 is a sectional view of a part of a multilayer ceramic chip size package according to an embodiment of the present invention.
【００２３】［実施例１］粉末状のセラミック材料へ樹
脂ボールを添加させたものに有機バインダを混ぜ合わ
せ、スラリーを作製した。このスラリーを有機フィルム
上へ流して行うドクターブレード法を用いて、厚み０．
１ｍｍの樹脂ボール添加グリーンシートを２枚作製し
た。この樹脂ボール添加グリーンシートへ、層間接続用
のヴィアホールを形成し導体材料を埋め込んだ。前記導
体材料を埋め込んだ樹脂ボール添加グリーンシートへ、
更に厚膜印刷法にて、表裏層パターンの形成を行なっ
た。[Example 1] An organic binder was mixed with a powdery ceramic material having resin balls added thereto to prepare a slurry. This slurry is flowed onto an organic film by using a doctor blade method, and the thickness is reduced to 0.
Two 1 mm resin ball added green sheets were prepared. Via holes for interlayer connection were formed and the conductor material was embedded in the green sheet with the resin balls added. To the resin ball added green sheet embedded with the conductor material,
Further, front and back layer patterns were formed by a thick film printing method.
【００２４】樹脂ボールを添加しないこと以外は前記ド
クターブレード法と同様の方法によって、樹脂ボールを
含有しない厚み０．１ｍｍのセラミックグリーンシート
を２枚作製し、さらにヴィアホールを形成し導体材料を
埋め込んだ。この樹脂ボールを含有しない樹脂ボール無
添加セラミックグリーンシートを２枚積層した積層体
に、前記２枚の樹脂ボール添加グリーンシートのそれぞ
れが最外層になるように積層して、熱圧着を行い、前記
４枚のセラミックグリーンシートを積層して成る図１の
セラミックグリーンシート積層成形体２を得た。Except that no resin ball was added, two ceramic green sheets each containing no resin ball and having a thickness of 0.1 mm were prepared in the same manner as the doctor blade method, and a via hole was formed and a conductive material was embedded. It is. On a laminate in which two resin ball-free ceramic green sheets containing no resin ball are laminated, each of the two resin ball-containing green sheets is laminated so as to be the outermost layer, and thermocompression-bonded. A ceramic green sheet laminated molded body 2 of FIG. 1 obtained by laminating four ceramic green sheets was obtained.
【００２５】このセラミックグリーンシート積層成形体
２は、配線パターン５を層間に有すると共に、前記導体
材料を埋め込んだヴィアホール３を積層成形体の厚さ方
向に有する。また、セラミックグリーンシート積層成形
体２は、最上層及び最下層として樹脂ボール４を含有す
る前記樹脂ボール添加グリーンシート１を有する。The ceramic green sheet laminated molded body 2 has a wiring pattern 5 between layers, and has via holes 3 in which the conductive material is embedded in the thickness direction of the laminated molded body. Further, the ceramic green sheet laminated molded body 2 has the resin ball-added green sheet 1 containing the resin balls 4 as the uppermost layer and the lowermost layer.
【００２６】次に、このセラミックグリーンシート積層
成形体を脱バインダ工程で５００℃で５時間加熱して脱
バインダを行ない、その後８５０℃で１時間焼成を行な
った。この焼成工程にて、最上層及び最下層に添加した
樹脂ボールは焼失されてしまい、最上層及び最下層とし
て多孔質表面層を持ったセラミック積層基板を得た。こ
のセラミック積層基板の多孔質層部へ樹脂を真空含浸さ
せて、図２に示す柔軟性を持った多層セラミックチップ
サイズパッケージ２２を得る事が出来た。Next, the laminated body of ceramic green sheets was heated at 500 ° C. for 5 hours in a binder removing step to remove the binder, and then fired at 850 ° C. for 1 hour. In this firing step, the resin balls added to the uppermost layer and the lowermost layer were burned out, and a ceramic laminated substrate having a porous surface layer as the uppermost layer and the lowermost layer was obtained. The resin was vacuum impregnated into the porous layer portion of the ceramic laminated substrate, and the flexible multilayer ceramic chip size package 22 shown in FIG. 2 was obtained.
【００２７】この多層セラミックチップサイズパッケー
ジ２２は、配線パターン２５を層間に有すると共に、前
記導体材料を埋め込んだヴィアホール２３を多層セラミ
ックチップサイズパッケージ２２の厚さ方向に有する。
また、多層セラミックチップサイズパッケージ２２は、
最上層及び最下層として含浸樹脂２４を含有する樹脂含
浸層２１を有する。The multilayer ceramic chip size package 22 has a wiring pattern 25 between layers and a via hole 23 in which the conductive material is embedded in the thickness direction of the multilayer ceramic chip size package 22.
In addition, the multilayer ceramic chip size package 22
It has a resin impregnated layer 21 containing an impregnated resin 24 as an uppermost layer and a lowermost layer.
【００２８】[0028]
【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏することができる。As described above, according to the present invention,
The following effects can be obtained.
【００２９】本発明の多層セラミックチップサイズパッ
ケージの第１の効果は、セラミック積層基板の柔軟性が
高いので、素子との熱応力を緩和することができ接続信
頼性を向上させることができる、ということである。The first effect of the multilayer ceramic chip size package of the present invention is that since the flexibility of the ceramic laminated substrate is high, the thermal stress with the element can be reduced and the connection reliability can be improved. That is.
【００３０】その第１の理由は、本発明の第１の多層セ
ラミックチップサイズパッケージが、セラミック多孔質
層に樹脂が含浸して成る樹脂含浸層を両側の２層の表面
層として有するセラミック積層基板を有し、素子との熱
応力を緩和する程度に柔軟性が高い、ようにしているた
めである。The first reason is that the first multilayer ceramic chip size package of the present invention is a ceramic laminated substrate having a resin-impregnated layer formed by impregnating a ceramic porous layer with a resin as two surface layers on both sides. This is because the flexibility is high enough to alleviate the thermal stress with the element.
【００３１】その第２の理由は、本発明の第２の多層セ
ラミックチップサイズパッケージが、セラミック多孔質
層に樹脂が含浸して成る樹脂含浸層を両側の２層の表面
層として有するセラミック積層基板を有し、前記セラミ
ック積層基板の厚みをＡとし、前記樹脂含浸層の各々の
厚みをＢとした場合、Ａ：Ｂの比は３〜６：１〜２であ
る、ようにしているためである。The second reason is that the second multilayer ceramic chip size package of the present invention is a ceramic laminated substrate having a resin impregnated layer formed by impregnating a ceramic porous layer with a resin as two surface layers on both sides. When the thickness of the ceramic laminated substrate is A and the thickness of each of the resin-impregnated layers is B, the ratio of A: B is 3-6: 1-2. is there.
【００３２】本発明の多層セラミックチップサイズパッ
ケージの第２の効果は、表面層である樹脂含浸層が剥離
しにくい、ということである。その理由は、前記第１の
効果についての理由と同様である。The second effect of the multilayer ceramic chip size package of the present invention is that the resin-impregnated layer which is the surface layer is not easily peeled off. The reason is the same as the reason for the first effect.
【００３３】本発明の多層セラミックチップサイズパッ
ケージの製造方法の効果は、本発明の多層セラミックチ
ップサイズパッケージを簡単に製造することができる、
ということである。The effect of the method for manufacturing a multilayer ceramic chip size package of the present invention is that the multilayer ceramic chip size package of the present invention can be easily manufactured.
That's what it means.
【００３４】その理由は、本発明の多層セラミックチッ
プサイズパッケージの製造方法が、セラミック多孔質層
を両側の２層の表面層として有するセラミック多孔質積
層基板の前記セラミック多孔質層に樹脂を含浸させる含
浸工程を少なくとも有し、前記セラミック多孔質積層基
板として、セラミック多孔質積層基板の厚みをＣとし、
前記セラミック多孔質層の各々の厚みをＤとした場合、
Ｃ：Ｄの比が３〜６：１〜２であるセラミック多孔質積
層基板を用いる、ようにしているためである。The reason is that the method for manufacturing a multilayer ceramic chip size package of the present invention impregnates a resin into the ceramic porous layer of a ceramic porous laminated substrate having a ceramic porous layer as two surface layers on both sides. Having at least an impregnation step, as the ceramic porous laminated substrate, the thickness of the ceramic porous laminated substrate is C,
When the thickness of each of the ceramic porous layers is D,
This is because a ceramic porous laminated substrate having a C: D ratio of 3-6: 1-2 is used.
【図１】図１は、本発明の一例の多層セラミックチップ
サイズパッケージを製造する過程における焼成前のセラ
ミックグリーンシート積層成形体の一部分の厚み方向の
概略断面図である。FIG. 1 is a schematic cross-sectional view in the thickness direction of a part of a ceramic green sheet laminated molded body before firing in a process of manufacturing a multilayer ceramic chip size package according to an example of the present invention.
【図２】図２は、本発明の一実施例の多層セラミックチ
ップサイズパッケージの一部分の厚み方向の概略断面図
である。FIG. 2 is a schematic sectional view in the thickness direction of a part of a multilayer ceramic chip size package according to an embodiment of the present invention.
１ 樹脂ボール添加グリーンシート ２ セラミックグリーンシート積層成形体 ３ ヴィアホール ４ 樹脂ボール ５ 配線パターン ２１ 樹脂含浸層 ２２ 多層セラミックチップサイズパッケージ ２３ ヴィアホール ２４ 含浸樹脂 ２５ 配線パターン REFERENCE SIGNS LIST 1 resin ball-added green sheet 2 ceramic green sheet laminated molded article 3 via hole 4 resin ball 5 wiring pattern 21 resin impregnated layer 22 multilayer ceramic chip size package 23 via hole 24 impregnated resin 25 wiring pattern
Claims (13)
樹脂含浸層を両側の２層の表面層として有するセラミッ
ク積層基板を有し、素子との熱応力を緩和する程度に柔
軟性が高いことを特徴とする多層セラミックチップサイ
ズパッケージ。1. A ceramic laminated substrate having a resin-impregnated layer formed by impregnating a ceramic porous layer with a resin as two surface layers on both sides, and having high flexibility enough to reduce thermal stress with an element. A multilayer ceramic chip size package characterized by the following.
樹脂含浸層を両側の２層の表面層として有するセラミッ
ク積層基板を有し、 前記セラミック積層基板の厚みをＡとし、前記樹脂含浸
層の各々の厚みをＢとした場合、Ａ：Ｂの比は３〜６：
１〜２であることを特徴とする多層セラミックチップサ
イズパッケージ。2. A ceramic laminated substrate having a resin impregnated layer formed by impregnating a resin into a ceramic porous layer as two surface layers on both sides, wherein the thickness of the ceramic laminated substrate is A, and the resin impregnated layer is Is B, the ratio of A: B is 3-6:
A multilayer ceramic chip size package, wherein the package number is 1 to 2.
を特徴とする請求項１〜２のいずれか一に記載の多層セ
ラミックチップサイズパッケージ。3. The multilayer ceramic chip size package according to claim 1, wherein said resin impregnated layer has a compressive stress.
０．６ｍｍであり、前記樹脂含浸層の各々の厚みは０．
１〜０．２ｍｍであることを特徴とする請求項１〜３の
いずれか一に記載の多層セラミックチップサイズパッケ
ージ。4. The thickness of said ceramic laminated substrate is from 0.3 to 0.3.
0.6 mm, and the thickness of each of the resin-impregnated layers is 0.1 mm.
The multilayer ceramic chip size package according to any one of claims 1 to 3, wherein the thickness is 1 to 0.2 mm.
ることを特徴とする請求項１〜４のいずれか一に記載の
多層セラミックチップサイズパッケージ。5. The multilayer ceramic chip size package according to claim 1, wherein the resin of said resin impregnated layer is a thermosetting resin.
ックスの主成分は、アルミナ、窒化アルミニウム、ムラ
イト、コーディエライト、ホウケイ酸ガラスのうちの１
種又は２種以上の複合体であることを特徴とする請求項
１〜５のいずれか一に記載の多層セラミックチップサイ
ズパッケージ。6. A main component of ceramics constituting said ceramic laminated substrate is one of alumina, aluminum nitride, mullite, cordierite, and borosilicate glass.
The multilayer ceramic chip size package according to any one of claims 1 to 5, wherein the package is a kind or a composite of two or more kinds.
ＡｇとＰｄ、ＡｇとＰｔ、及びＣｕのうちのいずれか１
種を主成分とする導体層を有することを特徴とする請求
項１〜６のいずれか一に記載の多層セラミックチップサ
イズパッケージ。7. The ceramic laminated substrate is made of Au, Ag,
Any one of Ag and Pd, Ag and Pt, and Cu
The multilayer ceramic chip size package according to any one of claims 1 to 6, further comprising a conductor layer containing a seed as a main component.
球状ないし略球状の気孔形成剤とセラミック粉末を含有
するシート状成形体の焼成体であることを特徴とする請
求項１〜７のいずれか一に記載の多層セラミックチップ
サイズパッケージ。8. The ceramic porous layer of the resin-impregnated layer,
The multilayer ceramic chip size package according to any one of claims 1 to 7, which is a fired body of a sheet-like molded body containing a spherical or substantially spherical pore-forming agent and a ceramic powder.
として有するセラミック多孔質積層基板の前記セラミッ
ク多孔質層に樹脂を含浸させる含浸工程を少なくとも有
し、 前記セラミック多孔質積層基板として、セラミック多孔
質積層基板の厚みをＣとし、前記セラミック多孔質層の
各々の厚みをＤとした場合、Ｃ：Ｄの比が３〜６：１〜
２であるセラミック多孔質積層基板を用いることを特徴
とする多層セラミックチップサイズパッケージの製造方
法。9. At least an impregnation step of impregnating the ceramic porous layer with a resin of a ceramic porous laminated substrate having a ceramic porous layer as two surface layers on both sides, wherein: When the thickness of the ceramic porous laminated substrate is C and the thickness of each of the ceramic porous layers is D, the C: D ratio is 3 to 6: 1 to 1.
2. A method of manufacturing a multilayer ceramic chip size package, comprising using the ceramic porous laminated substrate of No. 2.
厚みが０．３〜０．６ｍｍであり、前記セラミック多孔
質層の各々の厚みが０．１〜０．２ｍｍであるセラミッ
ク多孔質積層基板を用いることを特徴とする請求項９に
記載の多層セラミックチップサイズパッケージの製造方
法。10. The ceramic porous laminated substrate,
The multilayer according to claim 9, wherein a ceramic porous laminated substrate having a thickness of 0.3 to 0.6 mm and a thickness of each of the ceramic porous layers of 0.1 to 0.2 mm is used. Manufacturing method of ceramic chip size package.
を含浸させることを特徴とする請求項９〜１０のいずれ
か一に記載の多層セラミックチップサイズパッケージの
製造方法。11. The method of manufacturing a multilayer ceramic chip size package according to claim 9, wherein said ceramic porous layer is impregnated with a thermosetting resin.
して成る積層成形体を焼成する焼成工程を前記含浸工程
よりも前に有し、 前記積層成形体として、両側の２層の表面層に気孔形成
剤を含有する積層成形体を用いることを特徴とする請求
項９〜１１のいずれか一に記載の多層セラミックチップ
サイズパッケージの製造方法。12. A sintering step of firing a laminate formed by laminating sheet-like molded bodies of ceramic powder before the impregnation step, wherein the laminated molded body is provided on two surface layers on both sides. The method for producing a multilayer ceramic chip size package according to any one of claims 9 to 11, wherein a laminated molded body containing a pore forming agent is used.
状の気孔形成剤を用いることを特徴とする請求項１２に
記載の多層セラミックチップサイズパッケージの製造方
法。13. The method according to claim 12, wherein a spherical or substantially spherical pore-forming agent is used as the pore-forming agent.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11076472A JP2000269380A (en) | 1999-03-19 | 1999-03-19 | Multilayered ceramic chip-size package and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11076472A JP2000269380A (en) | 1999-03-19 | 1999-03-19 | Multilayered ceramic chip-size package and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000269380A true JP2000269380A (en) | 2000-09-29 |
Family
ID=13606131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11076472A Pending JP2000269380A (en) | 1999-03-19 | 1999-03-19 | Multilayered ceramic chip-size package and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000269380A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100679816B1 (en) * | 2001-01-03 | 2007-02-07 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package |
| KR100925122B1 (en) | 2007-11-01 | 2009-11-04 | 한국세라믹기술원 | Manufacturing method of ceramic thick film substrate and module using same |
| JPWO2016047702A1 (en) * | 2014-09-24 | 2017-04-27 | 京セラ株式会社 | Electronic component mounting substrate and light emitting device using the same |
-
1999
- 1999-03-19 JP JP11076472A patent/JP2000269380A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100679816B1 (en) * | 2001-01-03 | 2007-02-07 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package |
| KR100925122B1 (en) | 2007-11-01 | 2009-11-04 | 한국세라믹기술원 | Manufacturing method of ceramic thick film substrate and module using same |
| JPWO2016047702A1 (en) * | 2014-09-24 | 2017-04-27 | 京セラ株式会社 | Electronic component mounting substrate and light emitting device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5029699B2 (en) | Ceramic composite multilayer substrate, method for manufacturing the same, and electronic component | |
| US4753694A (en) | Process for forming multilayered ceramic substrate having solid metal conductors | |
| KR100200902B1 (en) | Multilayer Ceramic Sintered Body and Manufacturing Method Thereof | |
| US8257529B2 (en) | Multilayer ceramic substrate, method for producing same, and electronic component | |
| JP3511982B2 (en) | Method for manufacturing multilayer wiring board | |
| US5601672A (en) | Method for making ceramic substrates from thin and thick ceramic greensheets | |
| KR100605454B1 (en) | Transcription material and manufacturing method thereof, and wiring board manufactured by using transcription material | |
| JPH0697656A (en) | Production of ceramic multilayered board | |
| US6488795B1 (en) | Multilayered ceramic substrate and method of producing the same | |
| JPH0786743A (en) | Method for manufacturing multilayer ceramic substrate | |
| JP2000269380A (en) | Multilayered ceramic chip-size package and its manufacture | |
| JP2000133916A (en) | Transfer wiring pattern forming material, method of manufacturing transfer wiring pattern forming material, wiring board using transfer wiring pattern forming material, and method of manufacturing the same | |
| JP4868196B2 (en) | Manufacturing method of ceramic multilayer substrate | |
| JP2005501795A (en) | Method for manufacturing ceramic substrate and ceramic substrate | |
| JP4048974B2 (en) | Method for manufacturing electronic component including multilayer ceramic substrate | |
| JPH1027959A (en) | Method for manufacturing multilayer wiring board | |
| JP3994795B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP2001144437A (en) | Multilayer ceramic board and method of production | |
| JPH11224984A (en) | Production of ceramic multilayered substrate | |
| US8241449B2 (en) | Method for producing ceramic body | |
| JPH1084056A (en) | Manufacture of ceramic board | |
| JP4329253B2 (en) | Manufacturing method of ceramic multilayer substrate for flip chip | |
| JPH03108796A (en) | Multilayer electronic circuit board | |
| JP2004095753A (en) | Method for manufacturing multi-layer ceramic substrate | |
| JPH06326470A (en) | Manufacture of multilayered ceramic board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030114 |