[go: up one dir, main page]

JP2000261317A - PLL circuit device - Google Patents

PLL circuit device

Info

Publication number
JP2000261317A
JP2000261317A JP11064741A JP6474199A JP2000261317A JP 2000261317 A JP2000261317 A JP 2000261317A JP 11064741 A JP11064741 A JP 11064741A JP 6474199 A JP6474199 A JP 6474199A JP 2000261317 A JP2000261317 A JP 2000261317A
Authority
JP
Japan
Prior art keywords
circuit
pll
circuit device
transistor
vco
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11064741A
Other languages
Japanese (ja)
Other versions
JP3526774B2 (en
Inventor
敏行 ▲高▼木
Toshiyuki Takagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP06474199A priority Critical patent/JP3526774B2/en
Publication of JP2000261317A publication Critical patent/JP2000261317A/en
Application granted granted Critical
Publication of JP3526774B2 publication Critical patent/JP3526774B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

(57)【要約】 【課題】 コンデンサを省略することにより、部品点数
の削減を図ったVCO回路を有するPLL回路装置を提
供する。 【解決手段】 PLLのチャージポンプ出力3をLC共
振回路5を通して発振用のトランジスタ6のべ一ス端子
に接続し、該トランジスタ6のエミッタ又はコレクタか
ら出力させるVCO回路であって、前記トランジスタ6
のコレクタ・エミッタ間及び/又はべ一ス・エミック間
にコンデンサを接続せず該トランジスタの持つ浮遊容量
で代用する構成とする。
[PROBLEMS] To provide a PLL circuit device having a VCO circuit in which the number of components is reduced by omitting a capacitor. A VCO circuit in which a charge pump output (3) of a PLL is connected to a base terminal of an oscillation transistor (6) through an LC resonance circuit (5) and an output is output from an emitter or a collector of the transistor (6).
No capacitor is connected between the collector and the emitter and / or between the base and the emitter, and the floating capacitance of the transistor is used instead.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、VCO回路(電圧
制御発振回路)を有するPLL(位相同期ループ)回路
装置に関し、詳しくは、車載用高周波ユニットの局部発
振に好適に用いられるPLL回路装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PLL (Phase Locked Loop) circuit device having a VCO circuit (Voltage Controlled Oscillator), and more particularly to a PLL circuit device suitably used for local oscillation of a high-frequency unit for a vehicle. .

【0002】[0002]

【従来の技術】図5は、従来のコルピッツ形発振回路の
一例を示す図である。PLL回路を構成する場合、PL
L−IC2のチャージポンプ出力3をローパスフィルタ
4に接続し、バラクタダイオード等を用いた電圧可変型
LC共振回路5を通してVCO回路1の発振用のトラン
ジスタ6のべ一ス端子に接続する。発振回路には、トラ
ンジスタ6のコレクタ・エミック間のコンデンサ7と、
ベ一ス・エミック間のコンデンサ8を外付けしている。
なお、発振回路の出力はトランジスタ6のエミッタ出力
にしているが、コレクタ出力にする場合もある。また、
従来のPLL回路装置は、前記VCO回路1とPLL−
IC2の電源及び接地(GND)は、VCO回路1とP
LL−IC2が設けられた基板のパタ一ン上でつながっ
ている構成が一般的である。
2. Description of the Related Art FIG. 5 is a diagram showing an example of a conventional Colpitts oscillation circuit. When configuring a PLL circuit, PL
The charge pump output 3 of the L-IC 2 is connected to a low-pass filter 4 and connected to a base terminal of an oscillation transistor 6 of the VCO circuit 1 through a variable voltage LC resonance circuit 5 using a varactor diode or the like. The oscillator circuit includes a capacitor 7 between the collector and the emitter of the transistor 6,
The capacitor 8 between the base and the emic is externally provided.
Although the output of the oscillation circuit is the emitter output of the transistor 6, it may be the collector output. Also,
A conventional PLL circuit device includes the VCO circuit 1 and a PLL-
The power and ground (GND) of IC 2 are connected to VCO circuit 1 and P
In general, the LL-IC2 is connected on a pattern of a substrate provided with the LL-IC2.

【0003】[0003]

【発明が解決しようとする課題】最近の車載用高周波ユ
ニットにおいてPLL回路装置の小型化が求められてい
るがVCO回路1は上述の構成のように決まっているこ
とから、必然的に部品点数も決まってしまう。つまり、
一定の部品点数を実装しなければならないので、実装面
積を小型化することは難しいという問題がある。また、
PLL−IC2のスイッチングノイズ(分周回路、位相
比較器、チャージポンプのロジックノイズ)は必ずVC
Oの性能を悪化させるが、このノイズは基板パターンの
中でも特に電源とGNDを通してVCO回路に流入し、
実際の回路配置やパターンの特性を大きく変えるために
設計者の経験と勘が必要とされる。そのため、実際にV
COの特性が出るかどうかの理論的予測が難しいという
問題がある。
In recent automotive high-frequency units, it is required to reduce the size of the PLL circuit device. However, since the VCO circuit 1 is determined as described above, the number of components is inevitably reduced. It will be decided. That is,
Since a certain number of components must be mounted, it is difficult to reduce the mounting area. Also,
Switching noise of PLL-IC2 (logic noise of frequency divider, phase comparator, charge pump) is always VC
O deteriorates the performance of O, but this noise flows into the VCO circuit through the power supply and GND especially in the substrate pattern,
Designers' experience and intuition are needed to significantly change the actual circuit layout and pattern characteristics. Therefore, V
There is a problem that it is difficult to theoretically predict whether or not the characteristics of CO appear.

【0004】本発明は、このような問題に鑑みてなされ
たものであって、部品点数の削減を図ったPLL回路装
置を提供することを第1の目的とする。また、PLL−
ICからVCO回路へのノイズの流入を防止し、VCO
回路の性能の向上を図ったPLL回路装置を提供するこ
とを第2の目的とする。
The present invention has been made in view of such a problem, and has as its first object to provide a PLL circuit device in which the number of components is reduced. PLL-
Prevents noise from flowing into the VCO circuit from the IC
It is a second object of the present invention to provide a PLL circuit device with an improved circuit performance.

【0005】[0005]

【課題を解決するための手段】本発明のPLL回路装置
は、PLLのチャージポンプ出力をLC共振回路を通し
て発振用のトランジスタのべ一ス端子に接続し、該トラ
ンジスタのエミッタ又はコレクタから出力させるVCO
回路を有するものであって、前記トランジスタのコレク
タ・エミッタ間及び/又はべ一ス・エミック間にコンデ
ンサを接続せず該トランジスタの持つ浮遊容量で代用す
る構成とするものである。
According to a PLL circuit device of the present invention, a charge pump output of a PLL is connected to a base terminal of an oscillation transistor through an LC resonance circuit, and a VCO output from an emitter or a collector of the transistor is output.
A circuit having a circuit, wherein a capacitor is not connected between a collector and an emitter and / or between a base and an emitter of the transistor, and a stray capacitance of the transistor is used instead.

【0006】また、本発明のPLL回路装置は、VCO
回路とPLL−ICが基板に設けられたものであって、
前記VCO回路とPLL−ICの電源及び/又はGND
は基板上で互いに分離されているものである。これによ
り、PLL−ICからのスイッチングノイズがVCO回
路に混入するのを防ぐことができ、このため、実際に基
板上で動作確認しなくても、VCO回路の位相雑音が低
減されるため、高周波回路の経験が浅い設計者でも特性
の良いPLL回路を設計することが可能となる。
Further, the PLL circuit device of the present invention comprises a VCO
A circuit and a PLL-IC provided on a substrate,
Power supply and / or GND for the VCO circuit and PLL-IC
Are separated from each other on the substrate. As a result, switching noise from the PLL-IC can be prevented from being mixed into the VCO circuit. For this reason, the phase noise of the VCO circuit is reduced without actually confirming the operation on the substrate. Even a designer with little experience in the circuit can design a PLL circuit with good characteristics.

【0007】さらに、基板上で互いに分離されている前
記電源及び/又はGNDはコネクタを介して接続されて
いることで、簡単な構成でVCO回路とPLL−ICの
アイソレーションを良くすることができる。また、基板
上で互いに分離されている前記GNDはシャーシを介し
て接続されていることで、簡単な構成でVCO回路とP
LL−ICのアイソレーションを良くすることができ
る。
Further, since the power supply and / or GND separated from each other on the substrate are connected via a connector, the isolation between the VCO circuit and the PLL-IC can be improved with a simple configuration. . Further, since the GNDs separated from each other on the substrate are connected via a chassis, the VCO circuit and the PCO can be connected with a simple configuration.
LL-IC isolation can be improved.

【0008】[0008]

【発明の実施の形態】以下、添付図面を参照しながら本
発明の好適な実施の形態について詳細に説明する。な
お、図5と同一機能のものは同一符号で示している。図
1は、本発明の第1実施の形態によるPLL回路装置の
回路図である。VCO回路1はPLL−IC2のチャー
ジポンプの出力3をローパスフィルタ4に接続し、バラ
クタダイオード等を用いた電圧可変型LC共振回路5を
通して、発振用のトランジスタ6のべ一ス端子に接続す
る。この構成は図6の従来と同じである。なお、発振回
路の出力はトランジスタ6のエミッタ出力にすることが
多いが、コレクタ出力(図1の鎖線で示す)にすること
もできる。
Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings. The components having the same functions as those in FIG. 5 are denoted by the same reference numerals. FIG. 1 is a circuit diagram of a PLL circuit device according to a first embodiment of the present invention. The VCO circuit 1 connects the output 3 of the charge pump of the PLL-IC 2 to a low-pass filter 4 and connects to a base terminal of an oscillation transistor 6 through a variable voltage LC resonance circuit 5 using a varactor diode or the like. This configuration is the same as the conventional configuration shown in FIG. The output of the oscillation circuit is often the emitter output of the transistor 6, but may be the collector output (shown by a chain line in FIG. 1).

【0009】本発明においては、従来の図5の回路構成
におけるトランジスタ6のコレクタ・エミッタ間のコン
デンサ7と、べ一ス・エミッタ間のコンデンサ8の両方
のコンデンサを外した構成にしたものである。なお、コ
ンデンサ7と8のうちのいずれか一つを外した構成にし
てもよい。図5におけるコンデンサ7と8のどちらを外
すか、もしくは両方を外すかは発振周波数帯や発振安定
性などにより使い分けることができる。また、コンデン
サ7、8を外すことにより、Q値(quality f
actor)を調整することが困難になるため、高調波
成分を抑制できにくくなる場合があるが、この点は周波
数逓倍回路に接続する場合には問題にならない。このた
め、本発明のPLL回路装置は、高調波成分を得る目的
でVCO回路の出力を周波数逓倍回路に接続する場合に
好適であるが、これに限定するものではない。
In the present invention, both the capacitor 7 between the collector and the emitter and the capacitor 8 between the base and the emitter of the transistor 6 in the conventional circuit configuration of FIG. 5 are removed. . Note that a configuration in which one of the capacitors 7 and 8 is removed may be adopted. Which of the capacitors 7 and 8 in FIG. 5 should be removed, or both, can be properly used depending on the oscillation frequency band and oscillation stability. Also, by removing the capacitors 7 and 8, the Q value (quality f
In some cases, it is difficult to control the actor), so that it may be difficult to suppress the harmonic component. However, this point does not pose a problem when connecting to a frequency multiplier. Therefore, the PLL circuit device of the present invention is suitable for the case where the output of the VCO circuit is connected to the frequency multiplier circuit for the purpose of obtaining higher harmonic components, but is not limited to this.

【0010】一般に、高周波の発振回路ではLC共振回
路の時定数が小さくなるため、コンデンサの容量も小さ
くなる。本発明では、この点に着目し、トランジスタ6
のコレクタ・エミッタ間及びベース・エミック間のキャ
パシタンスを、もともとトランジスタ6が持っている浮
遊容量で代用する構成としたものである。これにより、
外付けのコンデンサ7、8の分だけ、部品点数を減らす
ことができる。図2〜図4は、VCO回路とPLL−I
Cの電源パターンを分離したPLL回路装置の実施の形
態を示す。
In general, in a high-frequency oscillation circuit, the time constant of the LC resonance circuit is small, so that the capacitance of the capacitor is also small. In the present invention, focusing on this point, the transistor 6
The capacitance between the collector and the emitter and the capacitance between the base and the emitter are replaced by the stray capacitance of the transistor 6 originally. This allows
The number of components can be reduced by the external capacitors 7 and 8. 2 to 4 show a VCO circuit and a PLL-I
1 shows an embodiment of a PLL circuit device in which a power supply pattern of C is separated.

【0011】図2は、電源の配線構造を示す図である。
基板10内でのVCO回路1とPLL−IC2の電源の
パターンは分離されている(図2は模式図であって、形
状や大きさ等に特に意味はない。図3及び図4も同
じ)。そして、この2つのパターンをつなぐ手段とし
て、コネクタ11を利用し、このコネクタ11を介して
のみ電源のVCC12と2つのパターンを接続するように
している。図3は、GNDの配線構造を示す図である。
同様に基板10内でのVCO回路1とPLL−IC2の
GNDのパターンは分離されている。そして、この2つ
のパターンをつなぐ手段として、コネクタ11を利用
し、このコネクタ11を介してのみ本体もしくは電源の
GND14と2つのパターンを接続するようにしてい
る。
FIG. 2 is a diagram showing a wiring structure of a power supply.
The power supply patterns of the VCO circuit 1 and the PLL-IC 2 in the substrate 10 are separated (FIG. 2 is a schematic diagram and has no particular significance in shape, size, etc .; FIG. 3 and FIG. 4 are the same). . As a means for connecting the two patterns, a connector 11 is used, and the Vcc 12 of the power supply and the two patterns are connected only via the connector 11. FIG. 3 is a diagram showing a GND wiring structure.
Similarly, the VCO circuit 1 and the GND pattern of the PLL-IC 2 in the substrate 10 are separated. As a means for connecting these two patterns, a connector 11 is used, and the main body or the power supply GND 14 and the two patterns are connected only via the connector 11.

【0012】図4は、GNDの他の配線構造を示す図で
ある。2つのパターンをつなぐ手段として、基板10の
シャーシ15を利用し、このシャーシ15と本体もしく
は電源のGND14とを接続することも可能である。な
お、シャーシ15を利用する場合、シャーシ15のカシ
メ部16等をパターンに半田付けすることによりシャー
シ15とパターンとを電気的に接続している。以上のよ
うに、コネクタ11、13又はシャーシ15を通しての
みVCO回路とPLL−ICの2つのパターンと電源の
CC12、又は本体もしくは電源のGND14とを接続
することで、PLL−IC2からのスイッチングノイズ
がVCO回路1に混入するのを防ぐことができる。
FIG. 4 is a diagram showing another wiring structure of GND. As means for connecting the two patterns, it is also possible to use the chassis 15 of the substrate 10 and connect the chassis 15 to the main body or the GND 14 of the power supply. When the chassis 15 is used, the caulking portion 16 and the like of the chassis 15 are soldered to the pattern to electrically connect the chassis 15 to the pattern. As described above, by connecting the VCO circuit and the two patterns of the PLL-IC and the power supply V CC 12 or the main body or the power supply GND 14 only through the connectors 11 and 13 or the chassis 15, switching from the PLL-IC 2 is performed. Noise can be prevented from entering the VCO circuit 1.

【0013】[0013]

【発明の効果】以上、詳述したように、請求項1記載の
発明によれば、VCO回路における部品点数が削減さ
れ、実装面積の小型化が可能となり、したがって、例え
ば高周波RFユニットに適用する場合、VCO回路が小
型化できるため、高周波RFユニット自体の小型化にも
つながる。また、請求項2記載の発明によれば、PLL
−ICからのスイッチングノイズがVCO回路に混入す
るのを防ぐことができ、このため、実際に基板上で動作
確認しなくても、VCO回路の位相雑音が低減されるた
め、高周波回路の経験が浅い設計者でも特性の良いPL
L回路を設計することが可能となる。
As described above in detail, according to the first aspect of the present invention, the number of components in the VCO circuit can be reduced and the mounting area can be reduced, so that the present invention is applied to, for example, a high-frequency RF unit. In this case, the size of the VCO circuit can be reduced, which leads to a reduction in the size of the high-frequency RF unit itself. According to the invention of claim 2, the PLL
-It is possible to prevent the switching noise from the IC from being mixed into the VCO circuit, so that the phase noise of the VCO circuit can be reduced without actually confirming the operation on the board. PL with good characteristics even for shallow designers
It becomes possible to design an L circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のPLL回路装置の実施の形態を示す回
路図である。
FIG. 1 is a circuit diagram showing an embodiment of a PLL circuit device of the present invention.

【図2】本発明のPLL回路装置の他の実施の形態を示
す模式図である。
FIG. 2 is a schematic diagram showing another embodiment of the PLL circuit device of the present invention.

【図3】本発明のPLL回路装置のさらに他の実施の形
態を示す模式図である。
FIG. 3 is a schematic diagram showing still another embodiment of the PLL circuit device of the present invention.

【図4】本発明のPLL回路装置のさらに他の実施の形
態を示す模式図である。
FIG. 4 is a schematic diagram showing still another embodiment of the PLL circuit device of the present invention.

【図5】従来の変形コルピッツ型VCO回路を説明する
回路図である。
FIG. 5 is a circuit diagram illustrating a conventional modified Colpitts type VCO circuit.

【符号の説明】[Explanation of symbols]

1 VCO回路 2 PLL−IC 3 チャージポンプ出力 5 LC共振回路 6 トランジスタ 10 基板 11、13 コネクタ 12 電源のVCC 13 本体もしくは電源のGND 15 シャーシDESCRIPTION OF SYMBOLS 1 VCO circuit 2 PLL-IC 3 Charge pump output 5 LC resonance circuit 6 Transistor 10 Substrate 11, 13 Connector 12 Power supply V CC 13 Body or power supply GND 15 Chassis

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 PLLのチャージポンプ出力をLC共振
回路を通して発振用のトランジスタのべ一ス端子に接続
し、該トランジスタのエミッタ又はコレクタから出力さ
せるVCO回路を有するPLL回路装置であって、 前記トランジスタのコレクタ・エミッタ間及び/又はべ
一ス・エミック間にコンデンサを接続せず該トランジス
タの持つ浮遊容量で代用する構成とすることを特徴とす
るPLL回路装置。
1. A PLL circuit device comprising: a VCO circuit for connecting a charge pump output of a PLL to a base terminal of an oscillation transistor through an LC resonance circuit and outputting the output from an emitter or a collector of the transistor. Wherein the capacitor is not connected between the collector and the emitter and / or between the base and the emic and is replaced by the stray capacitance of the transistor.
【請求項2】 VCO回路とPLL−ICが基板に設け
られたPLL回路装置であって、 前記VCO回路とPLL−ICの電源及び/又はGND
は基板上で互いに分離されていることを特徴とするPL
L回路装置。
2. A PLL circuit device comprising a VCO circuit and a PLL-IC provided on a substrate, wherein the power supply and / or GND of the VCO circuit and the PLL-IC are provided.
Are separated from each other on the substrate,
L circuit device.
【請求項3】 基板上で互いに分離されている前記電源
及び/又はGNDはコネクタを介して接続されているこ
とを特徴とする請求項2記載のPLL回路装置。
3. The PLL circuit device according to claim 2, wherein the power supply and / or GND separated from each other on the substrate are connected via a connector.
【請求項4】 基板上で互いに分離されている前記GN
Dはシャーシを介して接続されていることを特徴とする
請求項2記載のPLL回路装置。
4. The GN separated from each other on a substrate
3. The PLL circuit device according to claim 2, wherein D is connected via a chassis.
JP06474199A 1999-03-11 1999-03-11 PLL circuit device Expired - Fee Related JP3526774B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06474199A JP3526774B2 (en) 1999-03-11 1999-03-11 PLL circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06474199A JP3526774B2 (en) 1999-03-11 1999-03-11 PLL circuit device

Publications (2)

Publication Number Publication Date
JP2000261317A true JP2000261317A (en) 2000-09-22
JP3526774B2 JP3526774B2 (en) 2004-05-17

Family

ID=13266895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06474199A Expired - Fee Related JP3526774B2 (en) 1999-03-11 1999-03-11 PLL circuit device

Country Status (1)

Country Link
JP (1) JP3526774B2 (en)

Also Published As

Publication number Publication date
JP3526774B2 (en) 2004-05-17

Similar Documents

Publication Publication Date Title
US5581584A (en) PLL circuit
US6043724A (en) Two-stage power noise filter with on and off chip capacitors
EP0863605B1 (en) Circuit arrangement for avoiding parasitic oscillation modes within an oscillator circuit
JP4373332B2 (en) Oscillator and integrated circuit
JPH036107A (en) Voltage controlled oscillator
KR100819134B1 (en) Integrated Circuit Package Having An Inductance Loop Formed From A Multi-loop Configuration
JP3526774B2 (en) PLL circuit device
US6181216B1 (en) Low phase-noise voltage controlled oscillator
US20070126521A1 (en) Coaxial resonator based voltage controlled oscillator/phased locked loop synthesizer module
US20120286391A1 (en) Semiconductor circuit
JP2003258633A (en) PLL module
US7411466B2 (en) Coil-less overtone crystal oscillator
JP2001326532A (en) Oscillator
CN1199354C (en) Integrated VCO switch
JP4465865B2 (en) IC circuit and piezoelectric oscillator using the same
US8791732B2 (en) Phase locked loop
US20050110588A1 (en) Oscillator
US7053721B2 (en) Oscillator having a resonant circuit and a drive circuit
US6960964B2 (en) Oscillator
JPH0318106A (en) Oscillation circuit
JP2003060434A (en) Oscillator and electronic apparatus using the same
KR0126835B1 (en) Phase lock loop frequency synthesized circuit
JP2003188645A (en) Resonant circuit, voltage-controlled oscillation circuit, and resonance circuit adjusting method
JPH09214337A (en) Pll synthesizer circuit
JPH0631211U (en) Voltage controlled oscillator

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040217

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees