JP2000133676A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2000133676A JP2000133676A JP10304930A JP30493098A JP2000133676A JP 2000133676 A JP2000133676 A JP 2000133676A JP 10304930 A JP10304930 A JP 10304930A JP 30493098 A JP30493098 A JP 30493098A JP 2000133676 A JP2000133676 A JP 2000133676A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- integrated circuit
- semiconductor integrated
- circuit chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 239000011347 resin Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 238000005304 joining Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 13
- 239000000463 material Substances 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 230000017525 heat dissipation Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000008646 thermal stress Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電極パッドにハン
ダなどの金属バンプを形成した半導体集積回路チップを
リードフレームに組立てし、それを樹脂モールドにより
封止してなる半導体装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which a semiconductor integrated circuit chip in which metal bumps such as solder are formed on electrode pads is assembled on a lead frame and sealed with a resin mold.
【0002】[0002]
【従来の技術】従来、電極パッドにハンダなどの金属バ
ンプを形成した半導体集積回路チップを、組立て用ワイ
ヤー(金線)を使用してリードフレームあるいはプリン
ト基板にワイヤーボンディングしてなる半導体装置は、
組立て用ワイヤーのインダクタンスにより高周波特性が
損なわれ、高い周波数で使用した場合に高周波損失が大
きくなるという問題を有していた。2. Description of the Related Art Conventionally, a semiconductor device in which a semiconductor integrated circuit chip having a metal bump such as solder formed on an electrode pad is wire-bonded to a lead frame or a printed board using an assembling wire (gold wire) is known.
There has been a problem that the high-frequency characteristics are impaired by the inductance of the assembling wire, and the high-frequency loss increases when used at a high frequency.
【0003】一方、電極パッドに金属バンプを形成した
半導体集積回路チップを、その表面を下側にしてリード
フレームあるいはプリント基板の電極パッドに押し付け
て直接接合してなるフリップチップ(ベア・チップ実
装)の場合は、図5に示すように半導体集積回路チップ
11の金属バンプ12を直接プリント基板13のパター
ン14に接合しており、高周波損失の原因となる組立て
用ワイヤーを使用しないため、高周波損失を小さくする
ことができる利点はあるものの、ワイヤーボンディング
方式のものに比べて、半導体集積回路チップ裏面側から
の熱放散や接地をとることができなくなるため、パワー
デバイス用の半導体装置としては利用が難しくなる問題
があった。[0003] On the other hand, a flip chip (bare chip mounting) in which a semiconductor integrated circuit chip having metal bumps formed on electrode pads is pressed directly to the electrode pads of a lead frame or a printed board with its surface facing down, and directly bonded. In the case of (1), the metal bumps 12 of the semiconductor integrated circuit chip 11 are directly bonded to the pattern 14 of the printed circuit board 13 as shown in FIG. 5, and no high-frequency loss assembling wire is used. Although there is an advantage that it can be made smaller, it is difficult to dissipate heat and ground from the back side of the semiconductor integrated circuit chip compared to the wire bonding type, making it difficult to use as a semiconductor device for power devices There was a problem.
【0004】また、基板の熱膨張係数が半導体集積回路
チップと異なると、熱的ストレスによる応力がチップ側
の電極と基板側のパターンの接合部に加わり、接続の信
頼性を損なうことになるため、一般的に次のような対策
を施す必要があった。 (1)絶縁樹脂をチップと基板との間に介装してチップ
と基板を接合することにより、熱応力によるチップの電
極と基板のパターンとの接合部のずれを防止して接続の
信頼性を高める。 (2)基板の材料としてチップと熱膨張係数の殆ど等し
い材料、例えばセラミック材を使用することにより、熱
膨張によるチップの電極と基板のパターンとの接合部の
ずれを防止して接続の信頼性を高める。If the thermal expansion coefficient of the substrate is different from that of the semiconductor integrated circuit chip, stress due to thermal stress is applied to the joint between the electrode on the chip side and the pattern on the substrate side, which impairs the reliability of connection. In general, the following measures had to be taken. (1) Bonding the chip and the substrate by interposing an insulating resin between the chip and the substrate, thereby preventing the displacement of the bonding portion between the electrode of the chip and the pattern of the substrate due to thermal stress and reliability of connection. Enhance. (2) By using a material having a coefficient of thermal expansion almost equal to that of the chip, for example, a ceramic material as a material of the substrate, it is possible to prevent a displacement of a joint portion between an electrode of the chip and a pattern of the substrate due to thermal expansion, thereby improving connection reliability. Enhance.
【0005】しかしながら、上記のような対策を施すこ
とにより、チップの電極と基板のパターンとの接合部の
接続の信頼性を高めることはできるものの、その分製造
工数が増える、あるいは材料費が高くなることは避けら
れず、それが最終製品のコストに跳ね返り、コストアッ
プを招くことになる問題があった。このため、高周波損
失の問題と熱放散および接地の問題を同時に解消するこ
とができ、しかも製造コストを抑制することができる半
導体装置の組立構造が求められていた。However, by taking the above measures, it is possible to improve the reliability of the connection at the joint between the chip electrode and the pattern on the substrate, but this increases the number of manufacturing steps or the material cost. It is inevitable that the cost of the final product is rebounded, leading to an increase in cost. For this reason, there has been a demand for an assembly structure of a semiconductor device that can simultaneously solve the problem of high-frequency loss, the problem of heat dissipation, and the problem of grounding, and can further reduce the manufacturing cost.
【0006】[0006]
【発明が解決しようとする課題】本発明は、以上の問題
に対処するためになされたものであり、その第一の課題
は、フリップチップ方式の利点である高周波損失が小さ
いという特性を生かしながら、裏面側からの良好な熱放
散や接地をとることができる構成の半導体装置を提供す
ることにある。また、本発明のもう一つの課題は、チッ
プの電極と基板のパターンとの接合部の接続の信頼性を
高めることによって、製造工数を増やしたり、高価な材
料を用いたりすることなく、安価なコストで製造するこ
とができる半導体装置を提供することにある。SUMMARY OF THE INVENTION The present invention has been made to address the above problems, and a first object of the present invention is to make use of the advantage of the flip-chip system that the high-frequency loss is small. It is another object of the present invention to provide a semiconductor device having a configuration that allows good heat dissipation and grounding from the back side. Another object of the present invention is to increase the reliability of the connection of the joint between the electrode of the chip and the pattern of the substrate, thereby increasing the number of manufacturing steps and using an inexpensive material without using expensive materials. An object of the present invention is to provide a semiconductor device that can be manufactured at a low cost.
【0007】[0007]
【課題を解決するための手段】上記した課題を解決する
ため、本発明にかかる半導体装置は、電極パッドにバン
プを形成した半導体集積回路チップと、ダイパッドと一
体に外部リードを形成した第1リードフレームと、先端
部が前記電極パッドのバンプに直接接合される内部リー
ドを有するとともに、同内部リードから延長された外部
リードを有する第2リードフレームとからなり、前記第
1リードフレームのダイパッドに前記半導体集積回路チ
ップを接合するとともに、前記第2リードフレームの内
部リードの先端部を前記電極パッドのバンプに接合して
なることを特徴とするもので、これによって組立て用ワ
イヤーを用いることなく、フリップチップにより半導体
集積回路チップとリードフレームとを組立てることがで
き、フリップチップ方式の利点である高周波損失を小さ
くして高周波特性を維持しながら、裏面側からの熱放散
や接地をとることができるとともに、第1リードフレー
ムと第2リードフレームにより半導体集積回路チップを
上下から挟むようにして両者を組立て接合することがで
きるため、チップの電極と基板のパターンとの接合部の
接続の信頼性を高めることができる。In order to solve the above problems, a semiconductor device according to the present invention comprises a semiconductor integrated circuit chip having bumps formed on electrode pads and a first lead having external leads formed integrally with a die pad. A frame having a second lead frame having an internal lead whose front end is directly joined to the bump of the electrode pad and having an external lead extended from the internal lead. A semiconductor integrated circuit chip is joined, and a tip end of an internal lead of the second lead frame is joined to a bump of the electrode pad. The chip enables the assembly of the semiconductor integrated circuit chip and the lead frame, and the flip chip While maintaining high-frequency characteristics by reducing high-frequency loss, which is an advantage of the method, heat dissipation and grounding from the back side can be taken, and the semiconductor integrated circuit chip can be vertically moved by the first lead frame and the second lead frame. Since both can be assembled and joined so as to sandwich them, the reliability of connection at the joint between the electrode of the chip and the pattern of the substrate can be improved.
【0008】また、本発明にかかる半導体装置は、上記
した半導体装置において、前記半導体集積回路チップの
裏面を前記第1リードフレームのダイパッドの表面に銀
ペーストを介して接合してなることを特徴とするもので
あり、半導体集積回路チップをダイパッドに熱伝導率お
よび電気電導率の高い銀ペーストを介して接合している
ため、熱放散と接地を良好にとることができる。The semiconductor device according to the present invention is characterized in that, in the above-described semiconductor device, the back surface of the semiconductor integrated circuit chip is bonded to the surface of the die pad of the first lead frame via a silver paste. Since the semiconductor integrated circuit chip is bonded to the die pad via a silver paste having high thermal conductivity and electrical conductivity, heat dissipation and grounding can be satisfactorily achieved.
【0009】更に、本発明にかかる半導体装置は、上記
した半導体装置において、前記半導体集積回路チップ、
第1リードフレームおよび第2リードフレームを樹脂モ
ールドにより封止してなることを特徴とするものであ
り、半導体集積回路チップと第1リードフレームおよび
第2リードフレームとを上記のように接合した後、樹脂
モールドで封止することによって、個別の半導体装置と
することができる。Further, according to the present invention, there is provided a semiconductor device according to the above-mentioned semiconductor device, wherein:
The first lead frame and the second lead frame are sealed with a resin mold, and after the semiconductor integrated circuit chip is bonded to the first lead frame and the second lead frame as described above. By sealing with a resin mold, individual semiconductor devices can be obtained.
【0010】[0010]
【発明の実施の形態】以下に本発明の実施の形態を図1
乃至図4に基づいて説明する。図1は本発明の実施形態
にかかる半導体装置の組立構造を示す斜視図、図2はそ
の第1リードフレームと半導体集積回路チップの接合状
態を示す断面図、図3はその第2リードフレームと半導
体集積回路チップの接合状態を示す断面図、図4はその
樹脂モールドによる封止状態を示す断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG.
4 through FIG. FIG. 1 is a perspective view showing an assembly structure of a semiconductor device according to an embodiment of the present invention, FIG. 2 is a cross-sectional view showing a bonding state between a first lead frame and a semiconductor integrated circuit chip, and FIG. FIG. 4 is a cross-sectional view showing a bonding state of the semiconductor integrated circuit chip, and FIG. 4 is a cross-sectional view showing a sealing state by a resin mold.
【0011】図中において、1はその表面側の電極パッ
ドにハンダなどの金属のバンプ2を形成した半導体集積
回路チップ、3はダイパッド4および同ダイパッド4に
直接つながっている外部リード5や図示しない放熱フィ
ン等を一体に形成してなる第1リードフレーム、6は半
導体集積回路チップ1の表面側のバンプ2に直接接続さ
れる形状に形成された内部リード7および同内部リード
7から延長された外部リード8を有する第2リードフレ
ームである。In FIG. 1, reference numeral 1 denotes a semiconductor integrated circuit chip in which metal bumps 2 such as solder are formed on electrode pads on the surface side, 3 denotes a die pad 4 and external leads 5 directly connected to the die pad 4 and not shown. A first lead frame 6 integrally formed with heat radiating fins and the like is extended from the internal lead 7 formed into a shape directly connected to the bump 2 on the front surface side of the semiconductor integrated circuit chip 1. This is a second lead frame having external leads 8.
【0012】通常、高周波用の半導体集積回路に使用さ
れる放熱および接地の必要な半導体集積回路チップ1
は、チップ裏面が熱伝導率および電気電導率の高い金属
材料でメッキされている。この表面側にバンプ2を有す
る半導体集積回路チップ1の裏面側を第1リードフレー
ム3のダイパッド4の表面に熱伝導率および電気電導率
の高い銀ペースト9を介して接合し、図2に示すように
半導体集積回路チップ1を第1リードフレーム3のダイ
パッド4にダイボンディングしている。Normally, a semiconductor integrated circuit chip 1 required for heat radiation and grounding, which is used for a high frequency semiconductor integrated circuit.
The back surface of the chip is plated with a metal material having high thermal conductivity and high electrical conductivity. The back side of the semiconductor integrated circuit chip 1 having the bumps 2 on the front side is bonded to the surface of the die pad 4 of the first lead frame 3 via a silver paste 9 having high thermal conductivity and electric conductivity, as shown in FIG. As described above, the semiconductor integrated circuit chip 1 is die-bonded to the die pad 4 of the first lead frame 3.
【0013】次に、ダイボンディングされた半導体集積
回路チップ1の表面側の電極パッドにつながる第2リー
ドフレーム6の内部リード7および外部リード8をバン
プ2を利用して電極パッドに接合し、図3に示すように
半導体集積回路チップ1を上下から第1リードフレーム
3および第2リードフレーム6によって挟み込むように
して組立てている。Next, the internal leads 7 and the external leads 8 of the second lead frame 6 connected to the electrode pads on the front surface side of the die-bonded semiconductor integrated circuit chip 1 are joined to the electrode pads by using the bumps 2. As shown in FIG. 3, the semiconductor integrated circuit chip 1 is assembled so as to be sandwiched between the first lead frame 3 and the second lead frame 6 from above and below.
【0014】その後、半導体集積回路チップ1、第1リ
ードフレーム3および第2リードフレーム6を、図4に
示すように通常の樹脂モールド10により樹脂封止し、
更にリードフォーム、リードカットを行うことにより個
別の高周波用の半導体装置を完成している。そして、こ
の高周波用の半導体装置をプリント基板にマウントする
場合、バイパッド4と接合されている外部リード5をプ
リント基板のアースパターンに直接ハンダ付けすること
により、バイパッド4、外部リード5、アースパターン
の経路を経て熱放散と接地をとるようにしている。Thereafter, the semiconductor integrated circuit chip 1, the first lead frame 3 and the second lead frame 6 are resin-sealed by a normal resin mold 10 as shown in FIG.
Further, individual high-frequency semiconductor devices are completed by performing lead forming and lead cutting. When this high-frequency semiconductor device is mounted on a printed circuit board, the external lead 5 joined to the bipad 4 is soldered directly to the ground pattern of the printed circuit board, so that the bipad 4, the external lead 5 and the ground pattern are not soldered. Heat dissipation and grounding are taken through the route.
【0015】従って、上記の実施形態によると、バンプ
2を有する半導体集積回路チップ1をフリップチップ方
式によって組立てており、組立て用ワイヤーを使用しな
いようにしているため、フリップチップのメリットであ
る高周波損失を小さくして高周波特性を維持できる効果
を享受でき、しかも裏面側からの良好な熱放散と接地を
とることができるため、高周波損失の問題と熱放散およ
び接地の問題を同時に解消し、高周波のパワーデバイス
用の半導体装置としても使用することができるようにな
る。Therefore, according to the above embodiment, since the semiconductor integrated circuit chip 1 having the bumps 2 is assembled by the flip chip method, and the wires for assembling are not used, the high frequency loss which is an advantage of the flip chip is achieved. The effect of maintaining high-frequency characteristics by reducing the size can be enjoyed, and good heat dissipation and grounding from the back side can be taken.This eliminates the problem of high-frequency loss and the problem of heat dissipation and grounding at the same time, It can also be used as a semiconductor device for a power device.
【0016】また、半導体集積回路チップ1を第1リー
ドフレーム3と第2リードフレーム6により上下から挟
み込むようにして両者を接合し、接続の信頼性を高める
ようにしているため、熱的ストレスによる応力が接合部
にかかり、接続の信頼性が損なわれるのを防止すること
ができ、従来のフリップチップ(ベアチップ実装)で必
要とされていた絶縁樹脂を介しての接合を不要にして、
製造工数の短縮化を図り、製造コストを低減することが
できる。更には、熱的ストレスの影響により接続の信頼
性が損なわれるのを防止することができることから、高
価なセラミック材等のプリント基板を用いる必要がなく
なり、材料費を削減してコストダウンを図ることができ
る。Further, since the semiconductor integrated circuit chip 1 is joined to the first lead frame 3 and the second lead frame 6 so as to be sandwiched from above and below to increase the reliability of connection, the semiconductor integrated circuit chip 1 is subject to thermal stress. It is possible to prevent stress from being applied to the joints and impairing the reliability of the connection, eliminating the need for joining via insulating resin, which was required for conventional flip chips (bare chip mounting).
The number of manufacturing steps can be reduced, and the manufacturing cost can be reduced. Furthermore, since it is possible to prevent the reliability of the connection from being impaired by the influence of thermal stress, it is not necessary to use a printed circuit board made of an expensive ceramic material or the like, thereby reducing material costs and reducing costs. Can be.
【0017】なお、上記の実施形態では、第1リードフ
レーム3に半導体集積回路チップ1をダイボンディング
した後、半導体集積回路チップ1に第2リードフレーム
6をバンプ2を利用して接合し、半導体集積回路チップ
1を上下から第1リードフレーム3および第2リードフ
レーム6により挟み込むようにして組立てているが、先
に第2リードフレーム6に半導体集積回路チップ1を接
合し、その後、第1リードフレーム3を接合するように
してもよいことは勿論である。In the above embodiment, after the semiconductor integrated circuit chip 1 is die-bonded to the first lead frame 3, the second lead frame 6 is bonded to the semiconductor integrated circuit chip 1 by using the bumps 2. Although the integrated circuit chip 1 is assembled so as to be sandwiched between the first lead frame 3 and the second lead frame 6 from above and below, the semiconductor integrated circuit chip 1 is first joined to the second lead frame 6, and then the first lead frame 6 is connected. Of course, the frame 3 may be joined.
【0018】[0018]
【発明の効果】以上に詳しく説明したように、本発明に
かかる半導体装置によると、バンプを形成した半導体集
積回路チップを第1リードフレームと第2リードフレー
ムとにより上下から挟み込むようにして接合し、組立て
用ワイヤーを使用しないようにしていないため、フリッ
プチップ方式の利点である高周波損失が小さいという特
性を生かしながら、裏面側からの良好な熱放散と接地を
とることができ、高周波損失の問題と熱放散および接地
の問題を同時に解消し、高周波のパワーデバイス用の半
導体装置としても使用することができる。As described in detail above, according to the semiconductor device of the present invention, the semiconductor integrated circuit chip on which the bumps are formed is joined by sandwiching the first lead frame and the second lead frame from above and below. Since the assembly wire is not used, good heat dissipation from the back side and grounding can be achieved while taking advantage of the advantage of the flip chip method that the high frequency loss is small. And at the same time eliminate the problems of heat dissipation and grounding, and can be used as a semiconductor device for high-frequency power devices.
【0019】また、上記の接合構造をとることによりチ
ップの電極と基板のパターンとの接合部の接続の信頼性
を高めることができ、これによって熱的ストレによる応
力が接合部にかかり、接続の信頼性が低下するのを防止
できるため、接続の信頼性を高めるための対策を不要と
し、製造工数の短縮、あるいは基板の材料費低減等によ
ってコストダウンを図ることができる。Further, by adopting the above-described bonding structure, the reliability of the connection at the bonding portion between the electrode of the chip and the pattern of the substrate can be enhanced, whereby stress due to thermal stress is applied to the bonding portion, and Since the reliability can be prevented from lowering, it is not necessary to take measures for improving the reliability of the connection, and the cost can be reduced by reducing the number of manufacturing steps or the material cost of the substrate.
【図1】本発明の実施形態にかかる半導体装置の組立構
造を示す斜視図である。FIG. 1 is a perspective view showing an assembly structure of a semiconductor device according to an embodiment of the present invention.
【図2】本発明の実施形態にかかる半導体装置の第1リ
ードフレームと半導体集積回路チップの接合状態を示す
断面図である。FIG. 2 is a cross-sectional view showing a bonding state between a first lead frame and a semiconductor integrated circuit chip of the semiconductor device according to the embodiment of the present invention.
【図3】本発明の実施形態にかかる半導体装置の第2リ
ードフレームと半導体集積回路チップの接合状態を示す
断面図である。FIG. 3 is a cross-sectional view showing a bonding state between a second lead frame and a semiconductor integrated circuit chip of the semiconductor device according to the embodiment of the present invention.
【図4】本発明の実施形態にかかる半導体装置の樹脂モ
ールドによる封止状態を示す断面図である。FIG. 4 is a cross-sectional view showing a state in which the semiconductor device according to the embodiment of the present invention is sealed with a resin mold.
【図5】従来の半導体装置の組立構造を示す断面図であ
る。FIG. 5 is a sectional view showing an assembly structure of a conventional semiconductor device.
1…半導体集積回路チップ、2…バンプ、3…第1リー
ドフレーム、4…ダイパッド、5…外部リード、6…第
2リードフレーム、7…内部リード、8…外部リード、
9…銀ペースト、10…樹脂モールドDESCRIPTION OF SYMBOLS 1 ... Semiconductor integrated circuit chip, 2 ... Bump, 3 ... First lead frame, 4 ... Die pad, 5 ... External lead, 6 ... Second lead frame, 7 ... Internal lead, 8 ... External lead,
9: silver paste, 10: resin mold
Claims (3)
積回路チップと、ダイパッドと一体に外部リードを形成
した第1リードフレームと、先端部が前記電極パッドの
バンプに直接接合される内部リードを有するとともに、
同内部リードから延長された外部リードを有する第2リ
ードフレームとからなり、前記第1リードフレームのダ
イパッドに前記半導体集積回路チップを接合するととも
に、前記第2リードフレームの内部リードの先端部を前
記電極パッドのバンプに接合してなることを特徴とする
半導体装置。1. A semiconductor integrated circuit chip having a bump formed on an electrode pad, a first lead frame having an external lead formed integrally with a die pad, and an internal lead having a tip directly joined to the bump of the electrode pad. With
A second lead frame having an external lead extended from the internal lead, joining the semiconductor integrated circuit chip to a die pad of the first lead frame, and attaching a tip end of the internal lead of the second lead frame to the second lead frame. A semiconductor device characterized by being bonded to a bump of an electrode pad.
第1リードフレームのダイパッドの表面に銀ペーストを
介して接合してなることを特徴とする請求項1に記載の
半導体装置。2. The semiconductor device according to claim 1, wherein a back surface of said semiconductor integrated circuit chip is bonded to a surface of a die pad of said first lead frame via a silver paste.
フレームおよび第2リードフレームを樹脂モールドによ
り封止してなることを特徴とする請求項1又は2に記載
の半導体装置。3. The semiconductor device according to claim 1, wherein the semiconductor integrated circuit chip, the first lead frame, and the second lead frame are sealed with a resin mold.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10304930A JP2000133676A (en) | 1998-10-27 | 1998-10-27 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10304930A JP2000133676A (en) | 1998-10-27 | 1998-10-27 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000133676A true JP2000133676A (en) | 2000-05-12 |
Family
ID=17939035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10304930A Pending JP2000133676A (en) | 1998-10-27 | 1998-10-27 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000133676A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001257302A (en) * | 2000-01-18 | 2001-09-21 | Fairchild Semiconductor Corp | Improved method of manufacturing chip device |
-
1998
- 1998-10-27 JP JP10304930A patent/JP2000133676A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001257302A (en) * | 2000-01-18 | 2001-09-21 | Fairchild Semiconductor Corp | Improved method of manufacturing chip device |
US6762067B1 (en) * | 2000-01-18 | 2004-07-13 | Fairchild Semiconductor Corporation | Method of packaging a plurality of devices utilizing a plurality of lead frames coupled together by rails |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0140675B1 (en) | Semiconductor device and production method thereof | |
JPH04233262A (en) | Heat-removing body, package of multiple- attachment pad lead frame and method for electric insulation of semiconductor die | |
US6114750A (en) | Surface mount TO-220 package and process for the manufacture thereof | |
US5841183A (en) | Chip resistor having insulating body with a continuous resistance layer and semiconductor device | |
JPH10294418A (en) | Semiconductor device | |
JP2000223622A (en) | Semiconductor device, method of manufacturing the same, and mounting structure using the same | |
JP2905609B2 (en) | Resin-sealed semiconductor device | |
JP3314574B2 (en) | Method for manufacturing semiconductor device | |
JP2000133676A (en) | Semiconductor device | |
JP3454192B2 (en) | Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same | |
JPH05315467A (en) | Hybrid integrated circuit device | |
JPH0878461A (en) | Semiconductor device with heat sink and method of manufacturing the same | |
JP2002110889A (en) | Semiconductor device and manufacturing method thereof | |
JP2975783B2 (en) | Lead frame and semiconductor device | |
JPH11135532A (en) | Semiconductor chip and semiconductor device | |
JPH08125092A (en) | Semiconductor device and manufacture thereof | |
JP3172393B2 (en) | Hybrid integrated circuit device | |
JP2518145B2 (en) | Multilayer lead frame with heat sink | |
JP2986661B2 (en) | Method for manufacturing semiconductor device | |
JP2785917B2 (en) | Semiconductor chip module | |
JP2000150756A (en) | Resin-sealed semiconductor deive and lead frame | |
JPH05211274A (en) | Lead frame and semiconductor device | |
JP2004228402A (en) | Semiconductor device | |
JP2748776B2 (en) | LSI package | |
JP2677967B2 (en) | Method for manufacturing semiconductor device |