JP2000116134A

JP2000116134A - 電源装置

Info

Publication number: JP2000116134A
Application number: JP10287187A
Authority: JP
Inventors: Ryuta Mine; 峯　　隆太
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-10-09
Filing date: 1998-10-09
Publication date: 2000-04-21

Abstract

(57)【要約】【課題】制御系が停止するに至らないようなごく短期
間の交流入力遮断があっても、出力にオーバーシュート
を生じることがない電源装置を提供する。【解決手段】入力端子１、２から入力される交流電源
電圧のＯＮ／ＯＦＦ状態をＡＣ電圧検出回路１１により
検出し、商用交流電源が遮断されたことをＡＣ電圧検出
回路１１が検出した場合、所定時間経過後にソフトスタ
ート回路１０をリセットし、次に交流電源がＯＮされた
場合、ソフトスタート回路１０からソフトスタート信号
を出力させソフトスタートにより電源回路を起動するこ
とにより、交流入力の瞬断により発生しうるオーバーシ
ュートを低減する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、特に整流平滑回路
として降圧チョッパー回路によるアクティブフィルター
を用いた電源装置に関するものである。

【０００２】

【従来の技術】従来より、スイッチング電源装置の整流
平滑回路として広く採用されているコンデンサインプッ
ト方式の整流回路は、平滑コンデンサの充電期間、いわ
ゆる導通角の期間しか入力電流が流れないため、入力電
流はどうしても実効値に対して数倍のピーク値を持った
パルス状の電流となり、その力率も０．６程度に留まる
もので、また、この力率の低下の際に生じる高調波ノイ
ズが最近問題になっている。

【０００３】すなわち、上記パルス状の電流波形は多く
の高調波成分を含むため、コンデンサインプット方式の
整流回路を採用した電源装置を持つ機器が同じＡＣライ
ンに接続されると、その数が多くなればなるほど、電力
ライン波形を歪ませることになり、その結果、他の機器
の誤動作を引き起したり、また、ピーク電流とラインイ
ンピーダンスによりＡＣ電圧波形の頂上がつぶれた台形
になり、それでも安定化回路が定電力を供給しようとす
るために、更にＡＣライン電流が増加し、ＡＣライン電
流がますますシャープなパルス波形となり、このことが
さらに電圧降下を増大して悪循環をもたらす、といった
ような問題である。

【０００４】この問題に鑑み、近年になって上記の力率
や高調波ノイズの問題を解決するために様々な方式が提
案されているが、その中で、チョッパー型のアクティブ
フィルターを平滑フィルターとして用いる構成、つま
り、トランジスタ、ＦＥＴ等のアクティブ素子を高速ス
イッチングすることにより平滑フィルター効果を向上さ
せ、同時に、小型化を実現するアクティブフィルターが
注目を集めている。

【０００５】図４に、このような従来の降圧チョッパー
型のアクティブフィルターを用いた力率改善型電源装置
の一般的な構成を示す。この電源装置は商用交流電圧を
全波整流した脈流電圧をスイッチングし、出力電圧が所
定の直流電圧になるように制御するものであり、一般的
なスイッチング電源と比較して制御系の応答速度はかな
り遅めに設定されている。

【０００６】図４の力率改善型電源装置において、符号
１，２は交流電源入力端子、符号３，４は出力端子であ
り、出力端子３，４には図示していないが、たとえばＤ
Ｃ／ＤＣコンバーター等の直流負荷が接続される。

【０００７】また、符号ＤＢ１は交流電源電圧を全波整
流するダイオードブリッジ、Ｑ１はスイッチングＦＥ
Ｔ、Ｄ１は転流用ダイオードである。

【０００８】Ｌ１はチョークコイルであり、出力端子
３，４間に接続される負荷が必要とする電力に合せてイ
ンダクタンスが設定される。ここでは、出力端子３，４
間に接続される負荷が必要とする電力の範囲において常
にチョークコイルＬ１に流れる電流が不連続であるよう
なインダクタンス値に設定されているとして説明する。

【０００９】Ｃ１は比較的容量の大きな電解コンデン
サ、符号５はスイッチングＦＥＴＱ１に流れる電流のス
イッチング成分を交流部から遮断するためのフィルター
である。

【００１０】符号６は出力端子３，４間の電位差を検出
する出力電圧検出回路であり、ここではオペアンプから
成る差動増幅器６１、および誤差増幅器６２から構成さ
れている。

【００１１】符号７は、三角波を発生する発振器であ
り、符号８は、出力電圧検出回路６、発振器７、後述の
ソフトスタート回路１０の各出力を比較し、出力電圧検
出回路６の出力レベル、およびソフトスタート回路１０
の出力レベルよりも発振器７の出力が大きな期間のみハ
イレベルを出力する比較器である。

【００１２】符号９は比較器８の出力がハイレベルの
時、スイッチングＦＥＴＱ１をオンとし、比較器８の出
力がローレベルの時、スイッチングＦＥＴＱ１をオフと
するような駆動パルスを生成する駆動回路である。

【００１３】すなわち、三角波を発生する発振器７、お
よび比較器８の出力により、スイッチングＦＥＴＱ１の
駆動デューティ比が決定される。

【００１４】符号１０はソフトスタート回路であり、起
動時にスイッチングＦＥＴＱ１を駆動するパルスのオン
幅を徐々に広げるための回路であり、起動後は最大デュ
ーティー制限回路として働く。

【００１５】以下、図５を参照して図４の動作を説明す
る。入力端子１、２より商用交流電源が供給されると、
不図示の起動回路により、出力電圧検出回路６、発振器
７、比較器８、駆動回路９の制御系に電源が供給され
る。

【００１６】出力電圧検出回路６は出力端子３，４間の
電位差を検知し、この電位差に基づき出力電圧検出信号
を出力する。出力電圧検出回路６が出力する出力電圧検
出信号は比較器８の−入力端子に入力される。

【００１７】一方、ソフトスタート回路１０は、上記制
御系に電源が供給されると、その出力を一旦ある所定の
値Ｖａにした後、ある所定の時定数で徐々に低下させ最
終的にＶｂまで低下させることで、比較器８を介して起
動時はスイッチングＦＥＴＱ１のＯＮ幅が徐々に広が
り、起動後は、出力電圧検出回路６の出力がＶｂより低
下しても、スイッチングＦＥＴＱ１の最大ＯＮデューテ
ィーを制限するように機能する。

【００１８】発振器７の出力である三角波は比較器８の
＋入力端子に入力されており、つまり、比較器８におい
て、出力電圧検出信号とソフトスタート信号と三角波と
が比較され、三角波のレベルの方が出力電圧検出信号
と、ソフトスタート信号の両レベルよりも高い期間のみ
比較器８の出力はハイレベルとなり、駆動回路９により
スイッチングＦＥＴＱ１がオンとなり電解コンデンサＣ
１、チョークコイルＬ１、スイッチングＦＥＴＱ１を介
して、メインの電源ラインに電流が流れる。

【００１９】そして出力電圧検出信号と三角波のレベル
が反転すると比較器８はローレベルを出力し、それに基
づき駆動回路９はスイッチングＦＥＴＱ１を遮断する。

【００２０】つまり出力端子３，４間の出力電圧が低下
すると、それに伴い出力電圧検出回路６の出力する出力
電圧検出信号のレベルも低下し、これによって比較器８
の出力のＯＮデューティーが拡大され、出力電圧が上昇
する。

【００２１】一方、出力電圧が上昇すると、それに伴い
出力電圧検出回路６の出力する出力電圧検出信号のレベ
ルも上昇し、比較器８の出力のデューティーが狭まり出
力電圧が低下する。

【００２２】この結果、出力端子３，４間の電位差が常
に一定に保たれるようスイッチングＦＥＴＱ１のオンデ
ューティーが制御される。

【００２３】一方、スイッチングＦＥＴＱ１のオン／オ
フにより、メインの電源ライン側では次のような動作が
行なわれる。

【００２４】スイッチングＦＥＴＱ１のオン期間は、電
解コンデンサＣ１、チョークコイルＬ１を介してスイッ
チングＦＥＴＱ１に電流が流れ、チョークコイルＬ１に
はエネルギーが蓄えられると共に、出力端子３，４に接
続されたＤＣ／ＤＣコンバータ等の負荷にもエネルギー
が供給される。

【００２５】そして、スイッチングＦＥＴＱ１のオフ期
間にはオン期間にチョークコイルに蓄えられたエネルギ
ーがダイオードＤ１を介して出力端子３，４に接続され
たＤＣ／ＤＣコンバータ等の負荷に供給される。

【００２６】上記降圧型チョッパーによるアクティブフ
ィルター回路は、出力電圧が定電圧となるようなフィー
ドバックを行なうものであるが、同時に、交流入力電流
波形を直流電圧出力に接続された負荷量に応じた大きさ
の正弦波状に制御することになり、この制御により、力
率を改善し、入力高調波の低減などの効果を期待できる
ものである。

【００２７】さて、図５において、符号ＡＣ入力（５
１）は出力端子１，２から供給される商用交流電源のＯ
Ｎ／ＯＦＦを示しており、そのＯＮ／ＯＦＦをタイミン
グｔａでＡＣがＯＮし、タイミングｔｃでＯＦＦしｔｄ
で再度ＯＮさせた場合の動作を示している（ｔｃ〜ｔｄ
のＯＦＦ期間は数十ｍＳ〜数百ｍＳ程度である）。同図
において、符号５２は出力端子３，４間の出力電圧Ｖｏ
ｕｔ，５３はソフトスタート信号、５４は出力電圧検出
信号である。

【００２８】図５中、タイミングｔａでＡＣ入力（５
１）がＯＮされると、少し遅れてタイミングｔｂで起動
抵抗等により制御系が動作を開始し、同時にソフトスタ
ート信号５３は、一旦Ｖａまで上昇し、その後ある時定
数でＶｂ（最大デューティー決定電圧）に収束する。

【００２９】これに伴ない、出力電圧Ｖｏｕｔ（５２）
は、ソフトスタート回路１０によるソフトスタート制御
によって徐々に所定の電圧に向けて上昇することにな
る。出力電圧信号５４もこの出力電圧Ｖｏｕｔ（５２）
の上昇に伴い上昇し定常動作となる。

【００３０】そして、定常動作になった後タイミングｔ
ｃでＡＣ入力（５１）がＯＦＦされると、再度タイミン
グｔｄでＡＣ入力（５１）がＯＮされるまで出力電圧Ｖ
ｏｕｔ（５２）は低下し続ける。この低下の傾きは出力
端子３，４に接続された負荷により変動する。

【００３１】これに伴い、出力電圧検出信号５４もスイ
ッチングＦＥＴＱ１の駆動パルスのオン幅を広げるべく
低下する。

【００３２】ここで、図５のタイミングｔｃからｔｄま
でのＡＣ入力（５１）のＯＦＦ時間が短く（数十ｍＳ〜
数百ｍＳ）、不図示の制御系の電源Ｖｃｃが、制御系の
停止電圧に達する前にタイミングｔｄで再度ＡＣがＯＮ
されたとすると、ソフトスタート信号５３は制御系が動
作電圧を保持している期間はＶｂを維持するために、図
のようにタイミングｔｃ〜ｔｄの間で変動しない。

【００３３】このためにタイミングｔｄで再度ＡＣ入力
（５１）がＯＮされた時、スイッチングＦＥＴＱ１を駆
動する駆動パルスは、最大デューティーもしくはデュー
ティーが広がった状態で起動してしまい、制御回路の応
答が速くないことも手伝って、タイミングｔｄの直後、
出力電圧Ｖｏｕｔ（５２）に図示するようなオーバーシ
ュートが発生してしまう。

【００３４】

【発明が解決しようとする課題】以上のように、従来の
力率改善型電源装置においては、制御系が停止するに至
らないような短期間（数１０ｍｓ〜数１００ｍｓ）のＡ
Ｃ入力遮断により、オーバーシュートが発生する問題が
あり、この点に鑑み、スイッチングＦＥＴＱ１に使用す
るＦＥＴ等のスイッチング素子、あるいは出力端子３，
４に接続されるＤＣ／ＤＣコンバーターに使用するトラ
ンスやＦＥＴとして、短時間のＡＣ入力のＯＦＦ／ＯＮ
時のオーバーシュートに耐えられるような、耐圧の大き
な素子を使用しておかなければならなかった。

【００３５】したがって、力率改善型電源装置のＦＥＴ
等のスイッチング素子、あるいは力率改善型電源装置に
より給電されるフォワード型ＤＣ／ＤＣコンバータ等の
負荷ユニットで使用するトランス、ＦＥＴも上記オーバ
ーシュートを考慮した部品選定をする必要があり、これ
により装置の製造コストが上昇し、また、一般に耐圧の
大きな電源素子は大型であるために装置の小型軽量化が
困難となる問題があった。

【００３６】本発明の課題は上記の問題を解決し、制御
系が停止するに至らないようなごく短期間の交流入力遮
断があっても、出力にオーバーシュートを生じることが
ない電源装置を提供することにある。

【００３７】

【課題を解決するための手段】以上の課題を解決するた
めに、本発明においては、入力の交流電源電圧のＯＮ／
ＯＦＦ状態を検知して、商用交流電源が遮断された後、
次に商用交流電源が印加された際にソフトスタートによ
り電源回路を起動させる構成を採用することにより、短
期間の入力電源のＯＦＦ／ＯＮ（瞬断）の際、出力電圧
に発生するオーバーシュートを大幅に抑制する。

【００３８】

【発明の実施の形態】以下、図面を参照しつつ本発明の
実施の形態を詳細に説明する。

【００３９】［実施形態１］図１は本発明の第一の実施
の形態に係わる降圧チョッパー型のアクティブフィルタ
ーを有する力率改善型電源装置の要部を示している。図
１においては、図４の従来構成と同一ないし相当する部
材には同一符号を付してある。

【００４０】図１において符号１，２は交流電源入力端
子、符号３，４は出力端子であり所定の直流電圧が出力
される。なお、出力端子３，４には不図示のＤＣ／ＤＣ
コンバーター等の負荷が接続される。

【００４１】ＤＢ１は交流電源電圧を全波整流するダイ
オードブリッジ、Ｑ１はスイッチングＦＥＴ，Ｄ１は転
流用ダイオードである。

【００４２】Ｌ１はチョークコイルであり符号３，４間
に接続される負荷が必要とする電力にあわせてインダク
タンスが設定される。本説明においては、出力端子３，
４間に接続される負荷が必要とする電力の範囲において
常にチョークコイルＬ１に流れる電流が不連続であるよ
うなインダクタンスに設定されているものとする。

【００４３】Ｃ１は比較的容量の大きな電解コンデン
サ、符号５はスイッチングＦＥＴＱ１に流れる電流のス
イッチング成分を交流部から遮断するためのフィルタ
ー、符号６は出力端子３，４両端間の電位差を検出する
出力電圧検出回路である。出力電圧検出回路６は、従来
例同様に差動増幅器６１および誤差増幅器６２から構成
されている。

【００４４】符号７は、三角波を発生する発振器であ
り、符号８は、出力電圧検出回路６、発振器７、後述の
ソフトスタート回路１０の各出力を比較し、出力電圧検
出回路６の出力レベル、およびソフトスタート回路１０
の出力レベルよりも発振器７の出力が大きな期間のみハ
イレベルを出力する比較器である。

【００４５】符号９は比較器８の出力がハイレベルの
時、スイッチングＦＥＴＱ１をオンとし、比較器８の出
力がローレベルの時、スイッチングＦＥＴＱ１をオフと
するような駆動パルスを生成する駆動回路である。

【００４６】すなわち、三角波を発生する発振器７、お
よび比較器８の出力により、スイッチングＦＥＴＱ１の
駆動デューティ比が決定される。

【００４７】符号１０はソフトスタート回路であり、起
動時にスイッチングＦＥＴＱ１を駆動するパルスのオン
幅を徐々に広げるための回路であり、起動後は最大デュ
ーティー制限回路として働く。

【００４８】以上の構成は従来構成とほぼ同等である
が、本実施形態ではＡＣ電圧検知回路１１を設けてあ
る。

【００４９】このＡＣ電圧検知回路１１は、商用交流電
源がＯＦＦされた場合、または所定時間以上所定の電圧
以下となった場合に、所定時間経過後にソフトスタート
回路１０にリセット信号を出力し、次に商用交流電源が
ＯＮされた場合は、必ずソフトスタートにより電源回路
を起動すべく充分小さい時定数で動作する。

【００５０】以下、図２を参照して上記構成の動作につ
き説明する。

【００５１】入力端子１，２より商用交流電源が供給さ
れ、不図示の起動回路により、出力電圧検出回路６、発
振器７、比較器８、駆動回路９、ソフトスタート回路１
０に電源が供給される。

【００５２】出力電圧検出回路６は出力端子３，４間の
電位差を検出し、この電位差に基づき出力電圧検出信号
を比較器８の−入力端子に出力する。

【００５３】起動時は、出力電圧Ｖｏｕｔ（２２）が出
力されていないため、出力電圧検出信号（２４）はスイ
ッチングＦＥＴＱ１の駆動パルスのＯＮ幅を最大に広げ
るように動作する。

【００５４】同時に、比較器８のもう一つの−入力端子
にはソフトスタート回路１０の出力するソフトスタート
信号（２３）が入力される。このソフトスタート信号は
起動と同時に所定のレベルに上昇し、その後所定の時定
数にてある所定のレベルに収束する。

【００５５】比較器８は、出力電圧検出信号（２４）と
発振器７の三角波とソフトスタート信号を比較し、発振
器７の三角波のレベルの方が出力電圧検出信号とソフト
スタート信号のレベルよりも高い期間のみ比較器８の出
力がハイレベルとなり、駆動回路９によりスイッチング
ＦＥＴＱ１がオンとなり電解コンデンサＣ１、チョーク
コイルＬ１、スイッチングＦＥＴＱ１を介してメインの
電源ラインに電流が流れる。

【００５６】そして三角波と出力電圧検出信号（２
４）、またはソフトスタート信号（２３）のレベルが反
転すると比較器８はローレベルを出力し、それに基づき
駆動回路９はスイッチングＦＥＴＱ１を遮断する。

【００５７】このようにして、起動時はソフトスタート
信号（２３）と発振器７の三角波が比較され、その結
果、スイッチングＦＥＴＱ１の駆動パルス（矩形波）が
形成され、スイッチングＦＥＴＱ１の駆動パルスは徐々
にそのオン幅を広げていくように制御され、出力電圧Ｖ
ｏｕｔ（２２）は所定の電圧に向かって徐々に上昇す
る。これに伴い、出力電圧検出信号（２４）のレベルも
上昇する。なお、この方向の出力電圧検出信号（２４）
の変化は、スイッチングＦＥＴＱ１の駆動パルス幅を徐
々に狭めるように働くものである。

【００５８】そして、ソフトスタート信号（２３）と出
力電圧検出信号（２４）のレベルがクロスすると、今度
は出力電圧検出信号（２４）と発振器７の三角波の比較
結果によりスイッチングＦＥＴＱ１の駆動パルスが生成
されるようになる。

【００５９】一方、スイッチングＦＥＴＱ１のオン／オ
フにより、メインの電源ライン側では次のような動作が
行なわれる。

【００６０】すなわち、スイッチングＦＥＴＱ１のオン
期間では電解コンデンサＣ１、チョークコイルＬ１を介
してスイッチングＦＥＴＱ１に電流が流れ、チョークコ
イルＬ１にはエネルギーが蓄えられると共に、出力端子
３，４に接続されたＤＣ／ＤＣコンバータ等の負荷にも
エネルギーが供給される。そして、スイッチングＦＥＴ
Ｑ１のオフ期間にはオン期間にチョークコイルＬ１に蓄
えられたエネルギーがダイオードＤ１を介して出力端子
３，４に接続されたＤＣ／ＤＣコンバータ等の負荷に供
給される。

【００６１】ＡＣ電圧検知回路１１は、常に商用交流電
圧の実効値または平均値を検出する様に回路が構成され
ており、交流電源（ＡＣ）がＯＦＦされて、ＯＦＦ後さ
らにＡＣのＯＦＦ時間が所定時間以上経過した場合、つ
まりｔｃから所定の期間以上経過した場合にＡＣ電圧検
知回路１１からリセット信号がソフトスタート回路１０
に出力される。

【００６２】このリセット信号の入力により、ソフトス
タート回路１０はリセットされる。つまり、タイミング
ｔｄにおいて、再度ＡＣがＯＮされるとソフトスタート
回路１０は当初の電源投入時と全く同じ動作、つまり、
出力をｖａからｖｂに漸減させるソフトスタート動作を
行なう。このようにして、ＡＣ入力に数十ｍＳ〜数百ｍ
Ｓの瞬断があっても、回路はソフトスタートがかかりな
がら起動するため、出力電圧Ｖｏｕｔ（２２）は徐々に
上昇することになり、従来例で指摘したようなオーバー
シュートを大幅に低減できる。

【００６３】図２は図５と同等の様式で図１の各部の波
形を示したもので、入力端子１，２から供給される商用
交流電源のＡＣ（２１）がタイミングｔａでＡＣがＯＮ
し、タイミングｔｃでＯＦＦし、さらにごく短時間（数
十ｍＳ〜数百ｍＳ）を経てタイミングｔｄで再度ＯＮさ
せた場合の動作を示している。同図において、２２は出
力端子３，４間の出力電圧Ｖｏｕｔ，２３はソフトスタ
ート信号、２４は出力電圧検出信号である。

【００６４】図２中タイミングｔａでＡＣ（２１）がＯ
Ｎされると、少し遅れてｔｂで起動抵抗等により不図示
の制御系が動作を開始し、同時にソフトスタート信号２
３は、一旦Ｖａまで上昇し、その後ある時定数でＶｂ
（最大デューティー決定電圧）に収束する。

【００６５】これに伴ない、出力電圧Ｖｏｕｔ（２２）
はソフトスタート回路１０によるソフトスタート制御に
よって徐々に所定の電圧に向けて上昇することになる。
出力電圧信号２４もこの出力電圧Ｖｏｕｔ（２２）の上
昇に伴い上昇する。

【００６６】そしてタイミングｔｃでＡＣがＯＦＦされ
ると、再度タイミングｔｄでＡＣ入力（２１）がＯＮさ
れるまで、出力電圧Ｖｏｕｔ（２２）は低下し続ける。
この低下の傾きは出力端子３，４に接続された負荷によ
り変動する。

【００６７】これに伴い、出力電圧検出信号もスイッチ
ングＦＥＴＱ１の駆動パルスのオン幅を広げようとして
低下する。

【００６８】ここで、ＡＣ入力（２１）がＯＦＦされた
ことをＡＣ電圧検知回路１１が検知し、さらにＡＣ入力
（２１）のＯＦＦ時間が所定時間以上経過した場合、つ
まりｔｃから所定の期間（図中ｔ１）以上経過した場合
に、ＡＣ電圧検知回路１１からリセット信号がソフトス
タート回路１０に出力され、ソフトスタート回路１０は
リセット信号の入力により、リセットされる。

【００６９】その後、再度タイミングｔｄでＡＣ入力
（２１）がＯＮされると、ソフトスタート回路１０は当
初の電源投入時と全く同じ動作、つまり、出力をｖａか
らｖｂに漸減させるソフトスタート動作を行なう。これ
により、スイッチングＦＥＴＱ１を駆動する駆動パルス
は、ソフトスタートがかかりながら起動し、出力電圧Ｖ
ｏｕｔ（２２）は徐々に上昇し、オーバーシュートが大
幅に低減される。

【００７０】すなわち、ＡＣ入力（２１）の遮断期間、
つまりタイミングｔｃ〜ｔｄまでの間がごく短くて、図
示していない制御系の電源Ｖｃｃが、制御系の停止電圧
に達する前に図中ｔｄで再度ＡＣがＯＮされるような場
合（瞬断）があっても、ソフトスタート信号２３が一旦
リセットされるために、タイミングｔｄで再度ＡＣ入力
（２１）がＯＮされた時、スイッチングＦＥＴＱ１を駆
動する駆動パルスは、ソフトスタートがかかりながら起
動するため、出力電圧Ｖｏｕｔ（２２）は徐々に上昇し
オーバーシュートが大幅に低減される。

【００７１】したがって、本実施形態によれば、スイッ
チングＦＥＴＱ１に使用するＦＥＴ等や、出力端子３，
４に接続されるＤＣ／ＤＣコンバーターに使用する、ト
ランスやＦＥＴなどのスイッチング素子に、オーバーシ
ュートを考慮して従来構成ほど大きな耐圧や動作範囲電
圧を有するものを選定する必要がなくなり、出力電圧Ｖ
ｏｕｔ（２２）に見あった最適な素子を使用することが
できるようになり、装置の製造コストを低減し、また構
成を小型軽量化することができる。

【００７２】［実施形態２］図３は本発明の第二の実施
の形態に係わる降圧チョッパー型のアクティブフィルタ
ーを有する力率改善型電源装置の要部回路を示すブロッ
ク図である。

【００７３】図３において、上述の図１と同一ないし相
当する部材には同一符号を付してあり、以下では特に必
要な場合を除きその詳細な説明は省略するものとする。

【００７４】図３において、図１と異なる点は、制御系
の電源電圧Ｖｃｃを抵抗Ｒ１、トランジスタＴｒ１を介
して放電させる回路を設けたこと、および、トランジス
タＴｒ１のベースにＡＣ電圧検知回路１１の出力するリ
セット信号が接続されている点である。

【００７５】なお、電源電圧Ｖｃｃは、ソフトスタート
回路だけでなく、出力電圧検出回路６、発振器７、比較
器８、駆動回路９等にも供給されるものである。

【００７６】このような構成により、図１の構成と同等
の効果を得ることができる。以下、図３の構成における
動作につき説明する。

【００７７】図３のＡＣ電圧検出回路１１は、前記実施
形態同様に常に商用交流電圧の実効値または平均値を検
出しており、入力端子１、２のＡＣ入力がＯＦＦされた
場合、ＯＦＦ後、さらに商用交流電源のＯＦＦ時間が所
定時間以上経過した場合にリセット信号をトランジスタ
Ｔｒ１に出力する。リセット信号によりトランジスタＴ
ｒ１はＯＮし、Ｖｃｃが抵抗Ｒ１を介して放電される。

【００７８】よって、入力である商用交流電源がある所
定期間以上遮断された場合、制御系の電源Ｖｃｃを強制
的に放電することで、次に商用交流電源が通電された場
合に必ずソフトスタートにより電源回路を起動させるこ
とができ、出力電圧Ｖｏｕｔが徐々に上昇するためにオ
ーバーシュートを大幅に低減でき、実施形態１と同様の
効果を得ることができる。

【００７９】なお、実施形態１および２（図１、図３）
で示した降圧チョッパー型の力率改善型電源において
は、スイッチング素子（スイッチングＦＥＴＱ１）を出
力端子３，４のＧＮＤライン側に挿入した構成を示した
が、Ｖｏｕｔ＋側に挿入した場合でも同様の効果を期待
できるのはいうまでもない。

【００８０】また、上記の２つの実施形態において、ソ
フトスタート回路１０は、初期の電源投入時、および瞬
断（タイミングｔｃ〜ｔｄ）時で同じ時定数によるソフ
トスタートを行なうものとして説明したが、これらそれ
ぞれのソフトスタートの時定数はそれぞれ異なる値を設
定してもよい。

【００８１】また、以上の２つの実施形態においては、
降圧型のチョッパー回路から成るアクティブフィルター
を平滑フィルターとして用いた構成を示したが、上記の
ＡＣ入力電圧の検出に基づき、ソフトスタート制御を行
なう構成は平滑フィルターとしてのアクティブフィルタ
ーが昇圧型のチョッパー回路から成る構成においても適
用することができる。

【００８２】

【発明の効果】以上説明したように、本発明によれば、
入力の交流電源電圧のＯＮ／ＯＦＦ状態を検知して、商
用交流電源が遮断された後、次に商用交流電源が導通さ
れた際にソフトスタートにより電源回路を起動させる構
成を採用したので、短期間の入力電源のＯＦＦ／ＯＮ
（瞬断）の際、出力電圧に発生するオーバーシュートを
大幅に抑制することが可能となり、回路の構成部材、お
よび出力端子に接続されるＤＣ／ＤＣコンバータなどの
負荷のトランス、スイッチングＦＥＴなどの構成部材の
耐圧に大きな余裕を持たせる必要がなくなり、電源装置
の出力電圧にみあった最適な耐圧の素子から構成するこ
とができ、装置全体を簡単安価かつ小型軽量に構成する
ことができる、という優れた効果がある。

【図面の簡単な説明】

【図１】本発明を採用した電源装置の第１の実施形態の
構成を示したブロック図である。

【図２】図１の回路の各部の信号波形を示した波形図で
ある。

【図３】本発明を採用した電源装置の第２の実施形態の
構成を示したブロック図である。

【図４】従来の電源装置の構成を示したブロック図であ
る。

【図５】図４の回路の各部の信号波形を示した波形図で
ある。

【符号の説明】

ＤＢ１ダイオードブリッジＤ１転流用ダイオードＣ１電解コンデンサＱ１スイッチングＦＥＴＬ１チョークコイルＴｒ１トランジスタＲ１放電用抵抗１，２スイッチング電源入力端子３，４出力端子（ＤＣ−ＤＣコンバータ入力端子）５フィルター６出力電圧検出回路７発振器８比較器９駆動回路１０ソフトスタート回路１１ＡＣ電圧検知回路６１差動増幅器６２誤差増幅器

フロントページの続きＦターム(参考） 5G065 AA05 AA06 AA08 BA01 DA06 DA07 EA06 HA05 JA02 KA02 LA01 MA01 MA07 MA09 MA10 5H006 AA04 CA02 CB01 CC02 DA02 DA04 DB02 DC05 GA02 5H420 BB03 BB12 CC04 DD02 EA14 EB09 EB15 EB40 FF03 FF22 FF25 HJ03 HJ09 KK02 LL10 NB02 NC25 NE03 5H730 AA20 AS01 BB13 CC01 DD04 EE08 EE10 FD01 FF02 FG05 XC04 XX12 XX23

Claims

【特許請求の範囲】

【請求項１】交流電源を入力とし、前記交流電源を全
波整流する整流器と、前記整流器に接続され、入力電流波形を出力直流電圧に
応じた正弦波形状に制御することにより定電圧制御を行
なうチョッパー回路と、前記交流電源が所定の時間以上遮断された後、再度印加
された場合、前記チョッパー回路をソフトスタートさせ
る制御回路から成ることを特徴とする電源装置。
【請求項２】交流電源を入力とし、前記交流電源を全
波整流する整流器と、前記整流器に接続され、定電圧制御を行うと共に入力電
流波形を出力直流電圧に応じた正弦波形状に制御するチ
ョッパー回路と、前記チョッパー回路の直流出力定電圧を検出し出力電圧
検出信号を出力する出力電圧検出回路と、起動時に前記チョッパー回路の駆動信号のオン時間幅を
徐々に拡大するためのソフトスタート信号を出力するソ
フトスタート回路と、三角波信号を出力する発振回路と、前記発振回路が出力する三角波信号、前記ソフトスター
ト信号、および前記出力電圧検出信号を入力とし、それ
ぞれを比較することにより前記チョッパー回路の駆動信
号を生成する比較回路と、前記駆動信号に基づき前記チョッパー回路のスイッチ素
子を駆動する駆動回路と、前記交流電源電圧を検出し、前記交流電源が所定時間以
上遮断された後、再度印加されたことを検出する交流電
圧検出回路と、を有し、前記交流電圧検出回路が、前記交流電源が所定時間以上
遮断された後、再度印加されたことを検出した際、前記
チョッパー回路を前記ソフトスタート回路を介してソフ
トスタートさせることを特徴とする電源装置。
【請求項３】交流電源が所定時間以上遮断された場合
に、前記ソフトスタート回路をリセットし、再度交流電
源が通電された際、前記チョッパー回路をソフトスター
トにより起動することを特徴とする請求項２に記載の電
源装置。
【請求項４】交流電源が所定時間以上遮断された場合
に、前記制御回路に供給されている制御電源を強制的に
放電させて、再度交流電源が通電された際、前記チョッ
パー回路をソフトスタートにより起動することを特徴と
した請求項２に記載の電源装置。