[go: up one dir, main page]

JP2000115802A - Display device white balance adjustment circuit - Google Patents

Display device white balance adjustment circuit

Info

Publication number
JP2000115802A
JP2000115802A JP10279060A JP27906098A JP2000115802A JP 2000115802 A JP2000115802 A JP 2000115802A JP 10279060 A JP10279060 A JP 10279060A JP 27906098 A JP27906098 A JP 27906098A JP 2000115802 A JP2000115802 A JP 2000115802A
Authority
JP
Japan
Prior art keywords
gamma correction
cumulative
operation time
control data
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10279060A
Other languages
Japanese (ja)
Inventor
Tsutomu Henmi
務 邊見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP10279060A priority Critical patent/JP2000115802A/en
Publication of JP2000115802A publication Critical patent/JP2000115802A/en
Pending legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 使用によってR、G、B蛍光体が劣化して
も、ディスプレイパネル(例えばPDP20)の白バラ
ンスを自動的に適正な範囲に調整すること。 【解決手段】 PDP20の複数段階の累積作動時間に
対応したR、G、B用利得制御データを予め記憶した制
御データ記憶ROM26と、PDP20の累積作動時間
Tを計測するタイマー22と、累積計測値Tが複数段階
の累積作動時間の何れに属するかを判別し、対応した
R、G、B用利得制御データを制御データ記憶ROM2
6から読み出し、D/A変換器30r〜30bを介して
R、G、B増幅器10r〜10bの利得を制御するMP
U28とを具備し、R、G、B蛍光体の累積使用時間に
対応した劣化を補正するためのR、G、B用利得制御デ
ータを制御データ記憶ROM26に予め記憶しておくこ
とにより、R、G、B蛍光体劣化による白バランス補正
を自動的かつ適正に行うことができる。
(57) Abstract: To automatically adjust the white balance of a display panel (for example, PDP 20) to an appropriate range even if R, G, and B phosphors deteriorate due to use. SOLUTION: A control data storage ROM 26 preliminarily storing gain control data for R, G, B corresponding to a plurality of stages of cumulative operation times of the PDP 20, a timer 22 for measuring the cumulative operation time T of the PDP 20, a cumulative measurement value It is determined to which one of the accumulated operating times T belongs, and the corresponding gain control data for R, G, B is stored in the control data storage ROM 2.
6 for controlling the gain of the R, G, B amplifiers 10r to 10b via the D / A converters 30r to 30b.
U28, and R, G, B gain control data for correcting the deterioration corresponding to the accumulated use time of the R, G, B phosphors is stored in the control data storage ROM 26 in advance, so that R , G, B phosphors can be automatically and appropriately corrected for white balance.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、利得制御可能な
R、G、B増幅器で個別に増幅されたアナログのR
(赤)、G(緑)、B(青)信号に基づき、又はガンマ
補正回路でガンマ補正されたディジタルのR、G、B信
号に基づき、ディスプレイパネルのR、G、B蛍光体を
発光してカラー映像を表示するディスプレイ装置の白バ
ランス調整回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to analog R, G, and B amplifiers each of which can be individually controlled.
The R, G, and B phosphors of the display panel emit light based on (red), G (green), and B (blue) signals, or based on digital R, G, and B signals gamma-corrected by a gamma correction circuit. And a white balance adjusting circuit of a display device for displaying a color image.

【0002】[0002]

【従来の技術】従来、この種のディスプレイ装置の白バ
ランス調整は、工場からの出荷前に行われていただけで
あった。一般に蛍光体の劣化(発光効率の変化)は蛍光
体の種類によって相違するため、ディスプレイパネルの
R、G、B蛍光体の使用時間に対する劣化の程度も互い
に相違している。このため、出荷時に正しい白バランス
調整がなされていても、時間の経過とともに白バランス
が崩れてくることがあった。例えば、R、G蛍光体より
もB蛍光体の劣化が早い場合(一般にこのような場合が
多い)、カラー映像の白の部分が黄色みがかった色調に
変化するという障害が発生していた。このような白バラ
ンスの崩れを補正する場合、従来は手動調整によって白
バランスの再調整が行われていた。
2. Description of the Related Art Heretofore, white balance adjustment of a display device of this type has only been performed before shipment from a factory. Generally, the deterioration (change in luminous efficiency) of the phosphor differs depending on the type of the phosphor, and thus the degree of deterioration of the R, G, and B phosphors of the display panel with respect to the usage time also differs from one another. For this reason, even if the white balance is correctly adjusted at the time of shipment, the white balance may be lost over time. For example, when the B phosphor deteriorates faster than the R and G phosphors (generally, in many cases), a problem has occurred in that a white portion of a color image changes to a yellowish color tone. Conventionally, when correcting such white balance collapse, the white balance is readjusted by manual adjustment.

【0003】[0003]

【発明が解決しようとする課題】上述のように、従来の
ディスプレイ装置の白バランス調整は出荷前に行われて
いただけでなので、出荷後に白バランスの再調整が行わ
れないと、時間の経過とともに白バランスが崩れ、カラ
ー映像の白の部分が黄色みがかった色調になるなどの問
題点があった。また、白バランスの再調整は手動調整で
行われていたので、人為的な調整が必要になり煩雑にな
るという問題点があった。
As described above, since the white balance adjustment of the conventional display device is performed only before shipment, if the white balance is not readjusted after shipment, the white balance is adjusted with the lapse of time. There has been a problem that the white balance has been lost and the white part of the color image has a yellowish tone. Further, since the readjustment of the white balance has been performed manually, there has been a problem in that manual adjustment is required and the operation becomes complicated.

【0004】本発明は上述の問題点に鑑みなされたもの
で、R、G、B蛍光体の劣化の程度を使用時間で推定す
ることができるという知見に基づき、出荷後においても
自動的に白バランスを調整することのできるディスプレ
イ装置の白バランス調整回路を提供することを目的とす
るものである。
The present invention has been made in view of the above-mentioned problems, and based on the knowledge that the degree of deterioration of the R, G, and B phosphors can be estimated based on the use time, white light is automatically obtained even after shipment. It is an object of the present invention to provide a white balance adjustment circuit of a display device capable of adjusting the balance.

【0005】[0005]

【課題を解決するための手段】請求項1の発明は、利得
制御可能なR、G、B増幅器で個別に増幅されたアナロ
グのR、G、B信号に基づき、ディスプレイパネルの
R、G、B蛍光体を発光してカラー映像を表示するディ
スプレイ装置において、ディスプレイパネルの複数段階
の累積作動時間に対応したR、G、B用利得制御データ
を予め記憶した記憶手段と、ディスプレイパネルの累積
作動時間を計測する計測手段と、この計測手段の計測値
が記憶手段に記憶された複数段階の累積作動時間のうち
のどの段階に属するかを判別し、記憶手段から対応した
R、G、B用利得制御データを読み出してR、G、B増
幅器の利得を制御する制御手段とを具備してなることを
特徴とするものである。
According to a first aspect of the present invention, the R, G, and B signals of a display panel are based on analog R, G, and B signals individually amplified by gain-controllable R, G, and B amplifiers. In a display device which emits a B phosphor to display a color image, a storage means in which R, G, and B gain control data corresponding to a plurality of cumulative operation times of the display panel are stored in advance, and the cumulative operation of the display panel A measuring means for measuring time, and determining to which of a plurality of stages of accumulated operating time the measured value of the measuring means belongs to the storage means, and from the storage means the corresponding R, G, B Control means for reading the gain control data and controlling the gains of the R, G, and B amplifiers.

【0006】R、G、B蛍光体を発光してカラー映像を
表示するディスプレイパネルの作動時間の累積値が計測
手段で計数され、この計測値が記憶手段に記憶された複
数段階の累積作動時間のどの段階に属するかを判別し
て、対応したR、G、B用利得制御データが読み出さ
れ、R、G、B増幅器の利得が個別に制御されるので、
R、G、B蛍光体の累積使用時間による劣化を補正する
ためのR、G、B用利得制御データを記憶手段に予め記
憶しておくことによって、出荷後における白バランス調
整を自動的に行うことができる。
[0006] The cumulative value of the operating time of the display panel for displaying a color image by emitting R, G, B phosphors is counted by the measuring means, and the measured value is stored in the storage means in a plurality of stages of the cumulative operating time. , And the corresponding gain control data for R, G, and B are read out, and the gains of the R, G, and B amplifiers are individually controlled.
The white balance adjustment after shipment is automatically performed by storing in advance the gain control data for R, G, and B for correcting the deterioration due to the cumulative use time of the R, G, and B phosphors in the storage unit. be able to.

【0007】請求項2の発明は、請求項1の発明におい
て、白バランス調整時のカラー映像の輝度変化が人に違
和感を与えないようにするために、記憶手段に予め記憶
したR、G、B用利得制御データを、累積作動時間の1
段階当りの変化量が設定値以下に設定される。
According to a second aspect of the present invention, in order to prevent a change in luminance of a color image during white balance adjustment from giving a strange feeling to a person in the first aspect of the present invention, R, G,. The gain control data for B is set to 1
The amount of change per stage is set below the set value.

【0008】請求項3の発明は、ガンマ補正回路でガン
マ補正されたディジタルのR、G、B信号に基づき、デ
ィスプレイパネルのR、G、B蛍光体を発光してカラー
映像を表示するディスプレイ装置において、ガンマ補正
回路で用いるR、G、B用ガンマ補正データをディスプ
レイパネルの複数段階の累積作動時間に対応させて予め
記憶した記憶手段と、ディスプレイパネルの累積作動時
間を計測する計測手段と、この計測手段の計測値が記憶
手段に記憶された複数段階の累積作動時間のうちのどの
段階に属するかを判別し、ガンマ補正回路で用いるガン
マ補正データを対応したR、G、B用ガンマ補正データ
に切り替える制御手段とを具備してなることを特徴とす
る。
According to a third aspect of the present invention, there is provided a display device for displaying a color image by emitting R, G, B phosphors of a display panel based on digital R, G, B signals gamma-corrected by a gamma correction circuit. A storage means for storing in advance the gamma correction data for R, G, B used in the gamma correction circuit in correspondence with the cumulative operation time of a plurality of stages of the display panel; a measuring means for measuring the cumulative operation time of the display panel; The gamma correction for the R, G, and B corresponding to the gamma correction data used in the gamma correction circuit is determined by determining to which of the cumulative operation times of the plurality of stages the measured value of the measuring means belongs. Control means for switching to data.

【0009】R、G、B蛍光体を発光してカラー映像を
表示するディスプレイパネルの作動時間の累積値が計測
手段で計数され、この計測値が記憶手段に記憶された複
数段階の累積作動時間のどの段階に属するかに基づき、
ガンマ補正回路で用いるガンマ補正データが対応した
R、G、B用ガンマ補正データに制御されるので、R、
G、B蛍光体の累積使用時間による劣化を補正するため
のR、G、B用ガンマ補正データを記憶手段に予め記憶
しておくことによって、出荷後における白バランス調整
を自動的に行うことができる。
[0009] The cumulative value of the operating time of the display panel for displaying the color image by emitting the R, G, B phosphors is counted by the measuring means, and the measured value is stored in the storage means in a plurality of stages of the cumulative operating time. Based on which stage of
Since the gamma correction data used in the gamma correction circuit is controlled to the corresponding gamma correction data for R, G, and B,
By storing in advance the gamma correction data for R, G, and B for correcting the deterioration due to the cumulative use time of the G and B phosphors, the white balance can be automatically adjusted after shipment. it can.

【0010】請求項4の発明は、請求項3の発明におい
て、白バランス調整時のカラー映像の輝度変化が人に違
和感を与えないようにするために、記憶手段に予め記憶
したR、G、B用ガンマ補正データを、累積作動時間1
段階当りの変化量が設定値以下に設定される。
According to a fourth aspect of the present invention, in order to prevent a change in luminance of a color image at the time of white balance adjustment from giving a strange feeling to a person, the R, G,. The gamma correction data for B is accumulated operation time 1
The amount of change per stage is set below the set value.

【0011】[0011]

【発明の実施の形態】本発明によるディスプレイ装置の
白バランス調整回路の一実施形態例を図1を用いて説明
する。図1において、10r、10g、10bはアナロ
グのR(赤)、G(緑)、B(青)信号を入力する入力
端子で、この入力端子10r、10g、10bのそれぞ
れには、個別に利得制御可能なR、G、B増幅器12
r、12g、12bを介してA/D(アナログ/ディジ
タル)変換器14r、14g、14bが結合している。
前記A/D変換器14r、14g、14bの出力側に
は、画素変換処理回路16及び画質補正処理回路18を
介してPDP(プラズマディスプレイパネル)20が結
合している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of a white balance adjusting circuit of a display device according to the present invention will be described with reference to FIG. In FIG. 1, reference numerals 10r, 10g, and 10b denote input terminals for inputting analog R (red), G (green), and B (blue) signals. Each of the input terminals 10r, 10g, and 10b has an individual gain. Controllable R, G, B amplifier 12
A / D (analog / digital) converters 14r, 14g, 14b are coupled via r, 12g, 12b.
A PDP (plasma display panel) 20 is connected to the output sides of the A / D converters 14r, 14g, and 14b via a pixel conversion processing circuit 16 and an image quality correction processing circuit 18.

【0012】22は前記PDP20の作動時間を計測す
るタイマー、24は前記タイマー22の計測値の累積値
を記憶するための累積計測値メモリである。26は制御
データ記憶ROM(リードオンリメモリ)で、この制御
データ記憶ROM26には、前記PDP20のR、G、
B蛍光体のそれぞれについての、複数段階の累積作動時
間に対応したR、G、B用利得制御データが予め記憶さ
れている。これらのR、G、B用利得制御データは、実
験データや理論データをもとにして、R、G、B蛍光体
の累積作動時間(実使用時間)による劣化を補正するた
めに決定される。このとき、累積作動時間を区分する段
数は、利得制御データの各段階の変化量が設定値以下と
なって輝度変化が人に違和感を与えないように設定され
ている。例えば、R蛍光体の劣化による輝度低下を補正
するためのR増幅器14rの増幅度grの望ましい特性
が、図2の点線で示すような特性であるとすると、各段
階の変化量dが設定値S以下となるように段数(例えば
256段)が設定される(図2では図示の便宜上、最初
の4段のみ表示する)。図2において累積作動時間T0
≦T<T1、T1≦T<T2、T2≦T<T3、…を区
切る時間T0、T1、T2、T3は、例えば、0時間、
100時間、200時間、300時間に設定される。
Reference numeral 22 denotes a timer for measuring the operation time of the PDP 20, and reference numeral 24 denotes a cumulative measured value memory for storing the cumulative value of the measured value of the timer 22. Reference numeral 26 denotes a control data storage ROM (read only memory) which stores the R, G,
For each of the B phosphors, R, G, and B gain control data corresponding to a plurality of stages of cumulative operation times are stored in advance. These R, G, and B gain control data are determined based on experimental data and theoretical data in order to correct the deterioration of the R, G, and B phosphors due to the cumulative operating time (actual use time). . At this time, the number of stages for dividing the cumulative operation time is set so that the amount of change in each stage of the gain control data is equal to or less than a set value and the luminance change does not give a strange feeling to a person. For example, assuming that the desired characteristic of the amplification degree gr of the R amplifier 14r for correcting the luminance decrease due to the deterioration of the R phosphor is a characteristic shown by a dotted line in FIG. The number of steps (for example, 256 steps) is set so as to be S or less (only the first four steps are displayed in FIG. 2 for convenience of illustration). In FIG. 2, the cumulative operation time T0
≦ T <T1, T1 ≦ T <T2, T2 ≦ T <T3,..., T0, T1, T2, T3 are, for example, 0 hours,
It is set to 100 hours, 200 hours, and 300 hours.

【0013】28はMPU(マイクロプロセッサユニッ
ト)で、このMPU28は、プログラムを格納したRO
Mと主記憶部としてのRAM(ランダムアクセスメモ
リ)を具備し、次ぎのような機能を具備してい
る。 PDP20への電源供給時(電源オン時)にタイマー
22をセットしてタイマー22にクロックをカウントさ
せ作動時間を計測する機能。 PDP20への電源遮断時(電源オフ時)にタイマー
22の計測値を累積計測値メモリ24内の累積計測値T
に累積加算させるとともに、タイマー22をリセットす
る機能。 累積計測値メモリ24内の累積計測値Tが制御データ
記憶ROM26内の設定された複数段階の累積作動時間
(例えば、T0≦T<T1、T1≦T<T2、T2≦T
<T3、…)の何れの段階に属するかを判別し、対応し
たR、G、B用利得制御データを読み出し、R、G、B
用のD/A(ディジタル/アナログ)変換器30r、3
0g、30bへ出力する機能。この機能によってR、
G、B用利得制御データは、D/A変換器30r、30
g、30bでアナログ信号に変換され、R、G、B増幅
器12r、12g、12bの制御端子に入力し、この
R、G、B増幅器12r、12g、12bの増幅度が対
応した値gr、gg、gbに制御される。
Reference numeral 28 denotes an MPU (microprocessor unit). The MPU 28 is an RO storing a program.
M and a RAM (random access memory) as a main storage unit, and have the following functions. A function for setting the timer 22 when the power is supplied to the PDP 20 (when the power is turned on), counting the clock by the timer 22, and measuring the operation time. When the power to the PDP 20 is cut off (when the power is turned off), the measured value of the timer 22 is stored in the cumulative measured value memory 24 in the cumulative measured value memory 24.
And the timer 22 is reset. The cumulative measured value T in the cumulative measured value memory 24 is stored in a plurality of stages of cumulative operating times (for example, T0 ≦ T <T1, T1 ≦ T <T2, T2 ≦ T) in the control data storage ROM 26.
<T3,...), The corresponding gain control data for R, G, B is read out.
(Digital / analog) converter 30r, 3
Function to output to 0g and 30b. With this function, R,
The G and B gain control data are supplied to the D / A converters 30r and 30r.
g, 30b, is converted into an analog signal, and is input to the control terminals of the R, G, B amplifiers 12r, 12g, 12b, and the amplification degrees of the R, G, B amplifiers 12r, 12g, 12b correspond to the corresponding values gr, gg. , Gb.

【0014】つぎに、図1の実施形態例の作用を図2を
併用して説明する。説明の便宜上、制御データ記憶RO
M26に予め記憶しておくR用利得制御データを、複数
段階の累積作動時間T0≦T<T1、T1≦T<T2、
T2≦T<T3、…に対応したGDr0、GDr1、G
Dr2、…とし、これらの利得制御データGDr0、G
Dr1、GDr2、…でR増幅器12rの増幅度がgr
0、gr1、gr2、…に制御されるものとする。同様
にして、制御データ記憶ROM26に予め記憶しておく
G、B用利得制御データを、T0≦T<T1、T1≦T
<T2、T2≦T<T3、…に対応したGDg0、GD
g1、GDg2、…、GDb0、GDb1、GDb2、
…とし、これらの利得制御データによりG、B増幅器1
2g、12bの増幅度がgg0、gg1、gg2、…、
gb0、gb1、gb2、…に制御されるものとする。
Next, the operation of the embodiment of FIG. 1 will be described with reference to FIG. For convenience of explanation, control data storage RO
The gain control data for R stored in advance in M26 is stored in a plurality of stages of cumulative operation times T0 ≦ T <T1, T1 ≦ T <T2,
GDr0, GDr1, G corresponding to T2 ≦ T <T3,.
, And these gain control data GDr0, G
The amplification degree of the R amplifier 12r is Gr with Dr1, GDr2,.
0, gr1, gr2,... Similarly, the gain control data for G and B stored in the control data storage ROM 26 in advance is expressed as T0 ≦ T <T1, T1 ≦ T
GDg0, GD corresponding to <T2, T2 ≦ T <T3,...
g1, GDg2,..., GDb0, GDb1, GDb2,
, And G and B amplifiers 1 based on these gain control data.
The amplification degrees of 2g and 12b are gg0, gg1, gg2,.
gb0, gb1, gb2,...

【0015】(イ)初期状態においては、累積計測値メ
モリ24内の累積計測値Tが0なので、MPU28の機
能によって制御データ記憶ROM26内の対応した利
得制御データGDr0、GDg0、GDb0が読み出さ
れ、D/A変換器30r、30g、30bでアナログ信
号に変換され、R、G、B増幅器12r、12g、12
bの制御端子に入力する。このため、入力端子10r、
10g、10bに入力したアナログのR、G、B信号
は、増幅器12r、12g、12bによってgr0、g
g0、gb0の増幅度で増幅され、A/D変換器14
r、14g、14bでディジタル信号に変換され、画素
変換処理回路16でPDP20の画素数に合うようにリ
サンプリングされ、画質補正処理回路18で画質補正処
理(例えばガンマ補正処理)され、PDP20でカラー
画像が表示される。例えば、R信号については、利得制
御データGDr0がR増幅器12rの制御端子に入力
し、R増幅器12rの増幅度は、図2に示すようにgr
0となる。
(A) In the initial state, since the cumulative measurement value T in the cumulative measurement value memory 24 is 0, the corresponding gain control data GDr0, GDg0, GDb0 in the control data storage ROM 26 is read out by the function of the MPU 28. , D / A converters 30r, 30g, and 30b, and are converted into analog signals, and the R, G, and B amplifiers 12r, 12g, and 12
b is input to the control terminal. Therefore, the input terminal 10r,
Analog R, G, and B signals input to 10g and 10b are converted into gr0, g by amplifiers 12r, 12g, and 12b.
Amplified at the amplification degree of g0 and gb0,
The digital signal is converted into digital signals by r, 14g, and 14b, resampled by the pixel conversion processing circuit 16 so as to match the number of pixels of the PDP 20, image quality correction processing (for example, gamma correction processing) by the image quality correction processing circuit 18, and The image is displayed. For example, for the R signal, the gain control data GDr0 is input to the control terminal of the R amplifier 12r, and the amplification degree of the R amplifier 12r becomes gr as shown in FIG.
It becomes 0.

【0016】(ロ)電源オンでPDP20へ電源を供給
すると、MPU28の機能によってタイマー22がセ
ットされ、タイマー22がクロックをカウントしてPD
P20の作動時間を計測する。電源オフでPDP20へ
の電源供給を遮断すると、MPU28の機能によって
タイマー22の計測値を累積計測値メモリ26内の計測
値に累積加算させるとともに、タイマー22をリセット
する。このため、PDP20の累積作動時間が累積計測
値Tとして累積計測値メモリ24内に記憶されていく。
PDP20の累積作動時間がT1に達するまで(T0≦
T<T1)は、増幅器12r、12g、12bの増幅度
はgr0、gg0、gb0のままであるが、PDP20
の累積作動時間がT1に達する(T=T1)と、MPU
28の機能によって制御データ記憶ROM26から読
み出される利得制御データがGDr0、GDg0、GD
b0からGDr1、GDg1、GDb1に変化する。こ
のため、R、G、B増幅器12r、12g、12bの増
幅度がgr0、gg0、gb0からgr1、gg1、g
b1へ増加し、累積作動時間T(T1≦T<T2)に基
づくPDP20のR、G、B蛍光体の劣化による輝度の
低下分が補正される。例えば、R信号については、利得
制御データGDr1がR増幅器12rの制御端子に入力
し、R増幅器12rの増幅度が図2に示すようにgr0
からgr1となり、R蛍光体の劣化による輝度の低下分
が補正される。
(B) When power is supplied to the PDP 20 by turning on the power, the timer 22 is set by the function of the MPU 28, and the timer 22 counts a clock to
The operation time of P20 is measured. When the power supply to the PDP 20 is cut off by turning off the power, the measurement value of the timer 22 is cumulatively added to the measurement value in the cumulative measurement value memory 26 by the function of the MPU 28 and the timer 22 is reset. Therefore, the cumulative operation time of the PDP 20 is stored in the cumulative measurement value memory 24 as the cumulative measurement value T.
Until the cumulative operation time of the PDP 20 reaches T1 (T0 ≦
T <T1), the amplification degree of the amplifiers 12r, 12g, and 12b remains at gr0, gg0, and gb0, but the PDP 20
When the cumulative operation time of TPU reaches T1 (T = T1), the MPU
The gain control data read from the control data storage ROM 26 by the function 28 is GDr0, GDg0, GDr0.
The state changes from b0 to GDr1, GDg1, and GDb1. Therefore, the amplification of the R, G, B amplifiers 12r, 12g, 12b is increased from gr0, gg0, gb0 to gr1, gg1, g.
b1, and a decrease in luminance due to deterioration of the R, G, and B phosphors of the PDP 20 based on the cumulative operation time T (T1 ≦ T <T2) is corrected. For example, for the R signal, the gain control data GDr1 is input to the control terminal of the R amplifier 12r, and the amplification degree of the R amplifier 12r becomes gr0 as shown in FIG.
To gr1, and a decrease in luminance due to deterioration of the R phosphor is corrected.

【0017】(ハ)以下、同様にして、MPU28の機
能によって累積計測値メモリ24内の累積計測値Tが
制御データ記憶ROM26内の累積作動時間T1≦T<
T2、T2≦T<T3、…の何れに属するかが判別さ
れ、増幅器12r〜12bの増幅度がgr1〜gb1、
gr2〜gb2、…と増加し、累積作動に基づくPDP
20のR、G、B蛍光体の劣化による輝度の低下分が補
正される。例えば、R信号については、利得制御データ
GDr2、GDr3がR増幅器12rの制御端子に入力
しているとき、R増幅器12rの増幅度は図2に示すよ
うにgr2、gr3となり、R蛍光体の劣化による輝度
の低下分が補正される。
(C) Similarly, the cumulative measurement value T in the cumulative measurement value memory 24 is changed by the function of the MPU 28 to the cumulative operation time T1 ≦ T <in the control data storage ROM 26.
It is determined which of T2, T2 ≦ T <T3,..., And the amplification degrees of the amplifiers 12r to 12b are gr1 to gb1,
gr2 to gb2,..., PDP based on cumulative operation
The luminance reduction due to the deterioration of the R, G, and B phosphors of No. 20 is corrected. For example, for the R signal, when the gain control data GDr2 and GDr3 are input to the control terminal of the R amplifier 12r, the amplification of the R amplifier 12r becomes gr2 and gr3 as shown in FIG. , The amount of decrease in luminance due to this is corrected.

【0018】図3は本発明の他の実施形態例を示すもの
で、この図において図1と同一部分は同一符号とする。
図3において、10r、10g、10bはアナログの
R、G、B信号を入力する入力端子で、この入力端子1
0r、10g、10bのそれぞれにはA/D変換器14
r、14g、14bが結合し、このA/D変換器14
r、14g、14bの出力側には、画素変換処理回路1
6、γ補正処理回路40及び中間調処理回路42を介し
てPDP20が結合している。
FIG. 3 shows another embodiment of the present invention, in which the same parts as those in FIG. 1 are designated by the same reference numerals.
In FIG. 3, reference numerals 10r, 10g, and 10b denote input terminals for inputting analog R, G, and B signals.
An A / D converter 14 is provided for each of 0r, 10g, and 10b.
r, 14g and 14b are combined, and this A / D converter 14
r, 14g, 14b, the pixel conversion processing circuit 1
6. The PDP 20 is coupled via the gamma correction processing circuit 40 and the halftone processing circuit 42.

【0019】前記γ補正処理回路40には記憶手段とし
てのγ補正ROM44が結合し、このγ補正ROM44
には、前記PDP20のR、G、B蛍光体のそれぞれに
ついての、複数段階の累積作動時間に対応したR、G、
B用のガンマ補正データが予め記憶されている。これら
のR、G、B用のガンマ補正データは、実験データや理
論データをもとにしてR、G、B蛍光体の累積作動時間
による劣化を補正するために決定されている。例えば、
B蛍光体についてのガンマ補正データが、図4に示す累
積作動時間T0≦T<T1、T1≦T<T2、T2≦T
<T3、…に対応したガンマ補正曲線γB0、γB1、
γB2、…を満足するデータであるとすると、γ補正R
OM44には、累積作動時間T0≦T<T1、T1≦T
<T2、T2≦T<T3、…に対応したデータテーブル
DTb0、DTb1、DTb2、DTb3、…が用意さ
れ、このデータテーブルDTb0、DTb1、DTb
2、DTb3、…には、図4のガンマ補正曲線γB0、
γB1、γB2、…を満足するデータが予め記憶されて
いる。このとき、累積作動時間を区分する段数は、ガン
マ補正データの各段階の変化量が設定値以下となって、
輝度変化が人に違和感を与えないように設定されてい
る。
The gamma correction processing circuit 40 is connected to a gamma correction ROM 44 as storage means.
R, G, and R corresponding to a plurality of stages of cumulative operating times for each of the R, G, and B phosphors of the PDP 20.
Gamma correction data for B is stored in advance. These gamma correction data for R, G, and B are determined based on experimental data and theoretical data in order to correct the deterioration of the R, G, and B phosphors due to the cumulative operating time. For example,
The gamma correction data for the B phosphor is based on the cumulative operation times T0 ≦ T <T1, T1 ≦ T <T2, and T2 ≦ T shown in FIG.
<Gamma correction curves γB0, γB1,
If the data satisfies γB2,.
The OM 44 has a cumulative operation time T0 ≦ T <T1, T1 ≦ T
Data tables DTb0, DTb1, DTb2, DTb3,... Corresponding to <T2, T2 ≦ T <T3,.
2, DTb3,... Include gamma correction curves γB0,
Data satisfying γB1, γB2,... are stored in advance. At this time, the number of stages for dividing the cumulative operation time is such that the amount of change in each stage of the gamma correction data is equal to or less than the set value,
The brightness change is set so as not to give a strange feeling to a person.

【0020】22は前記PDP20の作動時間を計測す
るタイマー、24は前記タイマー22の計測値の累積値
を記憶するための累積計測値メモリである。46はMP
U(マイクロプロセッサユニット)で、このMPU46
は、プログラムを格納したROMと主記憶部としてのR
AM(ランダムアクセスメモリ)を具備し、次ぎのよう
な機能を具備している。 PDP20への電源供給時(電源オン時)にタイマー
22をセットしてタイマー22にクロックをカウントさ
せて作動時間を計測する機能。 PDP20への電源遮断時(電源オフ時)にタイマー
22の計測値を累積計測値メモリ24内の累積計測値に
累積加算させるとともに、タイマー22をリセットする
機能。 累積計測値メモリ24内の累積計測値Tをγ補正RO
M44内に設定された複数段階の累積作動時間T0≦T
<T1、T1≦T<T2、T2≦T<T3、…の何れに
属するかを判別し、対応したR、G、B用のガンマ補正
データを選択する機能。
Reference numeral 22 denotes a timer for measuring the operation time of the PDP 20, and reference numeral 24 denotes a cumulative measured value memory for storing the cumulative value of the measured value of the timer 22. 46 is MP
U (microprocessor unit), this MPU 46
Is a ROM storing a program and R as a main storage unit.
It has an AM (random access memory) and has the following functions. A function that sets the timer 22 when the power is supplied to the PDP 20 (when the power is turned on) and causes the timer 22 to count the clock to measure the operation time. The function of accumulating the measured value of the timer 22 to the accumulated measured value in the accumulated measured value memory 24 and resetting the timer 22 when the power to the PDP 20 is cut off (when the power is turned off). The cumulative measured value T in the cumulative measured value memory 24 is γ corrected RO
Multi-stage cumulative operation time T0 ≦ T set in M44
A function of determining which of <T1, T1 ≦ T <T2, T2 ≦ T <T3,..., And selecting the corresponding R, G, B gamma correction data.

【0021】つぎに、図3の実施形態例の作用を図4を
併用して説明する。説明の便宜上、γ補正ROM44に
予め記憶しておくR用のガンマ補正データを、複数段階
の累積作動時間T0≦T<T1、T1≦T<T2、T2
≦T<T3、…に対応したデータテーブルDTr0、D
Tr1、DTr2、…のデータとする。同様にして、γ
補正ROM44に予め記憶しておくG、B用のガンマ補
正データを、T0≦T<T1、T1≦T<T2、T2≦
T<T3、…に対応したDTg0、DTg1、DTg
2、…、DTb0、DTb1、DTb2、…のデータと
する。例えば、PDP20のB蛍光体の劣化を補正する
ための、累積作動時間T0≦T<T1、T1≦T<T
2、T2≦T<T3、T3≦TB<T4に対応したガン
マ補正データは、図4のガンマ補正曲線γB0、γB
1、γB2、γB3を満足するデータテーブルDTr
0、DTr1、DTr2、DTr3のデータとなる。
Next, the operation of the embodiment of FIG. 3 will be described with reference to FIG. For convenience of explanation, the gamma correction data for R, which is stored in advance in the gamma correction ROM 44, is stored in a plurality of stages of cumulative operation times T0 ≦ T <T1, T1 ≦ T <T2, T2
Data tables DTr0, D corresponding to ≦ T <T3,.
Data of Tr1, DTr2,... Similarly, γ
The gamma correction data for G and B stored in advance in the correction ROM 44 is defined as T0 ≦ T <T1, T1 ≦ T <T2, T2 ≦
DTg0, DTg1, DTg corresponding to T <T3,.
, DTb0, DTb1, DTb2,... For example, the cumulative operation time T0 ≦ T <T1, T1 ≦ T <T for correcting the deterioration of the B phosphor of the PDP 20.
2, gamma correction data corresponding to T2 ≦ T <T3 and T3 ≦ TB <T4 are obtained by using gamma correction curves γB0 and γB in FIG.
Data table DTr satisfying 1, γB2, γB3
0, DTr1, DTr2, and DTr3.

【0022】(イ)初期状態においては、累積計測値メ
モリ24内の累積計測値Tが0なので、MPU46の機
能によってγ補正ROM44内のT0に対応したデー
タテーブルDTr0、DTg0、DTb0上のガンマ補
正データが選択される。例えば、PDP20のB蛍光体
については、図4に示すガンマ補正曲線γB0を満足す
るデータテーブルDTr0上のガンマ補正データが選択
される。このため、入力端子10r、10g、10bに
入力したアナログのR、G、B信号は、A/D変換器1
4r、14g、14bでディジタル信号に変換され、画
素変換処理回路16でPDP20の画素数にあうように
リサンプリングされ、γ補正処理回路40でγ補正RO
M44内のデータテーブルDTr0、DTg0、DTb
0上のガンマ補正データを用いたガンマ補正処理が行わ
れ、中間調処理回路42で中間調処理(例えば誤差拡散
処理)され、PDP20でカラー画像が表示される。
(A) In the initial state, since the cumulative measurement value T in the cumulative measurement value memory 24 is 0, the gamma correction in the data tables DTr0, DTg0, and DTb0 corresponding to T0 in the gamma correction ROM 44 is performed by the function of the MPU 46. The data is selected. For example, for the B phosphor of the PDP 20, gamma correction data on the data table DTr0 that satisfies the gamma correction curve γB0 shown in FIG. 4 is selected. Therefore, the analog R, G, and B signals input to the input terminals 10r, 10g, and 10b are input to the A / D converter 1
4r, 14g, and 14b, are converted into digital signals, are resampled by the pixel conversion processing circuit 16 so as to match the number of pixels of the PDP 20, and are subjected to the γ correction RO by the γ correction processing circuit 40.
Data table DTr0, DTg0, DTb in M44
Gamma correction processing using gamma correction data on 0 is performed, halftone processing (for example, error diffusion processing) is performed by the halftone processing circuit 42, and a color image is displayed on the PDP 20.

【0023】(ロ)電源オンでPDP20へ電源を供給
すると、MPU46の機能によってタイマー22がセ
ットされ、タイマー22がクロックをカウントしてPD
P20の作動時間を計測する。電源オフでPDP20へ
の電源供給を遮断すると、MPU46の機能によって
タイマー22の計測値を累積計測値メモリ24内の計測
値に累積加算させるとともに、タイマー22をリセット
する。このため、PDP20の累積作動時間が累積計測
値Tとして累積計測値メモリ24内に記憶されていく。
PDP20の累積作動時間がT1に達するまで(T0≦
T<T1)は、MPU46の機能によってγ補正RO
M44内の対応したデータテーブルDTr0、DTg
0、DTb0上のガンマ補正データが選択され、γ補正
処理回路40でガンマ補正処理が行われるが、PDP2
0の累積作動時間がT1に達する(T=T1)と、MP
U46の機能によってγ補正ROM44内のデータテ
ーブルがDTr0、DTg0、DTb0からDTr1、
DTg1、DTb1に切り替えられ、このデータテーブ
ルDTr1、DTg1、DTb1上のガンマ補正データ
を用いてγ補正処理回路40でガンマ補正処理が行われ
る。このため、γ補正処理回路40のガンマ補正による
入出力変換率が初期状態より増加し、累積作動時間T1
≦T<T2に基づくPDP20のR、G、B蛍光体の劣
化による輝度の低下分が補正される。
(B) When power is supplied to the PDP 20 when the power is turned on, the timer 22 is set by the function of the MPU 46,
The operation time of P20 is measured. When the power supply to the PDP 20 is cut off by turning off the power, the measured value of the timer 22 is cumulatively added to the measured value in the cumulative measured value memory 24 by the function of the MPU 46 and the timer 22 is reset. Therefore, the cumulative operation time of the PDP 20 is stored in the cumulative measurement value memory 24 as the cumulative measurement value T.
Until the cumulative operation time of the PDP 20 reaches T1 (T0 ≦
T <T1) is determined by the function of the
Corresponding data tables DTr0, DTg in M44
0 and DTb0 are selected, and the gamma correction processing circuit 40 performs gamma correction processing.
When the cumulative operating time of 0 reaches T1 (T = T1), MP
By the function of U46, the data table in the gamma correction ROM 44 is changed from DTr0, DTg0, DTb0 to DTr1,
Switching is performed between DTg1 and DTb1, and the gamma correction processing circuit 40 performs gamma correction using the gamma correction data on the data tables DTr1, DTg1, and DTb1. For this reason, the input / output conversion rate by the gamma correction of the gamma correction processing circuit 40 increases from the initial state, and the cumulative operation time T1
The reduction in luminance due to the deterioration of the R, G, and B phosphors of the PDP 20 based on ≦ T <T2 is corrected.

【0024】(ハ)以下、同様にして、MPU46の機
能によって累積計測値メモリ24内の累積計測値Tが
γ補正ROM44内に設定された複数段階の累積作動時
間T1≦T<T2、T2≦T<T3、…の何れに属する
かを判別し、対応したR、G、B用のデータテーブルD
Tr1〜DTb1、DTr2〜DTb2、…を選択し、
これらのデータテーブルDTr1〜DTb1、DTr2
〜DTb2、…上のガンマ補正データを用いたガンマ補
正がγ補正処理回路40で行われる。このため、γ補正
処理回路40のガンマ補正による入出力変換率が累積作
動時間T1≦T<T2、T2≦T<T3、…に対応して
増加し、PDP20のR、G、B蛍光体の劣化による輝
度の低下分が補正される。例えば、PDP20のB蛍光
体については、図4に示すガンマ補正曲線がγB0から
γB1、γB2、…に切り替わり、γ補正処理回路40
のガンマ補正による入出力変換率も対応して増加し、B
蛍光体の劣化による輝度の低下分が補正される。
(C) Hereinafter, similarly, the cumulative operation value T in the cumulative measurement value memory 24 is stored in the gamma correction ROM 44 by the function of the MPU 46 in a plurality of stages of cumulative operation times T1 ≦ T <T2, T2 ≦ T <T3,..., And the corresponding R, G, B data table D
Tr1 to DTb1, DTr2 to DTb2,.
These data tables DTr1-DTb1, DTr2
.. DTb2,... Γ correction processing circuit 40 performs gamma correction using the above gamma correction data. For this reason, the input / output conversion rate by the gamma correction of the gamma correction processing circuit 40 increases corresponding to the cumulative operation time T1 ≦ T <T2, T2 ≦ T <T3,..., And the R, G, B phosphors of the PDP 20 The decrease in luminance due to deterioration is corrected. For example, for the B phosphor of the PDP 20, the gamma correction curve shown in FIG. 4 switches from γB0 to γB1, γB2,.
The input / output conversion rate due to the gamma correction of
The decrease in luminance due to the deterioration of the phosphor is corrected.

【0025】前記実施形態例では、タイマーが電源オン
でセットされるとともに電源オフでリセットされる構成
としたが、本発明はこれに限るものでなく、タイマーが
電源オフでリセットされず累積計測値を計測する構成と
したものについても利用することができる。この場合、
累積計測値メモリを省略することができる。
In the above embodiment, the timer is set when the power is turned on and is reset when the power is turned off. However, the present invention is not limited to this. It can also be used for a configuration that measures in this case,
The accumulated measured value memory can be omitted.

【0026】前記実施形態例では、ディスプレイパネル
がPDPの場合(すなわち、本発明の利用価値が高いと
考えられる、時間の経過とともに蛍光体の劣化する程度
が大きいPDPの場合)について説明したが、本発明は
これに限るものでなく、ディスプレイパネルがLCDや
CRT(陰極線管)の場合についても利用することがで
きる。
In the above-described embodiment, the case where the display panel is a PDP (that is, the case where the degree of deterioration of the phosphor over time is large, which is considered to be highly useful in the present invention) has been described. The present invention is not limited to this, and can be used even when the display panel is an LCD or a CRT (cathode ray tube).

【0027】[0027]

【発明の効果】請求項1の発明は、上記のように、ディ
スプレイパネルの複数段階の累積作動時間に対応した
R、G、B用利得制御データを予め記憶した記憶手段
と、ディスプレイパネルの累積作動時間を計測する計測
手段と、この計測手段の計測値が記憶手段に記憶された
複数段階の累積作動時間のうちのどの段階に属するかを
判別し、記憶手段から対応したR、G、B用利得制御デ
ータを読み出してR、G、B増幅器の利得を制御する制
御手段とを具備し、ディスプレイパネルの累積作動時間
に応じてR、G、B増幅器の利得を制御するようにした
ので、R、G、B蛍光体の累積使用による劣化を補正す
るためのR、G、B用利得制御データを記憶手段に予め
記憶しておくことによって、ディスプレイ装置の出荷後
における白バランス調整を自動的に行うことができる。
According to the first aspect of the present invention, as described above, the storage means in which the gain control data for R, G, and B corresponding to the cumulative operation time of the display panel in a plurality of stages is stored in advance, and the accumulation of the display panel is performed. A measuring means for measuring the operating time, and determining to which of the plurality of cumulative operating times the measured value of the measuring means belongs to the storage means, the corresponding R, G, B from the storage means Control means for reading the gain control data for use and controlling the gains of the R, G, and B amplifiers, and controlling the gains of the R, G, and B amplifiers in accordance with the cumulative operation time of the display panel. By storing in advance the R, G, B gain control data for correcting the deterioration due to the cumulative use of the R, G, B phosphors in the storage means, the white balance adjustment after the display device is shipped. It can be carried out automatically.

【0028】請求項2の発明は、請求項1の発明におい
て、記憶手段に予め記憶したR、G、B用利得制御デー
タを、累積作動時間の1段階当りの変化量が設定値以下
となるように設定されているので、白バランス調整のた
めの輝度変化が人に違和感を与えないようにすることが
できる。
According to a second aspect of the present invention, in the first aspect of the present invention, the amount of change in the cumulative operating time per one step of the gain control data for R, G, and B stored in the storage means is equal to or less than a set value. With such a setting, it is possible to prevent a change in luminance for white balance adjustment from giving a strange feeling to a person.

【0029】請求項3の発明は、ガンマ補正回路で用い
るR、G、B用ガンマ補正データをディスプレイパネル
の複数段階の累積作動時間に対応させて予め記憶した記
憶手段と、ディスプレイパネルの累積作動時間を計測す
る計測手段と、この計測手段の計測値が記憶手段に記憶
された複数段階の累積作動時間のうちのどの段階に属す
るかを判別し、ガンマ補正回路で用いるガンマ補正デー
タを対応したR、G、B用ガンマ補正データに切り替え
る制御手段とを具備し、ディスプレイパネルの累積作動
時間に応じてガンマ補正回路で用いるガンマ補正データ
が切り替えられるので、R、G、B蛍光体の累積使用に
よる劣化を補正するためのR、G、B用ガンマ補正デー
タを記憶手段に予め記憶しておくことによって、ディス
プレイ装置の出荷後における白バランス調整を自動的に
行うことができる。
According to a third aspect of the present invention, there is provided a storage means in which gamma correction data for R, G, and B used in a gamma correction circuit are stored in advance in correspondence with a plurality of stages of cumulative operation times of the display panel, The measuring means for measuring the time and the gamma correction data used in the gamma correction circuit corresponding to which stage of the cumulative operation time of the plurality of stages the measurement value of the measuring means belongs to are determined. Control means for switching to gamma correction data for R, G, and B. The gamma correction data used in the gamma correction circuit is switched according to the cumulative operation time of the display panel. By storing in advance the gamma correction data for R, G, and B for correcting the deterioration due to the storage in the storage unit, the display device can be shipped. White balance adjusting can be performed automatically in.

【0030】請求項4の発明は、請求項3の発明におい
て、記憶手段に予め記憶したR、G、B用ガンマ補正デ
ータを、累積作動時間1段階当りの変化量が設定値以下
となるように設定されているので、白バランス調整のた
めの輝度変化が人に違和感を与えないようにすることが
できる。
According to a fourth aspect of the present invention, in the third aspect of the invention, the gamma correction data for R, G, and B stored in advance in the storage means is such that the amount of change per one stage of the cumulative operation time is equal to or less than a set value. , It is possible to prevent a change in luminance for white balance adjustment from giving a strange feeling to a person.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるディスプレイ装置の白バランス調
整回路の一実施形態例を示すブロック図である。
FIG. 1 is a block diagram illustrating an embodiment of a white balance adjustment circuit of a display device according to the present invention.

【図2】図1のR用増幅器10rの累積作動時間(T0
≦T<T1、T1≦T<T2、T2≦T<T3、…)に
対する増幅度gr(gr0、gr1、gr2、…)の関
係を示す特性図である。
FIG. 2 is a graph showing the cumulative operating time (T0) of the R amplifier 10r of FIG. 1;
FIG. 9 is a characteristic diagram showing a relationship of amplification degree gr (gr0, gr1, gr2,...) With respect to ≦ T <T1, T1 ≦ T <T2, T2 ≦ T <T3,.

【図3】本発明によるディスプレイ装置の白バランス調
整回路の他の実施形態例を示すブロック図である。
FIG. 3 is a block diagram showing another embodiment of the white balance adjustment circuit of the display device according to the present invention.

【図4】図3のγ−ROM44に記憶されているR、
G、B用のガンマ補正データのうちのB用のガンマ補正
データについての、累積作動時間(T0≦T<T1、T
1≦T<T2、T2≦T<T3、…)に対応したガンマ
補正曲線(γB0、γB1、γB2、…)を表す特性図
である。
FIG. 4 is a diagram showing R and R stored in a γ-ROM 44 of FIG.
The cumulative operation time (T0 ≦ T <T1, Tg) for the gamma correction data for B among the gamma correction data for G and B
FIG. 9 is a characteristic diagram illustrating gamma correction curves (γB0, γB1, γB2,...) Corresponding to 1 ≦ T <T2, T2 ≦ T <T3,.

【符号の説明】[Explanation of symbols]

10r、10g、10b…R、G、B信号入力端子、
12r、12g、12b…R、G、B用増幅器、 14
r、14g、14b…R、G、B用のA/D変換器、
16…画素変換処理回路、 18…画質補正処理回路、
20…PDP(ディスプレイパネルの一例)、 22
…タイマー、 24…累積計測値メモリ、 26…制御
データ記憶ROM、 28、46…MPU、 30r、
30g、30b…R、G、B用のD/A変換器、 40
…γ補正処理回路、 42…中間調処理回路、 44…
γ補正ROM、 gr…R用増幅器12rの増幅度、
gr0、gr1、gr2、gr3…累積作動時間T0≦
T<T1、T1≦T<T2、T2≦T<T3、T3≦T
<T4に対応した利得制御データGDr0〜GDr3に
よるR用増幅器12rの増幅度、 T…累積作動時間、
γB0、γB1、γB2、γB3…累積作動時間T0
≦T<T1、T1≦T<T2、T2≦T<T3、T3≦
T<T4に対応したガンマ補正曲線。
10r, 10g, 10b ... R, G, B signal input terminals,
12r, 12g, 12b ... R, G, B amplifiers, 14
r, 14g, 14b A / D converters for R, G, B,
16: pixel conversion processing circuit, 18: image quality correction processing circuit,
20 ... PDP (an example of a display panel), 22
... Timer, 24 ... Cumulative measured value memory, 26 ... Control data storage ROM, 28, 46 ... MPU, 30r,
30g, 30b ... D / A converters for R, G, B, 40
.... gamma. Correction processing circuit 42... Halftone processing circuit 44.
γ correction ROM, gr... amplification degree of R amplifier 12r,
gr0, gr1, gr2, gr3... cumulative operation time T0 ≦
T <T1, T1 ≦ T <T2, T2 ≦ T <T3, T3 ≦ T
<Amplification degree of R amplifier 12r by gain control data GDr0 to GDr3 corresponding to T4, T: cumulative operation time,
γB0, γB1, γB2, γB3 ... cumulative operation time T0
≦ T <T1, T1 ≦ T <T2, T2 ≦ T <T3, T3 ≦
Gamma correction curve corresponding to T <T4.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5C066 AA03 BA20 CA08 CA13 CA17 DC06 EA03 EA15 EC05 GA01 GB01 HA03 KA01 KD06 KE07 KE09 KE17 KE19 KE20 KE24 KH01 KM12 KM13 LA02 5C080 AA05 BB05 CC03 DD03 DD29 DD30 EE29 EE30 FF12 GG02 GG09 GG12 JJ02 JJ04 JJ05 ──────────────────────────────────────────────────続 き Continuing on the front page F term (reference) 5C066 AA03 BA20 CA08 CA13 CA17 DC06 EA03 EA15 EC05 GA01 GB01 HA03 KA01 KD06 KE07 KE09 KE17 KE19 KE20 KE24 KH01 KM12 KM13 LA02 5C080 AA05 BB05 CC03 DD29 DD30 GG12 JJ02 JJ04 JJ05

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】利得制御可能なR、G、B増幅器で個別に
増幅されたアナログのR、G、B信号に基づき、ディス
プレイパネルのR、G、B蛍光体を発光してカラー映像
を表示するディスプレイ装置において、前記ディスプレ
イパネルの複数段階の累積作動時間に対応したR、G、
B用利得制御データを予め記憶した記憶手段と、前記デ
ィスプレイパネルの累積作動時間を計測する計測手段
と、この計測手段の計測値が前記記憶手段に記憶された
複数段階の累積作動時間のうちのどの段階に属するかを
判別し、前記記憶手段から対応したR、G、B用利得制
御データを読み出して前記R、G、B増幅器の利得を制
御する制御手段とを具備してなることを特徴とするディ
スプレイ装置の白バランス調整回路。
1. A color image is displayed by emitting R, G, and B phosphors of a display panel based on analog R, G, and B signals individually amplified by gain-controllable R, G, and B amplifiers. R, G, and G corresponding to the accumulated operation time of the display panel in a plurality of stages.
Storage means for previously storing gain control data for B; measuring means for measuring the cumulative operation time of the display panel; and a measurement value of the measurement means among the cumulative operating times of a plurality of stages stored in the storage means. Control means for judging to which stage the gain belongs, reading corresponding gain control data for R, G, B from the storage means and controlling the gains of the R, G, B amplifiers. White balance adjustment circuit of the display device.
【請求項2】記憶手段に予め記憶したR、G、B用利得
制御データは、累積作動時間の1段階当りの変化量が設
定値以下に設定されてなる請求項1記載のディスプレイ
装置の白バランス調整回路。
2. The display device according to claim 1, wherein the gain control data for R, G, and B stored in advance in the storage means is such that the amount of change per one step of the accumulated operation time is set to a set value or less. Balance adjustment circuit.
【請求項3】ガンマ補正回路でガンマ補正されたディジ
タルのR、G、B信号に基づき、ディスプレイパネルの
R、G、B蛍光体を発光してカラー映像を表示するディ
スプレイ装置において、前記ガンマ補正回路で用いる
R、G、B用ガンマ補正データを前記ディスプレイパネ
ルの複数段階の累積作動時間に対応させて予め記憶した
記憶手段と、前記ディスプレイパネルの累積作動時間を
計測する計測手段と、この計測手段の計測値が前記記憶
手段に記憶された複数段階の累積作動時間のうちのどの
段階に属するかを判別し、前記ガンマ補正回路で用いる
ガンマ補正データを対応したR、G、B用ガンマ補正デ
ータに切り替える制御手段とを具備してなることを特徴
とするディスプレイ装置の白バランス調整回路。
3. A display apparatus for displaying a color image by emitting R, G, B phosphors of a display panel based on digital R, G, B signals gamma-corrected by a gamma correction circuit. Storage means for storing in advance the gamma correction data for R, G, B used in the circuit in correspondence with the cumulative operation time of the display panel in a plurality of stages; measuring means for measuring the cumulative operation time of the display panel; The gamma correction for the R, G, and B corresponding to the gamma correction data used in the gamma correction circuit is determined by determining to which stage the measured value of the means belongs to the cumulative operation time of the plurality of stages stored in the storage means. A white balance adjustment circuit for a display device, comprising: control means for switching to data.
【請求項4】記憶手段に予め記憶したR、G、B用ガン
マ補正データは、累積作動時間の1段階当りの変化量が
設定値以下に設定されてなる請求項3記載のディスプレ
イ装置の白バランス調整回路。
4. The display device according to claim 3, wherein the gamma correction data for R, G and B stored in advance in the storage means is such that the amount of change per one step of the accumulated operation time is set to a set value or less. Balance adjustment circuit.
JP10279060A 1998-09-30 1998-09-30 Display device white balance adjustment circuit Pending JP2000115802A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10279060A JP2000115802A (en) 1998-09-30 1998-09-30 Display device white balance adjustment circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10279060A JP2000115802A (en) 1998-09-30 1998-09-30 Display device white balance adjustment circuit

Publications (1)

Publication Number Publication Date
JP2000115802A true JP2000115802A (en) 2000-04-21

Family

ID=17605855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10279060A Pending JP2000115802A (en) 1998-09-30 1998-09-30 Display device white balance adjustment circuit

Country Status (1)

Country Link
JP (1) JP2000115802A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001309207A (en) * 2000-04-24 2001-11-02 Matsushita Electric Ind Co Ltd Brightness adjustment device
KR100367599B1 (en) * 2000-08-16 2003-01-10 엘지전자 주식회사 White balance control apparatus and method for setup box
JP2003029699A (en) * 2001-07-13 2003-01-31 Hitachi Ltd Plasma display panel display
JP2004177557A (en) * 2002-11-26 2004-06-24 Mitsubishi Electric Corp Driving method of matrix type video display device, driving method of plasma display panel, and matrix type video display device
JP2005084353A (en) * 2003-09-09 2005-03-31 Sony Corp Image processing apparatus and method
KR100546621B1 (en) * 2004-01-30 2006-01-26 엘지전자 주식회사 Flat panel display device with reference white correction device and reference white correction method thereof
JP2006091437A (en) * 2004-09-24 2006-04-06 Pioneer Electronic Corp Plasma display device
JP2006163091A (en) * 2004-12-09 2006-06-22 Hitachi Ltd Image display device
US7123221B2 (en) 2002-02-01 2006-10-17 Seiko Epson Corporation Electro-optical apparatus, driving method thereof, and electronic device
US7304655B2 (en) 2003-02-20 2007-12-04 Samsung Sdi Co., Ltd. Image display apparatus
WO2008136358A1 (en) * 2007-04-26 2008-11-13 Sony Corporation Display correctiing circuit for organic el panel, display correctiing circuit and display device
CN109389932A (en) * 2018-11-21 2019-02-26 惠科股份有限公司 Display adjusting method and display device
US10971055B2 (en) 2018-11-21 2021-04-06 HKC Corporation Limited Display adjustment method and display device

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001309207A (en) * 2000-04-24 2001-11-02 Matsushita Electric Ind Co Ltd Brightness adjustment device
KR100367599B1 (en) * 2000-08-16 2003-01-10 엘지전자 주식회사 White balance control apparatus and method for setup box
JP2003029699A (en) * 2001-07-13 2003-01-31 Hitachi Ltd Plasma display panel display
US8149184B2 (en) 2001-07-13 2012-04-03 Hitachi, Ltd. Plasma display device
US7515118B2 (en) 2001-07-13 2009-04-07 Hitachi, Ltd. Plasma display device
US7123221B2 (en) 2002-02-01 2006-10-17 Seiko Epson Corporation Electro-optical apparatus, driving method thereof, and electronic device
US7394442B2 (en) 2002-02-01 2008-07-01 Seiko Epson Corporation Electro-optical apparatus, driving method thereof, and electronic device
US7593008B2 (en) 2002-02-01 2009-09-22 Seiko Epson Corporation Electro-optical apparatus, driving method thereof, and electronic device
JP2004177557A (en) * 2002-11-26 2004-06-24 Mitsubishi Electric Corp Driving method of matrix type video display device, driving method of plasma display panel, and matrix type video display device
US7304655B2 (en) 2003-02-20 2007-12-04 Samsung Sdi Co., Ltd. Image display apparatus
JP2005084353A (en) * 2003-09-09 2005-03-31 Sony Corp Image processing apparatus and method
US7619596B2 (en) 2003-09-09 2009-11-17 Sony Corporation Image processing apparatus and method of same
KR100546621B1 (en) * 2004-01-30 2006-01-26 엘지전자 주식회사 Flat panel display device with reference white correction device and reference white correction method thereof
JP2006091437A (en) * 2004-09-24 2006-04-06 Pioneer Electronic Corp Plasma display device
JP2006163091A (en) * 2004-12-09 2006-06-22 Hitachi Ltd Image display device
WO2008136358A1 (en) * 2007-04-26 2008-11-13 Sony Corporation Display correctiing circuit for organic el panel, display correctiing circuit and display device
JPWO2008136358A1 (en) * 2007-04-26 2010-07-29 ソニー株式会社 Display correction circuit for organic EL panel, display correction circuit, and display device
CN109389932A (en) * 2018-11-21 2019-02-26 惠科股份有限公司 Display adjusting method and display device
US10971055B2 (en) 2018-11-21 2021-04-06 HKC Corporation Limited Display adjustment method and display device

Similar Documents

Publication Publication Date Title
US5512961A (en) Method and system of achieving accurate white point setting of a CRT display
US7760213B2 (en) Contrast adjusting circuitry and video display apparatus using same
EP0966165B1 (en) Video signal processing circuit providing optimum signal level for inverse gamma correction
US8149184B2 (en) Plasma display device
JP2000115802A (en) Display device white balance adjustment circuit
US8767128B2 (en) Image display device and method for adjusting correction data in look-up table
US6215468B1 (en) Circuit for converting an 8-bit input video signal into a 10-bit gamma corrected output video signal
JPH11296127A (en) Liquid crystal display
US20060055828A1 (en) Automatic gamma correction for a matrix display
WO1997004601A1 (en) System and method to compensate for the effects of aging of the phosphors and faceplate upon color accuracy in a cathode ray tube
WO1997004601A9 (en) System and method to compensate for the effects of aging of the phosphors and faceplate upon color accuracy in a cathode ray tube
US7088313B2 (en) Method and apparatus for compensating white balance of plasma display panel
JP2002006796A (en) Display device
JP2000260331A (en) Plasma display device
US7515119B2 (en) Method and apparatus for calculating an average picture level and plasma display using the same
US7075503B2 (en) Method for adjusting color temperature in plasma display panel
JPH09198007A (en) Display device, brightness adjusting device, brightness adjusting method, and brightness adjusting system
JPH07333760A (en) Automatic adjustment system
US7817210B2 (en) Image processing method, image display apparatus, and television apparatus
JP2005260849A (en) Display device and display method
JP2013020277A (en) Method and device for controlling power level in display device
JP2004102244A (en) Liquid crystal display
KR101325114B1 (en) Method and apparatus for power control in a display device
JPH10274960A (en) Drive circuit for plasma display panel
JP2000197071A (en) White balance adjustment circuit for matrix type display device and its method