JP2000114724A - Multilayer wiring board - Google Patents
Multilayer wiring boardInfo
- Publication number
- JP2000114724A JP2000114724A JP10276187A JP27618798A JP2000114724A JP 2000114724 A JP2000114724 A JP 2000114724A JP 10276187 A JP10276187 A JP 10276187A JP 27618798 A JP27618798 A JP 27618798A JP 2000114724 A JP2000114724 A JP 2000114724A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating substrate
- copper
- layer
- volume
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】酸化アルミニウムセラミックスからなる絶縁基
板と同時焼成によって形成され、銅を含み、しかも配線
のにじみのない低抵抗の表面配線層及び内部配線層を具
備した多層配線基板を提供する。
【解決手段】セラミック絶縁基板1と、絶縁基板1の内
部及び表面に絶縁基板1と同時焼成によって形成された
表面配線層2a及び内部配線層2bとを具備してなり、
表面配線層2aが、銅を10〜70体積%、タングステ
ン及び/またはモリブデンを30〜90体積%の割合で
含有し、内部配線層2bが、銅を20〜80体積%、タ
ングステン及び/またはモリブデンを20〜80体積%
の割合で含有するとともに、内部配線層2b中の銅含有
量が、表面配線層2aよりも多いことを特徴とするもの
であり、表面配線層2aは、シート抵抗が8mΩ/□以
下、内部配線層2bが6mΩ/□以下であること、さら
には表面配線層2aの表面に、金属層4をメッキ法によ
って被着形成してなり、それにより6mΩ/□以下のシ
ート抵抗を有することが望ましい。
(57) [Problem] To provide a multilayer wiring board formed by co-firing with an insulating substrate made of aluminum oxide ceramics, including copper, and having a low-resistance surface wiring layer and an internal wiring layer without wiring bleeding. provide. The insulating substrate includes a ceramic insulating substrate, a surface wiring layer and an internal wiring layer formed inside and on the surface of the insulating substrate by simultaneous firing with the insulating substrate.
The surface wiring layer 2a contains 10 to 70% by volume of copper and 30 to 90% by volume of tungsten and / or molybdenum, and the internal wiring layer 2b contains 20 to 80% by volume of copper, tungsten and / or molybdenum. 20 to 80% by volume
And the copper content in the internal wiring layer 2b is larger than that of the surface wiring layer 2a. The surface wiring layer 2a has a sheet resistance of 8 mΩ / □ or less, It is desirable that the layer 2b has a sheet resistance of 6 mΩ / □ or less, and further, a metal layer 4 is formed by plating on the surface of the surface wiring layer 2a by plating.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、特に、酸化アルミ
ニウム等のセラミックスを絶縁基板とする配線基板に関
し、詳細には銅を主成分とする低抵抗導体からなり、且
つ絶縁基板と同時焼成によって形成された表面及び内部
配線層を具備した多層配線基板に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring substrate using ceramics such as aluminum oxide as an insulating substrate, and more particularly to a wiring substrate made of a low-resistance conductor containing copper as a main component and formed by co-firing with the insulating substrate. The present invention relates to a multilayer wiring board having a surface and an internal wiring layer provided.
【0002】[0002]
【従来技術】近年、半導体素子の高集積化に伴い、半導
体装置から発生する熱も増大する傾向にあり、そのため
に、熱による半導体装置の誤動作をなくすために発生し
た熱を装置外に放出可能な配線基板が必要とされてい
る。一方、電気的な特性としては、演算速度の高速化に
より、信号の遅延が問題となり、導体損失の小さい、即
ち、低抵抗の導体を用いることが要求されている。2. Description of the Related Art In recent years, the heat generated from a semiconductor device tends to increase with the increase in the degree of integration of a semiconductor element. Therefore, the heat generated to eliminate malfunction of the semiconductor device due to the heat can be released to the outside of the device. There is a need for a simple wiring board. On the other hand, as for the electrical characteristics, a delay in signal becomes a problem due to an increase in operation speed, and it is required to use a conductor having a small conductor loss, that is, a low resistance conductor.
【0003】従来より、このような半導体素子を搭載す
る配線基板としては、その信頼性の点から、アルミナセ
ラミックスを絶縁基板とし、その表面あるいは内部にタ
ングステンやモリブデンなどの高融点金属からなる配線
層を被着形成したセラミック配線基板が多用されてい
る。Conventionally, as a wiring substrate on which such a semiconductor element is mounted, from the viewpoint of reliability, an insulating substrate made of alumina ceramics and a wiring layer made of a refractory metal such as tungsten or molybdenum on the surface or inside thereof are used. Are often used.
【0004】ところが、従来から多用されている高融点
金属からなる配線層では、抵抗を高々8mΩ/□程度ま
でしか低くできなかった。表面配線層は、Auメッキ等
を施すことにより配線抵抗を低くすることが可能である
が、内部配線層に関しては、絶縁基板との同時焼成後は
表面配線層のようにメッキ処理等を施すことができず、
配線層の低抵抗化は困難であった。However, a wiring layer made of a metal having a high melting point, which has been widely used, can reduce the resistance to at most about 8 mΩ / □. The surface wiring layer can be made to have a low wiring resistance by applying Au plating or the like, but the internal wiring layer should be subjected to plating treatment or the like after the simultaneous baking with the insulating substrate, like the surface wiring layer. Not be able to
It was difficult to reduce the resistance of the wiring layer.
【0005】これに対して、近年に至り、表面及び内部
配線層を銅や銀などの低抵抗導体により同時焼成によっ
て形成可能な、いわゆるガラスセラミックスを絶縁基板
として用いた多層配線基板が提案されている。ところ
が、ガラスセラミックスの熱伝導率は高々数W/m・K
程度と非常に低く、前記熱的問題を解決することが難し
ものであった。On the other hand, in recent years, a multilayer wiring board using so-called glass ceramics as an insulating substrate has been proposed, in which a surface and an internal wiring layer can be formed by simultaneous firing with a low-resistance conductor such as copper or silver. I have. However, the thermal conductivity of glass ceramics is at most several W / m · K.
To a very low degree, it was difficult to solve the thermal problem.
【0006】そこで、この熱的問題点と、電気的問題点
を同時に解決する方法として、酸化アルミニウムセラミ
ックスを絶縁基板として、銅、あるいは銅とタングステ
ンまたはモリブデンとを組み合わせた導体層を絶縁基板
と同時焼成により形成する方法が、特開平8−8502
号、特開平7−15101号、特許第2666744号
に提案されている。Therefore, as a method for solving the thermal problem and the electrical problem at the same time, an aluminum oxide ceramics is used as an insulating substrate, and a copper or a conductor layer obtained by combining copper and tungsten or molybdenum is used simultaneously with the insulating substrate. A method of forming by firing is disclosed in Japanese Patent Application Laid-Open No. 8-8502.
, Japanese Patent Application Laid-Open No. 7-15101 and Japanese Patent No. 2666744.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、特開平
8−8502号は、そもそも酸化アルミニウムを緻密化
させるために、1600℃以上の高い温度で焼成するも
のであるが、このような高温で銅およびタングステンの
導体層を焼成すると、タングステンやモリブデンの急激
な焼結が進行して大きな凝集粒子を形成するために溶融
した銅成分が表面に分離し、表面配線層ににじみが生じ
たり、銅の揮散が生じるなど、表面配線層形状の保形性
が低下するとともに、組織の不均一性から抵抗も高くな
るという問題があった。しかも、配線層中の銅成分が、
焼成中に絶縁基板のセラミックス中に拡散し、配線層間
の絶縁性が劣化するために、微細な配線層を高密度に形
成することが難しいものであった。However, Japanese Patent Application Laid-Open No. 8-8502 discloses a method in which aluminum oxide is fired at a high temperature of 1600 ° C. or more in order to densify aluminum oxide. When the tungsten conductor layer is fired, the rapid sintering of tungsten and molybdenum progresses to form large agglomerated particles. And the like, there is a problem that the shape retention of the surface wiring layer shape is reduced and the resistance is increased due to the non-uniformity of the structure. Moreover, the copper component in the wiring layer
Since it diffuses into the ceramics of the insulating substrate during firing and the insulation between the wiring layers deteriorates, it is difficult to form a fine wiring layer at a high density.
【0008】また、特開平7−15101号によれば、
表面配線層は、一旦、すべての配線層を絶縁基板内部に
配設して同時焼成した後、研磨等により表面の絶縁層を
研磨除去して内部配線層を表面に露出させたり、焼成後
の配線基板の表面に、厚膜法や薄膜法によって表面配線
層を形成するものである。そのために、表面配線層を形
成するためには研磨工程、厚膜形成工程、薄膜形成工程
などが不可欠の工程となるために、製造工程が多く、歩
留りの低下やコスト高となるような問題があった。According to Japanese Patent Application Laid-Open No. 7-15101,
For the surface wiring layer, once all the wiring layers are disposed inside the insulating substrate and simultaneously fired, the insulating layer on the surface is polished and removed by polishing or the like to expose the internal wiring layer to the surface, or after firing. A surface wiring layer is formed on the surface of the wiring substrate by a thick film method or a thin film method. Therefore, a polishing process, a thick film forming process, a thin film forming process, and the like are indispensable processes for forming a surface wiring layer, so that there are many manufacturing processes, and there are problems such as a reduction in yield and an increase in cost. there were.
【0009】さらに、特許第2666744号には、絶
縁基板を形成するためのセラミック粉末として、平均粒
径が5〜50nmの微細なアルミナ粉末を用いることに
より、金、銀、銅等などの低抵抗金属の焼成温度に近づ
けることにより、絶縁基板と低抵抗金属との同時焼結性
を達成したものであるが、このような微粉末は取扱いが
非常に難しく、コスト高であるために、量産性に欠ける
とともにコスト高となる問題があった。Further, Japanese Patent No. 2,666,744 discloses that a fine alumina powder having an average particle size of 5 to 50 nm is used as a ceramic powder for forming an insulating substrate, so that a low resistance material such as gold, silver, and copper is used. Simultaneous sintering of the insulating substrate and low-resistance metal has been achieved by approaching the firing temperature of the metal, but such fine powders are extremely difficult to handle and costly, resulting in mass production. However, there is a problem that the cost is high.
【0010】また、絶縁基板表面に同時焼成によって形
成される表面配線層を多量の銅を含有する配線層によっ
て形成すると、焼成時に溶融した銅が流れだしてにじみ
が発生し、配線層の保形性が著しく低下し、微細な配線
を形成することができない。そのために、表面の配線層
には、タングステンやモリブデンなどを多量に添加する
ことが必要となる。ところが、タングステンやモリブデ
ン量を増加するに従い、シート抵抗も高くなるために、
銅を含有することによる効果が十分に期待できないとい
う問題があった。Further, when a surface wiring layer formed by simultaneous firing on the surface of the insulating substrate is formed by a wiring layer containing a large amount of copper, molten copper flows out during firing and bleeding occurs, and the shape of the wiring layer is maintained. Properties are remarkably reduced, and fine wiring cannot be formed. For this reason, it is necessary to add a large amount of tungsten, molybdenum, or the like to the wiring layer on the surface. However, as the amount of tungsten or molybdenum increases, the sheet resistance also increases.
There is a problem that the effect of containing copper cannot be sufficiently expected.
【0011】従って、本発明は、酸化アルミニウムセラ
ミックスからなる絶縁基板と同時焼成によって形成さ
れ、銅を含み、しかも配線のにじみのない低抵抗の表面
配線層及び内部配線層を具備した多層配線基板を提供す
ることを目的とする。Accordingly, the present invention provides a multi-layer wiring board which is formed by co-firing with an insulating substrate made of aluminum oxide ceramics, includes copper, and has a low-resistance surface wiring layer and an internal wiring layer without wiring bleeding. The purpose is to provide.
【0012】[0012]
【課題を解決するための手段】本発明者等は、セラミッ
クスを絶縁基板とする多層配線基板における上記課題に
対して検討を重ねた結果、表面配線層に対しては、配線
層の保形性が重要であるために、適量のタングステンお
よび/またはモリブデンを含有させ、内部配線層は絶縁
基板によって上下から挟持されているために表面配線層
に比較して保形性が優れるために、表面配線層よりも銅
の含有量を多くすることによりシート抵抗を低下するこ
とにより前記目的が達成できることを見いだし、本発明
に至った。Means for Solving the Problems The present inventors have repeatedly studied the above problems in a multilayer wiring board using ceramics as an insulating substrate, and as a result, it has been found that the shape of the wiring layer can be maintained for the surface wiring layer. Is important, an appropriate amount of tungsten and / or molybdenum is contained, and since the internal wiring layer is sandwiched from above and below by the insulating substrate, it has excellent shape retention compared to the surface wiring layer. The present inventors have found that the object can be achieved by lowering the sheet resistance by increasing the content of copper than that of the layer, and have reached the present invention.
【0013】即ち、本発明の多層配線基板は、セラミッ
ク絶縁基板と、該絶縁基板の内部及び表面に前記絶縁基
板と同時焼成によって形成された表面配線層及び内部配
線層とを具備してなり、前記表面配線層が、銅を10〜
70体積%、タングステン及び/またはモリブデンを3
0〜90体積%の割合で含有し、前記内部配線層が、銅
を20〜80体積%、タングステン及び/またはモリブ
デンを20〜80体積%の割合で含有するとともに、前
記内部配線層中の銅含有量が、前記表面配線層よりも多
いことを特徴とするものである。That is, the multilayer wiring board of the present invention comprises a ceramic insulating substrate, and a surface wiring layer and an internal wiring layer formed inside and on the surface of the insulating substrate by simultaneous firing with the insulating substrate, The surface wiring layer is made of copper,
70% by volume, 3% tungsten and / or molybdenum
0 to 90% by volume, and the internal wiring layer contains 20 to 80% by volume of copper and 20 to 80% by volume of tungsten and / or molybdenum, and the copper in the internal wiring layer The content is larger than that of the surface wiring layer.
【0014】なお、前記表面配線層は、シート抵抗が8
mΩ/□以下であること、さらには表面配線層の表面
に、金属層をメッキ法によって被着形成してなり、それ
により6mΩ/□以下のシート抵抗を有することが望ま
しい。The surface wiring layer has a sheet resistance of 8
It is desirable that the sheet resistance be not more than mΩ / □, and that a metal layer be formed on the surface of the surface wiring layer by plating to thereby have a sheet resistance of not more than 6 mΩ / □.
【0015】[0015]
【発明の実施の形態】以下に、本発明の多層配線基板の
一実施態様を示す概略断面図を基に説明する。図1の多
層配線基板は、セラミックスからなる複数の絶縁層1
a,1b、1cが積層された絶縁基板1の表面に表面配
線層2aと、絶縁層1a,1b,1c間に内部配線層2
bが設けられている。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic sectional view showing an embodiment of a multilayer wiring board according to the present invention. The multilayer wiring board of FIG. 1 has a plurality of insulating layers 1 made of ceramics.
The surface wiring layer 2a is provided on the surface of the insulating substrate 1 on which the a, 1b, and 1c are laminated, and the internal wiring layer 2 is provided between the insulating layers 1a, 1b, and 1c.
b is provided.
【0016】本発明によれば、上記表面配線層2aおよ
び内部配線層2bを、銅とタングステン(W)および/
またはモリブデン(Mo)との複合材料を主成分とする
導体によって形成したものであり、この表面配線層2a
および内部配線層2bは、絶縁基板1と同時焼成によっ
て形成されたものである。According to the present invention, the surface wiring layer 2a and the internal wiring layer 2b are made of copper and tungsten (W) and / or
Alternatively, the surface wiring layer 2a is made of a conductor mainly composed of a composite material with molybdenum (Mo).
The internal wiring layer 2b is formed by simultaneous firing with the insulating substrate 1.
【0017】また、各層の配線層間は、絶縁層を貫通す
るように形成されたビアホール導体3によって電気的に
接続される。このビアホール導体3も表面配線層2aや
内部配線層2bと同様な導体材料によって同時焼成によ
って形成されることが望ましい。The wiring layers of each layer are electrically connected by via-hole conductors 3 formed so as to penetrate the insulating layer. It is desirable that the via-hole conductor 3 is also formed by simultaneous firing using the same conductive material as the surface wiring layer 2a and the internal wiring layer 2b.
【0018】さらに、表面配線層2aの表面には、酸化
による腐食防止、ワイヤボンディング性、半田との濡れ
性、および配線層の抵抗の低減のために、金属層4が無
電解メッキ、電解メッキなどの手法によって被着形成さ
れている。この金属層4としては、Au、Cu、Ti、
NiおよびPdの群から選ばれる少なくとも1種が望ま
しく、特に最表面はAuからなることが望ましい。Further, a metal layer 4 is formed on the surface of the surface wiring layer 2a by electroless plating or electrolytic plating in order to prevent corrosion due to oxidation, wire bonding properties, wettability with solder, and reduce the resistance of the wiring layer. And the like. As the metal layer 4, Au, Cu, Ti,
At least one selected from the group consisting of Ni and Pd is desirable, and it is particularly desirable that the outermost surface is made of Au.
【0019】(配線層)上記表面配線層2aおよび内部
配線層2bは、銅を10〜80体積%、W及び/または
Moを20〜90体積%の割合で含有してなるものであ
るが、内部配線層2b中の銅含有量が、表面配線層2a
よりも多い,言い換えれば表面配線層2a中の銅含有量
が内部配線層2bよりも少ないことが大きな特徴であ
る。これは、表面配線層2a中の銅含有量は、シート抵
抗および配線層の保形性の点から決定されるものであ
り、且つ表面配線層2aの表面にはメッキ層などの金属
層4の形成により、シート抵抗を低くすることができる
のに対して、内部配線層2bにおいては、メッキ層など
の形成ができないために、内部配線層の抵抗が表面より
も大きくなってしまう。(Wiring Layer) The surface wiring layer 2a and the internal wiring layer 2b contain 10 to 80% by volume of copper and 20 to 90% by volume of W and / or Mo. When the copper content in the internal wiring layer 2b is
It is a great feature that the amount of copper in the surface wiring layer 2a is smaller than that in the internal wiring layer 2b. This is because the copper content in the surface wiring layer 2a is determined in terms of sheet resistance and the shape retention of the wiring layer, and the surface of the surface wiring layer 2a has a metal layer 4 such as a plating layer. Although the sheet resistance can be reduced by the formation, a plating layer or the like cannot be formed in the internal wiring layer 2b, so that the resistance of the internal wiring layer becomes higher than the surface.
【0020】そこで、本発明によれば、内部配線層2b
における銅の含有量を多くすること、即ち、表面配線層
2a中の銅含有量が内部配線層2bよりも少なくするこ
とにより、表面配線層2aの保形性を保ち微細配線の形
成を可能とするとともに、メッキ等により金属層4が被
着された表面配線層2aの抵抗と、メッキ等の金属層を
施すことができない内部配線層2bとの抵抗を同等のレ
ベルに制御することができる。Therefore, according to the present invention, the internal wiring layer 2b
The copper content in the surface wiring layer 2a is smaller than that of the internal wiring layer 2b, whereby the shape retention of the surface wiring layer 2a can be maintained and fine wiring can be formed. In addition, the resistance of the surface wiring layer 2a on which the metal layer 4 is applied by plating or the like and the resistance of the internal wiring layer 2b on which the metal layer such as plating cannot be applied can be controlled to the same level.
【0021】より具体的には、表面配線層2aは、配線
層の低抵抗化、絶縁基板1との同時焼結性および表面配
線層の保形性を維持する上で、銅を10〜70体積%、
特に40〜60体積%、Wおよび/またはMoを30〜
90体積%、特に40〜60体積%の割合で含有するこ
とが必要であり、特にシート抵抗が8mΩ/□以下であ
ることが望ましい。More specifically, in order to reduce the resistance of the wiring layer, maintain co-sinterability with the insulating substrate 1 and maintain the shape of the surface wiring layer, the surface wiring layer 2a is made of copper. volume%,
In particular, 40 to 60% by volume, W and / or Mo is 30 to 30% by volume.
It is necessary to contain 90% by volume, particularly 40 to 60% by volume, and it is particularly desirable that the sheet resistance is 8 mΩ / □ or less.
【0022】これは、表面配線層2aにおける銅量が1
0体積%よりも少なく、WやMo量が90体積%よりも
多いと、表面配線層の抵抗が高くなり、また、銅量が7
0体積%よりも多く、WやMo量が30体積%よりも少
ないと、表面配線層の保形性が低下し、表面配線層2a
においてにじみなどが発生したり、溶融した銅によって
表面配線層が凝集して断線が生じるとともに、絶縁基板
と配線層の熱膨張係数差により配線層の剥離が発生する
ためである。This is because the amount of copper in the surface wiring layer 2a is 1
If the amount is less than 0% by volume and the amount of W or Mo is more than 90% by volume, the resistance of the surface wiring layer becomes high, and the amount of copper becomes 7%.
If it is more than 0% by volume and the amount of W or Mo is less than 30% by volume, the shape retention of the surface wiring layer is reduced, and the surface wiring layer 2a
In this case, bleeding or the like occurs, the surface wiring layer is agglomerated by the molten copper, and disconnection occurs, and the wiring layer is separated due to a difference in thermal expansion coefficient between the insulating substrate and the wiring layer.
【0023】さらに、上記表面配線層2aの表面に被着
される金属層4は、W及び/又はMoを含有する表面配
線層2aとともに配線層の低抵抗化を図る上で、単層ま
たは複数層からなり、0.5〜10μmの厚さで形成さ
れることが望ましく、特に、メッキ層の好適な構造とし
ては、表面配線層2aとの固着性を向上させる上で、N
i、Cu、Pd、Tiの群から選ばれる金属を単層ある
いは複数層で形成し、さらにその上にAuメッキ層を形
成することが望ましい。Further, in order to reduce the resistance of the wiring layer together with the surface wiring layer 2a containing W and / or Mo, the metal layer 4 deposited on the surface of the surface wiring layer 2a may be a single layer or a plurality of layers. It is desirable that the plating layer be formed with a thickness of 0.5 to 10 μm. In particular, a preferable structure of the plating layer is N in order to improve the adhesion to the surface wiring layer 2a.
It is desirable to form a metal selected from the group consisting of i, Cu, Pd, and Ti in a single layer or a plurality of layers, and further form an Au plating layer thereon.
【0024】一方、内部配線層2bは、銅を20〜80
体積%、特に50〜80体積%、Wおよび/またはMo
を20〜80体積%、特に20〜50体積%の割合で含
有することが必要で、特にシート抵抗が6mΩ/□以下
であることが望ましい。On the other hand, the internal wiring layer 2b is
% By volume, especially 50-80% by volume, W and / or Mo
At a ratio of 20 to 80% by volume, particularly 20 to 50% by volume, and particularly desirably a sheet resistance of 6 mΩ / □ or less.
【0025】これは、内部配線層2bでは、銅量が20
体積%より少なく、WやMo量が80体積%よりも多い
と6mΩ/□以下の低抵抗化は望めず、逆に、銅量が8
0体積%よりも多く、WやMo量が20体積%よりも少
ないと、内部配線層の保形性が悪く溶融した銅が絶縁層
間に拡散し低下し配線が細くなったり断線が生じるため
シート抵抗が高くなってしまうためである。This is because the internal wiring layer 2b has a copper content of 20%.
If the amount is less than 80% by volume, the resistance cannot be reduced to 6 mΩ / □ or less.
If the content is more than 0% by volume and the amount of W or Mo is less than 20% by volume, the shape of the internal wiring layer is poor, and the molten copper diffuses between the insulating layers to be reduced. This is because the resistance increases.
【0026】また、本発明においては、少なくとも表面
配線層2aにおいて前記W及び/またはMoは、平均粒
径1〜10μmの球状あるいは数個の粒子による焼結粒
子として銅からなるマトリックス中に分散含有している
ことが望ましい。これは、上記平均粒径が1.0μmよ
りも小さい場合、表面配線層2aの保形性が悪くなると
ともに組織が多孔質化し配線層の抵抗も高くなり、10
μmを越えると銅のマトリックスがWやMoの粒子によ
って分断されてしまい配線層の抵抗が高くなったり、銅
成分が分離してにじみなどが発生する虞があるためであ
る。なお、W及び/またはMoは、平均粒径1.3〜5
μm、特に1.3〜3μmの大きさで分散されているこ
とが最も望ましい。In the present invention, at least in the surface wiring layer 2a, W and / or Mo are dispersed and contained in a matrix made of copper as spherical or sintered particles of several particles having an average particle diameter of 1 to 10 μm. It is desirable to have. When the average particle size is smaller than 1.0 μm, the shape retention of the surface wiring layer 2a is deteriorated, the structure becomes porous, and the resistance of the wiring layer becomes high.
If the thickness exceeds μm, the copper matrix may be separated by W or Mo particles and the resistance of the wiring layer may increase, or the copper component may be separated to cause bleeding. In addition, W and / or Mo have an average particle diameter of 1.3-5.
Most preferably, it is dispersed in a size of μm, especially 1.3 to 3 μm.
【0027】さらに、上記表面配線層2aおよび内部配
線層2b中には、絶縁基板1との密着性を改善するため
に、絶縁基板を構成するセラミック主成分、あるいは絶
縁基板組成と同一組成のセラミック成分を0.05〜2
体積%の割合で含有させることも可能である。Further, in order to improve the adhesion to the insulating substrate 1, the main component of the ceramic constituting the insulating substrate or the ceramic having the same composition as the composition of the insulating substrate is provided in the surface wiring layer 2a and the internal wiring layer 2b. Ingredients 0.05-2
It is also possible to contain it at a volume percentage.
【0028】本発明の配線基板においては、銅の融点を
越える温度での同時焼成によって、表面配線層2aや内
部配線層2b中の銅成分が絶縁基板1中に拡散する場合
があるが、本発明によれば、上記少なくとも銅を含む配
線層周囲の絶縁基板1のセラミックスへの銅の拡散距離
が20μm以下、特に10μm以下であることが望まし
い。これは、銅のセラミックス中への拡散距離が20μ
mを超えると、配線層間の絶縁性が低下し、配線基板と
しての信頼性が低下するためであり、この銅の拡散距離
を20μm以下とすることにより、前記配線層のうち、
同一平面内に形成された配線層間の最小線間距離を10
0μm以下、特に90μm以下の高密度配線化を図るこ
とができる。また、同様に図1に示すように、1つの絶
縁層内に複数のビアホール導体3が形成される場合、そ
のビアホール導体3間の最小離間距離も上記と同様な理
由から100μm以下、特に90μm以下に制御するこ
とが可能である。In the wiring board of the present invention, the copper component in the surface wiring layer 2a and the internal wiring layer 2b may diffuse into the insulating substrate 1 by simultaneous firing at a temperature exceeding the melting point of copper. According to the invention, it is desirable that the diffusion distance of copper into the ceramics of the insulating substrate 1 around the wiring layer containing at least copper is 20 μm or less, particularly 10 μm or less. This is because the diffusion distance of copper into ceramics is 20μ.
If it exceeds m, the insulation between the wiring layers is reduced, and the reliability as a wiring substrate is reduced. By setting the copper diffusion distance to 20 μm or less,
The minimum distance between wiring layers formed on the same plane is 10
High-density wiring of 0 μm or less, particularly 90 μm or less can be achieved. Also, as shown in FIG. 1, when a plurality of via-hole conductors 3 are formed in one insulating layer, the minimum distance between the via-hole conductors 3 is also 100 μm or less, particularly 90 μm or less for the same reason as described above. Can be controlled.
【0029】また、本発明の配線基板は、後述するよう
に焼成温度及び雰囲気を制御して焼成することによっ
て、絶縁基板1の表面の平均表面粗さRaを1μm以
下、特に0.7μm以下の平滑性に優れた表面を形成で
きるものであり、その結果、絶縁基板1の表面に表面配
線層2aを形成する場合、絶縁基板1表面研磨加工等を
施す必要がないことも大きな特徴である。Further, the wiring substrate of the present invention is fired by controlling the firing temperature and atmosphere as described later, so that the average surface roughness Ra of the surface of the insulating substrate 1 is 1 μm or less, particularly 0.7 μm or less. It is possible to form a surface having excellent smoothness. As a result, when the surface wiring layer 2a is formed on the surface of the insulating substrate 1, it is also a major feature that it is not necessary to perform a polishing process on the surface of the insulating substrate 1.
【0030】(絶縁基板)本発明において、絶縁基板1
としては、熱伝導率が10W/m・K以上、特に15W
/m・K以上、強度が200MPa以上、特に300M
Pa以上のセラミックス特に高熱伝導性および高強度を
有するセラミックスとしては、酸化アルミニウム(Al
2 O3 )、窒化アルミニウム(AlN)、窒化珪素(S
i3 N4 )などが挙げられるが、銅を含有する表面配線
層および内部配線層との同時焼結性および表面配線層の
保形性を達成する上で、酸化アルミニウムを主成分とす
るセラミックスが最も望ましい。(Insulating substrate) In the present invention, the insulating substrate 1
Has a thermal conductivity of 10 W / m · K or more, especially 15 W
/ MK or more, strength 200MPa or more, especially 300M
Ceramics having Pa or higher, especially ceramics having high thermal conductivity and high strength include aluminum oxide (Al
2 O 3 ), aluminum nitride (AlN), silicon nitride (S
i 3 N 4) but the like, in achieving shape retention co-sintering and surface wiring layer of the surface wiring layers and internal wiring layer containing copper, ceramic mainly containing aluminum oxide Is most desirable.
【0031】具体的には、酸化アルミニウムセラミック
スは、高熱伝導性、高強度を具備する上で、相対密度9
5%以上、特に97%以上、さらには99%以上の高緻
密体から構成されていることが望ましい。More specifically, aluminum oxide ceramics have high thermal conductivity and high strength, and have a relative density of 9%.
It is desirably composed of a high-density body of 5% or more, particularly 97% or more, and more preferably 99% or more.
【0032】本発明では、表面配線層2a及び内部配線
層2bとの同時焼結時による保形性を達成する上で12
00〜1500℃の低温で焼成することが望ましく、本
発明によれば、このような低温での焼成においても相対
密度95%以上に緻密化することが必要となる。According to the present invention, in order to achieve shape retention by simultaneous sintering with the surface wiring layer 2a and the internal wiring layer 2b, 12
It is desirable to fire at a low temperature of 00 to 1500 ° C, and according to the present invention, it is necessary to densify to a relative density of 95% or more even at such a low temperature.
【0033】かかる観点から、本発明における絶縁基板
1は、酸化アルミニウムを90重量%以上の割合で含有
し、上記焼成温度での焼結性を高める上で、第2の成分
として、Mn化合物をMnO2 換算で2.0〜6.0重
量%の割合で含有することが望ましい。即ち、Mn化合
物量が2.0重量%よりも少ないと、1200〜150
0℃での緻密化が難しく、また6.0重量%よりも多い
と絶縁基板1の絶縁性が低下するためである。Mn化合
物の最適な範囲は、MnO2 換算で3〜5重量%であ
る。From such a viewpoint, the insulating substrate 1 of the present invention contains aluminum oxide in a proportion of 90% by weight or more, and in order to enhance the sinterability at the above-mentioned firing temperature, a Mn compound is used as a second component. Desirably, the content is 2.0 to 6.0% by weight in terms of MnO 2 . That is, when the amount of the Mn compound is less than 2.0% by weight, it is 1200 to 150%.
This is because densification at 0 ° C. is difficult, and if it is more than 6.0% by weight, the insulating property of the insulating substrate 1 is reduced. Optimal range of the Mn compound is 3-5 wt% at MnO 2 basis.
【0034】また、この絶縁基板1中には、第3の成分
として、SiO2 およびMgO、CaO、SrO等のア
ルカリ土類元素酸化物を銅含有導体との同時焼結性を高
める上で、合計で0.4〜8重量%の割合で含有せしめ
ることが望ましい。さらに第4の成分としてW、Mo、
Crなどの金属を着色成分として2重量%以下の割合で
含んでもよい。In order to enhance the simultaneous sintering property of the insulating substrate 1 with SiO 2 and alkaline earth element oxides such as MgO, CaO, and SrO as the third component, together with the copper-containing conductor, It is desirable that the total content be 0.4 to 8% by weight. Further, as a fourth component, W, Mo,
A metal such as Cr may be contained as a coloring component in a proportion of 2% by weight or less.
【0035】上記酸化アルミニウム以外の成分は、酸化
アルミニウム主結晶相の粒界に非晶質相あるいは結晶相
として存在するが、熱伝導性を高める上で粒界中に助剤
成分を含有する結晶相が形成されていることが望まし
い。The components other than the aluminum oxide are present as an amorphous phase or a crystal phase at the grain boundaries of the aluminum oxide main crystal phase. However, in order to enhance the thermal conductivity, a crystal containing an auxiliary component in the grain boundaries is required. Desirably, a phase is formed.
【0036】また、絶縁基板1を形成する酸化アルミニ
ウム主結晶相は、粒状または柱状の結晶として存在する
が、これら主結晶相の平均結晶粒径は、1.5〜5.0
μmであることが望ましい。なお、主結晶相が柱状結晶
からなる場合、上記平均結晶粒径は、短軸径に基づくも
のである。この主結晶相の平均結晶粒径が1.5μmよ
りも小さいと、高熱伝導化が難しく、平均粒径が5.0
μmよりも大きいと基板材料として用いる場合に要求さ
れる十分な強度が得られにくくなるためである。The aluminum oxide main crystal phase forming the insulating substrate 1 exists as granular or columnar crystals, and the average crystal grain size of these main crystal phases is 1.5 to 5.0.
μm is desirable. When the main crystal phase is composed of columnar crystals, the average crystal grain size is based on the minor axis diameter. When the average crystal grain size of the main crystal phase is smaller than 1.5 μm, it is difficult to increase the thermal conductivity, and the average grain size is 5.0 μm.
This is because if it is larger than μm, it is difficult to obtain sufficient strength required when used as a substrate material.
【0037】(製造方法)次に、本発明の配線基板の製
造方法について、絶縁基板として酸化アルミニウムを主
成分とするセラミックスを用いた場合について具体的に
説明する。まず、絶縁基板を形成するために、酸化物セ
ラミックスの主成分となる酸化アルミニウム原料粉末と
して、平均粒径が0.5〜2.5μm、特に0.5〜
2.0μmの粉末を用いる。これは、平均粒径は0.5
μmよりも小さいと、粉末の取扱いが難しく、また粉末
のコストが高くなり、2.5μmよりも大きいと、15
00℃以下の温度で焼成することが難しくなるためであ
る。(Manufacturing Method) Next, a method of manufacturing a wiring board according to the present invention will be specifically described in the case where a ceramic mainly containing aluminum oxide is used as an insulating substrate. First, in order to form an insulating substrate, as an aluminum oxide raw material powder which is a main component of the oxide ceramic, the average particle diameter is 0.5 to 2.5 μm, particularly 0.5 to 2.5 μm.
A 2.0 μm powder is used. This means that the average particle size is 0.5
If it is smaller than μm, handling of the powder is difficult, and the cost of the powder becomes high.
This is because firing at a temperature of 00 ° C. or less becomes difficult.
【0038】そして、上記酸化アルミニウム粉末に対し
て、第2の成分として、MnO2 を2.0〜6.0重量
%、特に3.0〜5.0重量%の割合で添加する。ま
た、適宜、第3の成分として、SiO2 、MgO、Ca
O、SrO粉末等を0.4〜8重量%、第4の成分とし
て、W、Mo、Crなどの遷移金属の金属粉末や酸化物
粉末を着色成分として金属換算で2重量%以下の割合で
添加する。なお、上記酸化物の添加に当たっては、酸化
物粉末以外に、焼成によって酸化物を形成し得る炭酸
塩、硝酸塩、酢酸塩などとして添加してもよい。Then, MnO 2 is added as a second component to the aluminum oxide powder at a ratio of 2.0 to 6.0% by weight, particularly 3.0 to 5.0% by weight. Further, as the third component, SiO 2 , MgO, Ca,
0.4 to 8% by weight of O, SrO powder and the like, and as a fourth component, a metal powder or oxide powder of a transition metal such as W, Mo, Cr or the like as a coloring component at a ratio of 2% by weight or less in terms of metal. Added. In addition, in addition to the oxide powder, the above oxide may be added as a carbonate, nitrate, acetate, or the like which can form an oxide by firing.
【0039】そして、この混合粉末を用いて絶縁層を形
成するためのシート状成形体を作製する。シート状成形
体は、周知の成形方法によって作製することができる。
例えば、上記混合粉末に有機バインダーや溶媒を添加し
てスラリーを調製した後、ドクターブレード法によって
形成したり、混合粉末に有機バインダーを加え、プレス
成形、圧延成形等により所定の厚みのシート状成形体を
作製できる。Then, a sheet-like molded body for forming an insulating layer is prepared using the mixed powder. The sheet-shaped molded body can be produced by a well-known molding method.
For example, after a slurry is prepared by adding an organic binder or a solvent to the mixed powder, a sheet is formed by a doctor blade method, or an organic binder is added to the mixed powder, and a sheet having a predetermined thickness is formed by press molding, rolling, or the like. Body can be made.
【0040】このようにして作製したシート状成形体に
対して、平均粒径が1〜10μmの銅粉末10〜80体
積%、平均粒径が1〜10μmのタングステン及び/ま
たはモリブデンを20〜90体積%の割合で含有する導
体ペーストを調製し、このペーストを各シート状成形体
にスクリーン印刷、グラビア印刷等の手法によって印刷
塗布する。With respect to the sheet-like molded product thus produced, 10 to 80% by volume of copper powder having an average particle size of 1 to 10 μm, and 20 to 90% by volume of tungsten and / or molybdenum having an average particle size of 1 to 10 μm. A conductor paste containing a percentage by volume is prepared, and the paste is printed and applied to each sheet-like molded body by a technique such as screen printing or gravure printing.
【0041】その際、表面配線層形成用導体ペーストと
しては、導体成分組成を銅を10〜70体積%、Wおよ
び/またはMoを30〜90体積%の割合で、また内部
配線層形成用導体ペーストとしては、銅を20〜80体
積%、Wおよび/またはMoを20〜80体積%の割合
で含有することが望ましい。At this time, as the conductor paste for forming the surface wiring layer, the conductor component composition is copper at 10 to 70% by volume, W and / or Mo at 30 to 90% by volume, and the conductor for internal wiring layer formation. The paste preferably contains 20 to 80% by volume of copper and 20 to 80% by volume of W and / or Mo.
【0042】なお、ビアホール導体を形成する場合に
は、シート状成形体に対して、マイクロドリル、レーザ
ー等により直径が50〜250μmのビアホールを形成
した後、このビアホール内に上記表面配線層形成用ある
いは内部配線層形成用の導体ペーストを充填する。When a via-hole conductor is formed, a via-hole having a diameter of 50 to 250 μm is formed in the sheet-like molded body by a microdrill, a laser, or the like, and the above-mentioned surface wiring layer forming layer is formed in the via-hole. Alternatively, a conductive paste for forming an internal wiring layer is filled.
【0043】これらの導体ペースト中には、絶縁層との
密着性を高めるために、酸化アルミニウム粉末や、絶縁
層を形成する酸化物セラミックス成分と同一の組成物粉
末を0.05〜2体積%の割合で添加することも可能で
ある。In these conductor pastes, in order to enhance the adhesion to the insulating layer, 0.05 to 2% by volume of aluminum oxide powder or the same composition powder as the oxide ceramic component forming the insulating layer is used. It is also possible to add in the ratio of.
【0044】その後、導体ペーストを印刷塗布したシー
ト状成形体を位置合わせして積層圧着した後、この積層
体を、この焼成を、非酸化性雰囲気中、焼成最高温度が
1200〜1500℃の温度となる条件で焼成する。Thereafter, the sheet-like molded body on which the conductive paste was applied by printing was aligned and laminated and pressed, and the laminated body was fired in a non-oxidizing atmosphere at a maximum firing temperature of 1200 to 1500 ° C. The firing is performed under the following conditions.
【0045】この時の焼成温度が1200℃より低い
と、通常の原料を用いた場合において、酸化アルミニウ
ム絶縁基板が相対密度95%以上まで緻密化できず、熱
伝導性や強度が低下し、1500℃よりも高いと、Wあ
るいはMo自体の焼結が進み、銅との均一組織を維持で
きなく、強いては低抵抗を維持することが困難となりシ
ート抵抗8mΩ/□以下が得られなくなる。また、酸化
物セラミックスの主結晶相の粒径が大きくなり異常粒成
長が発生したり、銅がセラミックス中へ拡散するときの
パスである粒界の長さが短くなるとともに拡散速度も速
くなる結果、拡散距離を30μm以下に抑制することが
困難となるためである。好適には、1250〜1400
℃の範囲がよい。If the firing temperature at this time is lower than 1200 ° C., the aluminum oxide insulating substrate cannot be densified to a relative density of 95% or more when ordinary raw materials are used, and the thermal conductivity and the strength are reduced. If the temperature is higher than ℃, sintering of W or Mo itself proceeds, and a uniform structure with copper cannot be maintained. In addition, the grain size of the main crystal phase of the oxide ceramics increases, abnormal grain growth occurs, and the diffusion speed increases as the length of the grain boundary, which is the path when copper diffuses into the ceramics, decreases. This is because it is difficult to suppress the diffusion distance to 30 μm or less. Preferably, from 1250 to 1400
The range of ° C is good.
【0046】また、この焼成時の非酸化性雰囲気として
は、窒素、あるいは窒素と水素との混合雰囲気であるこ
とが望ましいが、特に、配線層中の銅の拡散を抑制する
上では、水素及び窒素を含み露点+10℃以下、特に−
10℃以下の非酸化性雰囲気であることが望ましい。な
お、この雰囲気には所望により、アルゴンガス等の不活
性ガスを混入してもよい。焼成時の露点が+10℃より
高いと、焼成中に酸化物セラミックスと雰囲気中の水分
とが反応し酸化膜を形成し、この酸化膜と銅含有導体の
銅が反応してしまい、導体の低抵抗化の妨げとなるのみ
でなく、銅の拡散を助長してしまうためである。It is desirable that the non-oxidizing atmosphere at the time of this firing be nitrogen or a mixed atmosphere of nitrogen and hydrogen. In particular, in order to suppress the diffusion of copper in the wiring layer, hydrogen and hydrogen are used. Dew point + 10 ° C or less including nitrogen, especially-
It is desirable that the atmosphere be a non-oxidizing atmosphere of 10 ° C. or less. Note that an inert gas such as an argon gas may be mixed into this atmosphere, if desired. If the dew point during firing is higher than + 10 ° C., the oxide ceramic reacts with moisture in the atmosphere during firing to form an oxide film, and this oxide film reacts with copper of the copper-containing conductor, resulting in a low conductor. This not only hinders resistance but also promotes copper diffusion.
【0047】その後、同時焼成された配線基板の表面配
線層2aに対して、無電解メッキ、または電解メッキ法
により、前述したように、Au、Cu、Ti、Niおよ
びPdの群から選ばれる少なくとも1種の金属層を0.
5〜10μmの厚みで被着形成する。Thereafter, the co-fired surface wiring layer 2a of the wiring board is subjected to at least one selected from the group consisting of Au, Cu, Ti, Ni and Pd by electroless plating or electrolytic plating as described above. One kind of metal layer is used for 0.1.
It is formed with a thickness of 5 to 10 μm.
【0048】また、この表面配線層2aに対してFe−
Ni−Co、Cu−W等からなる金具を取り付ける場合
には、上記金属層に対して共晶半田などの半田を用いて
接合することができる。Further, Fe-
When a metal fitting made of Ni-Co, Cu-W, or the like is attached, it can be joined to the metal layer using a solder such as a eutectic solder.
【0049】[0049]
【実施例】酸化アルミニウム粉末(平均粒径1.8μ
m)に対して、MnO2 を4重量%、SiO2 を3重量
%、MgOを0.5重量%の割合で添加混合した後、さ
らに、成形用有機樹脂(バインダー)としてアクリル系
バインダーと、トルエンを溶媒として混合してスラリー
を調製した後、ドクターブレード法にて厚さ250μm
のシート状に成形した。そして、所定箇所にホール径1
20μmのビアホールを形成した。EXAMPLE An aluminum oxide powder (average particle size 1.8 μm)
m), 4% by weight of MnO 2 , 3% by weight of SiO 2 , and 0.5% by weight of MgO were added and mixed, and then an acrylic binder was used as an organic resin (binder) for molding. After preparing a slurry by mixing toluene as a solvent, the thickness is 250 μm by a doctor blade method.
Into a sheet. Then, the hole diameter 1
A 20 μm via hole was formed.
【0050】次に、平均粒径が5μmの銅粉末と、平均
粒径が0.8〜12μmのW粉末あるいはMo粉末とを
用いて、内部配線層用及び表面配線層用として表1、2
に示す比率で混合し、アクリル系バインダーとをアセト
ンを溶媒として導体ペーストを作製した。Next, using copper powder having an average particle size of 5 μm and W powder or Mo powder having an average particle size of 0.8 to 12 μm, Tables 1 and 2 were used for an internal wiring layer and a surface wiring layer.
And an acrylic binder was used as a solvent to prepare a conductor paste.
【0051】そして、シート状成形体上に上記導体ペー
ストを印刷塗布し、各シート状成形体のビアホール導体
にも上記内部配線層用導体ペーストを充填した。上記の
ようにして作製した各シート状成形体を位置合わせして
積層圧着して、表面配線層用導体ペーストを塗布したシ
ート状成形体が最上層となる積層体を作製した。その
後、この積層体を実質的に水分を含まない酸素含有雰囲
気中(N2 +O2 または大気中)で脱脂を行った後、1
300℃の温度にて、露点−10℃の窒素水素混合雰囲
気にて焼成した。Then, the above-mentioned conductor paste was printed and applied on the sheet-like molded body, and the via-hole conductor of each sheet-like molded body was also filled with the above-mentioned conductor paste for an internal wiring layer. Each sheet-like molded body produced as described above was aligned and laminated and pressed to prepare a laminate in which the sheet-like molded body coated with the surface wiring layer conductor paste was the uppermost layer. Thereafter, the laminate is degreased in an oxygen-containing atmosphere (N 2 + O 2 or in the air) substantially free of moisture.
Firing was performed at a temperature of 300 ° C. in a nitrogen-hydrogen mixed atmosphere having a dew point of −10 ° C.
【0052】そして、表面配線層に対して、電解メッキ
法によって、表1に示すような各種の金属層を被着形成
した。Then, various metal layers as shown in Table 1 were formed on the surface wiring layer by electrolytic plating.
【0053】別途、ペーストを塗布しないシート状成形
体の積層体を上記と同様の条件で焼成して得た焼結体に
対して、アルキメデス法によって相対密度を測定した結
果、相対密度99.5%であり、レーザーフラッシュ法
によって熱伝導率(厚さ3mm)が18W/m・K、体
積固有抵抗が1014Ω−cm以上であった。Separately, the relative density was measured by Archimedes method for a sintered body obtained by firing a laminate of sheet-like molded bodies to which the paste was not applied under the same conditions as described above. %, The thermal conductivity (thickness: 3 mm) was 18 W / m · K, and the volume resistivity was 10 14 Ω-cm or more by a laser flash method.
【0054】また、配線基板の表面配線層及び内部配線
層、金属層を形成した表面配線層に対して、配線の導体
抵抗、長さ、幅、厚みを測定した後、厚さ15μmの導
体に換算したシート抵抗(mΩ/□)を算出した。ま
た、配線基板を外観検査し、表面配線層のにじみの発生
および表面配線層の剥離等の有無を観察した。結果は、
表1に示した。The conductor resistance, length, width, and thickness of the wiring were measured for the surface wiring layer, the internal wiring layer, and the surface wiring layer on which the metal layer was formed, and then the conductor having a thickness of 15 μm was formed. The converted sheet resistance (mΩ / □) was calculated. In addition, the appearance of the wiring board was inspected, and the occurrence of bleeding of the surface wiring layer and the presence or absence of peeling of the surface wiring layer were observed. Result is,
The results are shown in Table 1.
【0055】[0055]
【表1】 [Table 1]
【0056】表1に示すように、表面配線層組成におい
て、配線層のCu含有量が10体積%よりも少ない試料
No.1では、メッキ後も導体抵抗が8mΩ/□よりも大
きくなった。また70体積%よりも多い試料No.11、
12では、配線の保形性が悪くなるとともに、組織が不
均一となりシート抵抗が8mΩ/□以上になるととも
に、表面配線層ににじみおよび一部剥離も観察された。
内部配線層組成において、配線層のCu含有量が80体
積%よりも多い試料No.12では、内部配線層のシート
抵抗が6mΩ/□より高くなってしまった。またCu含
有率が表面配線層よりも多くない試料No.2では、シー
ト抵抗がメッキ後の表面配線層に比べ低くならなかっ
た。As shown in Table 1, in the composition of the surface wiring layer, in Sample No. 1 in which the Cu content of the wiring layer was less than 10% by volume, the conductor resistance after plating was larger than 8 mΩ / □. Also, the sample No. 11 having more than 70% by volume,
In No. 12, the shape retention of the wiring deteriorated, the structure became uneven, the sheet resistance became 8 mΩ / □ or more, and bleeding and partial peeling of the surface wiring layer were observed.
In Sample No. 12 in which the Cu content of the wiring layer was more than 80% by volume in the composition of the internal wiring layer, the sheet resistance of the internal wiring layer was higher than 6 mΩ / □. In Sample No. 2 in which the Cu content was not higher than that in the surface wiring layer, the sheet resistance was not lower than that in the surface wiring layer after plating.
【0057】なお、上記本発明の配線基板において、E
PMA(X線マイクロアナライザー)分析において、配
線層の端部から同一平面内において、銅元素が検出され
る領域の最外部までの距離を10箇所測定したところ、
各配線層の銅の拡散距離は平均で20μm以下と良好な
特性を示した。In the wiring board of the present invention, E
In PMA (X-ray microanalyzer) analysis, the distance from the end of the wiring layer to the outermost part of the region where the copper element is detected in the same plane was measured at 10 places.
The average diffusion distance of copper in each wiring layer was 20 μm or less, indicating good characteristics.
【0058】[0058]
【発明の効果】以上詳述した通り、本発明の配線基板に
よれば、高熱伝導性の酸化アルミニウムセラミックスか
らなる絶縁基板の少なくとも表面に同時焼成によって低
抵抗の銅を含有する配線層を形成することができ、高信
頼性の高密度、低抵抗の配線層を形成することができ
る。As described in detail above, according to the wiring board of the present invention, a wiring layer containing low-resistance copper is formed on at least the surface of an insulating substrate made of aluminum oxide ceramic having high thermal conductivity by simultaneous firing. Thus, a highly reliable, high-density, low-resistance wiring layer can be formed.
【図1】本発明の多層配線基板の一実施態様を示す概略
断面図である。FIG. 1 is a schematic sectional view showing one embodiment of a multilayer wiring board of the present invention.
1 絶縁基板 1a,1b、1c 絶縁層 2a 表面配線層 2b 内部配線層 3 ビアホール導体 DESCRIPTION OF SYMBOLS 1 Insulating substrate 1a, 1b, 1c Insulating layer 2a Surface wiring layer 2b Internal wiring layer 3 Via hole conductor
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E346 AA12 AA15 AA35 AA43 BB01 CC17 CC19 CC32 CC35 CC36 CC38 DD02 DD13 DD22 DD34 EE24 FF18 GG02 GG06 GG08 GG09 GG10 HH02 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E346 AA12 AA15 AA35 AA43 BB01 CC17 CC19 CC32 CC35 CC36 CC38 DD02 DD13 DD22 DD34 EE24 FF18 GG02 GG06 GG08 GG09 GG10 HH02
Claims (4)
及び表面に前記絶縁基板と同時焼成によって形成された
表面配線層及び内部配線層とを具備してなり、前記表面
配線層が、銅を10〜70体積%、タングステン及び/
またはモリブデンを30〜90体積%の割合で含有し、
前記内部配線層が、銅を20〜80体積%、タングステ
ン及び/またはモリブデンを20〜80体積%の割合で
含有するとともに、前記内部配線層中の銅含有量が、前
記表面配線層よりも多いことを特徴とする多層配線基
板。1. A ceramic insulating substrate comprising: a ceramic insulating substrate; and a surface wiring layer and an internal wiring layer formed inside and on the surface of the insulating substrate by simultaneous firing with the insulating substrate. 10 to 70% by volume, tungsten and / or
Or containing molybdenum in a proportion of 30 to 90% by volume,
The internal wiring layer contains 20 to 80% by volume of copper and 20 to 80% by volume of tungsten and / or molybdenum, and the content of copper in the internal wiring layer is larger than that of the surface wiring layer. A multilayer wiring board characterized by the above-mentioned.
以下であることを特徴とする請求項1記載の多層配線基
板。2. The sheet resistance of said surface wiring layer is 8 mΩ / □.
2. The multilayer wiring board according to claim 1, wherein:
法によって被着形成してなることを特徴とする請求項1
記載の多層配線基板。3. A method according to claim 1, wherein a metal layer is formed on the surface of said surface wiring layer by plating.
The multilayer wiring board as described in the above.
成された表面配線層のシート抵抗が6mΩ/□以下であ
ることを特徴とする請求項1記載の多層配線基板。4. The multilayer wiring board according to claim 1, wherein a sheet resistance of the surface wiring layer on which the internal wiring layer and the metal layer are formed is 6 mΩ / □ or less.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27618798A JP3493310B2 (en) | 1998-09-29 | 1998-09-29 | Multilayer wiring board |
| US09/378,849 US6329065B1 (en) | 1998-08-31 | 1999-08-23 | Wire board and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27618798A JP3493310B2 (en) | 1998-09-29 | 1998-09-29 | Multilayer wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114724A true JP2000114724A (en) | 2000-04-21 |
| JP3493310B2 JP3493310B2 (en) | 2004-02-03 |
Family
ID=17565927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27618798A Expired - Lifetime JP3493310B2 (en) | 1998-08-31 | 1998-09-29 | Multilayer wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3493310B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232142A (en) * | 2001-01-30 | 2002-08-16 | Kyocera Corp | Multilayer wiring board and method of manufacturing the same |
| JP2005197733A (en) * | 2004-01-05 | 2005-07-21 | Internatl Business Mach Corp <Ibm> | Method for filling vias in a silicon substrate |
| JP2009158690A (en) * | 2007-12-26 | 2009-07-16 | Ngk Spark Plug Co Ltd | Via array type multilayer ceramic capacitor, manufacturing method thereof, and capacitor built-in interconnection substrate |
| JP2011014924A (en) * | 2010-09-22 | 2011-01-20 | Hitachi Metals Ltd | Silicon nitride substrate |
| CN108346638A (en) * | 2017-01-25 | 2018-07-31 | 京瓷株式会社 | ceramic wiring substrate and electronic device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5265256B2 (en) * | 2008-06-26 | 2013-08-14 | 日本特殊陶業株式会社 | Ceramic wiring board |
-
1998
- 1998-09-29 JP JP27618798A patent/JP3493310B2/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232142A (en) * | 2001-01-30 | 2002-08-16 | Kyocera Corp | Multilayer wiring board and method of manufacturing the same |
| JP2005197733A (en) * | 2004-01-05 | 2005-07-21 | Internatl Business Mach Corp <Ibm> | Method for filling vias in a silicon substrate |
| JP2009158690A (en) * | 2007-12-26 | 2009-07-16 | Ngk Spark Plug Co Ltd | Via array type multilayer ceramic capacitor, manufacturing method thereof, and capacitor built-in interconnection substrate |
| JP2011014924A (en) * | 2010-09-22 | 2011-01-20 | Hitachi Metals Ltd | Silicon nitride substrate |
| CN108346638A (en) * | 2017-01-25 | 2018-07-31 | 京瓷株式会社 | ceramic wiring substrate and electronic device |
| CN108346638B (en) * | 2017-01-25 | 2021-07-27 | 京瓷株式会社 | Ceramic wiring board and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3493310B2 (en) | 2004-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000164992A (en) | Wiring board and method of manufacturing the same | |
| JP3924406B2 (en) | Alumina sintered body and manufacturing method thereof, wiring board and manufacturing method thereof | |
| JP4959079B2 (en) | Package for storing semiconductor elements | |
| JP3566569B2 (en) | Wiring board and method of manufacturing the same | |
| JP2001015869A (en) | Wiring board | |
| JP3517062B2 (en) | Copper metallized composition and glass-ceramic wiring board using the same | |
| JP3493310B2 (en) | Multilayer wiring board | |
| JP3538549B2 (en) | Wiring board and method of manufacturing the same | |
| JP2004006624A (en) | Wiring board and method of manufacturing the same | |
| JP4753469B2 (en) | Wiring board and manufacturing method thereof | |
| JP3537698B2 (en) | Wiring board and method of manufacturing the same | |
| JP3898400B2 (en) | Wiring board and manufacturing method thereof | |
| JP3827447B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JP4575614B2 (en) | Composite ceramic substrate | |
| JP3762352B2 (en) | Wiring board | |
| JP3808376B2 (en) | Wiring board | |
| JPH09142969A (en) | Metallized composition and method for producing wiring board using the same | |
| JP3944839B2 (en) | COMPOSITE CERAMIC COMPONENT AND MANUFACTURING METHOD THEREOF | |
| JP3786609B2 (en) | COMPOSITE CERAMIC COMPONENT AND MANUFACTURING METHOD THEREOF | |
| JP4646469B2 (en) | Ceramic wiring board | |
| JP3709062B2 (en) | Aluminum nitride wiring board and manufacturing method thereof | |
| JP4454183B2 (en) | Wiring board manufacturing method | |
| JPH0723273B2 (en) | Method for metallizing aluminum nitride substrate | |
| JP3688919B2 (en) | Ceramic multilayer wiring board | |
| JP4530525B2 (en) | Wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |