[go: up one dir, main page]

JP2000114599A - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device

Info

Publication number
JP2000114599A
JP2000114599A JP28851698A JP28851698A JP2000114599A JP 2000114599 A JP2000114599 A JP 2000114599A JP 28851698 A JP28851698 A JP 28851698A JP 28851698 A JP28851698 A JP 28851698A JP 2000114599 A JP2000114599 A JP 2000114599A
Authority
JP
Japan
Prior art keywords
layer
substrate
growth
thermal expansion
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28851698A
Other languages
Japanese (ja)
Other versions
JP2000114599A5 (en
JP4530234B2 (en
Inventor
Shinya Ishida
真也 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP28851698A priority Critical patent/JP4530234B2/en
Publication of JP2000114599A publication Critical patent/JP2000114599A/en
Publication of JP2000114599A5 publication Critical patent/JP2000114599A5/ja
Application granted granted Critical
Publication of JP4530234B2 publication Critical patent/JP4530234B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 III−V族窒化物系単結晶化合物半導体層
を、これとは異なる材料系の基板上に、良質な結晶性を
有する状態で歩留まり良く且つ再現性良く結晶成長さ
せ、これを用いて高品質及び高信頼性を有し且つ面状発
光を実現する半導体発光素子を提供する。 【解決手段】 III−V族窒化物系半導体発光素子は、I
II−V族窒化物系の少なくとも1種類の化合物半導体材
料からなる複数の単結晶半導体成長層が該III−V族窒
化物系以外の構成材料からなる基板の上に積層されて構
成されている積層構造体を備えている。該積層構造体の
うちで該基板に最も近く位置している第1成長層のバル
ク格子定数a1と、該積層構造体のうちで最も大きな厚
さを有する第2成長層のバルク格子定数a2とは、該基
板の熱膨張係数がこれらの層の熱膨張係数よりも大きい
場合には、a2<a1≦1.005a2なる関係を満た
し、該基板の熱膨張係数がこれらの層の熱膨張係数より
も小さい場合には、0.995a2≦a1<a2なる関係
を満たす。
PROBLEM TO BE SOLVED: To provide a high yield and reproducible crystal growth of a group III-V nitride single crystal compound semiconductor layer on a substrate of a different material system with good crystallinity on a substrate of a different material. The present invention provides a semiconductor light emitting device having high quality and high reliability and realizing planar light emission using the same. SOLUTION: A group III-V nitride-based semiconductor light-emitting device comprises:
A plurality of single crystal semiconductor growth layers made of at least one kind of II-V nitride-based compound semiconductor material are laminated on a substrate made of a constituent material other than the III-V nitride-based material. It has a laminated structure. The bulk lattice constant a 1 of the first growth layer closest to the substrate in the stacked structure and the bulk lattice constant a of the second growth layer having the largest thickness in the stacked structure 2 satisfies the relationship a 2 <a 1 ≦ 1.005a 2 when the coefficient of thermal expansion of the substrate is larger than the coefficient of thermal expansion of these layers, and the coefficient of thermal expansion of the substrate is If the coefficient of thermal expansion is smaller than 0.95, the relationship 0.995a 2 ≦ a 1 <a 2 is satisfied.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体発光素子に関
し、より詳細には、III−V族窒化物系の化合物半導体
材料から構成されている半導体発光素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device, and more particularly, to a semiconductor light emitting device made of a group III-V nitride compound semiconductor material.

【0002】[0002]

【従来の技術】近年、III−V族窒化物系の化合物半導
体材料、例えばGaN系化合物半導体材料を用いた高輝
度の青色発光ダイオードが商品化されており、III−V
族窒化物系化合物半導体材料は、発光デバイスの構成材
料として大きく期待されている。
2. Description of the Related Art In recent years, high-luminance blue light-emitting diodes using III-V nitride-based compound semiconductor materials, for example, GaN-based compound semiconductor materials, have been commercialized.
Group nitride-based compound semiconductor materials are greatly expected as constituent materials of light emitting devices.

【0003】一般に、III−V族窒化物系化合物半導体
材料層の結晶成長は、ハイドライド気相成長法(HVP
E法)、有機金属気相成長法(MOCVD法)、或いは分
子線エピタキシー法(MBE法)などによって行われる。
一方、III−V族窒化物系化合物半導体材料を結晶成長
させる基板としては、III−V族窒化物系化合物半導体
材料以外の構成材料からなる基板、例えばサファイア基
板やSiC基板などが用いられている。結晶成長用の基
板は、本来は成長膜と同種の材料系から構成されている
ことが理想的であるが、III−V族窒化物系化合物半導
体材料の大面積単結晶基板を得ることが困難であるため
に、このような異種の材料系からなる基板が用いられて
いる。
In general, the crystal growth of a group III-V nitride compound semiconductor material layer is performed by a hydride vapor phase epitaxy (HVP).
E), metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), or the like.
On the other hand, as a substrate on which a group III-V nitride compound semiconductor material is grown, a substrate made of a constituent material other than the group III-V nitride compound semiconductor material, for example, a sapphire substrate or a SiC substrate is used. . Ideally, the substrate for crystal growth is originally composed of the same material system as the grown film, but it is difficult to obtain a large-area single-crystal substrate of a III-V nitride-based compound semiconductor material. Therefore, a substrate made of such a heterogeneous material system is used.

【0004】[0004]

【発明が解決しようとする課題】GaN層の上にAlG
aN或いはInGaNからなるヘテロ成長層を成長させ
る場合には、窒化物以外のIII−V族化合物半導体層を
成長させる場合とは異なり、計算から得られる臨界膜厚
を超えた厚さの成長膜がコヒーレント成長する(すなわ
ち、成長面内の格子定数が一致して成長する)ことが、
これまでに報告されている(例えば、Mat. Res. Soc. Sy
mp. Proc.、Vol.449、第1143頁を参照)。
SUMMARY OF THE INVENTION On the GaN layer, AlG
When growing a hetero-grown layer made of aN or InGaN, unlike a case of growing a group III-V compound semiconductor layer other than nitride, a grown film having a thickness exceeding the critical film thickness obtained from the calculation is obtained. Coherent growth (i.e., growth with the lattice constant in the growth plane coincident),
It has been reported so far (for example, Mat. Res. Soc. Sy.
mp. Proc., Vol. 449, p. 1143).

【0005】しかし、サファイア基板或いはSiC基板
など、III−V族窒化物以外の材料からなる基板を用い
る場合には、基板とその上に成長するIII−V族窒化物
系化合物半導体層との間の格子不整合が大きいために、
単結晶III−V族窒化物系化合物半導体層を直接に基板
上に良好に成長させることができない。このような場合
には、まず非単結晶バッファ層を基板上に成長させて、
このバッファ層の上に、III−V族窒化物系の単結晶化
合物半導体層を成長させている(例えば、Japanese Jour
nal of Applied Physics、Vol.30、第L1705頁を参照の
こと)。
However, when a substrate made of a material other than III-V nitride, such as a sapphire substrate or a SiC substrate, is used, the distance between the substrate and the III-V nitride-based compound semiconductor layer grown thereon is increased. Due to the large lattice mismatch of
A single-crystal III-V nitride-based compound semiconductor layer cannot be satisfactorily grown directly on a substrate. In such a case, a non-single crystal buffer layer is first grown on the substrate,
On this buffer layer, a III-V nitride-based single crystal compound semiconductor layer is grown (for example, Japanese Journey).
nal of Applied Physics, Vol. 30, page L1705).

【0006】更に、基板と成長膜との間の熱膨張係数の
関係が格子定数に及ぼす影響が、これまでに研究報告さ
れている(例えば、日本結晶成長学会誌、Vol.23、第49
頁を参照のこと)。
Further, the effect of the relationship between the coefficient of thermal expansion between the substrate and the grown film on the lattice constant has been reported so far (for example, Journal of the Japan Society for Crystal Growth, Vol. 23, No. 49).
See page.)

【0007】一般にサファイア基板は、その熱膨張係数
が、GaNなどのIII−V族窒化物系化合物半導体層の
熱膨張係数より大きい。このため、上記のようにバッフ
ァ層を介してサファイア基板上に成長させたGaN単結
晶膜は、結晶成長温度よりも低い温度下では、成長方向
(c軸方向)と垂直である面内方向(a軸方向)に圧縮応力
を受けて、面内方向の格子定数がバルク格子定数よりも
小さくなる。これに対して、SiC基板は、熱膨張係数
がIII−V族窒化物系化合物半導体層の熱膨張係数より
小さい。そのため、上記の方法でSiC基板上に成長さ
せたGaN単結晶膜は、結晶成長温度よりも低い温度下
で、成長方向(c軸方向)と垂直である面内方向(a軸方
向)に引っ張り応力を受けて、面内方向の格子定数がバ
ルク格子定数よりも大きくなる。なお、本願明細書にお
いて、「バルク格子定数」とは、素子構造の中に組み込ま
れて歪みを受けている状態での格子定数値ではなく、歪
み無く形成された状態における材料本来の格子定数値を
指す。
In general, a sapphire substrate has a larger coefficient of thermal expansion than a group III-V nitride compound semiconductor layer such as GaN. For this reason, the GaN single crystal film grown on the sapphire substrate via the buffer layer as described above has a growth direction at a temperature lower than the crystal growth temperature.
A compressive stress is applied in an in-plane direction (a-axis direction) perpendicular to the (c-axis direction), and the lattice constant in the in-plane direction becomes smaller than the bulk lattice constant. On the other hand, the SiC substrate has a smaller coefficient of thermal expansion than the group III-V nitride compound semiconductor layer. Therefore, the GaN single crystal film grown on the SiC substrate by the above method is pulled at a temperature lower than the crystal growth temperature in an in-plane direction (a-axis direction) perpendicular to the growth direction (c-axis direction). Under the stress, the lattice constant in the in-plane direction becomes larger than the bulk lattice constant. In the specification of the present application, the term “bulk lattice constant” is not a lattice constant value in a state of being incorporated in an element structure and being strained, but an original lattice constant value of a material in a state formed without distortion. Point to.

【0008】更に、半導体発光素子の作製時に使用され
る活性層としては、多くの場合、InGaN層などのI
nを含む層が用いられる。InGaNはGaNに比べて
バルク格子定数が大きいので、特に、熱膨張係数がIII
−V族窒化物系化合物半導体層より大きい基板(例えば
サファイア基板)の上に前述の方法でGaN単結晶膜を
成長させ、更にその上にInを含む活性層(例えばIn
GaN活性層)を成長させる場合、GaN単結晶膜に対
する活性層の面内方向の格子不整合が、バルク結晶時に
比べて大きくなる。これは、結晶成長温度よりも低い温
度下でGaN単結晶膜が基板から圧縮応力を受けて、面
内方向の格子定数がバルク格子定数よりも小さくなるか
らである。このために、結晶性の良好な活性層を得るた
めには、そのIn濃度にも依存するが、活性層を薄膜と
しなければならない(例えば、In0.3Ga0.7Nの場合
には数nmの厚さ)。このような薄いInGaN活性層
へのInの取り込み効率は、GaN単結晶基板上に成長
させたGaN膜の上へ同条件で成長させたInGaN層
に比べて、低くなる。更に、InGaN活性層に均一に
Inが取り込まれず、活性層中でIn濃度の多い部分と
少ない部分とが混在するようになる。この結果、上記の
ようにして作製された半導体発光素子は、輝点の集合の
形態で発光する素子となり、面状発光を呈する素子は得
られない。
Further, in many cases, an active layer used for manufacturing a semiconductor light emitting device is formed of an IGaN layer such as an InGaN layer.
A layer containing n is used. Since InGaN has a larger bulk lattice constant than GaN, InGaN particularly has a thermal expansion coefficient of III.
-Growing a GaN single crystal film on a substrate (for example, a sapphire substrate) larger than a group V nitride-based compound semiconductor layer by the method described above, and further forming an active layer containing In (for example,
When a GaN active layer is grown, the lattice mismatch in the in-plane direction of the active layer with respect to the GaN single crystal film becomes larger than that in the bulk crystal. This is because the GaN single crystal film receives compressive stress from the substrate at a temperature lower than the crystal growth temperature, and the lattice constant in the in-plane direction becomes smaller than the bulk lattice constant. For this reason, in order to obtain an active layer having good crystallinity, the active layer must be formed into a thin film (for example, in the case of In 0.3 Ga 0.7 N, a thickness of several nm is used, depending on the In concentration). Sa). The efficiency of incorporation of In into such a thin InGaN active layer is lower than that of an InGaN layer grown under the same conditions on a GaN film grown on a GaN single crystal substrate. Further, In is not uniformly taken into the InGaN active layer, and a part having a high In concentration and a part having a low In concentration are mixed in the active layer. As a result, the semiconductor light-emitting device manufactured as described above emits light in the form of a collection of bright spots, and an element exhibiting planar light emission cannot be obtained.

【0009】これに対して、熱膨張係数がIII−V族窒
化物系化合物半導体層より小さい基板(例えばSiC基
板)の上に前述の方法でGaN単結晶膜を成長させ、更
にその上にInを含む活性層(例えばInGaN活性層)
を成長させる場合、GaN単結晶膜に対する活性層の面
内方向の格子不整合が、バルク結晶時に比べて小さくな
る。これは、結晶成長温度よりも低い温度下でGaN単
結晶膜が基板から引っ張り応力を受けて、面内方向の格
子定数がバルク格子定数よりも大きくなるからである。
しかし、この場合においても、下地のGaN単結晶膜は
格子歪みを受けており、良質のGaN単結晶膜を得るこ
とができないために、このGaN膜上に結晶成長される
InGaN活性層を良質に形成することは困難である。
On the other hand, a GaN single crystal film is grown on a substrate (for example, a SiC substrate) having a smaller coefficient of thermal expansion than a group III-V nitride compound semiconductor layer by the above-described method, and further an In Active layer containing (for example, InGaN active layer)
Is grown, the lattice mismatch in the in-plane direction of the active layer with respect to the GaN single crystal film is smaller than that in the bulk crystal. This is because the GaN single crystal film receives tensile stress from the substrate at a temperature lower than the crystal growth temperature, and the lattice constant in the in-plane direction becomes larger than the bulk lattice constant.
However, also in this case, the underlying GaN single crystal film is subjected to lattice distortion, and a high quality GaN single crystal film cannot be obtained. Therefore, the InGaN active layer grown on the GaN film has a high quality. It is difficult to form.

【0010】上記のような方法による結晶成長では、成
長条件のわずかなずれにより活性層の混晶比及び格子不
整合が変化するので、歩留まり良く且つ再現性良くIn
GaN活性層を成長させることができない。
[0010] In the crystal growth by the method as described above, a slight shift in the growth conditions changes the mixed crystal ratio and the lattice mismatch of the active layer.
The GaN active layer cannot be grown.

【0011】このような問題を解決する試みとして、特
開平8−264833号公報には、AlInGaN活性
層の格子定数に近いInGaNバッファ層をサファイア
基板上に成長させることが記載されている。すなわち、
活性層とバッファ層との格子定数を近づけることによっ
て、活性層の格子歪を減少させようとするものである。
しかし、窒化物以外の基板上にIII−V族窒化物系単結
晶半導体層を成長させる場合の格子歪みは、基板と単結
晶エピタキシャル成長層との熱膨張係数の差に主に起因
するので、バッファ層を改善するだけでは格子歪みを十
分に除去することができず、良質のInGaN活性層を
得ることは依然として困難である。
As an attempt to solve such a problem, Japanese Patent Application Laid-Open No. 8-264833 describes that an InGaN buffer layer having a lattice constant close to the lattice constant of an AlInGaN active layer is grown on a sapphire substrate. That is,
It is intended to reduce the lattice distortion of the active layer by making the lattice constants of the active layer and the buffer layer close to each other.
However, when a group III-V nitride based single crystal semiconductor layer is grown on a substrate other than a nitride, the lattice strain is mainly caused by a difference in thermal expansion coefficient between the substrate and the single crystal epitaxial growth layer. Lattice distortion cannot be sufficiently removed only by improving the layer, and it is still difficult to obtain a high-quality InGaN active layer.

【0012】本発明は、上記課題を解決するためになさ
れたものであり、その目的は、III−V族窒化物系単結
晶化合物半導体層を、これとは異なる材料系の基板上
に、良質な結晶性を有する状態で歩留まり良く且つ再現
性良く結晶成長させ、これを用いて高品質及び高信頼性
を有し且つ面状発光を実現する半導体発光素子を提供す
ることである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to form a group III-V nitride single crystal compound semiconductor layer on a substrate of a material different from the above. It is an object of the present invention to provide a semiconductor light emitting device which has high crystal quality and high reproducibility and has high quality and high reliability and realizes planar light emission by using the crystal growth with good crystallinity and good yield.

【0013】[0013]

【課題を解決するための手段】本発明のIII−V族窒化
物系半導体発光素子は、III−V族窒化物系の少なくと
も1種類の化合物半導体材料からなる複数の単結晶半導
体成長層が、該III−V族窒化物系以外の構成材料から
なる基板の上に積層されて構成されている積層構造体を
備えており、該基板の熱膨張係数が、該積層構造体のう
ちで該基板に最も近く位置している第1成長層の熱膨張
係数及び該積層構造体のうちで最も大きな厚さを有する
第2成長層の熱膨張係数よりも大きく、該積層構造体の
該第1成長層のバルク格子定数a1と該第2成長層のバ
ルク格子定数a2とが、a2<a1≦1.005a2なる関
係を満たしており、そのことによって、上記の目的が達
成される。
According to the present invention, there is provided a group III-V nitride semiconductor light emitting device comprising a plurality of single crystal semiconductor growth layers comprising at least one kind of group III-V nitride compound semiconductor material. A laminated structure which is formed by being laminated on a substrate made of a constituent material other than the III-V nitride-based material, wherein the substrate has a thermal expansion coefficient of The first growth layer located closest to the first growth layer and the thermal expansion coefficient of the second growth layer having the largest thickness of the laminated structure, and the first growth of the laminated structure The bulk lattice constant a 1 of the layer and the bulk lattice constant a 2 of the second growth layer satisfy a relationship of a 2 <a 1 ≦ 1.005a 2 , whereby the object is achieved. .

【0014】本発明の他のIII−V族窒化物系半導体発
光素子は、III−V族窒化物系の少なくとも1種類の化
合物半導体材料からなる複数の単結晶半導体成長層が、
該III−V族窒化物系以外の構成材料からなる基板の上
に積層されて構成されている積層構造体を備えており、
該基板の熱膨張係数が、該積層構造体のうちで該基板に
最も近く位置している第1成長層の熱膨張係数及び該積
層構造体のうちで最も大きな厚さを有する第2成長層の
熱膨張係数よりも小さく、該積層構造体の該第1成長層
のバルク格子定数a1と該第2成長層のバルク格子定数
2とが、0.995a2≦a1<a2なる関係を満たして
おり、そのことによって、上記の目的が達成される。
In another III-V nitride semiconductor light emitting device of the present invention, a plurality of single crystal semiconductor growth layers comprising at least one kind of III-V nitride compound semiconductor material are provided.
A laminated structure that is formed by being laminated on a substrate made of a constituent material other than the III-V nitride-based material,
The coefficient of thermal expansion of the substrate is the coefficient of thermal expansion of the first growth layer closest to the substrate in the laminated structure, and the second growth layer having the largest thickness of the laminated structure. And the bulk lattice constant a 1 of the first growth layer and the bulk lattice constant a 2 of the second growth layer of the laminated structure are 0.995a 2 ≦ a 1 <a 2 . The relationship is satisfied, thereby achieving the above objectives.

【0015】ある実施形態では、前記基板と前記積層構
造体との間に、非単結晶のバッファ層が更に形成されて
いる。
[0015] In one embodiment, a non-single-crystal buffer layer is further formed between the substrate and the laminated structure.

【0016】以下、本発明の作用について説明する。Hereinafter, the operation of the present invention will be described.

【0017】本発明によれば、積層構造体のうちで基板
に最も近い第1成長層のバルク格子定数a1と最大の膜
厚を有する第2成長層のバルク格子定数a2との間に、
基板の熱膨張係数が、積層構造体を構成するIII−V族
窒化物系化合物半導体材料の熱膨張係数よりも(より具
体的には、第1成長層の熱膨張係数及び第2成長層の熱
膨張係数よりも)大きい場合に、 a2<a1≦1.005a2 なる関係が満たされる。この結果、第1成長層は、結晶
成長よりも低い温度下では、圧縮応力を受けて圧縮歪を
生じる。これにより、第1成長層は、面内方向(a軸方
向)の格子定数が第1成長層のバルク格子定数よりも小
さくなって、第2成長層のバルク格子定数に近づく。
According to the present invention, between the bulk lattice constant a 1 of the first growth layer closest to the substrate and the bulk lattice constant a 2 of the second growth layer having the largest thickness in the laminated structure. ,
The thermal expansion coefficient of the substrate is more than the thermal expansion coefficient of the III-V nitride-based compound semiconductor material constituting the laminated structure (more specifically, the thermal expansion coefficient of the first growth layer and the thermal expansion coefficient of the second growth layer). When it is larger than the thermal expansion coefficient), the relationship a 2 <a 1 ≦ 1.005a 2 is satisfied. As a result, the first growth layer receives a compressive stress and generates a compressive strain at a lower temperature than the crystal growth. As a result, the lattice constant of the first growth layer in the in-plane direction (a-axis direction) becomes smaller than the bulk lattice constant of the first growth layer, and approaches the bulk lattice constant of the second growth layer.

【0018】或いは、基板の熱膨張係数が、積層構造体
を構成するIII−V族窒化物系化合物半導体材料の熱膨
張係数よりも(より具体的には、第1成長層の熱膨張係
数及び第2成長層の熱膨張係数よりも)小さい場合に
は、 0.995a2≦a1<a2 なる関係が満たされる。これによって、第1成長層は結
晶成長よりも低い温度下で、引っ張り応力を受けて引っ
張り歪を生じる。これにより、第1成長層は、面内方向
(a軸方向)の格子定数が第1成長層のバルク格子定数よ
りも大きくなって、第2成長層のバルク格子定数に近づ
く。
Alternatively, the coefficient of thermal expansion of the substrate is higher than the coefficient of thermal expansion of the III-V nitride compound semiconductor material constituting the laminated structure (more specifically, the coefficient of thermal expansion of the first growth layer and When it is smaller than the thermal expansion coefficient of the second growth layer), the relationship of 0.995a 2 ≦ a 1 <a 2 is satisfied. As a result, the first growth layer receives tensile stress at a temperature lower than that of crystal growth, and generates tensile strain. As a result, the first growth layer moves in the in-plane direction.
The lattice constant in the (a-axis direction) becomes larger than the bulk lattice constant of the first growth layer and approaches the bulk lattice constant of the second growth layer.

【0019】上記によって、本発明によれば、基板の熱
膨張係数が積層構造体の熱膨張係数(第1及び第2成長
層の熱膨張係数)よりも大きい場合及び小さい場合の何
れであっても、第2成長層の格子歪が低減され、第2成
長層の結晶性が向上する。これによって、活性層の結晶
性が向上して、歩留まり良く且つ再現性良く、良質の活
性層を得ることができる。
As described above, according to the present invention, whether the thermal expansion coefficient of the substrate is higher or lower than the thermal expansion coefficient of the laminated structure (the thermal expansion coefficients of the first and second growth layers) Also, the lattice distortion of the second growth layer is reduced, and the crystallinity of the second growth layer is improved. As a result, the crystallinity of the active layer is improved, and a high-quality active layer with good yield and good reproducibility can be obtained.

【0020】更に、基板の熱膨張係数が、積層構造体の
うちで基板に最も近い第1成長層の熱膨張係数及び最大
膜厚を有する第2成長層の熱膨張係数よりも大きい場合
には、第2成長層の上に形成される活性層は、下地層で
ある第2成長層のa軸にコヒーレントに成長するので、
第2成長層の格子定数歪に等しい格子定数を有する活性
層を形成し得る。この結果、活性層の格子歪みが小さく
なり、十分な厚さを有する活性層の成長が可能になる。
また、活性層中へのInの取り込み効率が向上され得る
とともに、活性層内のIn濃度の面内均一性が向上さ
れ、結果として歩留まり及び再現性の向上した良質の厚
い活性層の成長が可能になる。これより、高輝度で面状
発光を呈するIII−V族窒化物系単結晶半導体発光素子
が実現される。
Further, when the thermal expansion coefficient of the substrate is larger than the thermal expansion coefficient of the first growth layer closest to the substrate and the thermal expansion coefficient of the second growth layer having the maximum film thickness in the laminated structure, Since the active layer formed on the second growth layer grows coherently on the a-axis of the second growth layer which is the underlying layer,
An active layer having a lattice constant equal to the lattice constant strain of the second growth layer can be formed. As a result, the lattice distortion of the active layer is reduced, and an active layer having a sufficient thickness can be grown.
In addition, the efficiency of incorporation of In into the active layer can be improved, and the in-plane uniformity of the In concentration in the active layer can be improved. As a result, a high-quality thick active layer with improved yield and reproducibility can be grown. become. As a result, a group III-V nitride-based single crystal semiconductor light emitting device exhibiting planar light emission with high luminance is realized.

【0021】更に、第1成長層の構成材料、組成比、及
び厚さを適切に選択すると、第1成長層の面内方向の格
子定数を、第2成長層のバルク格子定数に一致させるこ
とが可能になる。このような場合には、第2成長層とし
て、無歪みで高品質のIII−V族窒化物系単結晶化合物
半導体層の成長が可能になる。
Further, by appropriately selecting the constituent material, composition ratio, and thickness of the first growth layer, the lattice constant in the in-plane direction of the first growth layer is made to match the bulk lattice constant of the second growth layer. Becomes possible. In such a case, it is possible to grow a strain-free and high-quality group III-V nitride-based single crystal compound semiconductor layer as the second growth layer.

【0022】[0022]

【発明の実施の形態】(第1の実施形態)本発明の第1の
実施形態として、サファイア基板上にLED(発光ダイ
オード)素子が形成されている構成を説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) As a first embodiment of the present invention, a configuration in which an LED (light emitting diode) element is formed on a sapphire substrate will be described.

【0023】図1は、本実施形態のLED素子100の
構成を模式的に示す断面図である。
FIG. 1 is a sectional view schematically showing the structure of the LED element 100 according to the present embodiment.

【0024】LED素子100では、サファイア(00
01面)基板10の上にIn0.01Ga 0.99Nバッファ層
11が形成され、さらにその上に、In0.01Ga0.99
第1成長層12(約0.5μm)、Siドープn型GaN
第2成長層(最大膜厚層)13(約5μm)、In0.35Ga
0.65N活性層14(約2nm)、Al0.1Ga0.9N層15
(約10nm)、及びMgドープp型GaN層16(約
0.4μm)を含む積層構造体が形成されている。バッ
ファ層11からGaN層16までの総膜厚は、約5.9
μmである。ここで、Al0.1Ga0.9N層15は、In
0.35Ga0.65N活性層14からのInの蒸発を防止する
蒸発防止層である。
In the LED element 100, sapphire (00
01 surface) In the substrate 100.01Ga 0.99N buffer layer
11 is formed, and further, In0.01Ga0.99N
First growth layer 12 (about 0.5 μm), Si-doped n-type GaN
Second growth layer (maximum thickness layer) 13 (about 5 μm), In0.35Ga
0.65N active layer 14 (about 2 nm), Al0.1Ga0.9N layer 15
(About 10 nm), and Mg-doped p-type GaN layer 16 (about 10 nm).
0.4 μm). Bag
The total film thickness from the pha layer 11 to the GaN layer 16 is about 5.9.
μm. Where Al0.1Ga0.9The N layer 15 is made of In
0.35Ga0.65Prevents evaporation of In from N active layer 14
It is an evaporation prevention layer.

【0025】上記の素子構造の一部は、Siドープn型
GaN第2成長層13が露出するまで部分的に切開され
ており、その露出した面上にn型電極17が形成されて
いる。一方、Mgドープp型GaN層16の上には、p
型電極18が形成されている。
A part of the device structure is partially cut away until the Si-doped n-type GaN second growth layer 13 is exposed, and an n-type electrode 17 is formed on the exposed surface. On the other hand, on the Mg-doped p-type GaN layer 16, p
A mold electrode 18 is formed.

【0026】ここで、サファイア基板10の熱膨張係数
(7.50×10-6/deg)は、上記のIII−V族窒
化物系単結晶半導体層からなる積層構造体の熱膨張係数
(GaNの熱膨張係数は5.45×10-6/deg)よ
りも大きい。加えて、In0. 01Ga0.99N第1成長層1
2のバルク格子定数a1とSiドープn型GaN第2成
長層(最大膜厚層)13のバルク格子定数a2とは、それ
ぞれa1=3.193Å及びa2=3.189Åであり、
2<a1≦1.005a2なる関係が満たされている。
Here, the coefficient of thermal expansion (7.50 × 10 −6 / deg) of the sapphire substrate 10 is the same as the coefficient of thermal expansion (GaN) of the laminated structure composed of the group III-V nitride single crystal semiconductor layer. Has a thermal expansion coefficient larger than 5.45 × 10 −6 / deg). In addition, In 0. 01 Ga 0.99 N first growth layer 1
2 bulk lattice constant a 1 and Si-doped n-type GaN second growth layer (maximum film thickness layer) 13 a bulk lattice constant a 2 of is a 1 = 3.193A and a 2 = 3.189 Å, respectively,
The relationship a 2 <a 1 ≦ 1.005a 2 is satisfied.

【0027】以下、このLED素子100の製造方法、
及び素子特性の測定結果について説明する。
Hereinafter, a method for manufacturing the LED element 100 will be described.
The measurement results of the device characteristics will be described.

【0028】まず、サファイア基板10の上にIn0.01
Ga0.99Nバッファ層11を成長させ、更にその上に、
基板温度約900℃でIn0.01Ga0.99N第1成長層1
2を成長させる。その後、In0.01Ga0.99N第1成長
層12の上に、GaN層を成長させながら基板温度を約
1100℃まで上昇させて、最終的には基板温度約11
00℃でSiドープGaN第2成長層13を成長させ
る。次に、基板温度を約760℃まで降下させた後にI
0.35Ga0.65N活性層14を成長させ、更にその上
に、同温度でAl0.1Ga0.9N層15を成長させる。そ
の後、基板温度を約1050℃まで上昇させ、Mgドー
プGaN層16を成長させる。なお、上記の成長プロセ
スには、例えばMOCVD法を使用する。
First, In 0.01 on the sapphire substrate 10.
A Ga 0.99 N buffer layer 11 is grown, and further thereon,
In 0.01 Ga 0.99 N first growth layer 1 at a substrate temperature of about 900 ° C.
Grow 2. Thereafter, the substrate temperature is raised to about 1100 ° C. while growing a GaN layer on the In 0.01 Ga 0.99 N first growth layer 12, and finally the substrate temperature is increased to about 11100 ° C.
The Si-doped GaN second growth layer 13 is grown at 00 ° C. Next, after lowering the substrate temperature to about 760 ° C.,
An n 0.35 Ga 0.65 N active layer 14 is grown, and an Al 0.1 Ga 0.9 N layer 15 is further grown thereon at the same temperature. Thereafter, the substrate temperature is raised to about 1050 ° C., and the Mg-doped GaN layer 16 is grown. In the above-mentioned growth process, for example, the MOCVD method is used.

【0029】以上のようにして形成された素子構造につ
いて、X線解析及び透過電子顕微鏡(TEM)解析によ
り、SiドープGaN第2成長層13、In0.35Ga
0.65N活性層14、Al0.1Ga0.9N層15、及びMg
ドープGaN層16の各々の格子定数を解析した。その
結果、SiドープGaN第2成長層13及びMgドープ
GaN層16の格子定数はGaNのバルク格子定数値に
等しく、成長したGaN層13及び16が格子緩和して
いて歪のない状態であることが判明した。一方、In
0.35Ga0.65N活性層14及びAl0.1Ga0.9N層15
のa軸方向の格子定数はGaNのバルク格子定数と一致
しており、これらの層14及び15は面内方向(a軸方
向)に歪んだ状態で、SiドープGaN第2成長層13
の上にコヒーレント成長していることが判明した。
The device structure formed as described above was analyzed by X-ray analysis and transmission electron microscope (TEM) analysis to obtain a second Si-doped GaN growth layer 13, In 0.35 Ga
0.65 N active layer 14, Al 0.1 Ga 0.9 N layer 15, and Mg
The lattice constant of each of the doped GaN layers 16 was analyzed. As a result, the lattice constant of the Si-doped GaN second growth layer 13 and the Mg-doped GaN layer 16 is equal to the bulk lattice constant of GaN, and the grown GaN layers 13 and 16 are lattice-relaxed and have no strain. There was found. On the other hand, In
0.35 Ga 0.65 N active layer 14 and Al 0.1 Ga 0.9 N layer 15
Has a lattice constant in the a-axis direction that matches the bulk lattice constant of GaN, and these layers 14 and 15 are strained in the in-plane direction (a-axis direction) while the Si-doped GaN second growth layer 13
It turns out that it is growing coherently.

【0030】上記の現象は、以下のようなメカニズムに
よって生じていると考えられる。
The above phenomenon is considered to be caused by the following mechanism.

【0031】結晶成長温度から基板温度が低下すると、
積層構造体及びIn0.01Ga0.99Nバッファ層11とサ
ファイア基板10との間の熱膨張係数の差異によって、
In 0.01Ga0.99Nバッファ層11とサファイア基板1
0との界面で応力が生じる。この応力は、サファイア基
板10のほうが積層構造体よりも熱膨張係数が大きいこ
とから、圧縮応力である。一方、積層構造体とIn0.01
Ga0.99Nバッファ層11とは同じIII−V族窒化物系
の材料からなるので、ほぼ同一の熱膨張係数を有する。
従って、上記のような圧縮応力は、In0.01Ga0.99
バッファ層11を介して、積層構造体の中でサファイア
基板10に最も近く位置するIn0.01Ga0.99N第1成
長層12に伝搬する。これより、In0.01Ga0.99N第
1成長層12が圧縮応力を受けて、その格子定数は、バ
ルク格子定数よりも小さくなって、GaN層のバルク格
子定数とほぼ等しくなる。
When the substrate temperature decreases from the crystal growth temperature,
Laminated structure and In0.01Ga0.99N buffer layer 11
Due to the difference in the coefficient of thermal expansion between the fire substrate 10 and
In 0.01Ga0.99N buffer layer 11 and sapphire substrate 1
Stress occurs at the interface with zero. This stress is sapphire-based
The plate 10 has a larger coefficient of thermal expansion than the laminated structure.
Thus, it is a compressive stress. On the other hand, the laminated structure and In0.01
Ga0.99The same III-V nitride based N buffer layer 11
, They have almost the same coefficient of thermal expansion.
Therefore, the above-mentioned compressive stress is In0.01Ga0.99N
Sapphire in the laminated structure via the buffer layer 11
In closest to the substrate 100.01Ga0.99N first
Propagation to the long layer 12. From this, In0.01Ga0.99Nth
1 growth layer 12 is subjected to compressive stress, and its lattice constant is
Smaller than the Lattice lattice constant,
It is almost equal to the child constant.

【0032】更に、SiドープGaN第2成長層13を
このようなIn0.01Ga0.99N第1成長層12の上に成
長させると、下地層のIn0.01Ga0.99N第1成長層1
2がGaN層のバルク格子定数とほぼ等しい格子定数を
有するので、SiドープGaN第2成長層13における
格子歪の発生が低減され、好ましくは格子緩和する。ま
た、In0.35Ga0.65N活性層14は、最大膜厚を有す
るSiドープGaN第2成長層13の上にコヒーレント
成長するので、GaN層のバルク格子定数とほぼ等しい
格子定数を有するように形成され得る。加えて、このI
0.35Ga0.65N活性層14の上に形成されるAl0.1
Ga0.9N層15及びMgドープGaN層16は、同様
にコヒーレント成長して、GaN層のバルク格子定数と
ほぼ等しい格子定数を有するように形成される。
Further, when the Si-doped GaN second growth layer 13 is grown on such an In 0.01 Ga 0.99 N first growth layer 12, the underlying In 0.01 Ga 0.99 N first growth layer 1 is formed.
Since 2 has a lattice constant substantially equal to the bulk lattice constant of the GaN layer, the occurrence of lattice distortion in the Si-doped GaN second growth layer 13 is reduced, and preferably the lattice is relaxed. Further, since the In 0.35 Ga 0.65 N active layer 14 is coherently grown on the Si-doped GaN second growth layer 13 having the maximum thickness, it is formed so as to have a lattice constant substantially equal to the bulk lattice constant of the GaN layer. obtain. In addition, this I
Al 0.15 formed on the n 0.35 Ga 0.65 N active layer 14
The Ga 0.9 N layer 15 and the Mg-doped GaN layer 16 are similarly formed by coherent growth to have a lattice constant substantially equal to the bulk lattice constant of the GaN layer.

【0033】次にp型ドーパントであるMgを活性化さ
せるために、窒素雰囲気中にて約800℃で約20分
間、上記のような素子構造が形成された基板をアニール
する。その後に、MgドープGaN層16の上面からS
iドープGaN第2成長層13の内部に至る部分を部分
的にエッチングで除去して、第2成長層13の一部表面
を露出させる。次に、n型GaN層13の露出面の上に
n型電極17、及びp型GaN層16の表面にp型電極
18を、それぞれ形成する。以上によって、LED素子
100が作製される。
Next, in order to activate Mg as a p-type dopant, the substrate having the above-described element structure formed thereon is annealed in a nitrogen atmosphere at about 800 ° C. for about 20 minutes. After that, S from the upper surface of the Mg-doped GaN layer 16
A portion reaching the inside of the i-doped GaN second growth layer 13 is partially removed by etching to expose a partial surface of the second growth layer 13. Next, an n-type electrode 17 is formed on the exposed surface of the n-type GaN layer 13, and a p-type electrode 18 is formed on the surface of the p-type GaN layer 16, respectively. Thus, the LED element 100 is manufactured.

【0034】本実施形態のLED素子100の輝度を測
定したところ、駆動電流20mAで発光波長470n
m、輝度3.5cdを示し、従来の1.5倍の輝度が得
られた。更に、LED素子100の発光パターンを顕微
鏡で観察したところ、均一な面状の発光が実現されてい
ることが確認された。一方、比較のために、In0.01
0.99N第1成長層12を省略し、それ以外は上記と同
様にして作製した比較用LED素子について、その発光
パターンを顕微鏡で観察したところ、輝点の集まりで発
光していることが判明した。
When the luminance of the LED element 100 of this embodiment was measured, the emission current was 470 nm at a driving current of 20 mA.
m, and a luminance of 3.5 cd, which was 1.5 times the luminance of the related art. Further, when the light emission pattern of the LED element 100 was observed with a microscope, it was confirmed that uniform planar light emission was realized. On the other hand, for comparison, In 0.01 G
a 0.99 N The first growth layer 12 was omitted, and the light emission pattern of a comparative LED element manufactured in the same manner as described above was observed with a microscope, and it was found that the light emission was caused by a collection of bright spots. did.

【0035】更に、積層構造体の中の最大膜厚層である
SiドープGaN第2成長層13の膜厚を種々に変化さ
せ、それ以外は上記と同様にして作製した幾つかの比較
用LED素子について、それらの輝度を測定した。その
測定結果を図2に示す。
Further, several comparative LEDs manufactured in the same manner as described above except that the thickness of the Si-doped GaN second growth layer 13 as the maximum thickness layer in the laminated structure was changed variously. The luminance of the devices was measured. FIG. 2 shows the measurement results.

【0036】図2より、第2成長層(最大膜厚層)13の
膜厚が1μm以上の場合において、図中に点線で示すI
0.01Ga0.99N第1成長層12を形成しなかったLE
D素子における値に比べて、輝度が強くなった。これよ
り、本実施形態のように、基板の熱膨張係数が積層構造
体の熱膨張係数よりも大きい場合は、第2成長層13の
膜厚は1μm以上に設定する必要がある。
As shown in FIG. 2, when the thickness of the second growth layer (maximum thickness layer) 13 is 1 μm or more, I shown by a dotted line in FIG.
LE in which n 0.01 Ga 0.99 N first growth layer 12 was not formed
The luminance was higher than the value in the D element. Thus, when the thermal expansion coefficient of the substrate is larger than the thermal expansion coefficient of the multilayer structure as in the present embodiment, the thickness of the second growth layer 13 needs to be set to 1 μm or more.

【0037】加えて、第1成長層12及び第2成長層1
3の構成材料及び/或いは組成比を様々に変化させるこ
とによってそれらの格子定数を変化させ、それ以外は上
記と同様にして作製した幾つかの比較用LED素子につ
いて、それらの輝度を測定した。その測定結果を図3に
示す。具体的には、これらの比較用LED素子は、第1
層をInGaN、及び第2層をGaNで構成し、且つI
nGaNの混晶比を変化させて作成した。
In addition, the first growth layer 12 and the second growth layer 1
By changing the constituent materials and / or composition ratios of Sample No. 3 variously, their lattice constants were changed, and the brightness of some comparative LED elements manufactured in the same manner as above was measured. FIG. 3 shows the measurement results. Specifically, these comparative LED elements are the first
The layer is composed of InGaN, the second layer is composed of GaN, and I
It was prepared by changing the mixed crystal ratio of nGaN.

【0038】なお、図3では、第1成長層12(バルク
格子定数:a1)と第2成長層(最大膜厚層)13(バルク
格子定数:a2)との間の理論上のバルク格子不整合率ε
を、ε=(a1−a2)/a1×100と定義し、このバル
ク格子不整合率εをパラメータに用いている。
In FIG. 3, the theoretical bulk between the first growth layer 12 (bulk lattice constant: a 1 ) and the second growth layer (maximum thickness layer) 13 (bulk lattice constant: a 2 ) is shown. Lattice mismatch ε
Is defined as ε = (a 1 −a 2 ) / a 1 × 100, and the bulk lattice mismatch rate ε is used as a parameter.

【0039】図3より、0<ε≦0.5の範囲内、すな
わちa2<a1≦1.005a2の範囲内で、図中に点線
で示した第1層としてのIn0.01Ga0.99N第1成長層
12を形成しなかったLED素子に比べて、輝度が強く
なった。
FIG. 3 shows that within the range of 0 <ε ≦ 0.5, that is, within the range of a 2 <a 1 ≦ 1.005a 2 , In 0.01 Ga 0.99 as the first layer shown by the dotted line in the figure. The luminance was higher than that of the LED element in which the N first growth layer 12 was not formed.

【0040】これより、本実施形態のように基板の熱膨
張係数が積層構造体の熱膨張係数よりも大きい場合は、
2<a1≦1.005a2の範囲内でLED素子の輝度
が向上した。
Thus, when the thermal expansion coefficient of the substrate is larger than the thermal expansion coefficient of the laminated structure as in the present embodiment,
The brightness of the LED element was improved within the range of a 2 <a 1 ≦ 1.005a 2 .

【0041】なお、上記の実施形態におけるInGaN
の混晶比は、上記で述べた特定の値に限られるものでは
無く、GaxAlyInzN(x、y、z≧0、x+y+z
=1)と表現される混晶であっても良い。
Note that InGaN in the above embodiment is used.
Is not limited to the specific value described above, and Ga x Al y In z N (x, y, z ≧ 0, x + y + z
= 1).

【0042】また、基板に関しても、サファイア基板に
限るものでは無く、積層構造体を構成するIII−V族窒
化物系化合物半導体材料よりも大きい熱膨張係数を有す
る材料からなる基板であれば良い。
The substrate is not limited to the sapphire substrate, but may be any substrate made of a material having a larger coefficient of thermal expansion than the group III-V nitride compound semiconductor material constituting the laminated structure.

【0043】更に、各層の成長プロセスにおいて、MO
CVD法に代えてMBE法やHPPE法など、半導体技
術で使用される周知の他のプロセスを用いても、本実施
形態と同様の効果を奏することを確認している。
Further, in the growth process of each layer, the MO
It has been confirmed that the same effect as that of the present embodiment can be obtained by using other well-known processes used in semiconductor technology, such as the MBE method and the HPPE method, instead of the CVD method.

【0044】(第2の実施形態)本発明の第2の実施形態
として、SiC基板上にLED素子が形成されている構
成を説明する。
(Second Embodiment) As a second embodiment of the present invention, a configuration in which LED elements are formed on a SiC substrate will be described.

【0045】図4は、本実施形態のLED素子200の
構成を模式的に示す断面図である。
FIG. 4 is a cross-sectional view schematically showing the structure of the LED element 200 of the present embodiment.

【0046】LED素子200は、SiC(0001面)
基板20の上にAl0.01Ga0.99Nバッファ層21が形
成され、更にその上に、Al0.01Ga0.99N第1成長層
22(約0.3μm)、Siドープn型GaN第2成長層
(最大膜厚層)23(約4μm)、In0.35Ga0.65N活性
層24(約2nm)、Al0.1Ga0.9N層25(約10n
m)、及びMgドープp型GaN層26(約0.4μm)
を含む積層構造体が形成されている。バッファ層21か
らGaN層26までの総膜厚は、約4.7μmである。
ここで、Al0.1Ga0.9N層25は、In0.35Ga0.65
N活性層24からのInの蒸発を防止する蒸発防止層で
ある。
The LED element 200 is made of SiC (0001 surface)
An Al 0.01 Ga 0.99 N buffer layer 21 is formed on a substrate 20, and an Al 0.01 Ga 0.99 N first growth layer 22 (about 0.3 μm) and a Si-doped n-type GaN second growth layer are further formed thereon.
(Maximum thickness layer) 23 (about 4 μm), In 0.35 Ga 0.65 N active layer 24 (about 2 nm), Al 0.1 Ga 0.9 N layer 25 (about 10 n
m), and Mg-doped p-type GaN layer 26 (about 0.4 μm)
Is formed. The total film thickness from the buffer layer 21 to the GaN layer 26 is about 4.7 μm.
Here, the Al 0.1 Ga 0.9 N layer 25 is made of In 0.35 Ga 0.65
This is an evaporation prevention layer for preventing In from evaporating from the N active layer 24.

【0047】上記の素子構造の一部は、Siドープn型
GaN第2成長層23の一部が露出するまで部分的に切
開されており、その露出した面上にn型電極17が形成
されている。一方、Mgドープp型GaN層26の上に
は、p型電極18が形成されている。
A part of the device structure is partially cut out until a part of the Si-doped n-type GaN second growth layer 23 is exposed, and an n-type electrode 17 is formed on the exposed surface. ing. On the other hand, the p-type electrode 18 is formed on the Mg-doped p-type GaN layer 26.

【0048】ここで、SiC基板20の熱膨張係数
(5.0×10-6/deg)は、上記のIII−V族窒化
物系単結晶半導体層からなる積層構造体の熱膨張係数
(GaNの熱膨張係数は5.45×10-6/deg)よ
りも小さい。加えて、Al0.01Ga 0.99N第1成長層2
2のバルク格子定数a1とSiドープn型GaN第2成
長層(最大膜厚層)23のバルク格子定数a2とは、それ
ぞれa1=3.188Åびa2=3.189Åであり、
0.995a2≦a1<a2なる関係が満たされている。
Here, the thermal expansion coefficient of the SiC substrate 20
(5.0 × 10-6/ Deg) is the above group III-V nitride
Coefficient of thermal expansion of laminated structure composed of oxide single crystal semiconductor layer
(The coefficient of thermal expansion of GaN is 5.45 × 10-6/ Deg)
Small. In addition, Al0.01Ga 0.99N first growth layer 2
Bulk lattice constant a of 21And Si-doped n-type GaN second component
Bulk lattice constant a of long layer (maximum thickness layer) 23TwoAnd it
A1= 3.188ÅaTwo= 3.189Å
0.995aTwo≤a1<ATwoRelationship is satisfied.

【0049】以下、このLED素子200の製造方法、
及び素子特性の測定結果について説明する。
Hereinafter, a method of manufacturing the LED element 200 will be described.
The measurement results of the device characteristics will be described.

【0050】まず、SiC基板20上にAl0.01Ga
0.99Nバッファ層21を成長させ、更にその上に、基板
温度約1100℃でAl0.01Ga0.99N第1成長層22
を成長させる。その後、Al0.01Ga0.99N第1成長層
22の上に、基板温度約1100℃でSiドープGaN
第2成長層23を成長させる。次に、基板温度を約76
0℃まで降下させた後にIn0.35Ga0.65N活性層24
を成長させ、更にその上に、同温度でAl0.1Ga0.9
層25を成長させる。その後、基板温度を約1050℃
まで上昇させ、MgドープGaN層26を成長させる。
なお、上記の成長プロセスには、例えばMOCVD法を
使用する。
First, Al 0.01 Ga is formed on the SiC substrate 20.
A 0.99 N buffer layer 21 is grown, and an Al 0.01 Ga 0.99 N first growth layer 22 is further formed thereon at a substrate temperature of about 1100 ° C.
Grow. Then, on the Al 0.01 Ga 0.99 N first growth layer 22, at a substrate temperature of about 1100 ° C.,
The second growth layer 23 is grown. Next, the substrate temperature is reduced to about 76
After the temperature is lowered to 0 ° C., the In 0.35 Ga 0.65 N active layer 24 is formed.
Is grown thereon, and further, at the same temperature, Al 0.1 Ga 0.9 N
Grow layer 25. Thereafter, the substrate temperature is set to about 1050 ° C.
To grow the Mg-doped GaN layer 26.
In the above-mentioned growth process, for example, the MOCVD method is used.

【0051】以上のようにして形成された素子構造につ
いて、X線解析及びTEM解析により、SiドープGa
N第2成長層23、In0.35Ga0.65N活性層24、A
0. 1Ga0.9N層25、及びMgドープGaN層26の
各々の格子定数を解析した。その結果、SiドープGa
N第2成長層23及びMgドープGaN層26の格子定
数は、第1の実施形態の場合と同様にGaNのバルク格
子定数値に等しく、成長したGaN層23及び26が格
子緩和していて歪のない状態であることが判明した。一
方、In0.35Ga0.65N活性層24及びAl0.1Ga0.9
N層25のa軸方向の格子定数はGaNのバルク格子定
数と一致しており、これらの層24及び25は面内方向
(a軸方向)に歪んだ状態で、SiドープGaN第2成長
層23の上にコヒーレント成長していることが判明し
た。
The device structure formed as described above was analyzed by X-ray analysis and TEM analysis to obtain a Si-doped Ga.
N second growth layer 23, In 0.35 Ga 0.65 N active layer 24, A
l 0. 1 Ga 0.9 N layer 25, and were analyzed each lattice constant of Mg-doped GaN layer 26. As a result, Si-doped Ga
The lattice constants of the N second growth layer 23 and the Mg-doped GaN layer 26 are equal to the bulk lattice constant of GaN as in the case of the first embodiment, and the grown GaN layers 23 and 26 are strained due to lattice relaxation. Was found to be in a state without any. On the other hand, the In 0.35 Ga 0.65 N active layer 24 and the Al 0.1 Ga 0.9
The lattice constant in the a-axis direction of the N layer 25 matches the bulk lattice constant of GaN, and these layers 24 and 25 are in the in-plane direction.
It was found that the strain was coherently grown on the Si-doped GaN second growth layer 23 while being distorted in the (a-axis direction).

【0052】上記の現象は、以下のようなメカニズムに
よって生じていると考えられる。
The above phenomenon is considered to be caused by the following mechanism.

【0053】結晶成長温度から基板温度が低下すると、
積層構造体及びAl0.01Ga0.99Nバッファ層21とS
iC基板20との間の熱膨張係数の差異によって、Al
0.01Ga0.99Nバッファ層21とSiC基板20との界
面で応力が生じる。この応力は、SiC基板20のほう
が積層構造体よりも熱膨張係数が小さいことから、引っ
張り応力である。一方、積層構造体とAl0.01Ga0.99
Nバッファ層21とは同じIII−V族窒化物系の材料か
らなるので、ほぼ同一の熱膨張係数を有する。従って、
上記のような引っ張り応力は、Al0.01Ga0.99Nバッ
ファ層21を介して、積層構造体の中でSiC基板20
に最も近く位置するAl0.01Ga0.99N第1成長層22
に伝搬する。これより、Al0.01Ga0.99N第1成長層
22が引っ張り応力を受けて、その格子定数は、バルク
格子定数よりも大きくなって、GaN層のバルク格子定
数とほぼ等しくなる。
When the substrate temperature decreases from the crystal growth temperature,
Laminated structure, Al 0.01 Ga 0.99 N buffer layer 21 and S
The difference in the coefficient of thermal expansion between the iC substrate 20
Stress occurs at the interface between the 0.01 Ga 0.99 N buffer layer 21 and the SiC substrate 20. This stress is a tensile stress because the SiC substrate 20 has a smaller coefficient of thermal expansion than the laminated structure. On the other hand, the laminated structure and Al 0.01 Ga 0.99
Since the N buffer layer 21 is made of the same group III-V nitride-based material, it has substantially the same coefficient of thermal expansion. Therefore,
The tensile stress as described above is applied to the SiC substrate 20 in the laminated structure via the Al 0.01 Ga 0.99 N buffer layer 21.
Al 0.01 Ga 0.99 N first growth layer 22 located closest to
Propagate to As a result, the Al 0.01 Ga 0.99 N first growth layer 22 receives a tensile stress, and its lattice constant becomes larger than the bulk lattice constant and becomes substantially equal to the bulk lattice constant of the GaN layer.

【0054】更に、SiドープGaN第2成長層23を
このようなAl0.01Ga0.99N第1成長層22の上に成
長させると、下地層のAl0.01Ga0.99N第1成長層2
2がGaN層のバルク格子定数とほぼ等しい格子定数を
有するので、SiドープGaN第2成長層23における
格子歪の発生が低減され、好ましくは格子緩和する。ま
た、In0.35Ga0.65N活性層24は、最大膜厚を有す
るSiドープGaN第2成長層23の上にコヒーレント
成長するので、GaN層のバルク格子定数とほぼ等しい
格子定数を有するように形成され得る。加えて、このI
0.35Ga0.65N活性層24の上に形成されるAl0.1
Ga0.9N層25及びMgドープGaN層26は、同様
にコヒーレント成長して、GaN層のバルク格子定数と
ほぼ等しい格子定数を有するように形成される。
Further, when the Si-doped GaN second growth layer 23 is grown on such an Al 0.01 Ga 0.99 N first growth layer 22, the underlying Al 0.01 Ga 0.99 N first growth layer 2 is formed.
Since 2 has a lattice constant substantially equal to the bulk lattice constant of the GaN layer, the occurrence of lattice distortion in the Si-doped GaN second growth layer 23 is reduced, and preferably the lattice is relaxed. Further, since the In 0.35 Ga 0.65 N active layer 24 is coherently grown on the Si-doped GaN second growth layer 23 having the maximum thickness, it is formed so as to have a lattice constant substantially equal to the bulk lattice constant of the GaN layer. obtain. In addition, this I
Al 0.15 formed on the n 0.35 Ga 0.65 N active layer 24
The Ga 0.9 N layer 25 and the Mg-doped GaN layer 26 are similarly formed by coherent growth to have a lattice constant substantially equal to the bulk lattice constant of the GaN layer.

【0055】次にp型ドーパントであるMgを活性化さ
せるために、窒素雰囲気中にて約800℃で約20分
間、上記のような素子構造が形成された基板をアニール
する。その後に、MgドープGaN層26の上面からS
iドープGaN第2成長層23の内部に至る部分を部分
的にエッチングで除去して、第2成長層23の一部表面
を露出させる。次に、n型GaN層23の露出面の上に
n型電極17、及びp型GaN層26の表面にp型電極
18を、それぞれ形成する。以上によって、LED素子
200が作製される。
Next, in order to activate Mg as a p-type dopant, the substrate having the above-described element structure is annealed in a nitrogen atmosphere at about 800 ° C. for about 20 minutes. After that, S from the upper surface of the Mg-doped GaN layer 26
A portion reaching the inside of the i-doped GaN second growth layer 23 is partially removed by etching to expose a partial surface of the second growth layer 23. Next, an n-type electrode 17 is formed on the exposed surface of the n-type GaN layer 23, and a p-type electrode 18 is formed on the surface of the p-type GaN layer 26, respectively. Thus, the LED element 200 is manufactured.

【0056】本実施形態のLED素子200の輝度を測
定したところ、駆動電流20mAで発光波長470n
m、輝度3.4cdを示し、従来の1.5倍の輝度が得
られた。更に、LED素子200の発光パターンを顕微
鏡で観察したところ、均一な面状の発光が実現されてい
ることが確認された。一方、比較のために、Al0.01
0.99N第1成長層22を省略し、それ以外は上記と同
様にして作製した比較用LED素子について、その発光
パターンを顕微鏡で観察したところ、輝点の集まりで発
光していることが判明した。
When the luminance of the LED element 200 of this embodiment was measured, the emission current was 470 nm at a drive current of 20 mA.
m, and a luminance of 3.4 cd, which was 1.5 times the luminance of the related art. Furthermore, when the light emission pattern of the LED element 200 was observed with a microscope, it was confirmed that uniform planar light emission was realized. On the other hand, for comparison, Al 0.01 G
a 0.99 N The first growth layer 22 was omitted, and the light emission pattern of the comparative LED element manufactured in the same manner as described above was observed with a microscope. did.

【0057】更に、積層構造体の中の最大膜厚層である
SiドープGaN第2成長層23の膜厚を種々に変化さ
せ、それ以外は上記と同様にして作製した幾つかの比較
用LED素子について、それらの輝度を測定した。その
測定結果を図5に示す。
Further, several comparative LEDs manufactured in the same manner as described above except that the thickness of the Si-doped GaN second growth layer 23 as the maximum thickness layer in the laminated structure was changed variously. The luminance of the devices was measured. FIG. 5 shows the measurement results.

【0058】図5より、第2成長層(最大膜厚層)23の
膜厚が0.5μm以上の場合において、図中に点線で示
すAl0.01Ga0.99N第1成長層22を形成しなかった
LED素子における値に比べて、輝度が強くなった。こ
れより、本実施形態のように、基板の熱膨張係数が積層
構造体の熱膨張係数よりも小さい場合は、第2成長層2
3の膜厚は0.5μm以上に設定する必要がある。
FIG. 5 shows that when the thickness of the second growth layer (maximum thickness layer) 23 is 0.5 μm or more, the Al 0.01 Ga 0.99 N first growth layer 22 shown by the dotted line in the figure is not formed. The brightness was higher than the value of the LED element that had failed. Thus, when the thermal expansion coefficient of the substrate is smaller than the thermal expansion coefficient of the laminated structure as in the present embodiment, the second growth layer 2
The film thickness of No. 3 needs to be set to 0.5 μm or more.

【0059】加えて、第1成長層22及び第2成長層2
3の構成材料及び/或いは組成比を様々に変化させるこ
とによってそれらの格子定数を変化させ、それ以外は上
記と同様にして作製した幾つかの比較用LED素子につ
いて、それらの輝度を測定した。その測定結果を図6に
示す。具体的には、これらの比較用LED素子は、第1
層をAlGaN、及び第2層をGaNで構成し、且つA
lGaNの混晶比を変化させて作成した。
In addition, the first growth layer 22 and the second growth layer 2
By changing the constituent materials and / or composition ratios of Sample No. 3 variously, their lattice constants were changed, and the brightness of some comparative LED elements manufactured in the same manner as above was measured. FIG. 6 shows the measurement results. Specifically, these comparative LED elements are the first
The layer is composed of AlGaN, the second layer is composed of GaN, and A
It was prepared by changing the mixed crystal ratio of lGaN.

【0060】なお、図6では、第1の実施形態において
と同様に、第1成長層22(バルク格子定数:a1)と第
2成長層(最大膜厚層)23(バルク格子定数:a2)との
間の理論上のバルク格子不整合率ε=(a1−a2)/a1
×100をパラメータに用いている。
In FIG. 6, as in the first embodiment, the first growth layer 22 (bulk lattice constant: a 1 ) and the second growth layer (maximum thickness layer) 23 (bulk lattice constant: a 2 ) the theoretical bulk lattice mismatch ε = (a 1 −a 2 ) / a 1
× 100 is used as a parameter.

【0061】図6より、−0.5≦ε<0の範囲内、す
なわち0.995a2≦a1<a2の範囲内で、図中に点
線で示した第1層としてのAl0.01Ga0.99N第1成長
層22を形成しなかったLED素子に比べて、輝度が強
くなった。
FIG. 6 shows that within the range of -0.5 ≦ ε <0, that is, within the range of 0.995a 2 ≦ a 1 <a 2 , Al 0.01 Ga as the first layer shown by the dotted line in the figure. The luminance was higher than that of the LED element in which the 0.99 N first growth layer 22 was not formed.

【0062】これより、本実施形態のように基板の熱膨
張係数が積層構造体の熱膨張係数よりも小さい場合は、
0.995a2≦a1<a2の範囲内でLED素子の輝度
が向上した。
Accordingly, when the coefficient of thermal expansion of the substrate is smaller than the coefficient of thermal expansion of the laminated structure as in the present embodiment,
The brightness of the LED element was improved within the range of 0.995a 2 ≦ a 1 <a 2 .

【0063】なお、上記の実施形態におけるInGaN
の混晶比は、上記で述べた特定の値に限られるものでは
無く、GaxAlyInzN(x、y、z≧0、x+y+z
=1)と表現される混晶であっても良い。
Note that the InGaN in the above embodiment is
Is not limited to the specific value described above, and Ga x Al y In z N (x, y, z ≧ 0, x + y + z
= 1).

【0064】また、基板に関しても、サファイア基板に
限るものでは無く、積層構造体を構成するIII−V族窒
化物系化合物半導体材料よりも大きい熱膨張係数を有す
る材料からなる基板であれば良い。
The substrate is not limited to a sapphire substrate, but may be any substrate made of a material having a larger coefficient of thermal expansion than the group III-V nitride compound semiconductor material constituting the laminated structure.

【0065】更に、各層の成長プロセスにおいて、MO
CVD法に代えてMBE法やHPPE法など、半導体技
術で使用される周知の他のプロセスを用いても、本実施
形態と同様の効果を奏することを確認している。
Further, in the growth process of each layer, MO
It has been confirmed that the same effect as that of the present embodiment can be obtained by using other well-known processes used in semiconductor technology, such as the MBE method and the HPPE method, instead of the CVD method.

【0066】(第3の実施形態)本発明の第3の実施形態
として、サファイア基板上にLD(レーザダイオード)素
子が形成されている構成を説明する。
Third Embodiment As a third embodiment of the present invention, a configuration in which an LD (laser diode) element is formed on a sapphire substrate will be described.

【0067】図7は、本実施形態のLD素子300の構
成を模式的に示す断面図である。
FIG. 7 is a cross-sectional view schematically showing the configuration of the LD element 300 of this embodiment.

【0068】LD素子300では、サファイア(000
1面)基板30の上にIn0.01Ga0. 99Nバッファ層3
1が形成され、さらにその上に、In0.01Ga0.99N第
1成長層32(約0.5μm)、Siドープn型GaNコ
ンタクト第2成長層(最大膜厚層)33(約5μm、キャ
リア濃度:約1×1018cm-3)、Siドープn型Al0
.1Ga0.9Nクラッド層34(約0.4μm)、Siドー
プn型GaN光ガイド層35(約0.1μm、キャリア
濃度:約1×1018cm-3)、In0.35Ga0.65N(約2
nm)/In0.05Ga0.95N(約4nm)の10周期から
なる多重量子井戸活性層36(総厚さ約60nm)、A
0.1Ga0.9N層37(約10nm)、Mgドープp型G
aN光ガイド層38(約0.1μm、キャリア濃度:約
1×1018cm-3)、Mgドープp型Al0.1Ga0.9
クラッド層39(約0.4μm)、及びMgドープp型G
aNコンタクト層40(約0.5μm)を含む積層構造体
が形成されている。バッファ層31からGaNコンタク
ト層40までの総膜厚は、約7.1μmである。ここ
で、Al0.1Ga0.9N層37は、多重量子井戸活性層3
6からのInの蒸発を防止する蒸発防止層である。
In the LD element 300, sapphire (000
In 0.01 Ga 0. 99 N buffer layer 3 on the one side) substrate 30
1 is further formed thereon, and an In 0.01 Ga 0.99 N first growth layer 32 (about 0.5 μm), a Si-doped n-type GaN contact second growth layer (maximum thickness layer) 33 (about 5 μm, : About 1 × 10 18 cm −3 ), Si-doped n-type Al 0
.1 Ga 0.9 N clad layer 34 (about 0.4 μm), Si-doped n-type GaN optical guide layer 35 (about 0.1 μm, carrier concentration: about 1 × 10 18 cm −3 ), In 0.35 Ga 0.65 N (about 2
nm) / In 0.05 Ga 0.95 N (approximately 4 nm) consisting of 10 periods of a multiple quantum well active layer 36 (approximately 60 nm in total thickness), A
l 0.1 Ga 0.9 N layer 37 (about 10 nm), Mg-doped p-type G
aN optical guide layer 38 (about 0.1 μm, carrier concentration: about 1 × 10 18 cm −3 ), Mg-doped p-type Al 0.1 Ga 0.9 N
Cladding layer 39 (about 0.4 μm) and Mg-doped p-type G
A laminated structure including the aN contact layer 40 (about 0.5 μm) is formed. The total thickness from the buffer layer 31 to the GaN contact layer 40 is about 7.1 μm. Here, the Al 0.1 Ga 0.9 N layer 37 is formed of the multiple quantum well active layer 3.
6 is an evaporation preventing layer for preventing evaporation of In from 6.

【0069】上記の素子構造の一部は、Siドープn型
GaNコンタクト第2成長層33が露出するまで部分的
に切開されており、その露出した面上にn型電極41が
形成されている。一方、Mgドープp型GaNコンタク
ト層40の上には、p型電極42が形成されている。
A part of the device structure is partially cut out until the Si-doped n-type GaN contact second growth layer 33 is exposed, and an n-type electrode 41 is formed on the exposed surface. . On the other hand, a p-type electrode 42 is formed on the Mg-doped p-type GaN contact layer 40.

【0070】ここで、サファイア基板30の熱膨張係数
(7.50×10-6/deg)は、上記のIII−V族窒
化物系単結晶半導体層からなる積層構造体の熱膨張係数
(GaNの熱膨張係数は5.45×10-6/deg)よ
りも大きい。加えて、In0. 01Ga0.99N第1成長層3
2のバルク格子定数a1とSiドープn型GaNコンタ
クト第2成長層(最大膜厚層)33のバルク格子定数a2
とは、それぞれa1=3.193Å及びa2=3.189
Åであり、a2<a1≦1.005a2なる関係が満たさ
れている。
Here, the coefficient of thermal expansion (7.50 × 10 −6 / deg) of the sapphire substrate 30 is determined by the coefficient of thermal expansion (GaN) of the above-mentioned laminated structure composed of the group III-V nitride-based single crystal semiconductor layer. Has a thermal expansion coefficient larger than 5.45 × 10 −6 / deg). In addition, In 0. 01 Ga 0.99 N first growth layer 3
2 bulk lattice constant a 1 and Si-doped n-type GaN contact second growth layer (maximum film thickness layer) 33 a bulk lattice constant a 2
Are a 1 = 3.193Å and a 2 = 3.189, respectively.
Å, and the relationship a 2 <a 1 ≦ 1.005a 2 is satisfied.

【0071】以下、このLD素子300の製造方法、及
び素子特性の測定結果について説明する。
Hereinafter, a method of manufacturing the LD element 300 and measurement results of the element characteristics will be described.

【0072】まず、サファイア基板30の上に、例えば
MOCVD法によって、In0.01Ga0.99Nバッファ層
31、In0.01Ga0.99N第1成長層32、Siドープ
n型GaNコンタクト第2成長層33、Siドープn型
Al0.1Ga0.9Nクラッド層34、Siドープn型Ga
N光ガイド層35、In0.35Ga0.65N(約2nm)/I
0.05Ga0.95N(約4nm)の10周期からなる多重量
子井戸活性層36、Al0.1Ga0.9N層37、Mgドー
プp型GaN光ガイド層38、Mgドープp型Al0.1
Ga0.9Nクラッド層39、及びMgドープp型GaN
コンタクト層40を、順次積層して形成する。
First, the In 0.01 Ga 0.99 N buffer layer 31, the In 0.01 Ga 0.99 N first growth layer 32, the Si-doped n-type GaN contact second growth layer 33, and the Si 0.01 Ga 0.99 N buffer layer 31 are formed on the sapphire substrate 30 by, eg, MOCVD. Doped n-type Al 0.1 Ga 0.9 N cladding layer 34, Si-doped n-type Ga
N light guide layer 35, In 0.35 Ga 0.65 N (about 2 nm) / I
n 0.05 Ga 0.95 N (about 4 nm), a multiple quantum well active layer 36 composed of 10 periods, an Al 0.1 Ga 0.9 N layer 37, a Mg-doped p-type GaN optical guide layer 38, a Mg-doped p-type Al 0.1
Ga 0.9 N cladding layer 39 and Mg-doped p-type GaN
The contact layer 40 is formed by sequentially laminating.

【0073】次にp型ドーパントであるMgを活性化さ
せるために、窒素雰囲気中にて約800℃で約20分
間、上記のような素子構造が形成された基板をアニール
する。その後に、p型GaNコンタクト層40の上面か
らSiドープGaNコンタクト第2成長層33の内部に
至る部分を、幅約200μmのストライプ状にエッチン
グで除去して、第2成長層33の一部表面を露出させ
る。次に、n型GaN層33の露出面の上にn型電極4
1、及びp型GaNコンタクト層40の表面にp型電極
42を、それぞれ形成する。以上によって、LD素子3
00が作製される。
Next, in order to activate Mg as a p-type dopant, the substrate having the above-described element structure is annealed at about 800 ° C. for about 20 minutes in a nitrogen atmosphere. Thereafter, a portion from the upper surface of the p-type GaN contact layer 40 to the inside of the Si-doped GaN contact second growth layer 33 is removed by etching into a stripe shape having a width of about 200 μm, and a partial surface of the second growth layer 33 is formed. To expose. Next, the n-type electrode 4 is placed on the exposed surface of the n-type GaN layer 33.
1, and a p-type electrode 42 is formed on the surface of the p-type GaN contact layer 40, respectively. Thus, the LD element 3
00 is produced.

【0074】本実施形態のLD素子300は、室温でレ
ーザ発振する。また、その発振しきい値電流及びしきい
値電圧は、それぞれ約160mA及び約5.8Vであ
る。一方、比較のために、In0.01Ga0.99N第1成長
層32を省略し、それ以外は上記と同様にして比較用L
D素子を作製したところ、レーザ発振しなかった。
The LD device 300 of this embodiment oscillates at room temperature. The oscillation threshold current and the threshold voltage are about 160 mA and about 5.8 V, respectively. On the other hand, for the sake of comparison, the In 0.01 Ga 0.99 N first growth layer 32 was omitted, and other than that, the comparison L
When the D element was manufactured, no laser oscillation occurred.

【0075】(第4の実施形態)本発明の第4の実施形態
として、SiC基板上にLD素子が形成されている構成
を説明する。
(Fourth Embodiment) As a fourth embodiment of the present invention, a configuration in which an LD element is formed on a SiC substrate will be described.

【0076】図8は、本実施形態のLD素子400の構
成を模式的に示す断面図である。
FIG. 8 is a cross-sectional view schematically showing the configuration of the LD device 400 of the present embodiment.

【0077】LD素子400は、SiC(0001面)基
板50の上にAl0.01Ga0.99Nバッファ層51が形成
され、更にその上に、Al0.01Ga0.99N第1成長層5
2(約0.7μm)、Siドープn型GaNコンタクト第
2成長層(最大膜厚層)53(約5μm、キャリア濃度:
約1×1018cm-3)、Siドープn型Al0.1Ga0. 9
Nクラッド層54(約0.4μm)、Siドープn型Ga
N光ガイド層55(約0.1μm、キャリア濃度:約1
×1018cm-3)、In0.35Ga0.65N(約2nm)/I
0.05Ga0.95N(約4nm)の10周期からなる多重量
子井戸活性層56(総厚さ約60nm)、Al0.1Ga
0.9N層57(約10nm)、Mgドープp型GaN光ガ
イド層58(約0.1μm、キャリア濃度:約1×10
18cm-3)、Mgドープp型Al0.1Ga0.9Nクラッド
層59(約0.4μm)、及びMgドープp型GaNコン
タクト層60(約0.5μm)を含む積層構造体が形成さ
れている。バッファ層51からGaNコンタクト層60
までの総膜厚は、約7.3μmである。ここで、Al
0.1Ga0.9N層57は、多重量子井戸活性層56からの
Inの蒸発を防止する蒸発防止層である。
In the LD element 400, an Al 0.01 Ga 0.99 N buffer layer 51 is formed on a SiC (0001 plane) substrate 50, and an Al 0.01 Ga 0.99 N first growth layer 5 is further formed thereon.
2 (about 0.7 μm), Si-doped n-type GaN contact second growth layer (maximum thickness layer) 53 (about 5 μm, carrier concentration:
About 1 × 10 18 cm -3), Si -doped n-type Al 0.1 Ga 0. 9
N cladding layer 54 (about 0.4 μm), Si-doped n-type Ga
N light guide layer 55 (about 0.1 μm, carrier concentration: about 1
× 10 18 cm -3 ), In 0.35 Ga 0.65 N (about 2 nm) / I
A multiple quantum well active layer 56 (total thickness of about 60 nm) consisting of 10 periods of n 0.05 Ga 0.95 N (about 4 nm), Al 0.1 Ga
0.9 N layer 57 (about 10 nm), Mg-doped p-type GaN optical guide layer 58 (about 0.1 μm, carrier concentration: about 1 × 10
18 cm −3 ), a laminated structure including a Mg-doped p-type Al 0.1 Ga 0.9 N clad layer 59 (about 0.4 μm) and a Mg-doped p-type GaN contact layer 60 (about 0.5 μm) is formed. . From the buffer layer 51 to the GaN contact layer 60
Is about 7.3 μm. Where Al
The 0.1 Ga 0.9 N layer 57 is an evaporation preventing layer for preventing In from evaporating from the multiple quantum well active layer 56.

【0078】上記の素子構造の一部は、Siドープn型
GaN第2成長層53の一部が露出するまで部分的に切
開されており、その露出した面上にn型電極41が形成
されている。一方、Mgドープp型GaNコンタクト層
60の上には、p型電極42が形成されている。
A part of the above device structure is partially cut out until a part of the Si-doped n-type GaN second growth layer 53 is exposed, and an n-type electrode 41 is formed on the exposed surface. ing. On the other hand, a p-type electrode 42 is formed on the Mg-doped p-type GaN contact layer 60.

【0079】ここで、SiC基板50の熱膨張係数
(5.0×10-6/deg)は、上記のIII−V族窒化
物系単結晶半導体層からなる積層構造体の熱膨張係数
(GaNの熱膨張係数は5.45×10-6/deg)よ
りも小さい。加えて、Al0.01Ga 0.99N第1成長層5
2のバルク格子定数a1とSiドープn型GaNコンタ
クト第2成長層(最大膜厚層)53のバルク格子定数a2
とは、それぞれa1=3.188Å及びa2=3.189
Åであり、0.995a2≦a1<a2なる関係が満たさ
れている。
Here, the thermal expansion coefficient of the SiC substrate 50
(5.0 × 10-6/ Deg) is the above group III-V nitride
Coefficient of thermal expansion of laminated structure composed of oxide single crystal semiconductor layer
(The coefficient of thermal expansion of GaN is 5.45 × 10-6/ Deg)
Small. In addition, Al0.01Ga 0.99N first growth layer 5
Bulk lattice constant a of 21And Si-doped n-type GaN contour
Lattice constant a of the second growth layer (maximum thickness layer) 53Two
Means a1= 3.188 ° and aTwo= 3.189
95 and 0.995aTwo≤a1<ATwoRelationship is satisfied
Have been.

【0080】以下、このLD素子400の製造方法、及
び素子特性の測定結果について説明する。
Hereinafter, a method of manufacturing the LD element 400 and measurement results of the element characteristics will be described.

【0081】まず、SiC基板50上に、例えばMOC
VD法によって、Al0.01Ga0.99Nバッファ層51、
Al0.01Ga0.99N第1成長層52、Siドープn型G
aNコンタクト第2成長層53、Siドープn型Al
0.1Ga0.9Nクラッド層54、Siドープn型GaN光
ガイド層55、In0.35Ga0.65N(約2nm)/In0.
05Ga0.95N(約4nm)の10周期からなる多重量子井
戸活性層56、Al0.1Ga0.9N層57、Mgドープp
型GaN光ガイド層58、Mgドープp型Al0 .1Ga
0.9Nクラッド層59、及びMgドープp型GaNコン
タクト層60を、順次積層して形成する。
First, for example, an MOC
By the VD method, an Al 0.01 Ga 0.99 N buffer layer 51,
Al 0.01 Ga 0.99 N first growth layer 52, Si-doped n-type G
aN contact second growth layer 53, Si-doped n-type Al
0.1 Ga 0.9 N clad layer 54, Si-doped n-type GaN optical guide layer 55, In 0.35 Ga 0.65 N (about 2 nm) / In 0.
The multiple quantum well active layer 56 composed of 10 periods of 05 Ga 0.95 N (about 4 nm), the Al 0.1 Ga 0.9 N layer 57, and the Mg-doped p
Type GaN optical guide layer 58, Mg-doped p-type Al 0 .1 Ga
A 0.9 N clad layer 59 and a Mg-doped p-type GaN contact layer 60 are sequentially laminated.

【0082】次にp型ドーパントであるMgを活性化さ
せるために、窒素雰囲気中にて約800℃で約20分
間、上記のような素子構造が形成された基板をアニール
する。その後に、p型GaNコンタクト層60の上面か
らSiドープGaNコンタクト第2成長層53の内部に
至る部分を、幅約200μmのストライプ状にエッチン
グで除去して、第2成長層53の一部表面を露出させ
る。次に、n型GaN層53の露出面の上にn型電極4
1、及びp型GaNコンタクト層60の表面にp型電極
42を、それぞれ形成する。以上によって、LD素子4
00が作製される。
Next, in order to activate Mg as a p-type dopant, the substrate having the above-described element structure is annealed in a nitrogen atmosphere at about 800 ° C. for about 20 minutes. Thereafter, a portion from the upper surface of the p-type GaN contact layer 60 to the inside of the Si-doped GaN contact second growth layer 53 is removed by etching into a stripe shape having a width of about 200 μm, and a partial surface of the second growth layer 53 is formed. To expose. Next, the n-type electrode 4 is placed on the exposed surface of the n-type GaN layer 53.
1, and a p-type electrode 42 is formed on the surface of the p-type GaN contact layer 60, respectively. Thus, the LD element 4
00 is produced.

【0083】本実施形態のLD素子400は、室温でレ
ーザ発振する。また、その発振しきい値電流及びしきい
値電圧は、それぞれ約150mA及び約5.5Vであ
る。一方、比較のために、In0.01Ga0.99N第1成長
層52を省略し、それ以外は上記と同様にして比較用L
D素子を作製したところ、レーザ発振しなかった。
The LD device 400 of this embodiment oscillates at room temperature. The oscillation threshold current and the threshold voltage are about 150 mA and about 5.5 V, respectively. On the other hand, for the sake of comparison, the In 0.01 Ga 0.99 N first growth layer 52 was omitted, and other than that, the comparison L
When the D element was manufactured, no laser oscillation occurred.

【0084】なお、上記の各実施形態の構成において、
基板と積層構造体(第1成長層)との間に形成されるバ
ッファ層は、単結晶層である必要はなく、多結晶層など
の非単結晶層であってもよい。
Note that in the configuration of each of the above embodiments,
The buffer layer formed between the substrate and the stacked structure (first growth layer) does not need to be a single crystal layer, and may be a non-single crystal layer such as a polycrystal layer.

【0085】また、上記で説明した本発明の効果は、基
板の上に形成されるバッファ層及び積層構造体の全体の
厚さが約100μm以下である場合に、特に顕著に得ら
れる。
The effects of the present invention described above are particularly remarkable when the total thickness of the buffer layer and the laminated structure formed on the substrate is about 100 μm or less.

【0086】[0086]

【発明の効果】上記のように、本発明のIII−V族窒化
物系半導体発光素子では、III−V族窒化物系化合物半
導体材料よりも大きい熱膨張係数を有する基板を使用す
る場合は、最大膜厚を有するIII−V族窒化物系化合物
半導体層と基板との間に、最大膜厚層よりもバルク格子
定数の大きい他のIII−V族窒化物系化合物半導体層を
挿入する。また、III−V族窒化物系化合物半導体層よ
りも小さい熱膨張係数を有する基板を使用する場合は、
最大膜厚層を有するIII−V族窒化物系化合物半導体層
と基板との間に、最大膜厚層よりもバルク格子定数の小
さい他のIII−V族窒化物系化合物半導体層を挿入す
る。これによって、最大膜厚層に対する基板からの格子
歪みの影響が抑えられ、活性層の結晶性の向上したIII
−V族窒化物系化合物半導体層、及びそれを使用した半
導体発光素子の作製が可能になる。
As described above, in the III-V nitride semiconductor light emitting device of the present invention, when a substrate having a larger thermal expansion coefficient than that of the III-V nitride compound semiconductor material is used, Another III-V nitride compound semiconductor layer having a larger bulk lattice constant than the maximum thickness layer is inserted between the III-V nitride compound semiconductor layer having the maximum thickness and the substrate. When a substrate having a smaller coefficient of thermal expansion than the group III-V nitride-based compound semiconductor layer is used,
Another group III-V nitride compound semiconductor layer having a smaller bulk lattice constant than the maximum thickness layer is inserted between the III-V nitride compound semiconductor layer having the maximum thickness layer and the substrate. Thereby, the influence of lattice distortion from the substrate on the maximum thickness layer is suppressed, and the crystallinity of the active layer is improved.
-V-nitride-based compound semiconductor layers and semiconductor light-emitting devices using the same can be manufactured.

【0087】以上によって、本発明によれば、歩留まり
及び再現性が向上した、高品質及び高信頼性を有し、且
つ面状発光を実現するIII−V族窒化物系半導体発光素
子が、実現される。
As described above, according to the present invention, a III-V nitride-based semiconductor light emitting device having improved yield and reproducibility, having high quality and high reliability, and realizing planar light emission is realized. Is done.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態におけるLED素子の
構成を模式的に示す断面図である。
FIG. 1 is a cross-sectional view schematically illustrating a configuration of an LED element according to a first embodiment of the present invention.

【図2】図1のLED素子における、第2成長層(最大
膜厚層)の厚さと輝度との関係を示す図である。
FIG. 2 is a diagram showing a relationship between the thickness of a second growth layer (maximum thickness layer) and luminance in the LED element of FIG.

【図3】図1のLED素子における、第1成長層と第2
成長層(最大膜厚層)との間のバルク格子不整合率εと、
輝度との関係を示す図である。
FIG. 3 shows a first growth layer and a second growth layer in the LED device of FIG. 1;
Bulk lattice mismatch ε between the growth layer (the maximum thickness layer) and
It is a figure showing the relation with brightness.

【図4】本発明の第2の実施形態におけるLED素子の
構成を模式的に示す断面図である。
FIG. 4 is a cross-sectional view schematically illustrating a configuration of an LED element according to a second embodiment of the present invention.

【図5】図4のLED素子における、第2成長層(最大
膜厚層)の厚さと輝度との関係を示す図である。
FIG. 5 is a diagram showing a relationship between the thickness of a second growth layer (maximum thickness layer) and luminance in the LED element of FIG.

【図6】図4のLED素子における、第1成長層と第2
成長層(最大膜厚層)との間のバルク格子不整合率εと、
輝度との関係を示す図である。
FIG. 6 shows a first growth layer and a second growth layer in the LED element of FIG.
Bulk lattice mismatch ε between the growth layer (the maximum thickness layer) and
It is a figure showing the relation with brightness.

【図7】本発明の第3の実施形態におけるLD素子の構
成を模式的に示す断面図である。
FIG. 7 is a cross-sectional view schematically illustrating a configuration of an LD element according to a third embodiment of the present invention.

【図8】本発明の第1の実施形態におけるLD素子の構
成を模式的に示す断面図である。
FIG. 8 is a cross-sectional view schematically illustrating a configuration of an LD element according to the first embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10、30 サファイア基板 20、50 SiC基板 11、21、31、51 バッファ層 12、32 InGaN第1成長層 22、52 AlGaN第1成長層 13、23、33、53 n型GaN第2成長層 14、24、36、56 活性層 15、25、37、57 蒸発防止層 16、26、40、60 p型GaNコンタクト層 34、54 n型AlGaNクラッド層 35、55 n型GaNガイド層 38、58 p型GaNガイド層 39、59 p型AlGaNクラッド層 17、41 n型電極 18、42 p型電極 100、200 LED素子 300、400 LD素子 10, 30 Sapphire substrate 20, 50 SiC substrate 11, 21, 31, 51 Buffer layer 12, 32 InGaN first growth layer 22, 52 AlGaN first growth layer 13, 23, 33, 53 n-type GaN second growth layer 14 , 24, 36, 56 Active layer 15, 25, 37, 57 Evaporation preventing layer 16, 26, 40, 60 p-type GaN contact layer 34, 54 n-type AlGaN cladding layer 35, 55 n-type GaN guide layer 38, 58 p -Type GaN guide layer 39, 59 p-type AlGaN cladding layer 17, 41 n-type electrode 18, 42 p-type electrode 100, 200 LED element 300, 400 LD element

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 III−V族窒化物系の少なくとも1種類
の化合物半導体材料からなる複数の単結晶半導体成長層
が、該III−V族窒化物系以外の構成材料からなる基板
の上に積層されて構成されている積層構造体を備えたII
I−V族窒化物系半導体発光素子であって、 該基板の熱膨張係数が、該積層構造体のうちで該基板に
最も近く位置している第1成長層の熱膨張係数及び該積
層構造体のうちで最も大きな厚さを有する第2成長層の
熱膨張係数よりも大きく、 該積層構造体の該第1成長層のバルク格子定数a1と該
第2成長層のバルク格子定数a2とが、a2<a1≦1.
005a2なる関係を満たす、III−V族窒化物系半導体
発光素子。
A plurality of single crystal semiconductor growth layers made of at least one kind of III-V nitride-based compound semiconductor material are stacked on a substrate made of a constituent material other than the III-V nitride-based material. II with a laminated structure composed of
A group IV nitride semiconductor light-emitting device, wherein the thermal expansion coefficient of the substrate is the thermal expansion coefficient of a first growth layer located closest to the substrate in the multilayer structure and the multilayer structure. Larger than the coefficient of thermal expansion of the second growth layer having the largest thickness of the body, and the bulk lattice constant a 1 of the first growth layer and the bulk lattice constant a 2 of the second growth layer of the laminated structure And a 2 <a 1 ≦ 1.
005a 2 becomes to satisfy the relationship, III-V nitride-based semiconductor light-emitting device.
【請求項2】 III−V族窒化物系の少なくとも1種類
の化合物半導体材料からなる複数の単結晶半導体成長層
が、該III−V族窒化物系以外の構成材料からなる基板
の上に積層されて構成されている積層構造体を備えたII
I−V族窒化物系半導体発光素子であって、 該基板の熱膨張係数が、該積層構造体のうちで該基板に
最も近く位置している第1成長層の熱膨張係数及び該積
層構造体のうちで最も大きな厚さを有する第2成長層の
熱膨張係数よりも小さく、 該積層構造体の該第1成長層のバルク格子定数a1と該
第2成長層のバルク格子定数a2とが、0.995a2
1<a2なる関係を満たす、III−V族窒化物系半導体
発光素子。
2. A plurality of single crystal semiconductor growth layers made of at least one kind of III-V nitride-based compound semiconductor material are stacked on a substrate made of a constituent material other than the III-V nitride-based material. II with a laminated structure composed of
A group IV nitride semiconductor light-emitting device, wherein the thermal expansion coefficient of the substrate is the thermal expansion coefficient of a first growth layer located closest to the substrate in the multilayer structure and the multilayer structure. Smaller than the coefficient of thermal expansion of the second growth layer having the largest thickness of the body, the bulk lattice constant a 1 of the first growth layer and the bulk lattice constant a 2 of the second growth layer of the laminated structure Is 0.995a 2
A group III-V nitride-based semiconductor light emitting device that satisfies the relationship a 1 <a 2 .
【請求項3】 前記基板と前記積層構造体との間に形成
された非単結晶のバッファ層を更に有する、請求項1或
いは2に記載のIII−V族窒化物系単結晶半導体発光素
子。
3. The group III-V nitride single crystal semiconductor light emitting device according to claim 1, further comprising a non-single crystal buffer layer formed between said substrate and said laminated structure.
JP28851698A 1998-10-09 1998-10-09 Semiconductor light emitting device Expired - Fee Related JP4530234B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28851698A JP4530234B2 (en) 1998-10-09 1998-10-09 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28851698A JP4530234B2 (en) 1998-10-09 1998-10-09 Semiconductor light emitting device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009009324A Division JP4586094B2 (en) 2009-01-19 2009-01-19 Semiconductor light emitting device

Publications (3)

Publication Number Publication Date
JP2000114599A true JP2000114599A (en) 2000-04-21
JP2000114599A5 JP2000114599A5 (en) 2005-10-06
JP4530234B2 JP4530234B2 (en) 2010-08-25

Family

ID=17731250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28851698A Expired - Fee Related JP4530234B2 (en) 1998-10-09 1998-10-09 Semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP4530234B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345520A (en) * 2000-06-02 2001-12-14 Sony Corp Method for manufacturing semiconductor light emitting device
WO2002099942A1 (en) * 2001-06-05 2002-12-12 Sony Corporation Nitride semiconductor laser
JP2006173581A (en) * 2004-11-16 2006-06-29 Showa Denko Kk Group III nitride semiconductor light emitting device
JP2006324669A (en) * 2005-05-19 2006-11-30 Samsung Electro Mech Co Ltd Nitride semiconductor light emitting device
JP2007096330A (en) * 2005-09-27 2007-04-12 Philips Lumileds Lightng Co Llc III-V light emitting device
JP2007258599A (en) * 2006-03-24 2007-10-04 Sanyo Electric Co Ltd Semiconductor device and method for manufacturing semiconductor device
CN100464438C (en) * 2000-04-26 2009-02-25 奥斯兰姆奥普托半导体有限责任公司 Method for manufacturing light emitting semiconductor element
JP2010098336A (en) * 2003-12-24 2010-04-30 Samsung Electro-Mechanics Co Ltd GaN SEMICONDUCTOR LIGHT-EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF
JP2011014938A (en) * 2000-04-26 2011-01-20 Osram Opto Semiconductors Gmbh Light emitting semiconductor element and method of manufacturing light emitting semiconductor element
US8436393B2 (en) 2000-05-26 2013-05-07 Osram Gmbh Light-emitting-diode chip comprising a sequence of GaN-based epitaxial layers which emit radiation and a method for producing the same
US8809086B2 (en) 2000-10-17 2014-08-19 Osram Gmbh Method for fabricating a semiconductor component based on GaN
CN117913191A (en) * 2024-03-15 2024-04-19 江西兆驰半导体有限公司 Light-emitting diode epitaxial wafer, preparation method thereof and light-emitting diode

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6878563B2 (en) 2000-04-26 2005-04-12 Osram Gmbh Radiation-emitting semiconductor element and method for producing the same

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100464438C (en) * 2000-04-26 2009-02-25 奥斯兰姆奥普托半导体有限责任公司 Method for manufacturing light emitting semiconductor element
JP2011014938A (en) * 2000-04-26 2011-01-20 Osram Opto Semiconductors Gmbh Light emitting semiconductor element and method of manufacturing light emitting semiconductor element
US8436393B2 (en) 2000-05-26 2013-05-07 Osram Gmbh Light-emitting-diode chip comprising a sequence of GaN-based epitaxial layers which emit radiation and a method for producing the same
JP2001345520A (en) * 2000-06-02 2001-12-14 Sony Corp Method for manufacturing semiconductor light emitting device
US8809086B2 (en) 2000-10-17 2014-08-19 Osram Gmbh Method for fabricating a semiconductor component based on GaN
US6891268B2 (en) 2001-06-05 2005-05-10 Sony Corporation Nitride semiconductor laser
US7135772B2 (en) 2001-06-05 2006-11-14 Sony Corporation Nitride semiconductor laser
WO2002099942A1 (en) * 2001-06-05 2002-12-12 Sony Corporation Nitride semiconductor laser
JP2010098336A (en) * 2003-12-24 2010-04-30 Samsung Electro-Mechanics Co Ltd GaN SEMICONDUCTOR LIGHT-EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF
JP2006173581A (en) * 2004-11-16 2006-06-29 Showa Denko Kk Group III nitride semiconductor light emitting device
JP2013021376A (en) * 2004-11-16 2013-01-31 Showa Denko Kk Method for manufacturing group iii nitride semiconductor light emitting element
JP2006324669A (en) * 2005-05-19 2006-11-30 Samsung Electro Mech Co Ltd Nitride semiconductor light emitting device
JP2007096330A (en) * 2005-09-27 2007-04-12 Philips Lumileds Lightng Co Llc III-V light emitting device
JP2007258599A (en) * 2006-03-24 2007-10-04 Sanyo Electric Co Ltd Semiconductor device and method for manufacturing semiconductor device
CN117913191A (en) * 2024-03-15 2024-04-19 江西兆驰半导体有限公司 Light-emitting diode epitaxial wafer, preparation method thereof and light-emitting diode
CN117913191B (en) * 2024-03-15 2024-05-17 江西兆驰半导体有限公司 Light-emitting diode epitaxial wafer and preparation method thereof, and light-emitting diode

Also Published As

Publication number Publication date
JP4530234B2 (en) 2010-08-25

Similar Documents

Publication Publication Date Title
US7312480B2 (en) Semiconductor device and method of fabricating the same
JP4677065B2 (en) Light emitting diode and manufacturing method thereof
EP2164115A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
US20020008245A1 (en) Semiconductor devices with selectively doped iii-v nitride layers
JP3500281B2 (en) Gallium nitride based semiconductor device and method of manufacturing the same
JP2003037289A (en) Low drive voltage group III nitride light emitting device
JPH08139361A (en) Compound semiconductor light emitting device
JP3545197B2 (en) Semiconductor device and method of manufacturing the same
JP4530234B2 (en) Semiconductor light emitting device
JP3602856B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP2007142437A (en) Semiconductor device and manufacturing method thereof
JP2000150959A (en) Gallium nitride based compound semiconductor light emitting device
US8222639B2 (en) Nitride based semiconductor device and method of manufacturing the same
JP2003309071A (en) GaN SEMICONDUCTOR CRYSTAL BASE MATERIAL
JP2002299686A (en) Semiconductor light emitting device and method of manufacturing the same
JP2002176196A (en) Photonic device and its fabricating method
JPH11274563A (en) Semiconductor device and semiconductor light emitting element
JP4583523B2 (en) III-V nitride semiconductor light emitting device and method for manufacturing the same
JP2000150388A (en) Group III nitride semiconductor thin film and method of manufacturing the same
JP4229625B2 (en) Nitride semiconductor layer and nitride semiconductor device including the same
EP1748497A2 (en) Silicon carbon germanium (SiCGe) substrate for a group III nitride-based device
JP2006135001A (en) Semiconductor device and manufacturing method thereof
JP2002075880A (en) Method for forming nitride-based semiconductor layer and method for manufacturing nitride-based semiconductor element
JP4586094B2 (en) Semiconductor light emitting device
JPH0897469A (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050525

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090119

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090123

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

LAPS Cancellation because of no payment of annual fees