[go: up one dir, main page]

JP2000183271A - Lead frame, semiconductor device, and method of manufacturing semiconductor device - Google Patents

Lead frame, semiconductor device, and method of manufacturing semiconductor device

Info

Publication number
JP2000183271A
JP2000183271A JP10357615A JP35761598A JP2000183271A JP 2000183271 A JP2000183271 A JP 2000183271A JP 10357615 A JP10357615 A JP 10357615A JP 35761598 A JP35761598 A JP 35761598A JP 2000183271 A JP2000183271 A JP 2000183271A
Authority
JP
Japan
Prior art keywords
leads
semiconductor device
lead
resin
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10357615A
Other languages
Japanese (ja)
Other versions
JP3566869B2 (en
Inventor
Nobuo Yoshida
伸生 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP35761598A priority Critical patent/JP3566869B2/en
Publication of JP2000183271A publication Critical patent/JP2000183271A/en
Application granted granted Critical
Publication of JP3566869B2 publication Critical patent/JP3566869B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 樹脂封止型の半導体装置のリードの変形を防
止することが可能な技術を提供する。 【解決手段】 封止体によって樹脂封止される半導体装
置に用いられ、前記封止体の一の辺に沿って配列される
複数のリードを有するリードフレームについて、前記複
数リードを樹脂封止の行なわれる封止領域外縁にて非導
電性部材に固定し、前記複数のリードの列の列端にダミ
ーリードを配置する。また、このリードフレームを用い
た半導体装置について、前記複数リードを樹脂封止の行
なわれる封止領域外縁にて非導電性部材に固定し、前記
複数のリードの列の列端にダミーリードを配置する。ま
た、前記リードフレームを用いた半導体装置の製造方法
について、前記非導電性部材を金型にて溶融し、前記複
数のリード間に充填し、充填された非導電性部材によっ
て前記複数のリード間からの封止樹脂の流出を防止して
樹脂封止を行なう。
(57) [Problem] To provide a technique capable of preventing deformation of a lead of a resin-sealed semiconductor device. SOLUTION: For a lead frame used in a semiconductor device sealed with a resin by a sealing body and having a plurality of leads arranged along one side of the sealing body, the plurality of leads are sealed with a resin. A non-conductive member is fixed at the outer edge of the sealing region to be formed, and dummy leads are arranged at column ends of the plurality of leads. Further, in the semiconductor device using the lead frame, the plurality of leads are fixed to a non-conductive member at an outer edge of a sealing region where resin sealing is performed, and dummy leads are arranged at column ends of the plurality of leads. I do. Further, in the method of manufacturing a semiconductor device using the lead frame, the non-conductive member is melted in a mold and filled between the plurality of leads. The resin is sealed while preventing the sealing resin from flowing out.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、リードフレーム及
び半導体装置に関し、特に、多リードのリードフレーム
及び半導体装置に適用して有効な技術に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame and a semiconductor device, and more particularly to a technology effective when applied to a multi-lead lead frame and a semiconductor device.

【0002】[0002]

【従来の技術】LSI等の半導体装置は、集積度の向上
に伴って、より複雑な回路が搭載されその機能も高度な
ものとなっている。このような高機能化によって、半導
体装置にはより多くの外部端子が必要となり、このため
に半導体チップに設けられるパッド電極及び半導体装置
の外部端子であるリードの数もそれに対応して増加する
こととなる。例えば、ロジック半導体装置では、外部端
子の数は数百にも及んでいる。
2. Description of the Related Art Semiconductor devices such as LSIs are equipped with more complicated circuits and advanced functions as the degree of integration increases. With such advanced functions, more external terminals are required for the semiconductor device, and accordingly, the number of pad electrodes provided on the semiconductor chip and the number of leads as external terminals of the semiconductor device are correspondingly increased. Becomes For example, in a logic semiconductor device, the number of external terminals is several hundred.

【0003】このような多リードの半導体装置として
は、QFP(Quad Flat Package)型の半導体装置が知
られている。このQFP型の半導体装置では、半導体チ
ップを封止する封止体の四側面に夫々複数のリードが設
けられているために、多リード化に適しており、半導体
装置を実装基板に実装する場合に、半導体装置周囲のス
ペースを有効に利用できるという利点がある。
As such a multi-lead semiconductor device, a QFP (Quad Flat Package) type semiconductor device is known. This QFP type semiconductor device is suitable for increasing the number of leads because a plurality of leads are provided on each of four sides of a sealing body for sealing a semiconductor chip. Another advantage is that the space around the semiconductor device can be used effectively.

【0004】QFP型の半導体装置に用いられるリード
フレームは、例えばCu系合金からなり、半導体チップ
を搭載するタブの周囲に複数のリードのインナーリード
が配置され、インナーリードと一体となったアウターリ
ードが封止体から延在し、その端部が半導体装置の外部
端子となり基板等と接続される。
A lead frame used for a QFP type semiconductor device is made of, for example, a Cu-based alloy, and a plurality of inner leads are arranged around a tab on which a semiconductor chip is mounted, and outer leads are integrated with the inner leads. Extends from the sealing body, and ends thereof become external terminals of the semiconductor device and are connected to a substrate or the like.

【0005】各リードは、ダムバーにより、或はリード
フレームの枠体となるタイバーにより一体となってお
り、各リードのダムバー内側部分及び外側部分が夫々イ
ンナーリード及びアウターリードとなる。ダムバーは各
リードを一体化する機能の他に、樹脂封止時に封止樹脂
がリード間から封止領域外に漏出するのを防止する機能
がある。タブはインナーリードの間に設けられるタブ吊
りリードによって支持されている。
[0005] Each lead is integrated by a dam bar or a tie bar as a frame of a lead frame, and the inside and outside of the dam bar of each lead become an inner lead and an outer lead, respectively. In addition to the function of integrating the leads, the dam bar has a function of preventing the sealing resin from leaking from between the leads to the outside of the sealing region during resin sealing. The tab is supported by a tab suspension lead provided between the inner leads.

【0006】このリードフレームを用いた半導体装置の
組立てでは、半導体チップをレジン又は銀ペーストによ
ってタブに固定し、半導体チップのパッド電極とインナ
ーリードとがボンディングワイヤによって接続されてい
る。ボンディング後に半導体チップ、タブ、インナーリ
ード、ボンディングワイヤが例えばエポキシ樹脂からな
る封止体によって封止され、ダムバー及びタイバーが切
断されて各リードは機械的・電気的に分離される。この
後、封止体から延在するアウターリードは、成形されて
半導体装置が完成する。
In assembling a semiconductor device using this lead frame, a semiconductor chip is fixed to a tab with a resin or silver paste, and pad electrodes of the semiconductor chip and inner leads are connected by bonding wires. After bonding, the semiconductor chip, the tab, the inner lead, and the bonding wire are sealed with a sealing body made of, for example, an epoxy resin, and the dam bar and the tie bar are cut to separate each lead mechanically and electrically. Thereafter, the outer leads extending from the sealing body are molded to complete the semiconductor device.

【0007】前記ダムバーの切断では、微細なリードを
正確に切断することが求められるため切断に用いられる
金型が高価である。また、ダムバーを切断によって生じ
たバリがアウターリード成形に影響を与える等の問題が
ある。
In the cutting of the dam bar, it is required to cut fine leads accurately, so that a die used for cutting is expensive. Further, there is a problem that burrs generated by cutting the dam bar affect outer lead molding.

【0008】このため、ダムバーに換えて非導電性の樹
脂テープを用いて切断を不要にしたテープダム方式のリ
ードフレームが考えられた。テープダム方式のリードフ
レームについては、例えば特開平9‐148512号公
報に開示されている。
[0008] For this reason, a tape dam type lead frame which does not require cutting by using a non-conductive resin tape instead of the dam bar has been considered. A tape dam type lead frame is disclosed, for example, in Japanese Patent Application Laid-Open No. 9-148512.

【0009】[0009]

【発明が解決しようとする課題】前記多リード化に対応
するために、リードフレームでは、各リード間の間隔で
あるリードピッチ及びリードの幅寸法を小さくすること
が求められている。例えば、現状にてリードフレームの
板厚は150μm程度であり、アウターリードの変形等
の点から略限界となっており、リードピッチとしては1
85μm、リード幅が100μmリード間の間隙が85
μmとなっている。
In order to cope with the above-mentioned increase in the number of leads, it is required for a lead frame to reduce a lead pitch and a lead width, which are intervals between leads. For example, at present, the thickness of the lead frame is about 150 μm, which is almost the limit in terms of deformation of the outer leads, and the lead pitch is 1 μm.
85 μm, lead width 100 μm, gap between leads 85
μm.

【0010】このようなリードの微細化によって、各リ
ードの機械的強度は低下するために、僅かな力により変
形しやすくなるが、本発明者はQFP型の半導体装置の
樹脂封止に際して、配列された列端のリードに変形が多
いことを見出した。このような変形によって隣接するボ
ンディングワイヤ或いはリードが接触するショートが発
生する等の問題が発生する。
Although the mechanical strength of each lead is reduced due to the miniaturization of the leads, the leads are easily deformed by a slight force. The lead at the end of the row was found to have a lot of deformation. Such deformation causes a problem such as occurrence of a short circuit in which adjacent bonding wires or leads come into contact.

【0011】本発明の課題は、樹脂封止型の半導体装置
のリードの変形を防止することが可能な技術を提供する
ことにある。
An object of the present invention is to provide a technique capable of preventing deformation of a lead of a resin-sealed semiconductor device.

【0012】本発明の前記ならびにその他の課題と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0013】[0013]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, typical ones are briefly described as follows.

【0014】封止体によって樹脂封止される半導体装置
に用いられ、前記封止体の一の辺に沿って配列される複
数のリードを有するリードフレームについて、前記複数
リードを樹脂封止の行なわれる封止領域外縁にて非導電
性部材に固定し、前記複数のリードの列の列端にダミー
リードを配置する。
[0014] For a lead frame used in a semiconductor device sealed with a resin by a sealing body and having a plurality of leads arranged along one side of the sealing body, the plurality of leads are sealed with a resin. A non-conductive member is fixed at the outer edge of the sealing region to be sealed, and dummy leads are arranged at column ends of the plurality of leads.

【0015】また、このリードフレームを用いた半導体
装置について、前記複数リードを樹脂封止の行なわれる
封止領域外縁にて非導電性部材に固定し、前記複数のリ
ードの列の列端にダミーリードを配置する。
In the semiconductor device using the lead frame, the plurality of leads are fixed to a non-conductive member at an outer edge of a sealing region where resin sealing is performed, and a dummy is provided at a column end of the plurality of leads. Place the leads.

【0016】また、前記リードフレームを用いた半導体
装置の製造方法について、前記非導電性部材を前記複数
のリード間に充填し、充填された非導電性部材によって
前記複数のリード間からの封止樹脂の流出を防止して樹
脂封止を行なう。
In the method of manufacturing a semiconductor device using the lead frame, the non-conductive member is filled between the plurality of leads, and the filled non-conductive member is sealed from between the plurality of leads. The resin is sealed while preventing the resin from flowing out.

【0017】かかる本発明によれば、前記非導電性部材
を前記複数のリード間に充填する際に、溶融状態の非導
電性部材によって前記複数のリードの列端のリードの側
面に加えられる力が、前記ダミーリードを設けることに
よって均等化され、リードの変形が防止される。
According to the present invention, when the non-conductive member is filled between the plurality of leads, the force applied by the molten non-conductive member to the side surfaces of the leads at the row ends of the plurality of leads. However, by providing the dummy leads, the leads are equalized and deformation of the leads is prevented.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施の形態を説明
する。
Embodiments of the present invention will be described below.

【0019】なお、実施の形態を説明するための全図に
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
In all the drawings for describing the embodiments, those having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.

【0020】図1は本発明の一実施の形態であるQFP
型半導体装置を示す平面図であり、図2は図1に示す半
導体装置を部分的に拡大して示す部分平面図、図3は図
2中のa‐a線に沿った縦断面図である。なお、図2で
はリードフレーム切断前の状態を示し、封止体9はリー
ドフレームの下側のみ示してある。
FIG. 1 shows a QFP according to an embodiment of the present invention.
FIG. 2 is a plan view showing a semiconductor device shown in FIG. 1, FIG. 2 is a partial plan view showing the semiconductor device shown in FIG. 1 in a partially enlarged manner, and FIG. 3 is a longitudinal sectional view taken along line aa in FIG. . FIG. 2 shows a state before cutting the lead frame, and the sealing body 9 is shown only on the lower side of the lead frame.

【0021】リードフレームは、例えばFe‐Ni系合
金或いはCu系合金等からなり、半導体チップ1が搭載
されるタブ2の全周囲にわたって複数の信号用のリード
3が配置されている。各リード3は、非導電性のダムテ
ープ4(図中、斜線を付す)により一体となっている。
なお、各リード3はリードフレームの枠体となるタイバ
ー5によっても一体となっている。各リード3のダムテ
ープ4内側部分及び外側部分が夫々インナーリード3a
及びアウターリード3bとなり、インナーリード3aの
先端が半導体チップ1と接続され、アウターリード3b
が半導体装置の外部端子となる。
The lead frame is made of, for example, an Fe-Ni-based alloy or a Cu-based alloy, and has a plurality of signal leads 3 arranged all around the tab 2 on which the semiconductor chip 1 is mounted. The leads 3 are integrated by a non-conductive dam tape 4 (hatched in the figure).
The leads 3 are also integrated by a tie bar 5 serving as a frame of the lead frame. The inner and outer portions of the dam tape 4 of each lead 3 are inner leads 3a, respectively.
And the outer lead 3b, the tip of the inner lead 3a is connected to the semiconductor chip 1, and the outer lead 3b
Are external terminals of the semiconductor device.

【0022】本実施の形態では、通常のリード3の他
に、各リード3の列の列端にダミーリード6を設けてあ
る。このダミーリードはリード3と同一サイズで同一の
リードピッチに配置されているが、通常のリード3とは
異なり、ダミーリード6の一端は、タブ2を支持するタ
ブ吊りリード7に接続され、ダミーリード6の他端はダ
ムテープ4の外縁よりも若干突出している。
In this embodiment, in addition to the normal leads 3, dummy leads 6 are provided at the ends of the rows of the leads 3. This dummy lead is arranged at the same size and the same lead pitch as the lead 3, but unlike the normal lead 3, one end of the dummy lead 6 is connected to a tab suspension lead 7 supporting the tab 2, The other end of the lead 6 slightly protrudes from the outer edge of the dam tape 4.

【0023】このリードフレームを用いた半導体装置で
は、半導体チップ1をレジン又は銀ペーストによってタ
ブ2に固定し、半導体チップ1とインナーリード3aと
がボンディングワイヤ8(例として1本のみ図示)によ
って接続されている。ボンディング後に半導体チップ
1、タブ3、インナーリード3a、ボンディングワイヤ
8が例えばエポキシ樹脂からなる封止体9によって封止
され、タイバー5が切断されて各リード3は電気的に分
離される。この後、封止体9から延在するアウターリー
ド3bは、所定形状に成形されて半導体装置が完成す
る。
In the semiconductor device using this lead frame, the semiconductor chip 1 is fixed to the tab 2 with resin or silver paste, and the semiconductor chip 1 and the inner leads 3a are connected by bonding wires 8 (only one is shown as an example). Have been. After bonding, the semiconductor chip 1, the tab 3, the inner leads 3a, and the bonding wires 8 are sealed by a sealing body 9 made of, for example, an epoxy resin, and the tie bars 5 are cut to electrically separate the respective leads 3. Thereafter, the outer leads 3b extending from the sealing body 9 are formed into a predetermined shape, and the semiconductor device is completed.

【0024】ダムテープ4は、例えばポリイミド(デュ
ポン社:カプトン)等の熱可塑性樹脂を用い、リードフ
レームの状態では図4に示すようにシート状のテープで
あり、このテープにリード3及びダミーリード6が固定
されているが、図5に示すように、樹脂封止前に加熱さ
れた上下の金型10によってダムテープ4は溶融状態で
加圧され、リード3及びダミーリード6の間に充填され
る。金型10としては、樹脂封止のための金型を用い、
樹脂封止直前にダムテープ4を充填してもよいが、樹脂
封止のための金型とは別に用意された金型を用いてもよ
い。
The dam tape 4 is made of a thermoplastic resin such as polyimide (Dupont: Kapton) or the like, and is a sheet-shaped tape in a lead frame state as shown in FIG. Is fixed, but as shown in FIG. 5, the dam tape 4 is pressed in a molten state by the upper and lower molds 10 heated before resin sealing, and is filled between the lead 3 and the dummy lead 6. . As the mold 10, a mold for resin sealing is used,
The dam tape 4 may be filled immediately before resin sealing, but a mold prepared separately from a mold for resin sealing may be used.

【0025】図6に示すダミーリード6が設けられてい
ない従来のものでは、列端に位置するリード3では、隣
接するリード3との間隔とタブ吊りリード7との間隔と
が異なっていた。このため、図7に示すように溶融状態
のダムテープ4が矢印で示すように流動して前記充填が
行なわれる際に、この流動に応じて複数のリード3の側
面に力が加えられ、列端に位置するリード3では、隣接
するリード3との間隔とタブ吊りリード7との間隔とが
異なっていたため、矢印で例示するように、その側面に
加わる力が均等化されず、リード3が水平方向に移動す
る変形が生じていた。
In the conventional device having no dummy lead 6 shown in FIG. 6, the distance between the adjacent leads 3 and the distance between the tab suspension leads 7 are different between the leads 3 located at the column ends. For this reason, as shown in FIG. 7, when the dam tape 4 in the molten state flows as shown by the arrow and the filling is performed, a force is applied to the side surfaces of the plurality of leads 3 in accordance with this flow, and Since the distance between the adjacent lead 3 and the distance between the tab suspension lead 7 is different, the force applied to the side surface of the lead 3 is not equalized, as illustrated by the arrow, and the lead 3 is horizontal. There was a deformation moving in the direction.

【0026】本発明では、こうした際に、複数のリード
3の内の列端に位置するリード3の側面に加えられる力
が、矢印で例示するように、ダミーリード6を設けるこ
とによって均等化され、リード3の変形が防止される。
In the present invention, in such a case, the forces applied to the side surfaces of the leads 3 located at the column ends of the plurality of leads 3 are equalized by providing the dummy leads 6 as exemplified by arrows. The deformation of the lead 3 is prevented.

【0027】その際に、図の例ではダミーリード6の側
面に加わる力が均等化されないことになるが、ダミーリ
ード6の一端がタブ吊りリード7に近距離で接続されて
いるので、変形が起こりにくい。また、仮に偏見が起き
てもダミーリード6の他端がタブ吊りリード7側に移動
するので、ショート等の問題は生じず、こうした移動に
よって列端のリード3が受ける影響は小さい。
At this time, in the example shown in the figure, the force applied to the side surface of the dummy lead 6 is not equalized. However, since one end of the dummy lead 6 is connected to the tab suspension lead 7 at a short distance, deformation occurs. Less likely. Even if a bias occurs, the other end of the dummy lead 6 moves to the tab suspension lead 7 side, so that a problem such as a short circuit does not occur, and the influence of the movement on the lead 3 at the row end is small.

【0028】しかし、ダミーリード6の側面に加わる力
も均等化したい場合には、図8に示すようにダミーリー
ド6を複数配置して間隔を均等化する、或いは図9に示
すようにダミーリード6の幅を変えて間隔を均等化する
ことが可能である。
However, when it is desired to equalize the force applied to the side surface of the dummy lead 6, a plurality of dummy leads 6 are arranged as shown in FIG. 8 to equalize the interval, or as shown in FIG. Can be equalized by changing the width of.

【0029】また、ダミーリード6をタブ吊りリード7
と接続することによって、タブ吊りリード7の強度が増
すこととなり、タブ吊りリード7の変形を防止すること
になる。
The dummy lead 6 is connected to the tab suspension lead 7
By connecting to the tab, the strength of the tab suspension lead 7 is increased, and the deformation of the tab suspension lead 7 is prevented.

【0030】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
As described above, the invention made by the present inventor is:
Although a specific description has been given based on the above-described embodiment, the present invention is not limited to the above-described embodiment, and it is needless to say that various modifications can be made without departing from the gist of the invention.

【0031】例えば、以上の説明では、主として本発明
者によってなされた発明をその背景となった利用分野で
あるQFP型半導体装置に適用した場合について説明し
たが、それに限定されるものではなく、本発明は、他の
半導体装置或いはリードフレームを用いて樹脂封止する
電子部品等にも広く適用が可能である。
For example, in the above description, the case where the invention made by the present inventor is mainly applied to the QFP type semiconductor device, which is the field of application as the background, has been described. However, the present invention is not limited to this. The invention can be widely applied to other semiconductor devices or electronic components sealed with a resin using a lead frame.

【0032】[0032]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0033】(1)本発明によれば、テープダム方式の
リードフレームを用いた半導体装置の製造について、リ
ードの変形を防止することができるという効果がある。
(1) According to the present invention, in manufacturing a semiconductor device using a tape dam type lead frame, there is an effect that deformation of leads can be prevented.

【0034】(2)本発明によれば、上記効果(1)に
より、隣接するボンディングワイヤ或いはリードの接触
によるショートを防止することができるという効果があ
る。
(2) According to the present invention, the effect (1) has an effect that a short circuit due to contact of an adjacent bonding wire or lead can be prevented.

【0035】(3)本発明によれば、上記効果(2)に
より、半導体装置の品質が向上するという効果がある。
(3) According to the present invention, the effect (2) has an effect that the quality of the semiconductor device is improved.

【0036】(4)本発明によれば、上記効果(2)に
より、半導体装置の歩留が向上するという効果がある。
(4) According to the present invention, the effect (2) has an effect that the yield of the semiconductor device is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態であるQFP型半導体装
置を示す平面図である。
FIG. 1 is a plan view showing a QFP semiconductor device according to an embodiment of the present invention.

【図2】図1に示す半導体装置を部分的に拡大して示す
平面図である。
FIG. 2 is a partially enlarged plan view of the semiconductor device shown in FIG. 1;

【図3】図2中のa‐a線に沿った縦断面図である。FIG. 3 is a longitudinal sectional view taken along the line aa in FIG.

【図4】シート状態のダムテープとリード及びダミーリ
ードとを示す縦断面図である。
FIG. 4 is a longitudinal sectional view showing a dam tape and leads and dummy leads in a sheet state.

【図5】溶融状態のダムテープとリード及びダミーリー
ドとを示す縦断面図である。
FIG. 5 is a longitudinal sectional view showing a dam tape and leads and dummy leads in a molten state.

【図6】従来のQFP型半導体装置を部分的に拡大して
示す部分平面図である。
FIG. 6 is a partial plan view showing a conventional QFP type semiconductor device in a partially enlarged manner.

【図7】従来の半導体装置の溶融状態のダムテープとリ
ード及びダミーリードとを示す縦断面図である。
FIG. 7 is a longitudinal sectional view showing a dam tape, leads and dummy leads in a molten state of a conventional semiconductor device.

【図8】本発明の一実施の形態であるQFP型半導体装
置の変形例を部分的に拡大して示す平面図である。
FIG. 8 is a partially enlarged plan view showing a modification of the QFP type semiconductor device according to one embodiment of the present invention;

【図9】本発明の一実施の形態であるQFP型半導体装
置の変形例を部分的に拡大して示す平面図である。
FIG. 9 is a partially enlarged plan view showing a modification of the QFP type semiconductor device according to one embodiment of the present invention;

【符号の説明】[Explanation of symbols]

1…半導体チップ、2…タブ、3…リード、3a…イン
ナーリード、3b…アウターリード、4…ダムテープ、
5…タイバー、6…ダミーリード、7…タブ吊りリー
ド、8…ボンディングワイヤ、9…封止体、10…金
型。
DESCRIPTION OF SYMBOLS 1 ... Semiconductor chip, 2 ... Tab, 3 ... Lead, 3a ... Inner lead, 3b ... Outer lead, 4 ... Dam tape,
5 tie bar, 6 dummy lead, 7 tab suspension lead, 8 bonding wire, 9 sealing body, 10 mold.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 封止体によって樹脂封止される半導体装
置に用いられ、前記封止体の一の辺に沿って配列される
複数のリードを有するリードフレームにおいて、 前記複数リードが樹脂封止の行なわれる封止領域外縁に
て非導電性部材に固定され、前記複数のリードの列の列
端にダミーリードが配置されていることを特徴とするリ
ードフレーム。
1. A lead frame used for a semiconductor device sealed with a resin by a sealing body and having a plurality of leads arranged along one side of the sealing body, wherein the plurality of leads are resin-sealed. A lead frame fixed to a non-conductive member at an outer edge of a sealing region in which a dummy lead is arranged at a column end of the plurality of leads.
【請求項2】 前記ダミーリードが前記信号用リードと
等間隔に配置されていることを特徴とする請求項1に記
載のリードフレーム。
2. The lead frame according to claim 1, wherein the dummy leads are arranged at regular intervals with the signal leads.
【請求項3】 前記リードフレームがQFP型半導体装
置に用いられるものであることを特徴とする請求項1又
は請求項2に記載のリードフレーム。
3. The lead frame according to claim 1, wherein said lead frame is used for a QFP type semiconductor device.
【請求項4】 前記ダミーリードの一端が半導体チップ
を支持するリードに接続されていることを特徴とする請
求項1乃至請求項6の何れか一項に記載のリードフレー
ム。
4. The lead frame according to claim 1, wherein one end of said dummy lead is connected to a lead for supporting a semiconductor chip.
【請求項5】 封止体によって樹脂封止され、前記封止
体の一の辺に沿って配列される複数のリードを有する半
導体装置において、 前記複数リードが樹脂封止の行なわれる封止領域外縁に
て非導電性部材に固定され、前記複数のリードの列の列
端にダミーリードが配置されていることを特徴とする半
導体装置。
5. A semiconductor device having a plurality of leads which are resin-sealed by a sealing body and are arranged along one side of the sealing body, wherein the plurality of leads are sealed with a resin. A semiconductor device fixed to a non-conductive member at an outer edge, and a dummy lead is arranged at a column end of the plurality of leads.
【請求項6】 前記ダミーリードが前記複数のリードと
等間隔に配置されていることを特徴とする請求項5に記
載の半導体装置。
6. The semiconductor device according to claim 5, wherein said dummy leads are arranged at equal intervals with said plurality of leads.
【請求項7】 前記半導体装置がQFP型半導体装置で
あることを特徴とする請求項5又は請求項6に記載の半
導体装置。
7. The semiconductor device according to claim 5, wherein said semiconductor device is a QFP type semiconductor device.
【請求項8】 前記ダミーリードの一端が半導体チップ
を支持するリードに接続されていることを特徴とする請
求項5乃至請求項7の何れか一項に記載の半導体装置の
製造方法。
8. The method for manufacturing a semiconductor device according to claim 5, wherein one end of said dummy lead is connected to a lead for supporting a semiconductor chip.
【請求項9】 封止体によって樹脂封止され、前記封止
体の一の辺に沿って配列される複数のリードを有する半
導体装置の製造方法において、 前記複数リードが樹脂封止の行なわれる封止領域外縁に
て非導電性部材に固定され、前記複数のリードの列の列
端にダミーリードが配置されているリードフレームを用
い、 前記非導電性部材を前記複数のリード間に充填する工程
と、 前記充填された非導電性部材によって前記複数のリード
間からの封止樹脂の流出を防止して樹脂封止を行なう工
程とを有することを特徴とする半導体装置の製造方法。
9. A method of manufacturing a semiconductor device having a plurality of leads which are resin-sealed by a sealing body and are arranged along one side of the sealing body, wherein the plurality of leads are sealed with a resin. Using a lead frame fixed to a non-conductive member at an outer edge of a sealing region and having dummy leads arranged at column ends of the plurality of leads, filling the non-conductive member between the plurality of leads. A method for manufacturing a semiconductor device, comprising: a step of performing sealing with a resin by preventing the sealing resin from flowing out between the plurality of leads by the filled non-conductive member.
【請求項10】 前記ダミーリードが前記複数のリード
と等間隔に配置されていることを特徴とする請求項9に
記載の半導体装置の製造方法。
10. The method according to claim 9, wherein the dummy leads are arranged at equal intervals with the plurality of leads.
JP35761598A 1998-12-16 1998-12-16 Semiconductor device and method of manufacturing semiconductor device Expired - Fee Related JP3566869B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35761598A JP3566869B2 (en) 1998-12-16 1998-12-16 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35761598A JP3566869B2 (en) 1998-12-16 1998-12-16 Semiconductor device and method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2000183271A true JP2000183271A (en) 2000-06-30
JP3566869B2 JP3566869B2 (en) 2004-09-15

Family

ID=18455038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35761598A Expired - Fee Related JP3566869B2 (en) 1998-12-16 1998-12-16 Semiconductor device and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3566869B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804693B2 (en) 2004-07-22 2010-09-28 Samsung Techwin Co., Ltd. Printed circuit board having structure for relieving stress concentration, and semiconductor chip package equipped with the same
JP2015005599A (en) * 2013-06-20 2015-01-08 ルネサスエレクトロニクス株式会社 Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804693B2 (en) 2004-07-22 2010-09-28 Samsung Techwin Co., Ltd. Printed circuit board having structure for relieving stress concentration, and semiconductor chip package equipped with the same
JP2015005599A (en) * 2013-06-20 2015-01-08 ルネサスエレクトロニクス株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP3566869B2 (en) 2004-09-15

Similar Documents

Publication Publication Date Title
JP4173346B2 (en) Semiconductor device
US6553657B2 (en) Semiconductor device
US8704342B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US7019388B2 (en) Semiconductor device
US6930380B2 (en) Semiconductor device
KR930004246B1 (en) Resin seal type semiconductor device
JP2005191240A (en) Semiconductor device and manufacturing method thereof
JPH0878605A (en) Lead frame and semiconductor integrated circuit device using the same
US20030178723A1 (en) Semiconductor device and method of manufacturing the same
US6893898B2 (en) Semiconductor device and a method of manufacturing the same
JP2000294715A (en) Semiconductor device and method of manufacturing semiconductor device
JP2005244035A (en) Semiconductor device mounting method and semiconductor device
JP2981194B2 (en) Semiconductor chip package
JP3566869B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2005311099A (en) Semiconductor device and manufacturing method thereof
JP4243270B2 (en) Manufacturing method of semiconductor device
JP3246769B2 (en) Semiconductor device and manufacturing method thereof
JP4747188B2 (en) Manufacturing method of semiconductor device
JP4651218B2 (en) Manufacturing method of semiconductor device
JP2002164496A (en) Semiconductor device and manufacturing method thereof
KR100290783B1 (en) Semiconductor package
JPH08162596A (en) Lead frame and semiconductor device
JP2004200719A (en) Semiconductor device
JPH1092967A (en) Bottom projected terminal array type integrated circuit device and method of manufacturing the same
JPH09172042A (en) Semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040611

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees