JP2000182878A

JP2000182878A - コンデンサ

Info

Publication number: JP2000182878A
Application number: JP10361454A
Authority: JP
Inventors: Naonori Nagakari; 尚謙永仮; Masahiro Sadakane; 昌宏貞金
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1998-12-18
Filing date: 1998-12-18
Publication date: 2000-06-30

Abstract

(57)【要約】【課題】幅広い周波数領域でデカップリングコンデンサ
として機能し得る、大容量でかつ低インダクタンス構造
を有するコンデンサを提供する。【解決手段】絶縁基板１の下側電極層３上に、誘電体層
５、上側電極層７を順次積層したコンデンサにおいて、
上側電極層７および誘電体層５を、積層方向に形成され
た分割溝９により複数に分割して、複数の分割上側電極
層７ａ、７ｂ、複数の分割誘電体層５ａ、５ｂを形成
し、分割溝９底面に下側電極層３を露出せしめるととも
に、分割溝９底面の下側電極層３上に第１端子電極１１
を形成し、分割上側電極層７ａ、７ｂ上にそれぞれ第２
端子電極１７、１９を形成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はコンデンサに関し、
例えば、高速動作する電気回路に配設され、高周波ノイ
ズのバイパス用として、もしくは電源電圧の変動防止用
に供される、大容量、低インダクタンスのコンデンサに
関するものである。

【０００２】

【従来技術】近年、電子機器の小型化、高機能化に伴
い、電子機器内に設置される電子部品にも小型化、薄型
化、高周波対応などの要求が強くなってきている。

【０００３】特に、大量の情報を高速に処理する必要の
あるコンピュータの高速デジタル回路では、パーソナル
コンピュータレベルにおいても、ＣＰＵチップ内のクロ
ック周波数は４００ＭＨｚから１ＧＨｚ、チップ間バス
のクロック周波数も７５ＭＨｚから１００ＭＨｚという
具合に高速化が顕著である。

【０００４】一方、ＩＣ回路の高速動作に伴う諸問題は
各素子の小型化よりも一層深刻な問題である。このう
ち、コンデンサの役割である高周波ノイズの除去機能に
おいて、特に重要となるのは、論理回路の同時切り替え
が同時に発生したときに生ずる電源電圧の瞬間的な低下
を、コンデンサに蓄積されたエネルギーを瞬時に供給す
ることにより低減する機能であり、いわゆるデカップリ
ングコンデンサと称されるものである。

【０００５】このデカップリングコンデンサに要求され
る性能は、クロック周波数よりも速い負荷部の電流変動
に対して、いかにすばやく電流を供給できるかにある。
従って、１００ＭＨｚから１ＧＨｚにおける周波数領域
に対してコンデンサとして確実に機能しなければならな
い。

【０００６】この周波数領域で確実に機能させるために
は、デカップリングコンデンサ素子自身の持つインピー
ダンスを高周波の領域においても減少させ、貯えられた
電荷を瞬時に必要な電流として供給できる性能を有する
ことが非常に重要である。

【０００７】必要な周波数領域でコンデンサ素子のイン
ピーダンスを最小にするためには、コンデンサ素子自身
の静電容量成分を大きくし、抵抗成分並びにインダクタ
ンス成分を小さくするか、等価直列インダクタンスＥＳ
Ｌと静電容量Ｃとで決定される共振周波数ｆ₀＝１／２
π（ＥＳＬ・Ｃ）^1/2を必要周波数に合わせるように静
電容量を下げればよい。

【０００８】前者の手法は、まず静電容量に関しては、
上述したように電極に狭持された誘電体層の厚みを薄く
することがもっとも有効である。抵抗成分は誘電体の誘
電損失および電極部の抵抗により決定され、電極部の抵
抗については数ＧＨｚ以上で顕著になる表皮効果を別に
すれば、ほぼ一定値と考えればよい。

【０００９】インダクタンスを減少させる方法としては
以下に示す３つの方法がある。第１の方法は電流経路の
長さを最小にする方法、第２は電流経路をループ構造と
しループ断面積を最小にする方法、第３は電流経路をｎ
個に分配して実効的なインダクタンスを１／ｎにする方
法である。これらの３つの方法は、特開昭６０−９４７
１６号公報、特公昭６２−２４４９号公報、特開平４−
２１１１９１号公報等に開示されている。

【００１０】しかしながら、積層型チップコンデンサに
おいては、電流の向きが同一方向であるため、各電極電
流が形成する磁場が重畳される。つまり相互インダクタ
ンスが大きくなるため、実効的な全インダクタンスを十
分に低減することはできなかった。

【００１１】このようにコンデンサ素子のインダクタン
ス低減により、素子のインピーダンスを低減させる試み
はなされているが、使用できる領域はコンデンサの静電
容量とインダクタンスで決定される共振周波数付近のみ
である。これ以上の周波数領域で容量を下げて使用した
場合、上記共振周波数±数十ＭＨｚ程度の領域でしか機
能しないコンデンサ素子になってしまう。

【００１２】共振周波数付近でしかインピーダンスが下
がらない点を克服し、広い周波数領域において低インピ
ーダンスで機能するコンデンサ素子を実現する方法とし
ては、容量の異なるコンデンサ素子を並列接続する手段
が考えられている。

【００１３】例えば、特開平６−７７０８３号公報で開
示されているように、比誘電率の異なる複数の誘電体材
料を並列に配列し、大容量でかつ高周波特性に優れるコ
ンデンサを得る試みもある。

【００１４】積層セラミックコンデンサにおいては、特
開平８−１６２３６８号公報に記載されているように、
１つのチップコンデンサ内で電極面積および誘電体層厚
みを変えることにより、容量の異なる２つのコンデンサ
を並列接続し、単一の部品で広い周波数領域でノイズ吸
収機能を発現される試みがなされている。このコンデン
サでは容量の異なる２つのコンデンサ素子の共振点で低
インピーダンスにすることができる。

【００１５】また、特開平９−２４６０９８号公報に
は、各容量が異なるように各層の電極を形成し、各段を
インダクタ素子を介して並列接続することによっても同
様に広い周波数領域でノイズ吸収機能を発現させる試み
がなされている。

【００１６】

【発明が解決しようとする課題】しかしながら、特開平
６−７７０８３号公報の薄膜コンデンサでは、コンデン
サ素子の外部端子電極を１対のままで、内部構造のコン
デンサを平面内で分割しても、等価回路は単一のコンデ
ンサ素子と何ら変わらないため、材料の誘電特性の並列
効果のみで、等価回路上の効果は現れていないと考えら
れる。

【００１７】また、特開平８−１６２３６８号公報の並
列コンデンサでは、等価回路上は並列回路であるが、チ
ップ内の２つのコンデンサ素子の自己インダクタンスが
大きいと、その並列接続の大きな効果を得ることができ
ない。さらに、この構造では２つのコンデンサ素子自身
には同一方向の電流が流れてしまうため、２つのコンデ
ンサ間の相互インダクタンスが大きくなり、並列接続の
効果を期待することはできない。

【００１８】また、特開平９−２４６０９８号公報の並
列コンデンサの間にインダクタ素子を挿入するコンデン
サでは、素子全体のインダクタンスが増大してしまい低
インピーダンス化に逆行する。さらに重要な問題とし
て、各共振点間には並列共振によるインピーダンスの極
大点が存在してしまう点が上げられる。この並列共振を
抑えないと１００ＭＨｚ以上の広い周波数領域でインピ
ーダンスを下げることはできない。

【００１９】本発明は、上述の従来の諸問題を解消し、
幅広い周波数領域でコンデンサとしてデカップリングコ
ンデンサとして機能し得る、大容量でかつ低インダクタ
ンス構造を有するコンデンサを提供することを目的とす
る。

【００２０】

【課題を解決するための手段】本発明のコンデンサは、
絶縁基板に形成された下側電極層上に、誘電体層、上側
電極層を順次積層したコンデンサにおいて、前記上側電
極層および前記誘電体層を、積層方向に形成された分割
溝により複数に分割して、複数の分割上側電極層、複数
の分割誘電体層を形成するとともに、前記分割溝底面に
前記下側電極層を露出せしめ、前記分割溝底面の前記下
側電極層上に第１端子電極を形成し、前記分割上側電極
層上にそれぞれ第２端子電極を形成したものである。こ
こで、上側電極層が２分割され、２つの長方形状の分割
上側電極層が形成されており、分割溝に沿った前記分割
上側電極層の長さをＬ、幅をＷとすると、Ｌ／Ｗ≧２を
満足することが望ましい。

【００２１】また、本発明のコンデンサは、絶縁基板に
形成された下側電極層上に、誘電体層と電極層とを交互
に積層してなり、前記電極層が下側から交互に偶数電極
層または奇数電極層とされたコンデンサにおいて、前記
偶数電極層、前記奇数電極層、および前記誘電体層を、
積層方向に形成された分割溝により複数に分割して、複
数の分割偶数電極層、複数の分割奇数電極層、および複
数の分割誘電体層を形成するとともに、前記分割溝底面
に前記下側電極層を露出せしめ、前記分割溝に沿った延
設部を介して前記分割奇数電極層を前記下側電極層に接
続し、かつ前記分割偶数電極層同士を接続し、さらに、
前記分割溝底面の前記延設部上に第１端子電極を形成
し、最上層の前記分割偶数電極層上にそれぞれ第２端子
電極を形成したものである。

【００２２】

【作用】本発明のコンデンサでは、まず第１端子電極か
ら下側電極層を介して入力された電流は、複数に分割さ
れた分割上側電極層（分割偶数電極層、分割奇数電極
層）に流れるために、相互インダクタンスの影響を受け
ずに２方向以上に確実に分流されるとともに、等価回路
上、並列接続の効果が現れ、実効的なインダクタンスを
減少させることができる。

【００２３】また、上側電極層が２分割され、２つの長
方形状の分割上側電極層が形成されており、分割溝に沿
った分割上側電極層の長さをＬ、幅をＷとすると、Ｌ／
Ｗ≧２を満足することにより、２方向に分流された入力
電流がＬ／Ｗ比が２以上の分割上側電極層でさらに分流
され、素子全体の実効的なインダクタンスを大幅に減少
することができる。

【００２４】この並列接続と分流効果を充分に発揮する
ことによって、幅広い周波数領域で低インピーダンス特
性を示すことが可能となる。

【００２５】

【発明の実施の形態】図１は本発明のコンデンサの模式
図を示すもので、このコンデンサは、絶縁基板１上に下
側電極層３が形成され、この下側電極層３上に、誘電体
層５、上側電極層７を順次積層して構成されている。

【００２６】そして、上側電極層７および誘電体層５
が、積層方向に形成された分割溝９により２つに分割さ
れ、２つの長方形状の分割上側電極層７ａ、７ｂ、２つ
の分割誘電体層５ａ、５ｂが形成され、分割溝９の底面
に下側電極層３が露出されている。

【００２７】また、分割溝９の底面の下側電極層３上に
は、５個の第１端子電極１１が所定間隔を置いて形成さ
れ、分割上側電極層７ａ、７ｂにはそれぞれ電極引出部
１３、１５が５個形成され、これらの電極引出部１３、
１５上にはそれぞれ第２端子電極１７、１９が形成され
ている。５個の第１端子電極１１と５個の第２端子電極
１７、１９は、分割誘電体層５ａ、５ｂを介して対向し
て形成されている。

【００２８】これらの第１端子電極１１、第２端子電極
１７、１９が、基板に形成された電極に接続され、本発
明のコンデンサが基板に搭載されることになる。

【００２９】そして、分割溝９に沿った分割上側電極層
７ａ、７ｂの辺の長さをＬ、この辺と直交する幅をＷと
すると、Ｌ／Ｗ≧２を満足している。

【００３０】尚、第１端子電極１１と第２端子電極１
７、１９間の絶縁性を確保するため、作製されたコンデ
ンサの上面に絶縁性の保護膜を形成することが望まし
い。この場合には、先ず、第１端子電極１１、第２端子
電極１７、１９を形成する前に、これらの端子電極１
１、１７、１９の形成位置には保護膜が形成されないよ
うに予めマスクを施し、保護膜を形成した後に、端子電
極１１、１７、１９を形成する。

【００３１】また、分割溝９の幅Ｂは、第１端子電極１
１と第２端子電極１７、１９が電気的に接続されなけれ
ばよく、特に限定されないが、分割溝９の幅Ｂが広すぎ
ると第１端子電極１１と第２端子電極１７、１９の距
離、並びにコンデンサの外形寸法が大きくなり、全イン
ダクタンスが増大してしまうので、分割溝９の幅Ｂは
０．２ｍｍ以下であることが望ましい。

【００３２】さらに、絶縁基板１としてはアルミナ、サ
ファイア、窒化アルミ、ＭｇＯ単結晶、ＳｒＴｉＯ₃単
結晶、表面酸化シリコン、ガラス、石英等から選択され
るもので特に限定されない。

【００３３】また、電極層材料としては、白金（Ｐ
ｔ）、金（Ａｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、
低抵抗のＣｕ、Ｎｉ等が好適に使用可能であり、誘電体
層との反応性が小さい材料であれば特に限定されず、ス
クリーン印刷、スパッタ等の手法で形成可能であればよ
い。

【００３４】また、第１端子電極１１と第２端子電極１
７、１９は、半田ボール若しくは半田ペースト等により
形成される半田バンプやＡｇ−Ｐｄ等のペーストのスク
リーン印刷、Ｎｉ−半田メッキ、Ｎｉ−Ｓｎメッキ等の
公知の技術で形成可能であればよい。

【００３５】さらに、誘電体層材料は、高周波領域にお
いて高い誘電率を有するものであれば良いが、Ｐｂ、Ｍ
ｇ、Ｎｂを含むペロブスカイト型酸化物結晶からなる誘
電体や、それ以外のＰＺＴ、ＰＬＺＴ、ＢａＴｉＯ₃、
ＳｒＴｉＯ₃、Ｔａ₂Ｏ₅や、これらに他の金属を添加
したり、置換した化合物であってもよく、特に限定され
るものではない。また、薄膜タイプの場合、膜厚は高い
容量と絶縁性を確保するため、０．３〜１．０μｍ、特
に０．４〜０．８μｍの膜厚が望ましい。

【００３６】以上のように構成されたコンデンサでは、
まず第１端子電極１１から下側電極層３を介して入力さ
れた電流は、図１に示すように、２つに分割された分割
上側電極層７ａ、７ｂに流れるために、相互インダクタ
ンスの影響を受けずに２方向に確実に分流されるととも
に、等価回路上、並列接続の効果が現れ、実効的なイン
ダクタンスを減少することができる。

【００３７】また、分割溝９に沿った分割上側電極層７
ａ、７ｂの長さをＬ、幅をＷとすると、Ｌ／Ｗ≧２を満
足しているため、第１端子電極１１に入力された電流が
分割上側電極層７ａ、７ｂにおいて大きく分流すること
ができ、全体の実効的なインダクタンスを大幅に減少す
ることができる。

【００３８】そして、並列接続と分流効果を充分に発揮
することによって、幅広い周波数領域で低インピーダン
ス特性を示すコンデンサを得ることができる。

【００３９】尚、上記例では、上側電極層７および誘電
体層５を分割溝９により２つに分割した例について説明
したが、３つ以上に分割しても良いことは勿論である。

【００４０】図２は本発明の積層型のコンデンサの模式
図を示すもので、このコンデンサは、絶縁基板３７上に
形成された下側電極層３８上に、誘電体層３９と電極層
とを交互に積層してなり、電極層が下側から交互に偶数
電極層４１または奇数電極層４３とされている。

【００４１】偶数電極層４１、奇数電極層４３、および
誘電体層３９は、積層方向に形成された分割溝４５によ
り２つに分割され、２つの分割偶数電極層４１ａ、４１
ｂ、２つの分割奇数電極層４３ａ、４３ｂ、および２つ
の分割誘電体層３９ａ、３９ｂが形成され、分割溝４５
の底面には下側電極層３８が露出している。

【００４２】そして、分割奇数電極層４３ａ、４３ｂに
は、分割溝４５に沿った延設部４９が接続されており、
分割奇数電極層４３ａ、４３ｂは、延設部４９により下
側電極層３８に接続されている。この延設部４９は、分
割奇数電極層４３ａ、４３ｂを作製する際に同時に形成
することもできる。この延設部４９上には第１端子電極
５１が形成されている。

【００４３】また、分割偶数電極層４１ａ、４１ｂ同士
は、電極引出部５２、５３で接続され、最上層の分割偶
数電極層４１ａ、４１ｂ上にはそれぞれ第２端子電極５
４、５５が形成されている。

【００４４】このコンデンサでは、第１端子電極５１、
第２端子電極５４、５５の形成位置を除いて、上面に絶
縁性の保護膜５７が形成されており、この保護膜５７に
形成されたホール内に第１端子電極５１、第２端子電極
５４、５５が形成されている。尚、第１端子電極５１
は、保護膜５７に形成されたホール内に導体が充填さ
れ、この導体により下側電極層３８と接続されている。

【００４５】また、このコンデンサでも、上記例と同様
に、分割溝４５に沿った分割電極層４１ａ、４１ｂ、４
３ａ、４３ｂの長さをＬ、幅をＷとすると、Ｌ／Ｗ≧２
を満足している。

【００４６】以上のように構成された積層型のコンデン
サでも、上記例と同様の効果を得ることができるが、こ
のコンデンサではさらに静電容量を増加できる。

【００４７】

【実施例】各電極層の形成は高周波マグネトロンスパッ
タ法を用いた。まず、スパッタ用ガスとしてプロセスチ
ャンバー内にＡｒガスを導入し、真空排気により圧力は
６．７Ｐａに維持した。スパッタ時には成膜する材料種
のターゲット位置に基板ホルダーを移動させ、基板−タ
ーゲット間距離は６０ｍｍに固定した。

【００４８】次に、基板ホルダーとターゲット間には外
部の高周波電源により１３．５６ＭＨｚの高周波電圧を
印加し、ターゲット背面に設置された永久磁石により形
成されたマグネトロン磁界により、ターゲット近傍に高
密度のプラズマを生成させてターゲット表面のスパッタ
を行った。

【００４９】本実施例では、基板に最近接のターゲット
にのみ印加してプラズマを生成した。基板ホルダーはヒ
ータによる加熱機構を有しており、スパッタ成膜中の基
板温度は一定となるよう制御した。また、基板ホルダー
に設置された基板のターゲット側には厚さ０．１ｍｍの
金属マスクが設置されており、成膜パターンに応じて必
要なマスクが基板成膜面にセットできる構造とした。

【００５０】誘電体層は全てゾルゲル法にて作製した。
即ち、酢酸ＭｇとＮｂエトキシドを１：２のモル比で秤
量し、１，３−プロパンジオール中で還流操作（約１２
４℃で６時間）を行い、ＭｇＮｂ複合アルコキシド溶液
（Ｍｇ＝５．０ｍｍｏｌ、Ｎｂ＝１０．０ｍｍｏｌ、
１、３−プロパンジオール１００ｍｍｏｌ）を合成し
た。次にこのＭｇＮｂ複合アルコキシド溶液に酢酸鉛
（三水和物）１５ｍｍｏｌを添加し、６０℃で溶解さ
せ、Ｐｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃（ＰＭＮ）前駆体溶
液を合成した。

【００５１】そして、図１に示す下側電極層（０．９ｍ
ｍ×１．０ｍｍ）のマスクパターンにより、０．３μｍ
厚みのＡｕ電極が形成された厚さ０．２５ｍｍのアルミ
ナの基板上に、前記塗布溶液をスピンコーターで塗布
し、乾燥させた後、約４００℃で熱処理を１分間行い、
ゲル膜を作製した。

【００５２】塗布溶液の塗布−熱処理の操作を繰り返し
た後、約８００℃で２分間（大気中）の焼成を行い、膜
厚０．７μｍのＰＭＮ薄膜を得た。得られた薄膜のＸ線
回折結果より、ペロブスカイト生成率を計算するとそれ
ぞれ約９５％であった。その後、フォトレジスト工程に
より、誘電体膜のパターニングを行った。

【００５３】この誘電体層表面に、図１の上側電極層の
マスクパターンによってＡｕ電極をスパッタ蒸着した。
分割上側電極層間の距離は０．２ｍｍ、個々の分割上側
電極層の面積は１．０ｍｍ×０．３５ｍｍであり、Ｌ／
Ｗ比は２．８５であった。

【００５４】また、Ｌ／Ｗ比の異なる試料も同様に作製
した。それぞれの素子形成後、光感光性樹脂を用い、ビ
アホールを有する保護膜を形成し、そのビアホール内
に、半田ペーストのスクリーン印刷により、半田ペース
トを印刷した後、リフロー処理によって、直径０．１ｍ
ｍの半田バンプを１５個形成し、第１端子電極および第
２端子電極（端子間距離０．６ｍｍ）を形成し、図１に
示したような薄膜コンデンサを得た。

【００５５】作製した薄膜コンデンサの１ＭＨｚから
１．８ＧＨｚでのインピーダンス特性をインピーダンス
アナライザー（ヒューレットパッカード社製ＨＰ４２９
１Ａ）とマイクロ波プローブ（ピコプローブ社製）を用
いて、静電容量およびインダクタンスを測定した。この
結果を表１に示す。

【００５６】

【表１】

【００５７】この表１から、Ｌ／Ｗ比が２以上の場合に
は、静電容量が大きく、またインダクタンスも小さいこ
とが判る。尚、図３に、表１の試料Ｎo.１のインピーダ
ンス特性を示した。この試料では、広い周波数領域で低
いインピーダンス特性を有することが判る。

【００５８】尚、表１における静電容量は１ＭＨｚの
値、インダクタンスはＬ＝１／（２πｆｏ）²×Ｃから
計算した値である。

【００５９】

【発明の効果】本発明のコンデンサでは、下側電極層か
ら入力された電流は２つ以上に分割された分割上側電極
層に流れるために、相互インダクタンスの影響を受けず
に２方向以上に確実に分流されるとともに、等価回路
上、並列接続の効果が現れ、実効的なインダクタンスを
減少させることができる。さらに２方向に分流された入
力電流がＬ／Ｗ比が２以上の分割上側電極層上でさらに
分流され、実効的な素子全体のインダクタンスを大幅に
減少することができる。この並列接続と分流効果を充分
に発揮することによって、幅広い周波数領域で低インピ
ーダンス特性を示すことができる。

【図面の簡単な説明】

【図１】本発明のコンデンサを示すもので、（ａ）は平
面図、（ｂ）は（ａ）のＡ−Ａ線に沿った断面図であ
る。

【図２】本発明の積層型のコンデンサの断面図である。

【図３】試料Ｎo.１の薄膜コンデンサのインピーダンス
特性を示す図である。

【符号の説明】

１、３７・・・絶縁基板３、３８・・・下側電極層５、３９・・・誘電体層５ａ、５ｂ、３９ａ、３９ｂ・・・分割誘電体層７・・・上側電極層７ａ、７ｂ・・・分割上側電極層９、４５・・・分割溝１１、５１・・・第１端子電極１７、１９、５４、５５・・・第２端子電極４１ａ、４１ｂ・・・分割偶数電極層４３ａ、４３ｂ・・・分割奇数電極層４９・・・延設部

Claims

【特許請求の範囲】

【請求項１】絶縁基板に形成された下側電極層上に、誘
電体層、上側電極層を順次積層したコンデンサにおい
て、前記上側電極層および前記誘電体層を、積層方向に
形成された分割溝により複数に分割して、複数の分割上
側電極層、複数の分割誘電体層を形成するとともに、前
記分割溝底面に前記下側電極層を露出せしめ、前記分割
溝底面の前記下側電極層上に第１端子電極を形成し、前
記分割上側電極層上にそれぞれ第２端子電極を形成した
ことを特徴とするコンデンサ。
【請求項２】上側電極層が２分割され、２つの長方形状
の分割上側電極層が形成されており、分割溝に沿った前
記分割上側電極層の長さをＬ、幅をＷとすると、Ｌ／Ｗ
≧２を満足することを特徴とする請求項１記載のコンデ
ンサ。
【請求項３】絶縁基板に形成された下側電極層上に、誘
電体層と電極層とを交互に積層してなり、前記電極層が
下側から交互に偶数電極層または奇数電極層とされたコ
ンデンサにおいて、前記偶数電極層、前記奇数電極層、
および前記誘電体層を、積層方向に形成された分割溝に
より複数に分割して、複数の分割偶数電極層、複数の分
割奇数電極層、および複数の分割誘電体層を形成すると
ともに、前記分割溝底面に前記下側電極層を露出せし
め、前記分割溝に沿った延設部を介して前記分割奇数電
極層を前記下側電極層に接続し、かつ前記分割偶数電極
層同士を接続し、さらに、前記分割溝底面の前記延設部
上に第１端子電極を形成し、最上層の前記分割偶数電極
層上にそれぞれ第２端子電極を形成したことを特徴とす
るコンデンサ。