JP2000173980A - ドライエッチング方法 - Google Patents

Abstract

(57)【要約】 【課題】半導体装置の製造において、下地にダメージを
与えずに、十分なレジスト残量を確保しながら配線パタ
ーンを形成することができるドライエッチング方法を提
供する。 【解決手段】導電体層上にレジストを成膜する工程と、
前記レジストの露光および現像を行い、前記レジストの
パターニングを行う工程と、前記レジストをマスクとし
て前記導電体層上に第１のプラズマエッチングを行い、
パターン間隔が相対的に広い領域の前記導電体層を除去
する工程と、前記第１のプラズマエッチングに比較して
イオンの直進性が低下する条件で第２のプラズマエッチ
ングを行い、パターン間隔が相対的に狭い領域の前記導
電体層を除去する工程と、前記レジストを除去する工程
とを有するドライエッチング方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
においてパターンを形成するためのドライエッチング方
法、特に、下地にダメージを与えずにエッチングを行う
ことができるドライエッチング方法に関する。

【０００２】

【従来の技術】半導体装置の製造において、アルミニウ
ム（Ａｌ）またはＡｌ合金等のＡｌ系配線や、Ａｌ系配
線の下地となるバリア層あるいは密着層を構成するチタ
ン（Ｔｉ）系等の金属層のパターニングは、通常、レジ
ストをマスクとしたドライエッチングにより行われる。
バリア層あるいは密着層を含む金属配線層のドライエッ
チングは、レジストに対するエッチング選択比が高く、
かつ、プラズマによる下地へのダメージが少ないエッチ
ング条件で行う必要がある。

【０００３】高密度プラズマを発生させてエッチングを
行うプラズマエッチング装置の一つに、有磁場マイクロ
波プラズマエッチング装置（以下、ＥＣＲエッチング装
置とする。）がある。ＥＣＲエッチング装置を用いてド
ライエッチングを行う際に、プラズマ中で最もイオン電
流密度が高く、イオンの方向性も揃う、ごく限られた領
域が発生する。この領域はＥＣＲ領域（あるいはＥＣＲ
ポジション）と呼ばれる。ＥＣＲ領域が形成される位置
は装置構成、マイクロ波出力、磁界を発生させるソレノ
イドコイルの位置、磁束密度等により一義的に決定され
る。

【０００４】ＥＣＲエッチング装置を用いたエッチング
は、通常、基板（ウェハ）とＥＣＲ領域との距離（ＥＣ
Ｒポイント）を一定に保ったまま行われる。例えば、配
線層をパターニングするには配線層に対するエッチング
と、被エッチング面の不均一を解消し表面を平坦化する
ためのオーバーエッチングが行われるが、これらのエッ
チングにおいて、エッチングガスや高周波出力等のエッ
チング条件を変更し、基板とＥＣＲ領域との距離は変化
させない場合が多い。

【０００５】以下に、一般的なＡｌ配線の形成方法につ
いて、層間絶縁膜上にＡｌ配線を形成する場合を例とし
て説明する。まず、ソース／ドレイン領域等の不純物拡
散領域が形成された半導体基板上に、例えばＣＶＤ（ｃ
ｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）
法により酸化シリコン等からなる層間絶縁膜を堆積させ
る。その上層に、酸化シリコンからなる層間絶縁膜とＡ
ｌ配線との層間剥離を防止するための密着層、あるいは
シリコンとＡｌとの相溶を防止するためのバリア層とし
て機能するＴｉ／ＴｉＮ（窒化チタン）積層膜を形成す
る。Ｔｉ／ＴｉＮ積層膜の形成は、例えばスパッタリン
グあるいはメタルＣＶＤ法により行う。

【０００６】Ｔｉ／ＴｉＮ積層膜の上層に、例えばスパ
ッタリングによりＡｌまたはＡｌ合金からなる配線層を
形成する。Ａｌ配線層上の全面にレジストを塗布してか
ら、リソグラフィ技術によりレジストに露光・現像を行
い、レジストに配線パターンを転写する。レジストをマ
スクとしてＡｌ配線、ＴｉＮ層およびＴｉ層にドライエ
ッチングを行ってから、レジストを例えば酸素プラズマ
を用いたアッシング処理により除去する。以上の工程に
よりＡｌ配線が形成される。

【０００７】

【発明が解決しようとする課題】しかしながら、上記の
従来のドライエッチング方法によれば、基板とＥＣＲ領
域との距離が近い場合、電子シェーディング効果やマイ
クロローディング効果によって、配線層の下地基板にダ
メージが与えられるという問題がある。電子シェーディ
ング効果およびマイクロローディング効果について、図
６を参照して説明する。図６においては、半導体基板１
の表面に素子分離領域（ＬＯＣＯＳ）２が形成され、Ｌ
ＯＣＯＳ２により周囲と隔てられたアクティブ領域上
に、ゲート絶縁膜３を介して例えばポリシリコンからな
るゲート電極４が形成されている。

【０００８】全面を被覆する層間絶縁膜５に、ゲート電
極４と接続するコンタクトホール６が設けられ、層間絶
縁膜５の上層およびコンタクトホール６内にバリア層や
密着層（不図示）を介して上層配線となるＡｌ層７が形
成されている。図６（Ａ）に示すように、レジスト８を
マスクとしてＡｌ層７がエッチングされる。このエッチ
ングは、塩素ガス等を用いたプラズマエッチングにより
行われるが、プラズマを発生させる高周波電源の周波数
が高い場合（２ＭＨｚ以上）には、電子シェーディング
効果により下地にプラズマダメージが発生する。

【０００９】電子シェーディング効果は、ガスプラズマ
中における電子とイオンの挙動の違いに起因して発生す
る。正イオンと電子の高周波電界下での移動度は大きく
異なり、移動度の大きい電子の方が早く電極に達する。
したがって、電極は負に帯電し（セルフバイアス電
圧）、電極表面には正イオンを加速するイオンシースが
形成される。

【００１０】これにより、イオンはプラズマポテンシャ
ルに加えて、セルフバイアス電圧の電位差分のエネルギ
ーをもってエッチング表面に入射することになり、ウェ
ハに対してほとんど垂直に入射する。一方、電子はパタ
ーンの側壁にも衝突するため、図６（Ａ）に示すよう
に、レジストパターンの側壁は負に帯電する。この負電
荷は、電子に対し障壁として働く電場を形成する。した
がって、電子は電極近傍の電場により減速され、さらに
跳ね返されて、パターン内部に到達できなくなり、イオ
ンのみＡｌ配線７の配線間に入射されることになる。

【００１１】また、パターン形成のエッチングにおい
て、エッチング速度は全面で一様ではなく、パターンの
疎密性に依存してエッチング速度が変化する。パターン
の間隔が広い領域においてはエッチング速度は相対的に
高くなり、パターンの間隔が狭く、パターンが密に形成
された領域においてはエッチング速度は相対的に低くな
る。したがって、図６（Ｂ）に示すように、パターン間
隔が広い領域はエッチングが完了しても、パターン間隔
が狭い領域にはＡｌ配線７’が残る（マイクロローディ
ング効果）状態が存在する。

【００１２】パターン間隔が狭い箇所のＡｌ配線７’が
除去されるまで、エッチングガスから解離したイオンが
パターン間に照射され、Ａｌ配線層７、７’、ポリシリ
コンゲート電極４とのコンタクト（コンタクトホール
６）、さらに、ゲート絶縁膜３を介して半導体基板１へ
移動する。この電流が、密に形成されたパターンの表面
（アンテナ）あるいはゲート絶縁膜３等へのダメージを
起こす。

【００１３】以上のような電子シェーディング効果およ
びマイクロローディング効果がプラズマダメージの主な
要因となる。電子シェーディング効果は配線スペースが
小さくなるに従って顕著となり、Ａｌ配線の断面形状の
異常（サイドエッチ）を引き起こすこともある。したが
って、これらの問題は半導体装置の信頼性低下の要因と
なる。

【００１４】電子シェーディング効果を抑制するには、
基板とＥＣＲ領域との距離を大きくするという方法があ
る。しかしながら、基板とＥＣＲ領域との距離を大きく
するとイオンが加速され、イオンエネルギーが増大する
ため、レジストのエッチング速度が高くなる。レジスト
のエッチング速度が高くなると、レジストに対する金属
配線層のエッチング選択比が小さくなり、パターンの悪
化につながったり、エッチングの終点において必要なレ
ジスト残量（例えば２００ｎｍ）が不足したりする。

【００１５】本発明は上記の問題点を鑑みてなされたも
のであり、したがって本発明は、半導体装置の製造にお
いて下地にダメージを与えずに、十分なレジスト残量を
確保しながら配線パターンを形成することができるドラ
イエッチング方法を提供することを目的とする。

【００１６】

【課題を解決するための手段】上記の目的を達成するた
め、本発明のドライエッチング方法は、導電体層上にレ
ジストを成膜する工程と、前記レジストの露光および現
像を行い、前記レジストのパターニングを行う工程と、
前記レジストをマスクとして前記導電体層に第１のプラ
ズマエッチングを行い、パターン間隔が相対的に広い領
域の前記導電体層を除去する工程と、第１のプラズマエ
ッチングに比較してイオンの直進性が低下するエッチン
グ条件で、前記導電体層に第２のプラズマエッチングを
行い、パターン間隔が相対的に狭い領域の前記導電体層
を除去する工程と、前記レジストを除去する工程とを有
することを特徴とする。

【００１７】本発明のドライエッチング方法は、好適に
は、前記第２のプラズマエッチングは、前記レジスト表
面とプラズマ高密度領域との距離を前記第１のプラズマ
エッチングよりも大きくして行うことを特徴とする。本
発明のドライエッチング方法は、さらに好適には、前記
レジスト表面とプラズマ高密度領域との距離の調整は、
エッチング反応室内の磁界強度分布を制御することによ
り行うことを特徴とする。本発明のドライエッチング方
法は、好適には、前記磁界強度分布の制御は、複数段か
らなるソレノイドコイルを用いて行うことを特徴とす
る。また、本発明のドライエッチング方法は、好適に
は、前記導電体層はアルミニウムを含有する金属からな
ることを特徴とする。

【００１８】これにより、プラズマ生成部の近傍に基板
を配置して行う第１のエッチングにおいて、異方性の高
いパターンが形成される。その後、オーバーエッチ工程
において基板とＥＣＲ領域との距離を遠ざけるため、レ
ジストが過度にエッチングされることがない。また、基
板とＥＣＲ領域との距離を遠ざけることにより、電子シ
ェーディング効果を低減できる。したがって、パターン
間隔の狭い領域にＡｌ配線が残り、基板へのリーク電流
が発生してゲート破壊が起こるのを防止することができ
る。

【００１９】

【発明の実施の形態】以下に、本発明のドライエッチン
グ方法の実施の形態について、図面を参照して説明す
る。 （実施形態１）図１は本実施形態のドライエッチング方
法に用いることができるＥＣＲエッチング装置の例であ
る。図１に示す装置は、印加電極１１、設置電極１２、
高周波電源１３、マイクロ波電源（マグネトロン）１
４、マイクロ波導波管１５、ソレノイドコイル１６ａ、
１６ｂおよび反応室（ベルジャー）１７を少なくとも有
する。また、反応室１７の内部は真空系統（不図示）に
より高真空に排気されることが可能となっている。

【００２０】図１の装置においては、石英製の反応室１
７内にエッチングの対象となる基板（ウェハ）１８を設
置し、ガスインレット１９からエッチングガスを導入す
る。マイクロ波電源１４から発生された２．４５ＧＨｚ
のマイクロ波をマイクロ波導波管１５により反応室１７
内に伝播させ、エッチングガスをプラズマ化させる。さ
らに、高周波電源１３を用いて高周波を印加して、基板
１８あるいは基板表面に形成された層にエッチングが行
われる。

【００２１】基板とＥＣＲ領域との距離は、反応室１７
を周回するように配置された上段側コイル１６ａおよび
下段側コイル１６ｂの電流値によって決定される。上段
側コイル１６ａと下段側コイル１６ｂはそれぞれ独立に
電力供給を受けて、反応室１７内の磁界強度分布を制御
する。各段のコイルへの供給電力量を調整することによ
り、ＥＣＲ領域を反応室１７の軸方向に移動させる。基
板とＥＣＲ領域との距離以外のエッチング条件、例えば
エッチングガスの組成および流量、基板温度、圧力等に
ついては適宜選択すればよい。

【００２２】図２（Ａ）および（Ｂ）は、本実施形態の
ドライエッチング方法の工程を示す断面図である。図２
（Ａ）に示すように、半導体基板１上にバリア層および
密着層としてＴｉ層９およびＴｉＮ層１０をスパッタリ
ング等の成膜方法により積層させる。その上層にスパッ
タリング等によりＡｌ配線７を形成し、Ａｌ配線７の上
層にレジスト８を塗布する。フォトリソグラフィ工程に
よりレジスト８に露光・現像を行う。続いて、図２
（Ｂ）に示すように、レジスト８をマスクとしてＡｌ配
線７、ＴｉＮ層１０およびＴｉ層９のエッチングを行
う。

【００２３】本実施形態のドライエッチング方法におい
ては、基板とＥＣＲ領域との距離を２段階に制御するこ
とにより、電子シェーディング効果を抑制する。図６に
示すような配線のパターン間における電子とイオンとの
不均衡を解消するには、電子シェーディング効果により
配線のパターン間に進入できなくなった電子をパターン
間に入射させるか、パターン間に入射するイオンを低減
させる必要がある。基板とＥＣＲ領域との距離を遠ざけ
ることにより、Ａｌ配線のパターン間に入射するイオン
を低減させることができる。

【００２４】図３の模式図に示すように、マイクロ波２
０の照射によりＥＣＲ領域２１においてプラズマ密度が
最大となる。基板１８とＥＣＲ領域２１との距離を大き
くすると、ＥＣＲ領域２１から基板１８へイオンが移動
する過程で、磁力線２２の影響によりイオン２３の運動
方向が曲がり、イオン２３の直進性が減少する。さら
に、電子２４との再結合なども生じてイオン密度が減少
する。また、イオン２３に比較して寿命の短いラジカル
は、基板１８に到達するまでに消失しやすくなる。エッ
チング反応にはイオンによる反応、ラジカルによる反
応、イオンとラジカルによる反応（イオンアシスト反
応）があり、ラジカルの減少によってイオンアシスト反
応を含むラジカルの影響が低減されることになる。以上
から、基板とＥＣＲ領域との距離を遠ざけることによ
り、配線間へのイオン２３の入射が低減され、プラズマ
ダメージを防止することができる。

【００２５】（実施形態２）ドライエッチング工程にお
ける基板とＥＣＲ領域との距離と、レジストに対するエ
ッチングとの相関について、図４および図５を参照して
以下に説明する。図４はレジストのエッチング速度、図
５はエッチング後にパターン肩部に残るレジスト残量を
表す。

【００２６】レジストエッチング速度およびレジスト残
量の評価は、図２（Ａ）および（Ｂ）に示すサンプルを
用いて行った。Ｔｉ層８の膜厚を２０ｎｍ、ＴｉＮ層９
の膜厚を９０ｎｍ、Ａｌ配線７の膜厚を５００ｎｍ、レ
ジスト８の膜厚を１．０μｍとした。Ａｌ配線のエッチ
ング工程はＴｉ層８が除去されるまで行い、引き続き、
オーバーエッチ工程を行った。オーバーエッチ工程は、
Ａｌ配線７のエッチングに要する時間の２５％の時間で
行った。その後、ＳＥＭ（走査電子顕微鏡）により残量
を観察した。エッチング条件は、反応室内圧力８ｍＴｏ
ｒｒ、印加高周波出力７０Ｗ、エッチングプロセスガス
ＢＣｌ₃ ／Ｃｌ₂ ＝４０／６０ｓｃｃｍとし、これらの
エッチング条件はＡｌ配線のエッチング工程およびオー
バーエッチ工程で共通とした。

【００２７】図４に、基板とＥＣＲ領域との距離を変化
させた場合のレジストエッチング速度について示す。Ａ
ｌ配線のエッチング工程とオーバーエッチング工程で
は、基板とＥＣＲ領域との距離を変化させなかった。図
４に示すように、基板とＥＣＲ領域との距離を大きくす
るとイオンが加速されるため、レジストのエッチング速
度が高くなる。基板とＥＣＲ領域との距離を３０〜４０
ｍｍの範囲で大きくすると、レジストのエッチング速度
は３００ｎｍ／分から５００ｎｍ／分程度に上昇する。

【００２８】図５に、基板とＥＣＲ領域との距離を変化
させた場合のレジスト残量について示す。基板とＥＣＲ
領域との距離を一定としたままＡｌ配線のエッチング工
程とオーバーエッチング工程を行った場合（ａ）には、
基板とＥＣＲ領域との距離を大きくするとレジストのエ
ッチング速度が高くなるため、レジスト残量が減少す
る。図２に示すサンプルの場合、エッチング後のレジス
ト残量を２００ｎｍ以上確保する必要がある。したがっ
て、基板とＥＣＲ領域との距離をＡｌ配線のエッチング
工程とオーバーエッチング工程でいずれも４０ｍｍとし
た場合には、レジスト残量が不足し、良好なパターニン
グを行うことができない。

【００２９】一方、基板とＥＣＲ領域との距離をＡｌ配
線のエッチング工程において３０ｍｍ、オーバーエッチ
ング工程において４０ｍｍとした場合（ｂ）には、２５
０ｎｍ程度のレジスト残量が確保され、スペックを満た
す。ｂのように、オーバーエッチング工程において基板
とＥＣＲ領域との距離を大きくすることにより電子シェ
ーディング効果を抑制し、ゲート破壊等のプラズマダメ
ージを防止することが可能となる。

【００３０】上記の本発明の実施形態のドライエッチン
グ方法によれば、ＥＣＲ領域の近傍に基板を配置して行
う第１のエッチングにより、異方性の高いパターンを形
成し、その後、オーバーエッチ工程において基板とＥＣ
Ｒ領域との距離を遠ざけるため、レジストが過度にエッ
チングされることがない。また、基板とＥＣＲ領域との
距離を遠ざけることにより、電子シェーディング効果を
低減できる。したがって、パターン間隔の狭い領域にＡ
ｌ配線が残り、基板へのリーク電流が発生してゲート破
壊が起こるのを防止することができる。

【００３１】本発明のドライエッチング方法の実施形態
は、上記の説明に限定されない。例えば多層配線構造の
半導体装置において、Ａｌ配線と層間絶縁膜との親和性
を高める目的でＡｌ配線の下層のみでなく上層にも密着
層（Ｔｉ層等）を積層する場合があるが、そのような積
層膜にも本発明のドライエッチング方法を適用できる。
また、第２のプラズマエッチング工程においてイオンの
直進性を低下させる際に、エッチング表面とプラズマ高
密度領域との距離を大きくする以外に、マイクロ波出力
や反応室内圧力等、他のエッチング条件の変更を行うこ
ともできる。その他、本発明の要旨を逸脱しない範囲
で、種々の変更が可能である。

【００３２】

【発明の効果】本発明のドライエッチング方法によれ
ば、半導体装置の製造において、下地にダメージを与え
ず、十分なレジスト残量を確保しながら配線パターンを
形成することができる。

【図面の簡単な説明】

【図１】本発明のドライエッチング方法に用いられるＥ
ＣＲエッチング装置の概略図である。

【図２】（Ａ）および（Ｂ）は本発明のドライエッチン
グ方法の工程を示す断面図である。

【図３】本発明のドライエッチング方法において、基板
とＥＣＲ領域との距離を大きくした場合の効果を模式的
に表す図である。

【図４】本発明のドライエッチング方法において、基板
とＥＣＲ領域との距離を変化させた場合のレジストエッ
チング速度を表すグラフである。

【図５】本発明のドライエッチング方法において、基板
とＥＣＲ領域との距離を変化させた場合のレジスト残量
を表すグラフである。

【図６】従来のドライエッチング方法における電子シェ
ーディング効果およびマイクロローディング効果につい
て表す図である。

【符号の説明】

１…半導体基板、２…ＬＯＣＯＳ、３…ゲート絶縁膜、
４…ゲート電極、５…層間絶縁膜、６…コンタクトホー
ル、７…Ａｌ層、８…レジスト、９…Ｔｉ層、１０…Ｔ
ｉＮ層、１１…印加電極、１２…接地電極、１３…高周
波電源、１４…マイクロ波電源、１５…マイクロ波導波
管、１６ａ、１６ｂ…ソレノイドコイル、１７…反応
室、１８…基板（ウェハ）、１９…ガスインレット、２
０…マイクロ波、２１…ＥＣＲ領域、２２…磁力線、２
３…イオン、２４…電子。

Claims (5)

【特許請求の範囲】
1. 【請求項１】導電体層上にレジストを成膜する工程と、 前記レジストの露光および現像を行い、前記レジストの
   パターニングを行う工程と、 前記レジストをマスクとして前記導電体層に第１のプラ
   ズマエッチングを行い、パターン間隔が相対的に広い領
   域の前記導電体層を除去する工程と、 第１のプラズマエッチングに比較してイオンの直進性が
   低下するエッチング条件で、前記導電体層に第２のプラ
   ズマエッチングを行い、パターン間隔が相対的に狭い領
   域の前記導電体層を除去する工程と、 前記レジストを除去する工程とを有するドライエッチン
   グ方法。
2. 【請求項２】前記第２のプラズマエッチングは、前記レ
   ジスト表面とプラズマ高密度領域との距離を前記第１の
   プラズマエッチングよりも大きくして行う請求項１記載
   のドライエッチング方法。
3. 【請求項３】前記レジスト表面とプラズマ高密度領域と
   の距離の調整は、エッチング反応室内の磁界強度分布を
   制御することにより行う請求項２記載のドライエッチン
   グ方法。
4. 【請求項４】前記磁界強度分布の制御は、複数段からな
   るソレノイドコイルを用いて行う請求項２記載のドライ
   エッチング方法。
5. 【請求項５】前記導電体層はアルミニウムを含有する金
   属からなる請求項１記載のドライエッチング方法。