[go: up one dir, main page]

JP2000031225A - Semiconductor substrate defect evaluation method - Google Patents

Semiconductor substrate defect evaluation method

Info

Publication number
JP2000031225A
JP2000031225A JP10214793A JP21479398A JP2000031225A JP 2000031225 A JP2000031225 A JP 2000031225A JP 10214793 A JP10214793 A JP 10214793A JP 21479398 A JP21479398 A JP 21479398A JP 2000031225 A JP2000031225 A JP 2000031225A
Authority
JP
Japan
Prior art keywords
oxide film
substrate
etching
silicon
solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10214793A
Other languages
Japanese (ja)
Inventor
Yasuo Koike
康夫 小池
Shuhei Tsuda
修平 津田
Nobuo Okumura
信夫 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP10214793A priority Critical patent/JP2000031225A/en
Publication of JP2000031225A publication Critical patent/JP2000031225A/en
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 SIMOX法により基板内部に形成された埋
め込み酸化膜中のピンホール欠陥を検出し、基板全面の
広範囲のピンホール欠陥分布を簡便に評価することが可
能な半導体基板の欠陥評価方法の提供。 【解決手段】 ピンホール欠陥4自体は、酸素がイオン
注入されずに埋め込み酸化膜が形成されていないシリコ
ン状態にあるものであり、HF液を用いて熱酸化膜5を
除去し、TMAH液を用いてエッチングを行うことで、
表面シリコン活性層3と埋め込み酸化膜2が形成されて
いない領域がエッチングされ、エッチピット6となり、
これをピンホール欠陥として観察することができる。
(57) Abstract: A semiconductor substrate capable of detecting pinhole defects in a buried oxide film formed inside a substrate by a SIMOX method and easily evaluating a wide range of pinhole defect distribution over the entire surface of the substrate. Provision of defect evaluation method. SOLUTION: A pinhole defect 4 itself is in a silicon state in which oxygen is not ion-implanted and a buried oxide film is not formed, and a thermal oxide film 5 is removed using an HF solution, and a TMAH solution is removed. By performing etching using
A region where the surface silicon active layer 3 and the buried oxide film 2 are not formed is etched to become an etch pit 6,
This can be observed as a pinhole defect.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、イオン注入法に
よりシリコン基板内部に埋め込み酸化膜を形成する方法
によって得られた半導体基板の評価方法に係り、シリコ
ンに対するエッチングレートが速いエッチング液を用い
て、イオン注入時に酸素が注入されずに埋め込み酸化膜
中に形成されたピンホール欠陥に起因するエッチピット
を生成させ、これを検出することにより、ピンホール欠
陥を容易にかつ正確に検知できる半導体基板の欠陥評価
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for evaluating a semiconductor substrate obtained by a method of forming a buried oxide film in a silicon substrate by an ion implantation method. An etch pit caused by a pinhole defect formed in a buried oxide film without oxygen being implanted at the time of ion implantation is generated, and by detecting this, a pinhole defect can be easily and accurately detected. The present invention relates to a defect evaluation method.

【0002】[0002]

【従来の技術】シリコン基板上に形成した酸化膜絶縁層
の上に、さらに高品質な単結晶シリコン層を均一に形成
したSOI(Silicon On Insulato
r)構造を有するウェーハは素子間分離を非常に容易に
するため、デバイスの高集積化、低消費電力化、高速化
が期待でき、一部では実用化が進んでいる。
2. Description of the Related Art An SOI (Silicon On Insulato) in which a higher quality single crystal silicon layer is uniformly formed on an oxide film insulating layer formed on a silicon substrate.
r) Since a wafer having a structure greatly facilitates element isolation, high integration, low power consumption, and high speed of devices can be expected, and some of them have been put to practical use.

【0003】SOI基板を製造する方法としては種々提
案されているが、代表的なSOI基板としては、貼り合
わせSOI基板とSIMOX(Separation
byImplanted Oxygen)基板がある。
Various methods for manufacturing an SOI substrate have been proposed. As typical SOI substrates, a bonded SOI substrate and a SIMOX (Separation) are used.
by Implanted Oxygen) substrate.

【0004】貼り合わせ方法は、SOI活性層となるボ
ンドウェーハを熱酸化し、酸化膜のないベースウェーハ
と室温で貼り合わせた後、結合強度を高めるため結合ア
ニールを酸化雰囲気で行い、その後、ボンドウェーハを
研削研磨により薄膜化することにより作製している。
[0004] In the bonding method, a bond wafer serving as an SOI active layer is thermally oxidized and bonded to a base wafer having no oxide film at room temperature, and then a bonding anneal is performed in an oxidizing atmosphere to increase bonding strength. It is manufactured by thinning a wafer by grinding and polishing.

【0005】SIMOX基板は、シリコン基板中に酸素
をイオン注入して、シリコン基板中に埋め込み酸化膜を
形成する工程と、結晶性回復のための1300℃以上の
高温アニール工程からなる方法(以下、SIMOX法と
いう)により作製している。
[0005] The SIMOX substrate has a method comprising the steps of implanting oxygen into a silicon substrate by ion implantation of oxygen to form a buried oxide film in the silicon substrate, and a high-temperature annealing step at 1300 ° C. or higher for recovering crystallinity (hereinafter, referred to as “SIMOX”). SIMOX method).

【0006】ところが、SIMOX法で形成されたシリ
コン基板において、イオン注入時にシリコン基板表面に
付着していたパーティクルなどの影響で酸素が注入され
ず、埋め込み酸化膜が形成されない部分が発生すること
がある。以下、この酸化膜が形成されない部分をピンホ
ール欠陥という。
However, in a silicon substrate formed by the SIMOX method, oxygen may not be implanted due to the influence of particles or the like adhering to the surface of the silicon substrate at the time of ion implantation, and a portion where a buried oxide film is not formed may occur. . Hereinafter, a portion where the oxide film is not formed is referred to as a pinhole defect.

【0007】本来、活性層である表面シリコン層と基板
シリコンは埋め込み酸化膜を形成することで電気的に分
離されているが、ピンホール欠陥が存在することで通電
する部分が発生する場合があり、SIMOX基板にデバ
イスを作成する場合、デバイスの歩留りを低下させる原
因の一つとしてあげられる。
[0007] Originally, the surface silicon layer, which is the active layer, and the substrate silicon are electrically separated by forming a buried oxide film. However, the presence of pinhole defects may cause a portion to be energized. When a device is formed on a SIMOX substrate, this is one of the causes for lowering the yield of the device.

【0008】[0008]

【発明が解決しようとする課題】従って、製造に際し
て、このようなピンホール欠陥の発生を極力抑制するこ
とが必要であり、また、ピンホール欠陥の検出、評価方
法の検討がSIMOX技術開発の上で重要な課題の一つ
である。
Therefore, it is necessary to minimize the occurrence of such pinhole defects during manufacturing, and the study of pinhole defect detection and evaluation methods has been considered in the development of SIMOX technology. Is one of the important issues.

【0009】ピンホール欠陥の検出、評価方法として
は、SIMOX基板表面にCuSO4溶液を染み込ませ
た濾紙を密着させ、その上下に電極となるCuプレート
を置き、電圧を印加することで埋め込み酸化膜中にピン
ホール欠陥が存在している場合は、その部分のみ電荷の
移動が起こることから、濾紙上での電気分解により、濾
紙上にCuの析出が生じ、その析出物密度よりピンホー
ル欠陥の密度を求める方法が提案されている。
As a method of detecting and evaluating pinhole defects, a filter paper impregnated with a CuSO 4 solution is brought into close contact with the surface of a SIMOX substrate, a Cu plate serving as an electrode is placed above and below the SIMOX substrate, and a buried oxide film is formed by applying a voltage. If there is a pinhole defect inside, the transfer of electric charge occurs only in that portion, so that Cu is precipitated on the filter paper by electrolysis on the filter paper, and the density of the pinhole defect is determined from the precipitate density. Methods for determining the density have been proposed.

【0010】また、SIMOX基板表面に電極を取り付
けてバイアスを印加し、ウェーハ内部に電場を発生さ
せ、そこに粒子線や光線を照射して基板内部にキャリア
を注入することで、埋め込み酸化膜中にピンホール欠陥
が存在する場合は、活性層と基板シリコンが通電してい
るため、キャリアの多くは電極に到達し外部信号として
取り出され、そのキャリアの捕集量を調べることで埋め
込み酸化膜中のピンホール欠陥密度を求める方法が提案
(特開平6−338550)されている。
An electrode is attached to the surface of the SIMOX substrate, a bias is applied, an electric field is generated inside the wafer, and a particle beam or a light beam is radiated there to inject carriers into the substrate. When a pinhole defect is present in the active layer, since the active layer and the substrate silicon are energized, most of the carriers reach the electrodes and are taken out as external signals. (Japanese Patent Laid-Open No. Hei 6-338550) has been proposed.

【0011】いずれの方法も、ピンホール欠陥を評価す
るまでの準備に多大の時間を要し、基板全面の情報を容
易に評価することができないものであった。
In each of the methods, a great deal of time is required for preparing a pinhole defect, and information on the entire surface of the substrate cannot be easily evaluated.

【0012】この発明は、SIMOX法により基板内部
に形成された埋め込み酸化膜中のピンホール欠陥を検出
し、基板全面の広範囲のピンホール欠陥分布を簡便に評
価することが可能な半導体基板の欠陥評価方法の提供を
目的とする。
The present invention detects a pinhole defect in a buried oxide film formed inside a substrate by a SIMOX method, and can easily evaluate a wide distribution of pinhole defects over the entire surface of the substrate. The purpose is to provide an evaluation method.

【0013】[0013]

【課題を解決するための手段】発明者らは、埋め込み酸
化膜中のピンホール欠陥の検出が容易にできる方法を目
的に種々検討した結果、例えばHF液を用いて熱酸化膜
を除去した後、シリコンに対するエッチングレートが速
くかつ酸化膜に対するエッチングレートの遅いエッチン
グ液を用いることにより、容易に基板表層のシリコン層
とピンホール欠陥のシリコン部分をエッチング除去で
き、その後当該ピンホール欠陥に起因するエッチピット
を検出することで基板全面の広範囲のピンホール欠陥分
布を簡便に評価できることを知見し、この発明を完成し
た。
The present inventors have conducted various studies for the purpose of easily detecting a pinhole defect in a buried oxide film. As a result, for example, after removing a thermal oxide film using an HF solution, By using an etching solution having a high etching rate with respect to silicon and a low etching rate with respect to an oxide film, the silicon layer of the surface layer of the substrate and the silicon portion of the pinhole defect can be easily removed by etching. The present inventors have found that by detecting pits, it is possible to easily evaluate a wide range of pinhole defect distribution over the entire surface of the substrate, and have completed the present invention.

【0014】すなわち、この発明は、酸素イオン注入と
高温アニールによりシリコン基板内部に埋め込み酸化膜
を形成させた基板における、埋め込み酸化膜中に生成し
たピンホール欠陥を検知してこれを評価する半導体基板
の欠陥評価方法において、基板表面の熱酸化膜を除去す
る工程、次に基板表層のシリコン層とピンホール欠陥の
シリコン部分をエッチング除去する工程、その後に前記
エッチングで生じたエッチピットを検出する工程とから
なる半導体基板の欠陥評価方法である。
That is, the present invention provides a semiconductor substrate for detecting and evaluating pinhole defects generated in a buried oxide film in a substrate having a buried oxide film formed in a silicon substrate by oxygen ion implantation and high-temperature annealing. Removing the thermal oxide film on the substrate surface, then removing the silicon layer of the substrate surface and the silicon portion of the pinhole defect by etching, and then detecting the etch pit generated by the etching. This is a defect evaluation method for a semiconductor substrate, comprising:

【0015】また、この発明は、上記構成の半導体基板
の欠陥評価方法において、 a)熱酸化膜を除去する工程にHF液を用い、シリコン
のエッチング液に、シリコンに対するエッチングレート
が速くかつ酸化膜に対するエッチングレートの遅いエッ
チング液を用いる方法、 b)シリコンのエッチング液として、アルカリ液を用
い、エッチング処理を行う方法、 c)シリコンのエッチング液として、水酸化テトラメチ
ルアンモニウム液を用い、液濃度が2〜15%、液温度
が50℃〜80℃でエッチング処理を行う方法、の各方
法を併せて提案するものである。
The present invention also relates to a method for evaluating defects in a semiconductor substrate having the above structure, wherein: a) an HF solution is used in the step of removing the thermal oxide film, and the silicon etching solution has a high etching rate for silicon and an oxide film; B) a method of performing an etching process using an alkali solution as a silicon etching solution, c) a tetramethylammonium hydroxide solution as a silicon etching solution, 2-15%, and a method of performing an etching treatment at a liquid temperature of 50 ° C. to 80 ° C. in combination.

【0016】[0016]

【発明の実施の形態】ピンホール欠陥を有するSIMO
X基板は、図1Aに示すように、シリコン基板1中に酸
素をイオン注入して、シリコン基板1中に埋め込み酸化
膜2を形成された後、結晶性回復のための1300℃以
上の酸化性雰囲気での高温アニールを施されて完成し、
表面シリコン活性層3の上に熱酸化膜5が形成されてい
るが、イオン注入時にシリコン基板1表面に付着してい
たパーティクルなどの影響で酸素が注入されず、埋め込
み酸化膜が形成されない部分、すなわちピンホール欠陥
4を生成している。
DETAILED DESCRIPTION OF THE INVENTION SIMO with pinhole defect
As shown in FIG. 1A, the X substrate is formed by implanting oxygen into the silicon substrate 1 to form a buried oxide film 2 in the silicon substrate 1 and then oxidizing at 1300 ° C. or higher to recover crystallinity. Finished by high temperature annealing in atmosphere
A thermal oxide film 5 is formed on the surface silicon active layer 3, but oxygen is not implanted due to the influence of particles or the like adhered to the surface of the silicon substrate 1 at the time of ion implantation, and a portion where a buried oxide film is not formed, That is, the pinhole defect 4 is generated.

【0017】この発明による評価方法は、図1Bに示す
ように、高温熱処理時の熱酸化膜5を除去する第1工
程、図1Cに示すように、水酸化テトラメチルアンモニ
ウム(TMAH)液などのエッチング液を用いた表面シ
リコン活性層3のエッチング及びシリコン基板1に埋め
込まれた酸化膜2中のピンホール欠陥4のエッチングを
行う第2工程、さらに当該ピンホール欠陥に起因してエ
ッチングにて生成したエッチピットの有無及び密度、基
板面内分布に関する評価を光学顕微鏡等により評価する
第3工程、とから構成されている。
As shown in FIG. 1B, the evaluation method according to the present invention is a first step of removing the thermal oxide film 5 during the high-temperature heat treatment, and as shown in FIG. 1C, a tetramethylammonium hydroxide (TMAH) solution or the like is used. A second step of etching the surface silicon active layer 3 using an etchant and etching a pinhole defect 4 in the oxide film 2 embedded in the silicon substrate 1; and a step generated by etching due to the pinhole defect. And a third step of evaluating the presence / absence and density of the etched pits and the distribution in the substrate surface using an optical microscope or the like.

【0018】まず、第1工程では、SIMOX基板表面
に形成された熱酸化膜を除去する等方性エッチング方法
としては、HF濃度5〜10%の水溶液で数分間洗浄を
行うことが好ましい。
First, in the first step, as an isotropic etching method for removing the thermal oxide film formed on the surface of the SIMOX substrate, it is preferable to perform washing with an aqueous solution having an HF concentration of 5 to 10% for several minutes.

【0019】次に、第2工程では、シリコンのエッチン
グ液に、シリコンに対するエッチングレートが速くかつ
酸化膜に対するエッチングレートの遅いエッチング液を
用いる。すなわち、異方性エッチングが可能な公知のア
ルカリ溶液を用いることができる。しかし、例えば一般
的に多用されているKOH液によるエッチングでは、シ
リコンに対するエッチングレートが速すぎて、せいぜい
1000Å以下の厚みしかないSIMOX基板のシリコ
ン活性層の評価ができない可能性があるが、TMAH液
はKOH液よりも遅く、シリコンに対するエッチングレ
ートが適度に速く、この発明の目的には最適である。
Next, in the second step, an etching liquid having a high etching rate for silicon and a low etching rate for an oxide film is used as a silicon etching liquid. That is, a known alkaline solution capable of anisotropic etching can be used. However, for example, in the case of etching with a commonly used KOH solution, the etching rate for silicon is too fast, and it may not be possible to evaluate a silicon active layer of a SIMOX substrate having a thickness of at most 1000 ° or less. Is slower than the KOH solution and the etching rate for silicon is moderately high, which is optimal for the purpose of the present invention.

【0020】TMAH液を用いたエッチング方法として
は、TMAH濃度2〜15%の水溶液を50〜80℃の
温度に温めてエッチングを行うことが望ましい。また、
エッチング時間は表面シリコン層の厚みと埋め込み酸化
膜の厚みにより異なるが、数秒〜数分の短い時間で、後
の第3工程で行う光学顕微鏡等による評価で検出可能な
エッチピットを形成することができる。
As an etching method using a TMAH solution, it is desirable to perform etching by warming an aqueous solution having a TMAH concentration of 2 to 15% to a temperature of 50 to 80 ° C. Also,
The etching time varies depending on the thickness of the surface silicon layer and the thickness of the buried oxide film, but in a short time of several seconds to several minutes, it is possible to form an etch pit that can be detected by an optical microscope or the like performed in the subsequent third step. it can.

【0021】以下にTMAH液によるエッチング作用に
ついて説明する。図2Aにエッチング温度が70℃の時
のTMAH液濃度違いによるシリコンのエッチング量を
示す。図2Bにエッチング温度が70℃の時のTMAH
液濃度違いによる酸化膜のエッチング量を示す。TMA
H液によるエッチング作用は、TMAH濃度が5%のと
きにピークを持っており、最もエッチング量が大きいこ
とがわかる。従って、TMAH水溶液濃度は2〜15%
の水溶液が望ましい。
Hereinafter, the etching action by the TMAH solution will be described. FIG. 2A shows the etching amount of silicon depending on the difference in TMAH solution concentration when the etching temperature is 70 ° C. FIG. 2B shows TMAH when the etching temperature is 70 ° C.
The amount of etching of the oxide film due to the difference in the liquid concentration is shown. TMA
The etching effect by the H solution has a peak when the TMAH concentration is 5%, which indicates that the etching amount is the largest. Therefore, the concentration of the TMAH aqueous solution is 2 to 15%.
Is preferred.

【0022】また、TMAH濃度が5%の時のエッチン
グ温度違いによるシリコンのエッチング量を図3Aに示
す。TMAH濃度が5%の時のエッチング温度の違いに
よる酸化膜のエッチング量を図3Bに示す。エッチング
温度に関しては温度が高くなる程、エッチング量も大き
くなる傾向であるが、あまり温度が高くなると水の蒸発
によりTMAH液の濃度が変わることでエッチングレー
トが遅くなる恐れがあるため、短い時間でエッチング処
理を行うためには、50〜80℃の温度範囲が最適と考
えられる。
FIG. 3A shows an etching amount of silicon depending on a difference in etching temperature when the TMAH concentration is 5%. FIG. 3B shows the etching amount of the oxide film depending on the difference in the etching temperature when the TMAH concentration is 5%. Regarding the etching temperature, as the temperature increases, the amount of etching tends to increase. However, if the temperature is too high, the concentration of the TMAH solution changes due to evaporation of water, and the etching rate may be reduced. It is considered that a temperature range of 50 to 80 ° C. is optimal for performing the etching process.

【0023】要するに、TMAH液によるエッチングの
特徴としては、図2、図3に示すシリコンと酸化膜のエ
ッチングレートのグラフから、酸化膜のエッチング量に
対してシリコンのエッチング量が数千倍速いエッチング
液を用いたエッチング方法であることが分かる。
In short, the feature of the etching with the TMAH solution is that the etching amount of silicon is several thousand times faster than the etching amount of the oxide film from the graphs of the etching rates of the silicon and the oxide film shown in FIGS. It can be seen that this is an etching method using a liquid.

【0024】図1に示すごとく、ピンホール欠陥4自体
は、酸素がイオン注入されずに埋め込み酸化膜が形成さ
れていないシリコン状態にあるものであり、TMAH液
を用いてエッチングを行うことで、表面シリコン活性層
3と埋め込み酸化膜2が形成されていない領域がエッチ
ングされ、エッチピット6となり、これをピンホール欠
陥として観察することが可能になる。
As shown in FIG. 1, the pinhole defect 4 itself is in a silicon state in which oxygen is not ion-implanted and a buried oxide film is not formed, and the pinhole defect 4 is etched by using a TMAH solution. A region where the surface silicon active layer 3 and the buried oxide film 2 are not formed is etched to form an etch pit 6, which can be observed as a pinhole defect.

【0025】次に、第3工程として、ピンホール状に形
成されたエッチピットを、光学顕微鏡等を用いて計測す
ることで、SIMOXウェーハ基板全面のピンホール欠
陥の発生状況を評価することができる。上記の評価手段
以外には、AFM(Atomic Force Mic
roscope)、SEM(Scanning Ele
ctron Microscope)などで評価でき
る。
Next, as a third step, the occurrence of pinhole defects on the entire surface of the SIMOX wafer substrate can be evaluated by measuring the etch pits formed in a pinhole shape using an optical microscope or the like. . In addition to the above evaluation means, AFM (Atomic Force Mic)
Scope), SEM (Scanning Ele)
ctron Microscope).

【0026】[0026]

【実施例】実施例1 サンプルはCZ法で引き上げられた4インチシリコンp
<100>ウェーハを用いた。初期酸素濃度は13×1
17atoms/cm3、比抵抗は5Ω・cmである。
このサンプルにドーズ量2×1017/cm2の酸素イオ
ンを注入エネルギー30keV、基板温度500℃で注
入し、その後、1300℃×6時間の極希釈O2/N2
合ガス雰囲気下で熱処理を行い、シリコン基板中に埋め
込み酸化膜を形成し、SIMOX基板を得た。
EXAMPLES Example 1 A sample was 4 inch silicon p pulled up by the CZ method.
A <100> wafer was used. Initial oxygen concentration is 13 × 1
0 17 atoms / cm 3 , and specific resistance is 5Ω · cm.
Oxygen ions at a dose of 2 × 10 17 / cm 2 are implanted into the sample at an implantation energy of 30 keV and a substrate temperature of 500 ° C., and then heat treatment is performed at 1300 ° C. for 6 hours in an extremely diluted O 2 / N 2 mixed gas atmosphere. Then, a buried oxide film was formed in a silicon substrate to obtain a SIMOX substrate.

【0027】イオン注入の際、基板表面に付着していた
パーティクル等の影響で埋め込み酸化膜が形成されない
領域(ピンホール欠陥)が発生したSIMOX基板を用
いて、この発明によるピンホール欠陥を検知する欠陥評
価法により、光学顕微鏡とAFMを用いて、ピンホール
欠陥の有無を確認した。
At the time of ion implantation, a pinhole defect according to the present invention is detected by using a SIMOX substrate in which a region (pinhole defect) in which a buried oxide film is not formed due to the influence of particles or the like adhering to the substrate surface has occurred. The presence or absence of a pinhole defect was confirmed by a defect evaluation method using an optical microscope and an AFM.

【0028】まず、希釈酸化雰囲気下で熱処理を行って
いるため基板表面に数百Åの厚みの熱酸化膜が形成され
ており、HF濃度10%の水溶液で5分洗浄にて、その
熱酸化膜を除去した。その後、TMAH液濃度5%の水
溶液を70℃まで温め、1分間エッチングを行いピンホ
ール欠陥の評価サンプルを作成した。
First, since a heat treatment is performed in a diluted oxidizing atmosphere, a thermal oxide film having a thickness of several hundreds of mm is formed on the surface of the substrate. The film was removed. Thereafter, an aqueous solution having a TMAH solution concentration of 5% was heated to 70 ° C. and etched for 1 minute to prepare a sample for evaluating pinhole defects.

【0029】図4Aに示すごとく、800倍の光学顕微
鏡により撮影した顕微鏡写真図にエッチピットが検出さ
れており、その密度は5.6×105/cm2であった。
As shown in FIG. 4A, etch pits were detected in a micrograph taken with an optical microscope of 800 times, and the density was 5.6 × 10 5 / cm 2 .

【0030】次に、光学顕微鏡で検出されたエッチピッ
トがピンホール状の欠陥であることを確認するためにA
FMを用いピット形状観察を行ったところ、図4Bに示
すごとく、ピンホール欠陥であることが確認された。A
FM評価の場合は、ピンホールが直線的にあっても測定
針の大きさの問題でピンホールの底まで入っていけない
ことからV字形状のように思えるが、実際は凹形状にな
っているものと推測できる。
Next, A was used to confirm that the etch pits detected by the optical microscope were pinhole-shaped defects.
When the pit shape was observed using FM, as shown in FIG. 4B, it was confirmed that the defect was a pinhole defect. A
In the case of FM evaluation, even if the pinhole is linear, it seems like a V-shape because it cannot enter the bottom of the pinhole due to the size of the measuring needle, but it is actually concave. It can be guessed.

【0031】従って、TMAH液を用いたこの発明によ
る埋め込み酸化膜中のピンホール欠陥評価の有効性が確
認された。
Therefore, the effectiveness of the pinhole defect evaluation in the buried oxide film according to the present invention using the TMAH solution was confirmed.

【0032】実施例2 サンプルはCZ法で引き上げられた4インチシリコンp
<100>ウェーハを用いた。初期酸素濃度は14×1
17atoms/cm3、比抵抗は10Ω・cmであ
る。このサンプルにドーズ量3×1017/cm2の酸素
イオンを注入エネルギー40keV、基板温度470℃
で注入し、その後、1300℃×6時間の極希釈O2
2混合ガス雰囲気下で熱処理を行い、シリコン基板中
に埋め込み酸化膜を形成し、SIMOX基板を得た。
Example 2 A sample was a 4-inch silicon p raised by the CZ method.
A <100> wafer was used. Initial oxygen concentration is 14 × 1
0 17 atoms / cm 3 and a specific resistance of 10 Ω · cm. Oxygen ions at a dose of 3 × 10 17 / cm 2 are implanted into this sample at an energy of 40 keV and a substrate temperature of 470 ° C.
At 1300 ° C. × 6 hours for extreme dilution O 2 /
Heat treatment was performed in an N 2 mixed gas atmosphere to form a buried oxide film in the silicon substrate, thereby obtaining a SIMOX substrate.

【0033】まず、熱酸化膜を除去するためにHF濃度
10%の水溶液で5分間洗浄を行った後、TMAH液濃
度5%の水溶液を70℃まで温め、1分間エッチング
し、ピンホール欠陥評価サンプルを作成した。
First, in order to remove the thermal oxide film, the substrate was washed with an aqueous solution having a HF concentration of 10% for 5 minutes, and then heated at 70 ° C. with an aqueous solution having a TMAH concentration of 5%, etched for 1 minute, and evaluated for pinhole defects. Made a sample.

【0034】評価は、800倍の光学顕微鏡により基板
全面のピンホール密度を計測した。図5Aに示すごと
く、ウェーハのオリフラを下にした状態でX軸、Y軸方
向にスキャンを行い、ピンホール欠陥密度を計測したグ
ラフを図5B示す。
For the evaluation, the pinhole density on the entire surface of the substrate was measured with an optical microscope of 800 times. As shown in FIG. 5A, FIG. 5B is a graph in which the scanning is performed in the X-axis and Y-axis directions with the orientation flat of the wafer down, and the pinhole defect density is measured.

【0035】X軸(白丸)方向では基板面内で欠陥密度
に差がなかったのに対し、Y軸(黒丸)方向では基板の
外周部で欠陥密度が少ないことが明らかになった。この
発明によるTMAH液を用いたエッチングと光学顕微鏡
にて行った埋め込み酸化膜中のピンホール欠陥評価は、
基板全面の広範囲の情報を容易に得ることができた。
It was found that there was no difference in defect density in the substrate plane in the X-axis (open circle) direction, whereas the defect density was low in the outer peripheral portion of the substrate in the Y-axis (black circle) direction. The evaluation using the TMAH solution according to the present invention and the evaluation of pinhole defects in the buried oxide film performed by an optical microscope are as follows.
A wide range of information on the entire surface of the substrate could be easily obtained.

【0036】[0036]

【発明の効果】この発明による欠陥評価方法は、イオン
注入法によりシリコン基板内部に埋め込み酸化膜を形成
する方法によって得られた半導体基板における埋め込み
酸化膜中に存在するピンホール欠陥分布を、シリコンに
対するエッチングレートが速いエッチング液を用いて、
当該ピンホール欠陥に起因するエッチピットを生成さ
せ、これを検出することにより、基板全面の広範囲わた
って、容易にかつ短時間で検出することが可能であり、
高品質半導体基板開発のための評価手段として極めて有
効である。
According to the defect evaluation method of the present invention, the distribution of pinhole defects present in a buried oxide film in a semiconductor substrate obtained by a method of forming a buried oxide film inside a silicon substrate by an ion implantation method is compared with that of silicon. Using an etching solution with a high etching rate,
By generating and detecting the etch pit caused by the pinhole defect, it is possible to easily and quickly detect the entire surface of the substrate over a wide area,
This is extremely effective as an evaluation means for developing high quality semiconductor substrates.

【図面の簡単な説明】[Brief description of the drawings]

【図1】AはSIMOX基板を示す断面説明図であり、
B,Cは欠陥評価工程を示す断面説明図である。
FIG. 1A is a cross-sectional explanatory view showing a SIMOX substrate,
7B and 7C are cross-sectional explanatory views showing a defect evaluation step.

【図2】AはTMAH液の濃度とシリコンのエッチング
量との関係を示すグラフであり、BはTMAH液の濃度
と酸化膜のエッチング量との関係を示す示すグラフであ
る。
FIG. 2A is a graph showing the relationship between the concentration of a TMAH solution and the etching amount of silicon, and FIG. 2B is a graph showing the relationship between the concentration of a TMAH solution and the etching amount of an oxide film.

【図3】AはTMAH液のエッチング温度とシリコンの
エッチング量との関係を示すグラフであり、BはTMA
H液のエッチング温度と酸化膜のエッチング量との関係
を示す示すグラフである。
3A is a graph showing a relationship between an etching temperature of a TMAH solution and an etching amount of silicon, and FIG.
4 is a graph showing a relationship between an etching temperature of an H solution and an etching amount of an oxide film.

【図4】Aは実施例1におけるピンホール欠陥検出を示
す光学顕微鏡の写真をトレースした図であり、BはAF
Mの写真をトレースした図である。
FIG. 4A is a traced photograph of an optical microscope showing pinhole defect detection in Example 1, and FIG.
It is the figure which traced the photograph of M.

【図5】Aは実施例2におけるウェーハのスキャン方向
を示すウェーハの上面説明図であり、Bはピンホール欠
陥密度評価の結果を表す、エッジからの距離とエッチピ
ット密度との関係を示すグラフである。
FIG. 5A is an explanatory top view of a wafer showing a scanning direction of the wafer in Example 2, and FIG. 5B is a graph showing a result of evaluation of a pinhole defect density, showing a relationship between a distance from an edge and an etch pit density. It is.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 埋め込み酸化膜 3 表面シリコン活性層 4 ピンホール欠陥 5 熱酸化膜 6 エッチピット Reference Signs List 1 silicon substrate 2 buried oxide film 3 surface silicon active layer 4 pinhole defect 5 thermal oxide film 6 etch pit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥村 信夫 大阪府大阪市中央区北浜4丁目5番33号 住友金属工業株式会社内 Fターム(参考) 2G051 AA51 AB04 CA11 CB01 CB05 DA07 4M106 AA07 AA13 AB16 AB17 BA12 CA45 CB20 5F032 AA03 AA28 DA43  ────────────────────────────────────────────────── ─── Continuing from the front page (72) Nobuo Okumura, Inventor No. 4-33, Kitahama, Chuo-ku, Osaka City, Osaka Prefecture F-term (reference) 2G051 AA51 AB04 CA11 CB01 CB05 DA07 4M106 AA07 AA13 AB16 AB17 BA12 CA45 CB20 5F032 AA03 AA28 DA43

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 酸素イオン注入と高温アニールによりシ
リコン基板内部に埋め込み酸化膜を形成させた基板にお
ける、埋め込み酸化膜中に生成したピンホール欠陥を検
知してこれを評価する半導体基板の欠陥評価方法におい
て、基板表面の熱酸化膜を除去する工程、次に基板表層
のシリコン層とピンホール欠陥のシリコン部分をエッチ
ング除去する工程、その後に前記エッチングで生じたエ
ッチピットを検出する工程とからなる半導体基板の欠陥
評価方法。
1. A semiconductor substrate defect evaluation method for detecting and evaluating pinhole defects generated in a buried oxide film in a substrate having a buried oxide film formed in a silicon substrate by oxygen ion implantation and high-temperature annealing. A step of removing a thermal oxide film on a substrate surface, a step of etching and removing a silicon layer of a surface layer of the substrate and a silicon part of a pinhole defect, and a step of detecting an etch pit generated by the etching. Substrate defect evaluation method.
【請求項2】 請求項1において、熱酸化膜を除去する
工程にHF液を用い、シリコンのエッチング液に、シリ
コンに対するエッチングレートが速くかつ酸化膜に対す
るエッチングレートの遅いエッチング液を用いる半導体
基板の欠陥評価方法。
2. The semiconductor substrate according to claim 1, wherein an HF solution is used in the step of removing the thermal oxide film, and an etching solution having a high etching rate for silicon and a low etching rate for the oxide film is used as a silicon etching solution. Defect evaluation method.
【請求項3】 請求項2において、シリコンのエッチン
グ液として、アルカリ溶液を用い、エッチング処理を行
う半導体基板の欠陥評価方法。
3. The method according to claim 2, wherein an etching process is performed using an alkaline solution as a silicon etching solution.
【請求項4】 請求項2において、シリコンのエッチン
グ液として、水酸化テトラメチルアンモニウム液を用
い、液濃度が2〜15%、液温度が50℃〜80℃でエ
ッチング処理を行う半導体基板の欠陥評価方法。
4. The defect of a semiconductor substrate according to claim 2, wherein a tetramethylammonium hydroxide solution is used as an etching solution for silicon, the concentration of the solution is 2 to 15%, and the temperature of the solution is 50 to 80 ° C. Evaluation method.
JP10214793A 1998-07-13 1998-07-13 Semiconductor substrate defect evaluation method Pending JP2000031225A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10214793A JP2000031225A (en) 1998-07-13 1998-07-13 Semiconductor substrate defect evaluation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10214793A JP2000031225A (en) 1998-07-13 1998-07-13 Semiconductor substrate defect evaluation method

Publications (1)

Publication Number Publication Date
JP2000031225A true JP2000031225A (en) 2000-01-28

Family

ID=16661632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10214793A Pending JP2000031225A (en) 1998-07-13 1998-07-13 Semiconductor substrate defect evaluation method

Country Status (1)

Country Link
JP (1) JP2000031225A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267385A (en) * 2000-03-21 2001-09-28 Oki Electric Ind Co Ltd Evaluation method of semiconductor wafer
JP2006295009A (en) * 2005-04-13 2006-10-26 Dainippon Printing Co Ltd Method for producing charged particle beam transfer mask and charged particle beam transfer mask
JP2008218739A (en) * 2007-03-05 2008-09-18 Sumco Corp Evaluation method for bonded wafers
US7670857B2 (en) 2003-02-03 2010-03-02 Sumco Corporation Inspection method, manufacturing method of piece for analysis, analysis method, analyzer, manufacturing method of SOI wafer, and SOI wafer
CN111855705A (en) * 2020-07-28 2020-10-30 哈尔滨工业大学 Method for detecting radiation-induced defects in oxide layers in electronic devices

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267385A (en) * 2000-03-21 2001-09-28 Oki Electric Ind Co Ltd Evaluation method of semiconductor wafer
US7670857B2 (en) 2003-02-03 2010-03-02 Sumco Corporation Inspection method, manufacturing method of piece for analysis, analysis method, analyzer, manufacturing method of SOI wafer, and SOI wafer
JP2006295009A (en) * 2005-04-13 2006-10-26 Dainippon Printing Co Ltd Method for producing charged particle beam transfer mask and charged particle beam transfer mask
JP2008218739A (en) * 2007-03-05 2008-09-18 Sumco Corp Evaluation method for bonded wafers
EP1968102A3 (en) * 2007-03-05 2009-09-09 Sumco Corporation Method of evaluation of bonded wafer
US7799655B2 (en) 2007-03-05 2010-09-21 Sumco Corporation Method for evaluation of bonded wafer
CN111855705A (en) * 2020-07-28 2020-10-30 哈尔滨工业大学 Method for detecting radiation-induced defects in oxide layers in electronic devices

Similar Documents

Publication Publication Date Title
JP4304879B2 (en) Method for determining the implantation amount of hydrogen ions or rare gas ions
US20080315349A1 (en) Method for Manufacturing Bonded Wafer and Bonded Wafer
JP3932369B2 (en) Method for reusing peeled wafer and silicon wafer for reuse
JPH05251292A (en) Manufacture of semiconductor device
JP2005505935A (en) Method for manufacturing a thin film layer containing microcomponents
WO2002050912A1 (en) Production method for soi wafer and soi wafer
TW200415738A (en) Test method, method of manufacturing a piece for analysis, analysis method, analysis device, method of manufacturing SOI wafer, and SOI wafer
US7615456B2 (en) Method for manufacturing SOI substrate
JPH0555230A (en) Soi wafer and manufacture thereof
JP2000031225A (en) Semiconductor substrate defect evaluation method
TW463377B (en) Method of inspecting semiconductor substrate
JP3582566B2 (en) Method for manufacturing SOI substrate
US6391744B1 (en) Method of fabricating a non-SOI device on an SOI starting wafer and thinning the same
JPH09260620A (en) Manufacture of coupled wafer and coupled wafer manufactured by this method
JP3921823B2 (en) Manufacturing method of SOI wafer and SOI wafer
TW200300575A (en) Manufacturing method of bonding wafer
KR100969190B1 (en) Evaluation method of the bonded wafer
JP3887973B2 (en) Manufacturing method of SOI wafer and SOI wafer
JPH11307471A (en) Manufacture for soi substrate
JP3864886B2 (en) SOI wafer
JPH05217822A (en) Method for manufacturing silicon-on-insulator substrate
JPH07169828A (en) Reduction of leakage current in silicon substrate on insulator
JP3452122B2 (en) Method for manufacturing SOI substrate
JP2010040638A (en) Method of manufacturing soi substrate
JP4419710B2 (en) Evaluation method of SOI wafer

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20040721