[go: up one dir, main page]

JP2000022678A - Data transmission terminal equipment - Google Patents

Data transmission terminal equipment

Info

Publication number
JP2000022678A
JP2000022678A JP18380898A JP18380898A JP2000022678A JP 2000022678 A JP2000022678 A JP 2000022678A JP 18380898 A JP18380898 A JP 18380898A JP 18380898 A JP18380898 A JP 18380898A JP 2000022678 A JP2000022678 A JP 2000022678A
Authority
JP
Japan
Prior art keywords
clock
transmission
data
buffer
lan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18380898A
Other languages
Japanese (ja)
Inventor
Shuzo Ishii
秀三 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP18380898A priority Critical patent/JP2000022678A/en
Publication of JP2000022678A publication Critical patent/JP2000022678A/en
Pending legal-status Critical Current

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Telephonic Communication Services (AREA)

Abstract

PROBLEM TO BE SOLVED: To perform synchronization at the time of data transmission between terminal equipment. SOLUTION: LAN telephone sets 200 and 300 are prepared between a LAN 100, are respectively provided with a transmission buffer 330 and a reception buffer 331 and mutually transmit data accompanying a transmission clock different from the transmission clock for reception from the transmission buffer. Prescribed data are transmitted from the side of the telephone set 200 to the side of the LAN telephone set 300, and when the data are stored in the reception buffer 331, the change amount at each prescribed cycle of a stored data amount is detected by a monitoring part 360. At the time of the detection, the presence/ absence of clock correction is decided based on a statistical arithmetic operation processing. In the case of judging that the clock correction is required, a clock for correction is generated in a clock generation part 370 and the synchronization with the clock on a transmission side is performed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ローカルエリアネ
ットワークに代表される非同期ネットワークを用いた映
像や音声のリアルタイムデータ伝送において、送信側端
末装置と受信側端末装置との符号化クロックの違いによ
る非同期を是正する技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to real-time data transmission of video and audio using an asynchronous network represented by a local area network. To correct the technology.

【0002】[0002]

【従来の技術及び発明が解決しようとする課題】ローカ
ルエリアネットワーク(以下LANと称する)に代表さ
れる非同期ネットワークは、今やオフィス間におて大い
に普及し、プリンタや大容量ディスクの共有化、電子メ
ールの活用等により、オフィス業務における経済的効
果、生産性向上に役立っている。
2. Description of the Related Art Asynchronous networks represented by local area networks (hereinafter referred to as LANs) have become very widespread among offices, and printers and large-capacity disks are shared. Utilization of e-mails etc. contributes to economic effects and productivity improvement in office work.

【0003】また、LAN間を広域網に接続するインタ
ーネットとWWWを利用した情報閲覧は、インターネッ
トアクセス業者であるプロバイダを経由したダイヤルア
ップ接続によって各家庭にまで普及している。
[0003] Information browsing using the Internet and WWW connecting a LAN to a wide area network has spread to homes by dial-up connection through a provider that is an Internet access provider.

【0004】ところで、電子メールやインターネットを
利用した情報閲覧など、非同期ネットワークを利用した
サービスは、主にサーバに情報を蓄積し、ユーザからの
デマンドにより端末に配信する形式である。
[0004] By the way, services using an asynchronous network, such as information browsing using e-mail and the Internet, are of the type in which information is mainly stored in a server and distributed to terminals according to demands from users.

【0005】そして、最近の非同期ネットワークを利用
したサービスには、従来、公衆電話網やISDN網な
ど、帯域が確立されたネットワークを利用していた電話
のような基本的なサービスから、動画像と音声を組み合
わせたマルチメディアサービスまで、リアルタイム性を
要求されるサービスが徐々に実現されている。
[0005] Recently, services using an asynchronous network include moving pictures and moving pictures from basic services such as telephones, which conventionally use networks with established bandwidths such as public telephone networks and ISDN networks. Services that require real-time properties, such as multimedia services combining voice, are gradually being realized.

【0006】非同期ネットワークの原理を、CSMA/
CD方式に基づいたIEEE802.3方式に代表され
るLANを例にとって説明すると、端末からのデータ送
信は10Mbpsの伝送速度を有する幹線に対し、キャ
リア感知、衝突検出による制御が行われている。すなわ
ち、LANに接続する他の端末から発したデータがない
場合には、端末間のデータレートに関係なく10Mbp
sの伝送速度に載せて送信するということであり、LA
Nを介した時間成分(クロック成分)の伝送ができない
ということを意味している。
[0006] The principle of the asynchronous network is described as CSMA /
Taking an example of a LAN typified by the IEEE 802.3 system based on the CD system, data transmission from a terminal is controlled by carrier sensing and collision detection on a trunk line having a transmission rate of 10 Mbps. That is, when there is no data originating from another terminal connected to the LAN, 10Mbp regardless of the data rate between the terminals.
s at the transmission speed of LA.
This means that a time component (clock component) cannot be transmitted via N.

【0007】例えば、ISDN回線の電話サービスで
は、送信側端末と受信側端末は、タイミングのマスタで
ある同期ネットワークのISDN回線から同じオクテッ
トクロックとビットクロックを得ているため、必ず送信
データと受信データの関係は1対1となっている。
For example, in the telephone service of the ISDN line, the transmitting terminal and the receiving terminal obtain the same octet clock and bit clock from the ISDN line of the synchronous network which is the master of the timing, so that the transmitting data and the receiving data must be transmitted. Is one-to-one.

【0008】これに対し、LANに直接接続した端末
間、あるいはLANを仲介した端末間で、ISDN回線
と同様に64kbpsのデジタル符号化を行う電話サー
ビスを仮定すると、送信側端末において、送信側端末が
有する発振源を元にした64kbpsクロックで符号化
された音声データが、LANを経由して受信端末に達し
て符号化音声から復号される場合、LAN上にクロック
及びデータの変化タイミングであるクロック成分を伝送
できない。
On the other hand, assuming a telephone service for performing 64 kbps digital encoding between terminals directly connected to the LAN or between terminals via the LAN, as in the case of the ISDN line, the transmitting terminal is When the audio data encoded by the 64 kbps clock based on the oscillation source of the audio data reaches the receiving terminal via the LAN and is decoded from the encoded audio, the clock which is the change timing of the clock and data is displayed on the LAN. The component cannot be transmitted.

【0009】そのため、高速の伝送で採用されるPLL
(フェーズド・ロックループ)で構成される回路を用い
ることができず、受信側端末が有する別の発振源を元に
した64kbpsのクロックを用いなければならない。
Therefore, a PLL employed in high-speed transmission
(Phased lock loop) cannot be used, and a 64 kbps clock based on another oscillation source of the receiving terminal must be used.

【0010】送信側端末と受信側端末で個別の発振源を
有すると、2つの発振源の発振周波数はppmオーダー
で誤差があり、また、温度などの環境条件により変動す
ることから、この発振周波数の差は端末間がリンクして
いる時間内にバッファ容量として蓄積され、そのバッフ
ァの容量を越えると、オーバーランあるいはアンダーラ
ンのエラーが発生してしまう。
If the transmitting terminal and the receiving terminal have separate oscillation sources, the oscillation frequencies of the two oscillation sources have an error on the order of ppm and fluctuate depending on environmental conditions such as temperature. The difference is accumulated as the buffer capacity within the time period during which the terminals are linked, and if the buffer capacity is exceeded, an overrun or underrun error occurs.

【0011】これは、受信側端末でバッファを経て音声
コーデックに入力される音声データが欠乏したり不定デ
ータが挿入されることであり、アナログ復号化されると
音声の欠損や雑音の発生という現象になって表面化して
しまう。
[0011] This is because the audio data input to the audio codec via the buffer at the receiving terminal is deficient or indefinite data is inserted. When analog decoding is performed, audio loss or noise occurs. It becomes a surface.

【0012】一方、バッファ容量を監視して、受信側端
末の発振源を送信側端末の発振源に合わせ込む技術も活
発に開発され、例えば特開平9−252292号公報に
その一例が開示されている。この技術は、送信側端末発
振源の周波数と受信側端末発振源の周波数の違いを吸収
するためのバッファの容量を監視し、その増減を直接用
いて受信バッファ出力端からデータを引出す符号化クロ
ックの生成源である受信側端末発振源の発振周波数を随
時制御しようというものである。
On the other hand, technology for monitoring the buffer capacity and adjusting the oscillation source of the receiving terminal to the oscillation source of the transmitting terminal has also been actively developed, and an example thereof is disclosed in, for example, Japanese Patent Application Laid-Open No. 9-252292. I have. This technology monitors the capacity of a buffer to absorb the difference between the frequency of the transmitting terminal oscillation source and the frequency of the receiving terminal oscillation source, and directly uses the increase or decrease to extract data from the output terminal of the receiving buffer. It is intended to control the oscillation frequency of the receiving-side terminal oscillation source, which is the source of the generation, at any time.

【0013】しかし、この技術は送信側端末の送信クロ
ックと受信側端末の受信クロックの差のみに注目してい
るものである。言いかえれば、受信側端末の受信バッフ
ァ入力端がネットワークを介さず送信側端末の送信クロ
ックによって書き込まれ、同じ受信バッファの出力端が
受信側端末の受信クロックで読み出されるという、理想
的な通信環境が前提となっている。
However, this technique focuses only on the difference between the transmission clock of the transmitting terminal and the receiving clock of the receiving terminal. In other words, an ideal communication environment in which the receiving buffer input terminal of the receiving terminal is written by the transmitting clock of the transmitting terminal without passing through the network, and the output terminal of the same receiving buffer is read by the receiving clock of the receiving terminal. Is assumed.

【0014】現実問題として、非同期ネットワークに接
続した送信側端末と受信側端末間で理想的な通信環境で
あれば同一であるはずの送信側端末の伝送クロックと一
方の受信側端末の受信バッファ入力端へ書き込まれるク
ロックは、主に以下の2点によるゆらぎが発生してしま
うのである。
As a practical problem, the transmission clock of the transmitting terminal and the input of the receiving buffer of one receiving terminal, which should be the same in an ideal communication environment, between the transmitting terminal and the receiving terminal connected to the asynchronous network. The clock written to the end has fluctuation mainly due to the following two points.

【0015】1つ目の要因は、LANなどの非同期ネッ
トワーク特有の問題で、送信側端末から送信する時に突
発的なネットワークのトラフィック量増大があると、送
信データの衝突や輻輳の発生でデータ伝送が停滞し、送
信バッファへのデータ待機が起こる。
The first factor is a problem peculiar to an asynchronous network such as a LAN. If there is a sudden increase in network traffic when transmitting from a transmitting terminal, data transmission occurs due to collision of transmission data or congestion. Stagnates and waits for data in the transmission buffer.

【0016】2つ目の要因は、送信側端末と受信側端末
の双方に言えることだが、前記LANに接続する端末内
のコーデックとLANインタフェースとの間では、CP
Uシステムのファームウェアがデータを動かしており、
この中の基本機能であるオペレーティング・システムが
管理する複雑なタスク構造を切り換える機能がすぐに動
作しないことがある。
The second factor can be said for both the transmitting terminal and the receiving terminal. However, the CP between the codec in the terminal connected to the LAN and the LAN interface is not used.
U-system firmware is running data,
Of these, the function of switching a complex task structure managed by the operating system, which is a basic function, may not operate immediately.

【0017】例えば、送信バッファからLAN制御LS
I内部送信バッファへの送信転送要求があっても、処理
が要求された送信転送タスクにすぐに切り換わらないこ
とがあり、送信バッファから転送できないデータは送信
バッファでそのまま待機する。
For example, from the transmission buffer, the LAN control LS
Even if there is a transmission transfer request to the I internal transmission buffer, processing may not be immediately switched to the requested transmission transfer task, and data that cannot be transferred from the transmission buffer waits in the transmission buffer as it is.

【0018】受信側端末でも同様に、LAN制御LSI
内部受信バッファから受信バッファへの受信転送タスク
が起動せずに、LAN制御LSI内部受信バッファでの
待機が発生することがある。
Similarly, at the receiving terminal, a LAN control LSI
In some cases, the reception transfer task from the internal reception buffer to the reception buffer is not activated, and a wait may occur in the LAN control LSI internal reception buffer.

【0019】受信側端末の受信バッファ入力端における
データ入力タイミングは、これら2つの要因によって遅
くなるのだが、要因が解決すればそれまで待機蓄積して
いたデータが埋め合わせをするように、短い間隔で受信
バッファ入力端へ到達し、大きなタイミングのゆらぎと
なるのである。
The data input timing at the receiving buffer input terminal of the receiving terminal is delayed by these two factors. If the factors are resolved, the data input timing is shortened at short intervals so that the data which has been stored in the standby mode is compensated. The signal arrives at the input end of the receiving buffer, and the timing fluctuates greatly.

【0020】前記の特開平9−252292号に開示の
発明では、両端末のppmオーダーの発振源周波数差を
受信バッファアドレスの遷移量を即時発振器に反映する
ことで同期化を図るようにしたものであって、前記のゆ
らぎが発生すると、大きく増減する受信バッファアドレ
スの変化に追従することができずに発振器制御が偏るた
め、発振器の中心周波数がずれ、分周して得られる目的
の符号化クロックを正しく得られない結果となる。
In the invention disclosed in Japanese Patent Application Laid-Open No. 9-252292, the difference between the oscillation source frequencies in the order of ppm between the two terminals is synchronized by reflecting the transition amount of the reception buffer address to the immediate oscillator. When the fluctuation occurs, the control of the oscillator cannot be performed because it cannot follow the change of the reception buffer address which greatly increases or decreases, so that the center frequency of the oscillator is shifted, and the target encoding obtained by dividing the frequency is obtained. As a result, the clock cannot be obtained correctly.

【0021】これは、一般的に音声コーデックが必要と
する符号化クロックと、同期クロック(8kHz)が必
要とする交流特性を満足できずに、正しい音声の再生が
できないことを意味しているのである。
This means that, in general, it is not possible to satisfy the AC characteristics required by the coded clock and the synchronous clock (8 kHz) required by the audio codec, and thus correct audio cannot be reproduced. is there.

【0022】本発明は、上記のような問題点に鑑み、送
信側端末と受信側端末それぞれが内蔵する発振源周波数
の違いを吸収して同期を確立する手段を、受信側端末の
受信バッファ量の増減に注目し、この増減データに対応
した補正用クロックを得、この補正用クロックを用いて
送信側の伝送クロックとの同期化を図るようにした装置
を提供するようにしたものである。
SUMMARY OF THE INVENTION In view of the above problems, the present invention provides means for absorbing the difference between the oscillation source frequencies built in the transmitting terminal and the receiving terminal and establishing synchronization by using a receiving buffer amount of the receiving terminal. The present invention is intended to provide an apparatus which obtains a correction clock corresponding to the increase / decrease data, and synchronizes the transmission clock with the transmission clock by using the correction clock.

【0023】[0023]

【課題を解決するための手段】本発明は、上記課題を解
決するために、次の手段より成る。すなわち、
The present invention comprises the following means in order to solve the above-mentioned problems. That is,

【0024】ネットワーク間に用意され、送信データを
蓄積するための送信用バッファと受信データを蓄積する
ための受信用バッファとをそれぞれ具備し、前記送信用
バッファから受信側伝送クロックと異なる伝送クロック
を伴って相互に所定データを伝送するデータ伝送端末装
置であって、送信相手先端末装置から所定のデータが伝
送されて前記受信用バッファに蓄積されるとき、この蓄
積されるデータ量の所定周期毎の変化量を検出し、統計
的手法を用いて前記変化量に応じた補正用クロックを
得、この補正用クロックにより前記受信側伝送クロック
を補正して、前記送信側のクロックとの同期化を図るよ
うにしたことを特徴とするデータ伝送端末装置。
A transmission buffer for storing transmission data and a reception buffer for storing reception data are provided between networks, and a transmission clock different from a reception-side transmission clock is transmitted from the transmission buffer. A data transmission terminal device for mutually transmitting predetermined data, wherein when predetermined data is transmitted from a transmission destination terminal device and stored in the reception buffer, a predetermined period of the stored data amount is obtained. The amount of change is detected, a correction clock corresponding to the amount of change is obtained using a statistical method, and the reception-side transmission clock is corrected with the correction clock to synchronize with the transmission-side clock. A data transmission terminal device characterized in that it is designed.

【0025】[0025]

【発明の実施の形態】本発明の実施の形態につき、好ま
しい実施例により説明する。図1は、その実施例である
ネットワーク間に設けられたLAN電話機のブロック図
である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described with reference to preferred embodiments. FIG. 1 is a block diagram of a LAN telephone provided between networks according to the embodiment.

【0026】ローカルエリアネットワークであるLAN
100には、LANに接続する端末間の音声呼を制御管
理するためのLAN構内交換機101が接続されてお
り、通話端末として同機種のLAN電話機200とLA
N電話機300とが接続されている。また、広域ネット
ワークに接続するためのルータ102も接続されてい
る。
LAN which is a local area network
A LAN private branch exchange 101 for controlling and managing a voice call between terminals connected to the LAN is connected to the LAN 100.
N telephone 300 is connected. Also, a router 102 for connecting to a wide area network is connected.

【0027】LAN電話機300内部のブロック構成
は、LAN100に接続するLAN制御部320があ
り、専用のLAN制御部バッファ321を有している。
この電話機300は、CPU310がメインプロセッサ
として全体を制御しており、CPUバス311には、前
記のLAN制御部320と送信バッファ330及び受信
バッファ331とが接続されている。
The block configuration inside the LAN telephone 300 includes a LAN control unit 320 connected to the LAN 100 and a dedicated LAN control unit buffer 321.
In the telephone 300, the CPU 310 controls the whole as a main processor, and the LAN control unit 320, the transmission buffer 330, and the reception buffer 331 are connected to the CPU bus 311.

【0028】また、前記CPU310は図示はしていな
いがROMやRAMを具備しており、前記ROMには、
LAN電話機ファームウェアを実行させるためのオペレ
ーティングシステム(OS)や、転送制御プログラム3
51や、後述する統計演算を行わせるための統計演算プ
ログラム350が格納されている。前記転送制御プログ
ラム351及び統計演算プログラム350については、
説明を分かり易くするためにCPU310外に表示して
ある。
Although not shown, the CPU 310 includes a ROM and a RAM.
Operating system (OS) for executing LAN telephone firmware, transfer control program 3
51 and a statistical calculation program 350 for performing a statistical calculation described later are stored. Regarding the transfer control program 351 and the statistical calculation program 350,
It is displayed outside the CPU 310 for easy understanding.

【0029】CPUバス311には受信バッファ331
の入力端が接続されてり、もう一方の受信バッファ33
1の出力端には音声コーデック340の復号化部342
が接続されている。また、受信バッファ331から受信
データが転送される復号化部342は、ハンドセット4
00の受話部にアナログ信号が出力されるようになって
いる。
The reception buffer 331 is connected to the CPU bus 311.
Of the other receiving buffer 33
1 is connected to the decoding unit 342 of the audio codec 340.
Is connected. The decoding unit 342 to which the reception data is transferred from the reception buffer 331 is a handset 4
An analog signal is output to the receiving unit of 00.

【0030】一方、ハンドセット400の送話器から入
力したアナログ音声は、音声コーデック340の符号化
部341でデジタル符号化処理されて前記の送信バッフ
ァ330に供給されるようになっている。受信バッファ
331のアドレス監視をする受信バッファ容量監視部3
60及び符号化クロック生成部370の電圧変換部37
1は、CPUバス311に接続されており、どちらも統
計演算プログラム350により制御される。
On the other hand, the analog audio input from the transmitter of the handset 400 is digitally encoded by the encoding unit 341 of the audio codec 340 and supplied to the transmission buffer 330. Receive buffer capacity monitoring unit 3 for monitoring the address of the receive buffer 331
60 and the voltage converter 37 of the encoded clock generator 370
1 is connected to the CPU bus 311, and both are controlled by the statistical calculation program 350.

【0031】符号化クロック生成部370には、電圧変
換部371により発振周波数が変化するVCOと呼ばれ
る電圧制御発振器372が用意されており、送信バッフ
ァ330、受信バッファ331、及び音声コーデック3
40に送受信共通のクロックが供給されるようになって
いる。
The coded clock generator 370 is provided with a voltage controlled oscillator 372 called a VCO whose oscillation frequency is changed by the voltage converter 371, and includes a transmission buffer 330, a reception buffer 331, and an audio codec 3.
A common clock for transmission and reception is supplied to 40.

【0032】次に、上記のように構成されたLAN電話
機の動作説明につき説明する。非同期ネットワークのL
AN100に接続されたLAN構内交換機101は、音
声通話に関する発着呼の制御を、TCP/IPプロトコ
ルを用いて集中管理している。
Next, the operation of the LAN telephone constructed as described above will be described. L of asynchronous network
The LAN private branch exchange 101 connected to the AN 100 centrally controls outgoing / incoming calls related to voice calls using the TCP / IP protocol.

【0033】LAN電話機内蔵の音声コーデックによ
り、アナログ音声からデジタル変換された符号化音声を
含む音声パケットは、UDP/IPプロトコルを用いて
端末間で伝送する。
A voice packet including a coded voice obtained by digitally converting an analog voice by a voice codec built in a LAN telephone is transmitted between terminals using the UDP / IP protocol.

【0034】音声パケットがUDP/IPプロトコルフ
レームに載ってLAN電話機300に受信されると、L
AN制御部320がフレーム構造を分解して、1音声パ
ケットで数十バイトから成る受信音声データをLAN制
御部バッファ321に蓄積すると同時に、CPU310
に割り込みにより受信音声データ到着を通知する。
When the voice packet is received by the LAN telephone 300 on the UDP / IP protocol frame,
The AN control unit 320 decomposes the frame structure and accumulates received voice data of several tens of bytes in one voice packet in the LAN control unit buffer 321, and at the same time, the CPU 310
To notify the reception voice data arrival by interruption.

【0035】CPU310は、プログラムにより、CP
Uバス311を経由してLAN制御部320の制御管理
下にあるLAN制御部バッファ321に蓄積されている
受信音声データを読み出し、受信バッファ331の入力
端へ転送する。
The CPU 310 executes the CP
The received voice data stored in the LAN control unit buffer 321 under the control of the LAN control unit 320 is read out via the U bus 311 and transferred to the input terminal of the reception buffer 331.

【0036】この受信バッファ331に転送されて蓄積
された受信音声データは、符号化クロック生成部370
が生成する符号化クロックと同等である受信バッファ転
送クロックに従って順次取り出され、音声コーデック3
40の復号化部342に供給されてデジタルーアナログ
変換される。そして、音声コーデック340から出力さ
れたアナログ信号は、ハンドセット400によって再生
される。
The received voice data transferred to and stored in the reception buffer 331 is encoded by the coded clock generator 370.
Are sequentially extracted in accordance with the reception buffer transfer clock which is equivalent to the encoding clock generated by the
The data is supplied to the decoding unit 342 and subjected to digital-analog conversion. Then, the analog signal output from the audio codec 340 is reproduced by the handset 400.

【0037】尚、符号化クロックは、音声コーデック規
格により速度が異なる。例えばG.728の音声コーデ
ックであれば16kHz、G.711であれば64kH
zである。
The speed of the encoded clock differs depending on the audio codec standard. For example, G. If the audio codec is 728, the frequency is 16 kHz; 64 kHz for 711
z.

【0038】以上が一般的なバッファ構成であり、LA
N上のデータ遅延等に対応しているが、このままではL
AN電話機200とLAN電話機300の符号化クロッ
クが異なるために、いずれ受信バッファのオーバーフロ
ー、アンダーフローが発生する。
The above is the general buffer configuration.
It corresponds to the data delay on N, etc.
Since the encoding clocks of the AN telephone 200 and the LAN telephone 300 are different, overflow and underflow of the reception buffer will occur eventually.

【0039】次に、このバッファ構成に本実施例の主要
構成部である同期化手段と統計演算プログラム350と
を用いた構成の動作につき説明する。なお、本例におけ
る統計演算プログラム350の制御とは、実際にはCP
U310からCPUバス311を経由して受信バッファ
容量監視部360や発振器制御部371をリード/ライ
トすることを言う。
Next, a description will be given of the operation of a configuration using the synchronization means and the statistical calculation program 350, which are the main components of this embodiment, in this buffer configuration. Note that the control of the statistical calculation program 350 in this example is actually
Reading / writing the reception buffer capacity monitoring unit 360 and the oscillator control unit 371 from the U310 via the CPU bus 311.

【0040】LAN電話機200とLAN電話機300
との間に音声呼が成立し、通話が開始された直後では、
受信バッファ331は空の状態である。この状態の統計
演算プログラム350は、受信バッファ出力端から音声
コーデックへとデータを導く受信バッファ転送クロック
を停止しており、受信バッファ容量監視部360を通し
て受信バッファのアドレス遷移の監視を開始し、CPU
310による受信バッファへの受信中データ書き込み
で、受信バッファのフルアドレスに対して中点に位置す
る基準点アドレスまでデータが蓄積するのを待ってい
る。
LAN telephone 200 and LAN telephone 300
Immediately after the voice call is established and the call is started,
The reception buffer 331 is empty. In this state, the statistical calculation program 350 stops the reception buffer transfer clock for guiding data from the reception buffer output terminal to the audio codec, starts monitoring the address transition of the reception buffer through the reception buffer capacity monitoring unit 360, and
In the process of writing data during reception to the reception buffer by 310, the process waits until data is accumulated up to the reference point address located at the middle point with respect to the full address of the reception buffer.

【0041】電圧制御発振器372は、この状態では符
号化クロック生成部370へのクロック増減速の指示を
統計演算プログラム350から受けておらず、発振器の
仕様による中心周波数でフリーラン状態である。
In this state, the voltage-controlled oscillator 372 does not receive an instruction to increase or decelerate the clock to the coded clock generator 370 from the statistical calculation program 350, and is in a free-run state at the center frequency according to the oscillator specification.

【0042】受信バッファの基準点アドレスまでデータ
が蓄積されると、統計演算プログラム350は停止して
いた受信バッファ転送クロックをリリースし、受信バッ
ファ出力端から音声コーデック復号化部342にデータ
転送を開始する。尚、リリース時の受信バッファ転送ク
ロックは受信符号化クロックと同一である。
When data is accumulated up to the reference point address of the receiving buffer, the statistical calculation program 350 releases the stopped receiving buffer transfer clock, and starts data transfer from the receiving buffer output terminal to the audio codec decoding unit 342. I do. Note that the receive buffer transfer clock at the time of release is the same as the receive encoding clock.

【0043】仮に、送信側であるLAN電話機200の
送信符号化クロックと、受信側であるLAN電話機30
0の受信符号化クロックとが完全に同一であって、その
他の要因による遅延がない理想的な状態であれば、受信
バッファ331入力端へ1つのデータが書き込まれる
と、1つのデータが受信バッファ331出力端から復号
化部342へ転送されるため、常に受信バッファ331
のアドレスは基準点アドレスから動くことはない。
It is assumed that the transmission coded clock of the LAN telephone 200 on the transmitting side is different from the transmission coded clock of the LAN telephone 30 on the receiving side.
In the ideal state where the received coded clock of 0 is completely the same and there is no delay due to other factors, when one data is written to the input terminal of the receive buffer 331, one data is stored in the receive buffer 331. Since the data is transferred from the output terminal 331 to the decoding unit 342, the reception buffer 331 is always
Address does not move from the reference point address.

【0044】しかし、実際には送信側であるLAN電話
機200の送信符号化クロックと、受信側であるLAN
電話機300の受信符号化クロックとがppmオーダー
でずれているため、受信バッファ331のアドレスは、
増方向又は減方向へほぼ一定した時間で増減する他、L
ANのデータ遅延等を要因とし、前記の増減幅を上回る
大きな変化が受信バッファ331のアドレスに現れる。
However, actually, the transmission coded clock of the LAN telephone 200 which is the transmission side and the LAN clock which is the reception side
Since the reception encoded clock of the telephone 300 is shifted on the order of ppm, the address of the reception buffer 331 is
In addition to increasing / decreasing in almost constant time in increasing or decreasing direction, L
Due to the data delay of the AN and the like, a large change exceeding the above-described increase / decrease width appears at the address of the reception buffer 331.

【0045】統計演算プログラム350は、設定により
可変な統計周期毎に、測定したアドレス位置データを統
計し、クロック補正を繰り返す。統計周期では、統計演
算プログラム350が受信バッファ容量監視部360を
通し、設定されている統計周期をn等分したアドレス監
視単位時間毎にアドレス位置を測定する。
The statistical calculation program 350 statistically measures the measured address position data for each variable statistical period depending on the setting, and repeats the clock correction. In the statistical cycle, the statistical calculation program 350 measures the address position at every address monitoring unit time obtained by dividing the set statistical cycle into n equal parts through the reception buffer capacity monitoring unit 360.

【0046】この測定が繰り返され、統計演算プログラ
ム350は得られたアドレス位置データから、一つ前の
アドレス位置との変化量であるアドレス変化量データn
個の試料を得て、度数分布をメモリ上へ展開し、平均値
と下記の式(1)により標準偏差を算出する。そして、
前記標準偏差に基づいてデータ棄却有無の判断を行うよ
うにしている。
This measurement is repeated, and the statistical operation program 350 calculates, from the obtained address position data, address change amount data n which is a change amount from the immediately preceding address position.
Each sample is obtained, the frequency distribution is developed on the memory, and the standard deviation is calculated by the average value and the following equation (1). And
The determination of data rejection is made based on the standard deviation.

【0047】[0047]

【数1】 (Equation 1)

【0048】例えば、図2は、その統計演算処理を説明
するための図である。試料0〜試料nは、各単位時間当
たりのアドレス変化量であり、これを1周期として、前
記式(1)による標準偏差が求められ、この標準偏差に
基づいてデータ棄却有無の判断が行われている。図2
中、(イ)及び(ハ)で示す分布図は、統計的手法に基
づけば、ピークの度数が高く、これを中心にシャープな
山形を呈し、正規分布となっている。これは、ネットワ
ーク上のデータ伝送品質に問題が無いか、又はデータ遅
延等が発生していても頻度が低く、無視できるレベルで
あるとしてクロック補正が可能であると判断する。
For example, FIG. 2 is a diagram for explaining the statistical calculation process. Samples 0 to n are address change amounts per unit time, and one cycle is used to determine a standard deviation according to the above equation (1). Based on the standard deviation, a determination as to whether data is rejected is made. ing. FIG.
The distribution diagrams shown in (m), (a) and (c) have a high frequency of peaks based on a statistical method, exhibit sharp peaks around the peaks, and have a normal distribution. It is determined that there is no problem with the data transmission quality on the network, or that the frequency is low even if data delay or the like has occurred, and that the clock correction can be performed on a negligible level.

【0049】これに対して、(ロ)で示す分布図は、ピ
ーク値の度数も低く、統計的手法に基づく正規分布を示
しておらず、LAN上のトラフィック増大によって測定
値がバラツキ、クロック補正ができないとしてデータ棄
却を行う。
On the other hand, the distribution chart shown in (b) has a low frequency of peak values, does not show a normal distribution based on a statistical method, and the measured values vary due to an increase in traffic on the LAN, and the clock correction is not performed. Data is rejected as not possible.

【0050】上記の判断の結果、クロック補正可能と判
断された場合には、統計周期で得られたアドレス監視単
位時間毎の変化であるアドレス変化量の度数分布から、
度数がピークにあるアドレス変化量を得、この値に応じ
た補正値を、符号化クロック生成部370の発振器制御
部371に書き込む。
As a result of the above determination, when it is determined that the clock can be corrected, from the frequency distribution of the address change amount, which is the change for each address monitoring unit time obtained in the statistical cycle,
An address change amount having a frequency peak is obtained, and a correction value corresponding to this value is written to the oscillator control unit 371 of the encoded clock generation unit 370.

【0051】この発振器制御部371では、統計演算プ
ログラム350により設定された補正値を電圧に変換
し、電圧制御発振器372を電圧制御する。同時に発振
器制御部371は、その値を保持し、次に設定が変更さ
れるまで電圧制御発振器372の発振周波数が一定とな
るようロックをかける。例えば、データ棄却判断により
クロック補正を中止した場合には、最後に補正された設
定で電圧制御発振器372が発振を続けている。
The oscillator control unit 371 converts the correction value set by the statistical calculation program 350 into a voltage, and controls the voltage of the voltage control oscillator 372. At the same time, the oscillator control section 371 holds the value, and locks the oscillation frequency of the voltage controlled oscillator 372 to be constant until the setting is changed next time. For example, when the clock correction is stopped due to the data rejection determination, the voltage controlled oscillator 372 continues to oscillate with the last corrected setting.

【0052】統計演算プログラム350は、受信バッフ
ァの上限、下限のリミット管理制御を行っていないが、
これはLAN制御LSI320内のLAN制御バッファ
321と送信バッファ330と受信バッファ331との
間で通常の転送処理、送受信バッファの上限と下限の管
理等を行う転送制御プログラム351に担われている。
Although the statistical calculation program 350 does not perform the upper limit and lower limit management of the reception buffer,
This is carried out by a transfer control program 351 that performs normal transfer processing between the LAN control buffer 321 and the transmission buffer 330 and the reception buffer 331 in the LAN control LSI 320, and manages the upper and lower limits of the transmission and reception buffers.

【0053】このように、統計的なデータ棄却判断を行
いながらアドレスの変化量のみに注目してクロック補正
を繰り返すことで、LAN電話機200とLAN電話機
300の符号化クロックの同期化が果たされる。
As described above, by repeating the clock correction while paying attention only to the address change amount while performing the statistical data rejection determination, the coded clocks of the LAN telephone 200 and the LAN telephone 300 are synchronized.

【0054】[0054]

【発明の効果】従って、本発明によれば、比較的安価な
ハードウエアを追加するだけで、従来例で述べたような
問題を除去した端末装置を提供できるものである。
Thus, according to the present invention, it is possible to provide a terminal device which eliminates the problems described in the prior art by simply adding relatively inexpensive hardware.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例に係るLANネットワークの概
略構成図である。
FIG. 1 is a schematic configuration diagram of a LAN network according to an embodiment of the present invention.

【図2】統計演算処理を説明するための図である。FIG. 2 is a diagram illustrating a statistical calculation process.

【符号の説明】[Explanation of symbols]

101 LAN構内交換機 102 ルータ 200,300 LAN電話機 310 CPU 320 LAN制御部 321 LAN制御バッファ 330 送信バッファ 331 受信バッファ 340 音声コーデック 370 符号化クロック生成部 400 ハンドセット DESCRIPTION OF SYMBOLS 101 LAN private branch exchange 102 router 200, 300 LAN telephone 310 CPU 320 LAN control part 321 LAN control buffer 330 transmission buffer 331 reception buffer 340 audio codec 370 encoding clock generation part 400 handset

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】ネットワーク間に用意され、送信データを
蓄積するための送信用バッファと受信データを蓄積する
ための受信用バッファとをそれぞれ具備し、前記送信用
バッファから受信側伝送クロックと異なる伝送クロック
を伴って相互に所定データを伝送するデータ伝送端末装
置であって、 送信相手先端末装置から所定のデータが伝送されて前記
受信用バッファに蓄積されるとき、この蓄積されるデー
タ量の所定周期毎の変化量を検出し、統計的手法を用い
て前記変化量に応じた補正用クロックを得、この補正用
クロックにより前記受信側伝送クロックを補正して、前
記送信側のクロックとの同期化を図るようにしたことを
特徴とするデータ伝送端末装置。
A transmission buffer for storing transmission data and a reception buffer for storing reception data, wherein the transmission buffer is different from a transmission clock for a reception side from the transmission buffer. A data transmission terminal device for mutually transmitting predetermined data together with a clock, wherein when predetermined data is transmitted from a transmission destination terminal device and stored in the reception buffer, a predetermined amount of the stored data is determined. A change amount for each cycle is detected, a correction clock corresponding to the change amount is obtained using a statistical method, and the reception-side transmission clock is corrected with the correction clock to synchronize with the transmission-side clock. A data transmission terminal device characterized in that the data transmission terminal device is adapted to be used.
JP18380898A 1998-06-30 1998-06-30 Data transmission terminal equipment Pending JP2000022678A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18380898A JP2000022678A (en) 1998-06-30 1998-06-30 Data transmission terminal equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18380898A JP2000022678A (en) 1998-06-30 1998-06-30 Data transmission terminal equipment

Publications (1)

Publication Number Publication Date
JP2000022678A true JP2000022678A (en) 2000-01-21

Family

ID=16142250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18380898A Pending JP2000022678A (en) 1998-06-30 1998-06-30 Data transmission terminal equipment

Country Status (1)

Country Link
JP (1) JP2000022678A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007082045A (en) * 2005-09-16 2007-03-29 Toa Corp COMMUNICATION DEVICE, ITS COMMUNICATION METHOD, COMMUNICATION PROGRAM, AND COMPUTER-READABLE RECORDING MEDIUM CONTAINING THE COMMUNICATION PROGRAM
JP2007235217A (en) * 2006-02-27 2007-09-13 Fujitsu Access Ltd Synchronization/asynchronization converter and clock control method
JP2007266856A (en) * 2006-03-28 2007-10-11 Aiphone Co Ltd Transmitter-receiver of voice synchronization type, signal processing system, and signal processor used assembled in the transmitter-receiver of voice synchronization type
JP2008022432A (en) * 2006-07-14 2008-01-31 Nec Access Technica Ltd Signal transmitting/receiving apparatus and communication synchronism control method
JP2008053797A (en) * 2006-08-22 2008-03-06 Nippon Telegr & Teleph Corp <Ntt> Clock regeneration method and apparatus
US7647420B2 (en) 2005-03-17 2010-01-12 International Business Machines Corporation Apparatus and method for controlling storage device
WO2010122626A1 (en) * 2009-04-20 2010-10-28 パイオニア株式会社 Reception device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7647420B2 (en) 2005-03-17 2010-01-12 International Business Machines Corporation Apparatus and method for controlling storage device
JP2007082045A (en) * 2005-09-16 2007-03-29 Toa Corp COMMUNICATION DEVICE, ITS COMMUNICATION METHOD, COMMUNICATION PROGRAM, AND COMPUTER-READABLE RECORDING MEDIUM CONTAINING THE COMMUNICATION PROGRAM
JP2007235217A (en) * 2006-02-27 2007-09-13 Fujitsu Access Ltd Synchronization/asynchronization converter and clock control method
JP2007266856A (en) * 2006-03-28 2007-10-11 Aiphone Co Ltd Transmitter-receiver of voice synchronization type, signal processing system, and signal processor used assembled in the transmitter-receiver of voice synchronization type
JP2008022432A (en) * 2006-07-14 2008-01-31 Nec Access Technica Ltd Signal transmitting/receiving apparatus and communication synchronism control method
JP2008053797A (en) * 2006-08-22 2008-03-06 Nippon Telegr & Teleph Corp <Ntt> Clock regeneration method and apparatus
WO2010122626A1 (en) * 2009-04-20 2010-10-28 パイオニア株式会社 Reception device
JPWO2010122626A1 (en) * 2009-04-20 2012-10-22 パイオニア株式会社 Receiver

Similar Documents

Publication Publication Date Title
US7430609B2 (en) Managing access to streams hosted on duplicating switches
KR100741213B1 (en) Alignment of Clock Domains in Packet Networks
US8160030B2 (en) Data rate controller
EP1384157B1 (en) Managing acess to streams hosted on duplicating switches
US20030035444A1 (en) Method for synchronizing a communication system via a packet-oriented data network
JPH10500547A (en) Voice communication device
WO2003098886A1 (en) Virtual end-to-end coder/decoder capability in h.323 gateways
US20080049723A1 (en) Generating multiple data streams from a single data source
WO2020233313A1 (en) Delay adjustment method and apparatus for end-to-end service, storage medium, and electronic apparatus
US6961331B2 (en) IP gateway apparatus
JP2000022678A (en) Data transmission terminal equipment
CA2610550A1 (en) A method and system for providing via a data network information data for recovering a clock frequency
US20020114321A1 (en) Method and system for translating between circuit and packet identifiers for a communication connection
US20020114320A1 (en) Method and system for providing multiple packet connections for a circuit connection across a circuit-to-packet interworking unit
US20080075220A1 (en) Method and system for providing information for recovering a clock frequency
JP2010124456A (en) Communication system, communication apparatus and terminal accommodation apparatus
JP2002541690A (en) Method and apparatus for synchronizing devices of an ATM-based base station subsystem using a special virtual channel connection
JP2000354025A (en) Control Slip in Transmission of Synchronous Data Stream over Asynchronous Communication Network
JPH05236021A (en) Communication controller
JP2001160830A (en) Gateway and data transfer method
RU2369015C2 (en) Synchronisation of vodsl for dslam, connected to ethernet only
US6925093B2 (en) Communication apparatus, communication system and method for integrating speech and data
Pallios et al. Architecture and Implementation of the Access Mechanism for a Bus-Structured Multiservice LAN.
JP2000349898A (en) Telephone switching equipment
EP1274206A1 (en) Buffering in hybrid packet-TDM gateway