JP2000022197A - アバランシェフォトダイオード - Google Patents
アバランシェフォトダイオードInfo
- Publication number
- JP2000022197A JP2000022197A JP10189474A JP18947498A JP2000022197A JP 2000022197 A JP2000022197 A JP 2000022197A JP 10189474 A JP10189474 A JP 10189474A JP 18947498 A JP18947498 A JP 18947498A JP 2000022197 A JP2000022197 A JP 2000022197A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- type semiconductor
- avalanche photodiode
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/10—Semiconductor bodies
- H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
- H10F77/147—Shapes of bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
- H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 簡易な素子構造で、ギガビット応答・高信頼
性なアバランシェフォトダイオード（ＡＰＤ）を実現す
る。 【解決手段】 半導体基板１１上に、ｎ型半導体バッフ
ァ層１２と、半導体増倍層１３と、ｐ型半導体電界緩和
層１４と、ｐ型半導体光吸収層と、ｐ型半導体キャップ
層１７と、ｐ型半導体コンタクト層１８とからなる積層
構造を有するアバランシェフォトダイオードにおいて、
該ｐ型半導体光吸収層が、該ｐ型半導体電界緩和層１４
に隣接する厚さ１０ｎｍ以上０．３μｍ以下の空乏化領
域１５と、これに隣接する厚さ２μｍ以下の非空乏化領
域１６の２層から構成されることを特徴とするアバラン
シェフォトダイオード。
性なアバランシェフォトダイオード（ＡＰＤ）を実現す
る。 【解決手段】 半導体基板１１上に、ｎ型半導体バッフ
ァ層１２と、半導体増倍層１３と、ｐ型半導体電界緩和
層１４と、ｐ型半導体光吸収層と、ｐ型半導体キャップ
層１７と、ｐ型半導体コンタクト層１８とからなる積層
構造を有するアバランシェフォトダイオードにおいて、
該ｐ型半導体光吸収層が、該ｐ型半導体電界緩和層１４
に隣接する厚さ１０ｎｍ以上０．３μｍ以下の空乏化領
域１５と、これに隣接する厚さ２μｍ以下の非空乏化領
域１６の２層から構成されることを特徴とするアバラン
シェフォトダイオード。
Description
【０００１】
【発明の属する技術分野】本発明は、光通信用のギガビ
ット応答速度を有し、製作が容易、かつ、高信頼なアバ
ランシェフォトダイオード（ＡＰＤ）の構造に関する。
ット応答速度を有し、製作が容易、かつ、高信頼なアバ
ランシェフォトダイオード（ＡＰＤ）の構造に関する。
【０００２】
【従来の技術】次世代の加入者系光通信システムにおい
ては、ギガビット応答速度を有し、かつ、低コストなア
バランシェフォトダイオード（ＡＰＤ）が要求されてい
る。このような素子には、素子構造が簡易で量産性・低
コスト性にすぐれ、かつ、石英系光導波路（ＰＬＣ）等
にパッシブアライメントにより容易にハイブリッド実装
が可能で、かつ、高信頼である、といった性能・特徴が
必要である。このような目的の実現をめざした従来素子
の一例として、図５に示す埋込導波路構造のＡＰＤ（特
開平４−２８６１６８号）が報告されている。図におい
て、符号５１はｎ+−ＩｎＰ基板、５２はｎ-ＩｎＰ光導
波路層、５３はリッジ型光導波領域、５４はマッチング
層、５５はＩｎＧａＡｓ光吸収層、５６はｎ+−ＩｎＰ
増倍層、５７はｐ+拡散層、５８はｐ-拡散領域、５９は
ＩｎＰ埋込層、５１０はｐ側電極、５１１はｎ側電極で
ある。この従来素子では、素子のアクティブ部分をＩｎ
Ｐ５９で埋込み再成長し、かつパッシブ半導体光導波路
５３を集積する構造である。また、他の例として、図６
に示すメサ型面入射構造ＡＰＤ（信学会総合大会１９９
８、Ｃ−３−１１）がある。図において、６１はｎ型Ｉ
ｎＰ基板、６２はｎ型ＩｎＰバッファ層、６３は超格子
増倍層、６４はｐ型ＩｎＰ電界緩和層、６５ｐ-型Ｉｎ
ＧａＡｓ光吸収層、６６はｐ型ＩｎＰキャップ層、６７
はｐ+型ＩｎＧａＡｓコタクト層、６８は受光領域、６
９はパッシベーション膜、６１０はｐ電極、６１１はｎ
電極、６１２はＡＲコートである。さらに、他の例とし
て、図７に示すメサ型導波路構造ＡＰＤ（特開平６−２
３７００９号）がある。図において、７１はｎ型ＩｎＰ
基板、７２はｎ型ＩｎＡｌＡｓバッファ層、７３は超格
子増倍層、７４はｐ型ＩｎＡｌＧａＡｓ電界緩和層、７
５はｐ型ＩｎＧａＡｓ光吸収層、７６はｐ型ＩｎＡｌＧ
ａＡｓバッファ層、７７はｐ型ＩｎＡｌＡｓバッファ
層、７８はｐ型ＩｎＧａＡｓコタクト層、７９はポリイ
ミドパッシベーション膜、７１０はｐ電極、７１１はｎ
電極である。図６および図７に示すメサ型導波路構造Ａ
ＰＤでは、メサエッチングで形成した素子のアクティブ
部分にポリイミド等の表面保護膜６９、７９を直接コー
トした簡易な構造の素子である。また、別な例として図
８に示す面入射構造プレーナ型ＡＰＤ（ＩＥＥＥ、Ｐｈ
ｏｔｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｌｅｔｔｅｒ
ｓ、８巻、８２７−８２９ページ、１９９６）がある。
図において、８１はＳＩ−ＩｎＰ基板、８２はｐ+型バ
ッファ層、８３はｐ-型ＩｎＧａＡｓ光吸収層、８４は
ｐ型ＩｎＰ電界緩和層、８５はノンドープＩｎＡｌＡｓ
／ＩｎＡｌＧａＡｓ超格子増倍層、８６はｎ+型ＩｎＡ
ｌＡｓキャップ層、８７はｎ+型ＩｎＧａＡｓコンタク
ト層、８８は円環状分離溝、８９ｐ型化領域、８１０は
ガードリング、８１２はｐ電極、８１３はｎ電極、８１
４はパッシベーション膜、８１５はＡＲコートである。
この場合、厚さ１μｍ程度以上の空乏化光吸収層８３を
有するためにガードリング８１０が不可欠な素子構造で
ある。一方、図９に示す従来例は、アバランシェ増倍機
能は有さないｐｎフォトダイオード（特開平９−２７５
２２４号、信学技法ＬＱＥ９７−１２０（１９９７））
である。図において、９１はｐ型光吸収層、９２はｎ型
電極層、９３はキャリア走行層、９４はｐ型キャリアブ
ロック層、９５はアノード電極、９６はカソード電極、
９７は半絶縁性基板、９８はｎ型クリフ層、９９はｉ型
セットバック層、９１０はｐ型コンタクト層である。こ
れは、超高速応答（４０〜１６０ＧＨｚ）・高飽和出力
（〜１Ｖ）を目的としたメサ型構造素子である。この従
来例は、本発明のＡＰＤ構成に一見類似しているかのよ
うな構造であるが、目的上・構造上、本発明とは異なる
ので、その相違を後述する。
ては、ギガビット応答速度を有し、かつ、低コストなア
バランシェフォトダイオード（ＡＰＤ）が要求されてい
る。このような素子には、素子構造が簡易で量産性・低
コスト性にすぐれ、かつ、石英系光導波路（ＰＬＣ）等
にパッシブアライメントにより容易にハイブリッド実装
が可能で、かつ、高信頼である、といった性能・特徴が
必要である。このような目的の実現をめざした従来素子
の一例として、図５に示す埋込導波路構造のＡＰＤ（特
開平４−２８６１６８号）が報告されている。図におい
て、符号５１はｎ+−ＩｎＰ基板、５２はｎ-ＩｎＰ光導
波路層、５３はリッジ型光導波領域、５４はマッチング
層、５５はＩｎＧａＡｓ光吸収層、５６はｎ+−ＩｎＰ
増倍層、５７はｐ+拡散層、５８はｐ-拡散領域、５９は
ＩｎＰ埋込層、５１０はｐ側電極、５１１はｎ側電極で
ある。この従来素子では、素子のアクティブ部分をＩｎ
Ｐ５９で埋込み再成長し、かつパッシブ半導体光導波路
５３を集積する構造である。また、他の例として、図６
に示すメサ型面入射構造ＡＰＤ（信学会総合大会１９９
８、Ｃ−３−１１）がある。図において、６１はｎ型Ｉ
ｎＰ基板、６２はｎ型ＩｎＰバッファ層、６３は超格子
増倍層、６４はｐ型ＩｎＰ電界緩和層、６５ｐ-型Ｉｎ
ＧａＡｓ光吸収層、６６はｐ型ＩｎＰキャップ層、６７
はｐ+型ＩｎＧａＡｓコタクト層、６８は受光領域、６
９はパッシベーション膜、６１０はｐ電極、６１１はｎ
電極、６１２はＡＲコートである。さらに、他の例とし
て、図７に示すメサ型導波路構造ＡＰＤ（特開平６−２
３７００９号）がある。図において、７１はｎ型ＩｎＰ
基板、７２はｎ型ＩｎＡｌＡｓバッファ層、７３は超格
子増倍層、７４はｐ型ＩｎＡｌＧａＡｓ電界緩和層、７
５はｐ型ＩｎＧａＡｓ光吸収層、７６はｐ型ＩｎＡｌＧ
ａＡｓバッファ層、７７はｐ型ＩｎＡｌＡｓバッファ
層、７８はｐ型ＩｎＧａＡｓコタクト層、７９はポリイ
ミドパッシベーション膜、７１０はｐ電極、７１１はｎ
電極である。図６および図７に示すメサ型導波路構造Ａ
ＰＤでは、メサエッチングで形成した素子のアクティブ
部分にポリイミド等の表面保護膜６９、７９を直接コー
トした簡易な構造の素子である。また、別な例として図
８に示す面入射構造プレーナ型ＡＰＤ（ＩＥＥＥ、Ｐｈ
ｏｔｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｌｅｔｔｅｒ
ｓ、８巻、８２７−８２９ページ、１９９６）がある。
図において、８１はＳＩ−ＩｎＰ基板、８２はｐ+型バ
ッファ層、８３はｐ-型ＩｎＧａＡｓ光吸収層、８４は
ｐ型ＩｎＰ電界緩和層、８５はノンドープＩｎＡｌＡｓ
／ＩｎＡｌＧａＡｓ超格子増倍層、８６はｎ+型ＩｎＡ
ｌＡｓキャップ層、８７はｎ+型ＩｎＧａＡｓコンタク
ト層、８８は円環状分離溝、８９ｐ型化領域、８１０は
ガードリング、８１２はｐ電極、８１３はｎ電極、８１
４はパッシベーション膜、８１５はＡＲコートである。
この場合、厚さ１μｍ程度以上の空乏化光吸収層８３を
有するためにガードリング８１０が不可欠な素子構造で
ある。一方、図９に示す従来例は、アバランシェ増倍機
能は有さないｐｎフォトダイオード（特開平９−２７５
２２４号、信学技法ＬＱＥ９７−１２０（１９９７））
である。図において、９１はｐ型光吸収層、９２はｎ型
電極層、９３はキャリア走行層、９４はｐ型キャリアブ
ロック層、９５はアノード電極、９６はカソード電極、
９７は半絶縁性基板、９８はｎ型クリフ層、９９はｉ型
セットバック層、９１０はｐ型コンタクト層である。こ
れは、超高速応答（４０〜１６０ＧＨｚ）・高飽和出力
（〜１Ｖ）を目的としたメサ型構造素子である。この従
来例は、本発明のＡＰＤ構成に一見類似しているかのよ
うな構造であるが、目的上・構造上、本発明とは異なる
ので、その相違を後述する。
【０００３】
【発明が解決しようとする課題】上記図５に示す従来構
造ＡＰＤでは、作製工程（埋込工程）が複雑で良品歩留
まりが低下するという問題点がある。また、図６および
図７に示す従来構造ＡＰＤでは、メサ端面（特にＩｎＧ
ａＡｓ光吸収層のメサ端面）と表面保護膜の安定性が不
十分で高信頼な特性が得にくいという問題点がある。ま
た、図８に示す従来構造ＡＰＤでは、作製工程（ガード
リング作製工程）が複雑であるという問題点がある。
造ＡＰＤでは、作製工程（埋込工程）が複雑で良品歩留
まりが低下するという問題点がある。また、図６および
図７に示す従来構造ＡＰＤでは、メサ端面（特にＩｎＧ
ａＡｓ光吸収層のメサ端面）と表面保護膜の安定性が不
十分で高信頼な特性が得にくいという問題点がある。ま
た、図８に示す従来構造ＡＰＤでは、作製工程（ガード
リング作製工程）が複雑であるという問題点がある。
【０００４】一方、図９に示す従来構造ｐｎフォトダイ
オードでのＡＰＤ動作を考えると、キャリア走行層９３
とｐ型光吸収層９１の間に電界緩和層が存在していな
い。このため、光吸収層９１の電界をトンネル暗電流の
発生限界以下に制御するのは、ｐ側ではナロ−バンドギ
ャップのｐ型光吸収層９１のみであるため、ＡＰＤとし
て動作させようとすると、キャリア走行層９３に接する
光吸収層９１で電界上昇が生じて暗電流が増大するとい
う不具合が生じる。さらには、本従来例では、該ｐ型光
吸収層９１はバイアス状態で空乏化しないように設定さ
れているため、参考文献（信学技法ＬＱＥ９７−１２０
（１９９７））によれば、該ｐ型光吸収層９１とキャリ
ア走行層９３の間のバンド不連続によるヘテロ障壁を光
吸収層９１で発生した光励起キャリア（電子）が乗り越
えて高速応答するために、該ｐ型光吸収層９１うち、キ
ャリア走行層９３に接する非常に薄い領域（１０ｎｍ）
９９のみを高純度（ｉ型層）として空乏化させ、かつ、
該キャリア走行層９３のうち、光吸収層９１に接する非
常に薄い領域（１０ｎｍ）９８をクリフ層としてデルタ
的にｎ型に高濃度ドーピングさせている。このような層
構造、特にｎ型高濃度クリフ層９８構造が不可欠な構造
では、もしアバランシェ増倍をキャリア走行層で発生さ
せようとしても、アバランシェ増倍が発生するほどの高
電界を印加する前に光吸収層側で暗電流が増大してしま
うことを避け得ない。すなわち、本従来例の素子構造
は、本質的にＡＰＤに導入不可能なものである。
オードでのＡＰＤ動作を考えると、キャリア走行層９３
とｐ型光吸収層９１の間に電界緩和層が存在していな
い。このため、光吸収層９１の電界をトンネル暗電流の
発生限界以下に制御するのは、ｐ側ではナロ−バンドギ
ャップのｐ型光吸収層９１のみであるため、ＡＰＤとし
て動作させようとすると、キャリア走行層９３に接する
光吸収層９１で電界上昇が生じて暗電流が増大するとい
う不具合が生じる。さらには、本従来例では、該ｐ型光
吸収層９１はバイアス状態で空乏化しないように設定さ
れているため、参考文献（信学技法ＬＱＥ９７−１２０
（１９９７））によれば、該ｐ型光吸収層９１とキャリ
ア走行層９３の間のバンド不連続によるヘテロ障壁を光
吸収層９１で発生した光励起キャリア（電子）が乗り越
えて高速応答するために、該ｐ型光吸収層９１うち、キ
ャリア走行層９３に接する非常に薄い領域（１０ｎｍ）
９９のみを高純度（ｉ型層）として空乏化させ、かつ、
該キャリア走行層９３のうち、光吸収層９１に接する非
常に薄い領域（１０ｎｍ）９８をクリフ層としてデルタ
的にｎ型に高濃度ドーピングさせている。このような層
構造、特にｎ型高濃度クリフ層９８構造が不可欠な構造
では、もしアバランシェ増倍をキャリア走行層で発生さ
せようとしても、アバランシェ増倍が発生するほどの高
電界を印加する前に光吸収層側で暗電流が増大してしま
うことを避け得ない。すなわち、本従来例の素子構造
は、本質的にＡＰＤに導入不可能なものである。
【０００５】本発明は、上述した事情に鑑みてなされた
もので、ギガビット応答速度を有し、簡易な構造で製作
が容易、かつ、高信頼な、新規な光加入者系用低コスト
ＡＰＤを実現することを目的とする。
もので、ギガビット応答速度を有し、簡易な構造で製作
が容易、かつ、高信頼な、新規な光加入者系用低コスト
ＡＰＤを実現することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明に係るアバランシェフォトダイオードは、以下
のような特徴を有する。
の本発明に係るアバランシェフォトダイオードは、以下
のような特徴を有する。
【０００７】本発明の第一のアバランシェフォトダイオ
ードは、半導体基板上に、第１導電型半導体バッファ層
と、半導体増倍層と、第２導電型半導体電界緩和層と、
第２導電型半導体光吸収層と、第２導電型半導体キャッ
プ層と、第２導電型半導体コンタクト層とからなる積層
構造を有するアバランシェフォトダイオードにおいて、
前記第２導電型半導体光吸収層が、前記第２導電型半導
体電界緩和層に隣接する厚さ１０ｎｍ以上０．３μｍ以
下の空乏化領域と、さらにこれに隣接する厚さ２μｍ以
下の非空乏化領域の２層から構成されることを特徴とす
る。この場合、例えば、前記第１導電型はｎ型で、前記
第２導電型はｐ型である。また、この第一のアバランシ
ェフォトダイオードは、エッチングで形成した端面入射
構造を有していると好適である。さらには、前記第２導
電型光吸収層のキャリア濃度が、該空乏化光吸収層にむ
かって、段階的に、または、連続的に変化していると好
適である。
ードは、半導体基板上に、第１導電型半導体バッファ層
と、半導体増倍層と、第２導電型半導体電界緩和層と、
第２導電型半導体光吸収層と、第２導電型半導体キャッ
プ層と、第２導電型半導体コンタクト層とからなる積層
構造を有するアバランシェフォトダイオードにおいて、
前記第２導電型半導体光吸収層が、前記第２導電型半導
体電界緩和層に隣接する厚さ１０ｎｍ以上０．３μｍ以
下の空乏化領域と、さらにこれに隣接する厚さ２μｍ以
下の非空乏化領域の２層から構成されることを特徴とす
る。この場合、例えば、前記第１導電型はｎ型で、前記
第２導電型はｐ型である。また、この第一のアバランシ
ェフォトダイオードは、エッチングで形成した端面入射
構造を有していると好適である。さらには、前記第２導
電型光吸収層のキャリア濃度が、該空乏化光吸収層にむ
かって、段階的に、または、連続的に変化していると好
適である。
【０００８】本発明の第一のアバランシェフォトダイオ
ードの作用を図１および図２を用いて説明する。尚、図
の詳細については、発明の実施の形態において詳述す
る。図１に示すメサ型素子構造においては、図６、図７
に示す従来例との比較を行うと、ｐ型半導体光吸収層
（図６の６５に相当）が、該ｐ型半導体電界緩和層１４
に隣接する厚さ１０ｎｍ以上０．３μｍ以下の空乏化領
域１５、さらにこれに隣接する厚さ２μｍ以下の非空乏
化領域１６の両方を具備することが新規な特徴である。
従来例では、該ｐ型半導体光吸収層が単一の厚さ０．４
μｍ以上の空乏化領域を含む光吸収層６５で構成されて
いる。本発明の構成では、空乏化する光吸収層の層厚が
極端に薄いため、メサ側壁において露出する空乏化した
ナローバンドギャップＩｎＧａＡｓ光吸収層の表面積を
極端に小さくすることができる。従来例のメサ型素子の
暗電流の経時劣化の原因は、この空乏化したナローバン
ドギャップＩｎＧａＡｓ光吸収層と表面保護膜１１０と
の間の界面の経時的不安定性によるものであるから、本
発明では、表面積の極小化の効果により、該界面の経時
的安定性が大きく改善され、経時的に安定な暗電流特性
・高信頼特性が実現できる。その際、パシベーション膜
１１０にはポリイミド等の有機膜ばかりでなく、ＳｉＮ
等の無機膜も用いることができる。応答速度に関して
は、該ｐ型非空乏化光吸収層１６で発生したフォトキャ
リアのうち電子は、有効質量が小さく熱拡散速度が大き
いので、厚さが２μｍ以下であれば電子拡散走行によ
り、ギガビット応答に十分可能な時間で該ｐ型空乏化光
吸収層１５に注入され、次に、該ｐ型空乏化光吸収層１
５における電界で加速されエネルギーを獲得するので、
該電界緩和層１４との間のヘテロ障壁をＧＨｚ以上の高
速応答で乗り越えることができる。この時、該ｐ型空乏
化光吸収層１５における電界で加速されエネルギーを獲
得するためには、ある程度以上の走行距離が必要であ
る。よって、該ｐ型空乏化光吸収層１５の厚さの下限
は、電界加速によるエネルギー獲得に必要な最小値、ま
た、上限値は、前述の、高信頼化の効果が得られる最大
値、の各々によって与えられることになる。一方、該ｐ
型非空乏化光吸収層１６で発生したフォトキャリアのう
ち正孔は、誘電緩和時間で短時間に応答、ｐ型電極１１
１に収集される。さらに、該ｐ型非空乏化光吸収層１６
のキャリア濃度が該空乏化光吸収層にむかって段階的
に、もしくは連続的に変化していることを特徴とする構
造を付加すると、フェルミレベルの傾斜が電子拡散を促
進することから、該ｐ型非空乏化光吸収層１６の厚さに
対して相対的により高速応答（比較的厚い場合１．５〜
２μｍでも、１０Ｇｂｐｓ近い応答特性）を実現でき
る。以上、シンプルな素子構造で、ギガビット応答特性
を有し、高信頼なメサ型ＡＰＤが実現できる。図１で
は、裏面入射構造素子に本発明の構造を適応したもの
で、表面入射型に比較して低容量化が容易である。図２
では、導波路構造を有するが、エッチングで形成した端
面入射構造を有し、形成の容易なＳｉＮ等の無機無反射
膜をパシベーション膜２１０として端面にコートするこ
とで素子が作製できる。すなわち、作製が容易で、ギガ
ビット応答・高信頼でかつ、他の光導波路とのパッシブ
実装が容易・低実装コストのメサ型ＡＰＤを実現でき
る。
ードの作用を図１および図２を用いて説明する。尚、図
の詳細については、発明の実施の形態において詳述す
る。図１に示すメサ型素子構造においては、図６、図７
に示す従来例との比較を行うと、ｐ型半導体光吸収層
（図６の６５に相当）が、該ｐ型半導体電界緩和層１４
に隣接する厚さ１０ｎｍ以上０．３μｍ以下の空乏化領
域１５、さらにこれに隣接する厚さ２μｍ以下の非空乏
化領域１６の両方を具備することが新規な特徴である。
従来例では、該ｐ型半導体光吸収層が単一の厚さ０．４
μｍ以上の空乏化領域を含む光吸収層６５で構成されて
いる。本発明の構成では、空乏化する光吸収層の層厚が
極端に薄いため、メサ側壁において露出する空乏化した
ナローバンドギャップＩｎＧａＡｓ光吸収層の表面積を
極端に小さくすることができる。従来例のメサ型素子の
暗電流の経時劣化の原因は、この空乏化したナローバン
ドギャップＩｎＧａＡｓ光吸収層と表面保護膜１１０と
の間の界面の経時的不安定性によるものであるから、本
発明では、表面積の極小化の効果により、該界面の経時
的安定性が大きく改善され、経時的に安定な暗電流特性
・高信頼特性が実現できる。その際、パシベーション膜
１１０にはポリイミド等の有機膜ばかりでなく、ＳｉＮ
等の無機膜も用いることができる。応答速度に関して
は、該ｐ型非空乏化光吸収層１６で発生したフォトキャ
リアのうち電子は、有効質量が小さく熱拡散速度が大き
いので、厚さが２μｍ以下であれば電子拡散走行によ
り、ギガビット応答に十分可能な時間で該ｐ型空乏化光
吸収層１５に注入され、次に、該ｐ型空乏化光吸収層１
５における電界で加速されエネルギーを獲得するので、
該電界緩和層１４との間のヘテロ障壁をＧＨｚ以上の高
速応答で乗り越えることができる。この時、該ｐ型空乏
化光吸収層１５における電界で加速されエネルギーを獲
得するためには、ある程度以上の走行距離が必要であ
る。よって、該ｐ型空乏化光吸収層１５の厚さの下限
は、電界加速によるエネルギー獲得に必要な最小値、ま
た、上限値は、前述の、高信頼化の効果が得られる最大
値、の各々によって与えられることになる。一方、該ｐ
型非空乏化光吸収層１６で発生したフォトキャリアのう
ち正孔は、誘電緩和時間で短時間に応答、ｐ型電極１１
１に収集される。さらに、該ｐ型非空乏化光吸収層１６
のキャリア濃度が該空乏化光吸収層にむかって段階的
に、もしくは連続的に変化していることを特徴とする構
造を付加すると、フェルミレベルの傾斜が電子拡散を促
進することから、該ｐ型非空乏化光吸収層１６の厚さに
対して相対的により高速応答（比較的厚い場合１．５〜
２μｍでも、１０Ｇｂｐｓ近い応答特性）を実現でき
る。以上、シンプルな素子構造で、ギガビット応答特性
を有し、高信頼なメサ型ＡＰＤが実現できる。図１で
は、裏面入射構造素子に本発明の構造を適応したもの
で、表面入射型に比較して低容量化が容易である。図２
では、導波路構造を有するが、エッチングで形成した端
面入射構造を有し、形成の容易なＳｉＮ等の無機無反射
膜をパシベーション膜２１０として端面にコートするこ
とで素子が作製できる。すなわち、作製が容易で、ギガ
ビット応答・高信頼でかつ、他の光導波路とのパッシブ
実装が容易・低実装コストのメサ型ＡＰＤを実現でき
る。
【０００９】本発明の第二のアバランシェフォトダイオ
ードは、半導体基板上に、第１導電型半導体バッファ
層、第１導電型半導体光吸収層、第１導電型半導体電界
緩和層、半導体増倍層、エッチング停止層、第２導電型
半導体キャップ層、第２導電型半導体コンタクト層から
なる積層構造を有し、かつ、受光領域の外周部分に表面
より少なくとも概第１導電型半導体電界緩和層に達する
深さの第１導電型化領域、さらには、該受光領域上の該
第２導電型半導体キャップ層と該第１導電型化領域の間
に深さが該第２導電型半導体コンタクト層と該キャップ
層の厚さ和に相当する環状分離溝領域、を有するアバラ
ンシェフォトダイオードにおいて、前記第１導電型半導
体光吸収層が、前記第１導電型半導体電界緩和層に隣接
する厚さ１０ｎｍ以上０．３μｍ以下の空乏化領域と、
さらにこれに隣接する厚さ２μｍ以下の非空乏化領域の
２層から構成されることを特徴とする。この場合、例え
ば、第１導電型がｐ型、第２導電型がｎ型である。ま
た、この第二のアバランシェフォトダイオードは、エッ
チングで形成した端面入射構造を有し、該端面からの該
第１導電型化領域の長さが２０μｍ以下であると好適で
ある。さらに、前記端面入射構造における後端面からの
第１導電型化領域の長さが２０μｍ以下であると好適で
ある。さらには、前記第１導電型光吸収層のキャリア濃
度が、前記空乏化光吸収層にむかって、段階的に、また
は、連続的に変化していると好適である。
ードは、半導体基板上に、第１導電型半導体バッファ
層、第１導電型半導体光吸収層、第１導電型半導体電界
緩和層、半導体増倍層、エッチング停止層、第２導電型
半導体キャップ層、第２導電型半導体コンタクト層から
なる積層構造を有し、かつ、受光領域の外周部分に表面
より少なくとも概第１導電型半導体電界緩和層に達する
深さの第１導電型化領域、さらには、該受光領域上の該
第２導電型半導体キャップ層と該第１導電型化領域の間
に深さが該第２導電型半導体コンタクト層と該キャップ
層の厚さ和に相当する環状分離溝領域、を有するアバラ
ンシェフォトダイオードにおいて、前記第１導電型半導
体光吸収層が、前記第１導電型半導体電界緩和層に隣接
する厚さ１０ｎｍ以上０．３μｍ以下の空乏化領域と、
さらにこれに隣接する厚さ２μｍ以下の非空乏化領域の
２層から構成されることを特徴とする。この場合、例え
ば、第１導電型がｐ型、第２導電型がｎ型である。ま
た、この第二のアバランシェフォトダイオードは、エッ
チングで形成した端面入射構造を有し、該端面からの該
第１導電型化領域の長さが２０μｍ以下であると好適で
ある。さらに、前記端面入射構造における後端面からの
第１導電型化領域の長さが２０μｍ以下であると好適で
ある。さらには、前記第１導電型光吸収層のキャリア濃
度が、前記空乏化光吸収層にむかって、段階的に、また
は、連続的に変化していると好適である。
【００１０】本発明の第二のアバランシェフォトダイオ
ードの作用を図３および図４を用いて説明する。尚、図
の詳細については、発明の実施の形態において詳述す
る。図３に示すプレーナ型素子構造は、図８に示す従来
例（ＩＥＥＥ、Ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈｎｏｌｏ
ｇｙ Ｌｅｔｔｅｒｓ、８巻、８２７−８２９ページ、
１９９６）の素子構造を基本としているが、該ｐ型半導
体光吸収層（図８の８３に相当）が、該ｐ型半導体電界
緩和層３５に隣接する厚さ１０ｎｍ以上０．３μｍ以下
の空乏化領域３４と、さらにこれに隣接する厚さ２μｍ
以下の非空乏化領域３３の両方を具備することを新規な
特徴とする。これに対して従来例では、該ｐ型半導体光
吸収層８３が単一の厚さ１μｍ以上の空乏化領域を含む
光吸収層で構成されている。本発明の構成では、空乏化
する光吸収層３４の層厚が極端に薄いため、バイアス電
圧のうちこの層に配分される電圧分が数Ｖ程度以下と極
端に小さくなるので、光吸収増倍分離（ＳＡＭ）構造の
ＡＰＤで通常不可欠なガードリングを特に設けなくても
面内均一増倍が容易に得られるという利点を有する。す
なわち、該空乏化光吸収層３４の厚さの下限は、前述と
同じく電界加速によるヘテロ障壁分エネルギーの獲得に
必要な最小値、また、上限値は、ガードリングなしで高
い再現性で均一増倍の得られる最大値、の各々によって
与えられることになる。以上、シンプルな素子構造で、
ギガビット応答特性を有し、非常に高信頼なプレーナ型
ＡＰＤが実現できる。図３では、裏面入射構造素子に本
発明の構造を適応したもので、表面入射構造に比較して
低容量化が容易である。図４では、導波路構造を有する
が、エッチングで形成した端面入射構造を有し、該光入
射端面部から該ｐ型化領域４１１の長さが２０μｍ以下
であることを新規な特徴とする。また、これに加えて、
後端面からの該ｐ型化領域４１１の長さも２０μｍ以下
であることを新規な特徴とする。このような構造では、
該ｐ型化領域４１１では光吸収はあるがアバランシェ増
倍は起こらない無効な領域が存在する。しかし、本発明
の領域長の範囲では光吸収量は顕著でなく、量子効率の
低下はほとんど生じない。また、後端面領域もこの様な
構造であれば、高反射膜４１７をコートすることで、光
吸収無しに反射光を利用できるので短い素子長（低素子
容量）でも高量子効率が実現できる。この素子構造で
は、導波路の横方向の光閉じ込め機能は、受光領域の導
波路上部のｎ型キャップ層４８がリッジ形状であるた
め、これにより得られる。応答速度に関しては、図１の
本発明のときと同じ原理で高速応答する。このような導
波路構造プレーナ型ＡＰＤは、作製が容易で、ギガビッ
ト応答・高信頼でかつ、他の光導波路とのパッシブ実装
が容易なため、実装コストの低減可能というメリットも
有する。
ードの作用を図３および図４を用いて説明する。尚、図
の詳細については、発明の実施の形態において詳述す
る。図３に示すプレーナ型素子構造は、図８に示す従来
例（ＩＥＥＥ、Ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈｎｏｌｏ
ｇｙ Ｌｅｔｔｅｒｓ、８巻、８２７−８２９ページ、
１９９６）の素子構造を基本としているが、該ｐ型半導
体光吸収層（図８の８３に相当）が、該ｐ型半導体電界
緩和層３５に隣接する厚さ１０ｎｍ以上０．３μｍ以下
の空乏化領域３４と、さらにこれに隣接する厚さ２μｍ
以下の非空乏化領域３３の両方を具備することを新規な
特徴とする。これに対して従来例では、該ｐ型半導体光
吸収層８３が単一の厚さ１μｍ以上の空乏化領域を含む
光吸収層で構成されている。本発明の構成では、空乏化
する光吸収層３４の層厚が極端に薄いため、バイアス電
圧のうちこの層に配分される電圧分が数Ｖ程度以下と極
端に小さくなるので、光吸収増倍分離（ＳＡＭ）構造の
ＡＰＤで通常不可欠なガードリングを特に設けなくても
面内均一増倍が容易に得られるという利点を有する。す
なわち、該空乏化光吸収層３４の厚さの下限は、前述と
同じく電界加速によるヘテロ障壁分エネルギーの獲得に
必要な最小値、また、上限値は、ガードリングなしで高
い再現性で均一増倍の得られる最大値、の各々によって
与えられることになる。以上、シンプルな素子構造で、
ギガビット応答特性を有し、非常に高信頼なプレーナ型
ＡＰＤが実現できる。図３では、裏面入射構造素子に本
発明の構造を適応したもので、表面入射構造に比較して
低容量化が容易である。図４では、導波路構造を有する
が、エッチングで形成した端面入射構造を有し、該光入
射端面部から該ｐ型化領域４１１の長さが２０μｍ以下
であることを新規な特徴とする。また、これに加えて、
後端面からの該ｐ型化領域４１１の長さも２０μｍ以下
であることを新規な特徴とする。このような構造では、
該ｐ型化領域４１１では光吸収はあるがアバランシェ増
倍は起こらない無効な領域が存在する。しかし、本発明
の領域長の範囲では光吸収量は顕著でなく、量子効率の
低下はほとんど生じない。また、後端面領域もこの様な
構造であれば、高反射膜４１７をコートすることで、光
吸収無しに反射光を利用できるので短い素子長（低素子
容量）でも高量子効率が実現できる。この素子構造で
は、導波路の横方向の光閉じ込め機能は、受光領域の導
波路上部のｎ型キャップ層４８がリッジ形状であるた
め、これにより得られる。応答速度に関しては、図１の
本発明のときと同じ原理で高速応答する。このような導
波路構造プレーナ型ＡＰＤは、作製が容易で、ギガビッ
ト応答・高信頼でかつ、他の光導波路とのパッシブ実装
が容易なため、実装コストの低減可能というメリットも
有する。
【００１１】
【発明の実施の形態】第一の実施形態について説明す
る。まず、はじめに ｎ基板上１１にｎ型バッファ層１
２を約１μｍ、ノンドープＩｎＡｌＧａＡｓ／ＩｎＡｌ
Ａｓ超格子増倍層１３を〜０．５μｍ、ｐ+型ＩｎＰ電
界緩和層１４を３０〜１００ｎｍ、ｐ型空乏化ＩｎＧａ
Ａｓ光吸収層１５を１０ｎｍ、ｐ型非空乏化ＩｎＧａＡ
ｓ光吸収層１６を〜１．５μｍ、ｐ+型ＩｎＰキャップ
層１７を０．５μｍ、ｐ＋型ＩｎＧａＡｓ層１８を０．
１μｍ、順次ガスソ−スＭＢＥ法で積層する。次に、直
径２０〜５０μｍ程度の円形受光領域メサ１９をエッチ
ングにより形成する。ついで、パッシベーション膜１１
０をＳｉＮもしくは、ポリイミドで形成し、ｐ／ｎ電極
１１１／１１２を形成し、基板１１を１５０μｍ程度に
鏡面研磨後、基板裏面にＡＲコート１１３を形成する。
以上のプロセスにより本発明の第一の実施形態の裏面入
射型メサ型アバランシェフォトダイオードが製作でき
る。本素子では、増倍暗電流が１０ｎＡ程度以下の低暗
電流で高速（ＧＢ積７０〜８０ＧＨｚ）な特性が確認さ
れ、さらには、暗電流の経時的安定性も、たとえば１５
０℃のエージングでも１０００時間経過後も暗電流の増
加が全くない高信頼な特性が確認された
る。まず、はじめに ｎ基板上１１にｎ型バッファ層１
２を約１μｍ、ノンドープＩｎＡｌＧａＡｓ／ＩｎＡｌ
Ａｓ超格子増倍層１３を〜０．５μｍ、ｐ+型ＩｎＰ電
界緩和層１４を３０〜１００ｎｍ、ｐ型空乏化ＩｎＧａ
Ａｓ光吸収層１５を１０ｎｍ、ｐ型非空乏化ＩｎＧａＡ
ｓ光吸収層１６を〜１．５μｍ、ｐ+型ＩｎＰキャップ
層１７を０．５μｍ、ｐ＋型ＩｎＧａＡｓ層１８を０．
１μｍ、順次ガスソ−スＭＢＥ法で積層する。次に、直
径２０〜５０μｍ程度の円形受光領域メサ１９をエッチ
ングにより形成する。ついで、パッシベーション膜１１
０をＳｉＮもしくは、ポリイミドで形成し、ｐ／ｎ電極
１１１／１１２を形成し、基板１１を１５０μｍ程度に
鏡面研磨後、基板裏面にＡＲコート１１３を形成する。
以上のプロセスにより本発明の第一の実施形態の裏面入
射型メサ型アバランシェフォトダイオードが製作でき
る。本素子では、増倍暗電流が１０ｎＡ程度以下の低暗
電流で高速（ＧＢ積７０〜８０ＧＨｚ）な特性が確認さ
れ、さらには、暗電流の経時的安定性も、たとえば１５
０℃のエージングでも１０００時間経過後も暗電流の増
加が全くない高信頼な特性が確認された
【００１２】第二の実施形態について説明する。まず、
はじめに ｎ基板上２１にｎ型バッファ層２２を約１μ
ｍ、ノンドープＩｎＡｌＧａＡｓ／ＩｎＡｌＡｓ超格子
増倍層２３を〜０．５μｍ、ｐ+型ＩｎＰ電界緩和層２
４を３０〜１００ｎｍ、ｐ型空乏化ＩｎＧａＡｓ光吸収
層２５を１０ｎｍ、ｐ型非空乏化ＩｎＧａＡｓ光吸収層
２６を〜１．５μｍ、ｐ+型ＩｎＰキャップ層２７を
０．５μｍ、ｐ+型ＩｎＧａＡｓ層２８を０．１μｍ、
順次ガスソ−スＭＢＥ法で積層する。次に、幅１０μｍ
長さ５０〜１００μｍ程度の長方形受光領域メサ２９を
エッチングにより形成する。ついで、パッシベーション
膜２１０をＳｉＮで形成し、ｐ／ｎ電極２１１／２１２
を形成し、基板２１を１５０μｍ程度に鏡面研磨する。
なお、該長方形メサの光り入射端面以外の段差部に段差
緩和・補強用のポリイミドを付加する場合もある。以上
のプロセスにより本発明の第二の実施形態のメサ型導波
路構造アバランシェフォトダイオードが製作できる。本
素子では、増倍暗電流が１０ｎＡ程度以下の低暗電流で
高速（ＧＢ積７０〜８０ＧＨｚ）な特性が確認され、さ
らには、暗電流の経時的安定性も、たとえば１５０℃の
エージングでも１０００時間経過後も暗電流の増加が全
くない高信頼な特性が確認された。
はじめに ｎ基板上２１にｎ型バッファ層２２を約１μ
ｍ、ノンドープＩｎＡｌＧａＡｓ／ＩｎＡｌＡｓ超格子
増倍層２３を〜０．５μｍ、ｐ+型ＩｎＰ電界緩和層２
４を３０〜１００ｎｍ、ｐ型空乏化ＩｎＧａＡｓ光吸収
層２５を１０ｎｍ、ｐ型非空乏化ＩｎＧａＡｓ光吸収層
２６を〜１．５μｍ、ｐ+型ＩｎＰキャップ層２７を
０．５μｍ、ｐ+型ＩｎＧａＡｓ層２８を０．１μｍ、
順次ガスソ−スＭＢＥ法で積層する。次に、幅１０μｍ
長さ５０〜１００μｍ程度の長方形受光領域メサ２９を
エッチングにより形成する。ついで、パッシベーション
膜２１０をＳｉＮで形成し、ｐ／ｎ電極２１１／２１２
を形成し、基板２１を１５０μｍ程度に鏡面研磨する。
なお、該長方形メサの光り入射端面以外の段差部に段差
緩和・補強用のポリイミドを付加する場合もある。以上
のプロセスにより本発明の第二の実施形態のメサ型導波
路構造アバランシェフォトダイオードが製作できる。本
素子では、増倍暗電流が１０ｎＡ程度以下の低暗電流で
高速（ＧＢ積７０〜８０ＧＨｚ）な特性が確認され、さ
らには、暗電流の経時的安定性も、たとえば１５０℃の
エージングでも１０００時間経過後も暗電流の増加が全
くない高信頼な特性が確認された。
【００１３】第三の実施形態について説明する。まず、
はじめに ＳＩ−ＩｎＰ基板上３１にｐ型バッファ層３
２を約１μｍ、ｐ型非空乏化ＩｎＧａＡｓ光吸収層３３
を〜１．５μｍ、ｐ型空乏化ＩｎＧａＡｓ光吸収層３４
を１０ｎｍ、ｐ+型ＩｎＰ電界緩和層３５を３０〜１０
０ｎｍ、ノンドープＩｎＡｌＧａＡｓ／ＩｎＡｌＡｓ超
格子増倍層３６を〜０．５μｍ、ノンドープＩｎＰエッ
チング停止層３７を１０ｎｍ、 ｎ+型ＩｎＡｌＡｓキャ
ップ層３８を０．５μｍ、 ｎ+型ＩｎＧａＡｓ層３９を
０．１μｍ、順次ガスソ−スＭＢＥ法で積層する。な
お、ＩｎＰ基板はｐ型、ｎ型を用いても同様である。
次に、直径２５μｍの円形受光領域３１０の外周領域
に、幅２〜１０μｍの円環状分離溝３１２を上述のエッ
チング停止層３７を用いて選択エッチングにて形成す
る。ついで、該円環状分離溝３１２の外周に、その内側
の円形領域を残して選択的にｐ型化領域３１１をＺｎ拡
散もしくはＢｅイオン注入で形成する。Ｂｅ注入の場
合、２インチフルウェハでのプロセスが可能である。そ
の後、パッシベーション膜３１３をＳｉＮもしくは、ポ
リイミドで形成し、ｐ／ｎ電極３１４／３１５を形成
し、基板３１を１５０μｍ程度に鏡面研磨後、基板裏面
にＡＲコート３１６を形成する。以上のプロセスにより
本発明の第三の実施形態の裏面入射型プレーナ型アバラ
ンシェフォトダイオードが製作できる。本素子では、増
倍暗電流が１０ｎＡ程度以下の低暗電流で高速（ＧＢ積
７０〜８０ＧＨｚ）な特性が確認され、さらには、暗電
流の経時的安定性も、たとえば２００℃のエージングで
も１０００時間経過後も暗電流の増加が全くない非常に
高信頼な特性が確認された。
はじめに ＳＩ−ＩｎＰ基板上３１にｐ型バッファ層３
２を約１μｍ、ｐ型非空乏化ＩｎＧａＡｓ光吸収層３３
を〜１．５μｍ、ｐ型空乏化ＩｎＧａＡｓ光吸収層３４
を１０ｎｍ、ｐ+型ＩｎＰ電界緩和層３５を３０〜１０
０ｎｍ、ノンドープＩｎＡｌＧａＡｓ／ＩｎＡｌＡｓ超
格子増倍層３６を〜０．５μｍ、ノンドープＩｎＰエッ
チング停止層３７を１０ｎｍ、 ｎ+型ＩｎＡｌＡｓキャ
ップ層３８を０．５μｍ、 ｎ+型ＩｎＧａＡｓ層３９を
０．１μｍ、順次ガスソ−スＭＢＥ法で積層する。な
お、ＩｎＰ基板はｐ型、ｎ型を用いても同様である。
次に、直径２５μｍの円形受光領域３１０の外周領域
に、幅２〜１０μｍの円環状分離溝３１２を上述のエッ
チング停止層３７を用いて選択エッチングにて形成す
る。ついで、該円環状分離溝３１２の外周に、その内側
の円形領域を残して選択的にｐ型化領域３１１をＺｎ拡
散もしくはＢｅイオン注入で形成する。Ｂｅ注入の場
合、２インチフルウェハでのプロセスが可能である。そ
の後、パッシベーション膜３１３をＳｉＮもしくは、ポ
リイミドで形成し、ｐ／ｎ電極３１４／３１５を形成
し、基板３１を１５０μｍ程度に鏡面研磨後、基板裏面
にＡＲコート３１６を形成する。以上のプロセスにより
本発明の第三の実施形態の裏面入射型プレーナ型アバラ
ンシェフォトダイオードが製作できる。本素子では、増
倍暗電流が１０ｎＡ程度以下の低暗電流で高速（ＧＢ積
７０〜８０ＧＨｚ）な特性が確認され、さらには、暗電
流の経時的安定性も、たとえば２００℃のエージングで
も１０００時間経過後も暗電流の増加が全くない非常に
高信頼な特性が確認された。
【００１４】第四の実施形態について説明する。まず、
はじめに ＳＩ−ＩｎＰ基板上４１にｐ型バッファ層４
２を約１μｍ、ｐ型非空乏化ＩｎＧａＡｓ光吸収層４３
を〜１．５μｍ、ｐ型空乏化ＩｎＧａＡｓ光吸収層４４
を１０ｎｍ、ｐ+型ＩｎＰ電界緩和層４５を３０〜１０
０ｎｍ、ノンドープＩｎＡｌＧａＡｓ／ＩｎＡｌＡｓ超
格子増倍層４６を〜０．５μｍ、ノンドープＩｎＰエッ
チング停止層４７を１０ｎｍ、 ｎ+型ＩｎＡｌＡｓキャ
ップ層４８を０．５μｍ、 ｎ+型ＩｎＧａＡｓ層４９を
０．１μｍ、順次ガスソ−スＭＢＥ法で積層する。な
お、ＩｎＰ基板はｐ型、ｎ型を用いても同様である。
次に、直径１５μｍ程度の円形部を両端に有し、両円を
接続する長方形型からなる細長い導波路構造の受光領域
４１０の外周領域に、幅２〜１０μｍの円環状分離溝４
１２を上述のエッチング停止層４７を用いて選択エッチ
ングにて形成する。ついで、該分離溝４１２の外周に、
その内側領域を残して選択的にｐ型化領域４１１をＺｎ
拡散もしくは、Ｂｅイオン注入で形成する。Ｂｅ注入の
場合、２インチフルウェハでのプロセスが可能である。
その後、導波路メサを形成するためのメサエッチング工
程で長方形メサを形成、パッシベーション膜４１３とし
てＳｉＮを堆積し、ｐ／ｎ電極４１４／４１５を形成
後、基板４１を１５０μｍ程度に研磨する。該パッシベ
ーション膜は光入射端面部分では、無反射（ＡＲ）膜４
１６としても作用する。以上のプロセスにより本発明の
第四の実施形態のプレーナ導波路型アバランシェフォト
ダイオードが製作できる。本素子では、増倍暗電流が１
０ｎＡ程度以下の低暗電流で高速（ＧＢ積７０〜８０Ｇ
Ｈｚ）な特性が確認され、さらには、暗電流の経時的安
定性も、たとえば２００℃のエージングでも１０００時
間経過後も暗電流の増加が全くない非常に高信頼な特性
が確認された。また、他の光導波路（ＰＬＣ等）とのパ
ッシブアライメント実装も容易であった。また、該導波
路構造の後端面に高反射膜を形成した素子では、短い導
波路長、すなわち、低素子容量で、高量子効率が実現で
きた。
はじめに ＳＩ−ＩｎＰ基板上４１にｐ型バッファ層４
２を約１μｍ、ｐ型非空乏化ＩｎＧａＡｓ光吸収層４３
を〜１．５μｍ、ｐ型空乏化ＩｎＧａＡｓ光吸収層４４
を１０ｎｍ、ｐ+型ＩｎＰ電界緩和層４５を３０〜１０
０ｎｍ、ノンドープＩｎＡｌＧａＡｓ／ＩｎＡｌＡｓ超
格子増倍層４６を〜０．５μｍ、ノンドープＩｎＰエッ
チング停止層４７を１０ｎｍ、 ｎ+型ＩｎＡｌＡｓキャ
ップ層４８を０．５μｍ、 ｎ+型ＩｎＧａＡｓ層４９を
０．１μｍ、順次ガスソ−スＭＢＥ法で積層する。な
お、ＩｎＰ基板はｐ型、ｎ型を用いても同様である。
次に、直径１５μｍ程度の円形部を両端に有し、両円を
接続する長方形型からなる細長い導波路構造の受光領域
４１０の外周領域に、幅２〜１０μｍの円環状分離溝４
１２を上述のエッチング停止層４７を用いて選択エッチ
ングにて形成する。ついで、該分離溝４１２の外周に、
その内側領域を残して選択的にｐ型化領域４１１をＺｎ
拡散もしくは、Ｂｅイオン注入で形成する。Ｂｅ注入の
場合、２インチフルウェハでのプロセスが可能である。
その後、導波路メサを形成するためのメサエッチング工
程で長方形メサを形成、パッシベーション膜４１３とし
てＳｉＮを堆積し、ｐ／ｎ電極４１４／４１５を形成
後、基板４１を１５０μｍ程度に研磨する。該パッシベ
ーション膜は光入射端面部分では、無反射（ＡＲ）膜４
１６としても作用する。以上のプロセスにより本発明の
第四の実施形態のプレーナ導波路型アバランシェフォト
ダイオードが製作できる。本素子では、増倍暗電流が１
０ｎＡ程度以下の低暗電流で高速（ＧＢ積７０〜８０Ｇ
Ｈｚ）な特性が確認され、さらには、暗電流の経時的安
定性も、たとえば２００℃のエージングでも１０００時
間経過後も暗電流の増加が全くない非常に高信頼な特性
が確認された。また、他の光導波路（ＰＬＣ等）とのパ
ッシブアライメント実装も容易であった。また、該導波
路構造の後端面に高反射膜を形成した素子では、短い導
波路長、すなわち、低素子容量で、高量子効率が実現で
きた。
【００１５】上記の第三および第四の実施形態ではエッ
チング停止層を用いた場合を示しているが、エッチング
停止層がない場合も、通常のドライエッチング法を用い
れば、深さ方向の精度に支障なく同様の素子形状が形成
できるので、本発明の趣旨と全く同様といえる。
チング停止層を用いた場合を示しているが、エッチング
停止層がない場合も、通常のドライエッチング法を用い
れば、深さ方向の精度に支障なく同様の素子形状が形成
できるので、本発明の趣旨と全く同様といえる。
【００１６】また、上記の第二および第四の実施形態の
導波路構造ＡＰＤにおいては、入射端面と光ファイバと
の結合損を低下させるために、ＡＰＤ導波路構造中に非
空乏化中間屈折率層を挿入し、導波モードをマルチモー
ド化すれば、外部量子効率を向上できる。
導波路構造ＡＰＤにおいては、入射端面と光ファイバと
の結合損を低下させるために、ＡＰＤ導波路構造中に非
空乏化中間屈折率層を挿入し、導波モードをマルチモー
ド化すれば、外部量子効率を向上できる。
【００１７】さらに、上記の第一から第四のいずれの実
施形態においても、増倍層にＩｎＡｌＡｓ／ＩｎＡｌＧ
ａＡｓ超格子、電界緩和層にＩｎＰを用いた素子構造で
説明がなされているが、増倍層にＩｎＡｌＡｓ／ＩｎＧ
ａＡｓＰ超格子、あるいは、ＩｎＡｌＡｓ／ＩｎＧａＡ
ｓ超格子、あるいはＡｌを含む半導体層（ＩｎＡｌＡ
ｓ、ＩｎＡｌＡｓＰ）、電界緩和層にＩｎＡｌＡｓ、Ｉ
ｎＧａＡｓＰを用いた素子構造、及び、これらの組み合
わせで構成される素子構造の場合も全て同様である。
施形態においても、増倍層にＩｎＡｌＡｓ／ＩｎＡｌＧ
ａＡｓ超格子、電界緩和層にＩｎＰを用いた素子構造で
説明がなされているが、増倍層にＩｎＡｌＡｓ／ＩｎＧ
ａＡｓＰ超格子、あるいは、ＩｎＡｌＡｓ／ＩｎＧａＡ
ｓ超格子、あるいはＡｌを含む半導体層（ＩｎＡｌＡ
ｓ、ＩｎＡｌＡｓＰ）、電界緩和層にＩｎＡｌＡｓ、Ｉ
ｎＧａＡｓＰを用いた素子構造、及び、これらの組み合
わせで構成される素子構造の場合も全て同様である。
【００１８】また、上記の第一から第四のいずれの実施
形態においても、該非空乏化光吸収層のキャリア濃度が
単一の場合を想定したが、このキャリア濃度が該空乏化
光吸収層にむかって、段階的に、もしくは連続的に変化
している場合も素子構造は同様である。
形態においても、該非空乏化光吸収層のキャリア濃度が
単一の場合を想定したが、このキャリア濃度が該空乏化
光吸収層にむかって、段階的に、もしくは連続的に変化
している場合も素子構造は同様である。
【００１９】また、上記の第三および第四の実施例にお
いて、ｐ−ＩｎＰ基板、もしくは、ｎ−ＩｎＰ基板を用
いた構造でも、全く同様である。
いて、ｐ−ＩｎＰ基板、もしくは、ｎ−ＩｎＰ基板を用
いた構造でも、全く同様である。
【００２０】
【発明の効果】以上詳述したように、本発明に係るアバ
ランシェフォトダイオードによれば、簡易な構造で、ギ
ガビット応答特性の高信頼な、ＡＰＤを製作でき、次世
代の加入者系光通信システム用高感度受光素子が実現で
きる。
ランシェフォトダイオードによれば、簡易な構造で、ギ
ガビット応答特性の高信頼な、ＡＰＤを製作でき、次世
代の加入者系光通信システム用高感度受光素子が実現で
きる。
【図１】 本発明の第一のアバランシェフォトダイオー
ドを示す断面図である。
ドを示す断面図である。
【図２】 本発明の第一のアバランシェフォトダイオー
ドの端面入射構造を有する場合の断面図である。
ドの端面入射構造を有する場合の断面図である。
【図３】 本発明の第二のアバランシェフォトダイオー
ドを示す断面図である。
ドを示す断面図である。
【図４】 本発明の第二のアバランシェフォトダイオー
ドの端面入射構造を有する場合の断面図である。
ドの端面入射構造を有する場合の断面図である。
【図５】 第一の従来例のアバランシェフォトダイオー
ドを示す斜視図である。
ドを示す斜視図である。
【図６】 第二の従来例のアバランシェフォトダイオー
ドを示す断面図である。
ドを示す断面図である。
【図７】 第三の従来例のアバランシェフォトダイオー
ドを示す断面図である。
ドを示す断面図である。
【図８】 第四の従来例のアバランシェフォトダイオー
ドを示す断面図である。
ドを示す断面図である。
【図９】 第五の従来例のアバランシェフォトダイオー
ドを示す断面図である。
ドを示す断面図である。
１１ 半導体基板 １２ ｎ型半導体バッファ層 １３ 半導体増倍層 １４ ｐ型半導体電界緩和層 １５ ｐ型空乏化半導体光吸収層 １６ ｐ型非空乏化半導体光吸収層 １７ ｐ型半導体キャップ層 １８ ｐ型半導体コタクト層 １９ 受光領域 １１１ ｐ電極 １１２ ｎ電極 ２１ 半導体基板 ２２ ｎ型半導体バッファ層 ２３ 半導体増倍層 ２４ ｐ型半導体電界緩和層 ２５ ｐ型空乏化半導体光吸収層 ２６ ｐ型非空乏化半導体光吸収層 ２７ ｐ型半導体キャップ層 ２８ ｐ型半導体コタクト層 ２９ 受光領域 ２１１ ｐ電極 ２１２ ｎ電極 ３１ 半導体基板 ３２ ｐ型半導体バッファ層 ３３ ｐ型非空乏化半導体光吸収層 ３４ ｐ型空乏化半導体光吸収層 ３５ ｐ型半導体電界緩和層 ３６ 半導体増倍層 ３７ 半導体エッチング停止層 ３８ ｎ型半導体キャップ層 ３９ ｎ型半導体コタクト層 ３１０ 受光領域 ３１１ ｐ型化領域 ３１２ 環状分離溝 ３１４ ｐ電極 ３１５ ｎ電極 ４１ 半導体基板 ４２ ｐ型半導体バッファ層 ４３ ｐ型非空乏化半導体光吸収層 ４４ ｐ型空乏化半導体光吸収層 ４５ ｐ型半導体電界緩和層 ４６ 半導体増倍層 ４７ 半導体エッチング停止層 ４８ ｎ型半導体キャップ層 ４９ ｎ型半導体コタクト層 ４１０ 受光領域 ４１１ ｐ型化領域 ４１２ 環状分離溝 ４１４ ｐ電極 ４１５ ｎ電極 ４１７ 高反射膜 ５３ リッジ型光導波領域 ５９ ＩｎＰ埋込層 ６５ ｐ-型ＩｎＧａＡｓ光吸収層 ６９ パッシベーション膜 ７９ ポリイミドパッシベーション膜 ８３ ｐ−型ＩｎＧａＡｓ光吸収層 ８１０ ガードリング ９１ ｐ型光吸収層 ９３ キャリア走行層 ９８ ｎ型クリフ層 ９９ ｉ型セットバック層
Claims (9)
- 【請求項１】 半導体基板上に、第１導電型半導体バッ
ファ層と、半導体増倍層と、第２導電型半導体電界緩和
層と、第２導電型半導体光吸収層と、第２導電型半導体
キャップ層と、第２導電型半導体コンタクト層とからな
る積層構造を有するアバランシェフォトダイオードにお
いて、 前記第２導電型半導体光吸収層が、前記第２導電型半導
体電界緩和層に隣接する厚さ１０ｎｍ以上０．３μｍ以
下の空乏化領域と、さらにこれに隣接する厚さ２μｍ以
下の非空乏化領域の２層から構成されることを特徴とす
るアバランシェフォトダイオード。 - 【請求項２】 請求項１に記載のアバランシェフォトダ
イオードにおいて、 前記第１導電型がｎ型で、前記第２導電型がｐ型である
ことを特徴とするアバランシェフォトダイオード。 - 【請求項３】 請求項１または２に記載のアバランシェ
フォトダイオードにおいて、 エッチングで形成した端面入射構造を有することを特徴
とするアバランシェフォトダイオード。 - 【請求項４】 請求項１から請求項３のいずれかに記載
のアバランシェフォトダイオードにおいて、 前記第２導電型光吸収層のキャリア濃度が、該空乏化光
吸収層にむかって、段階的に、または、連続的に変化し
ていることを特徴とするアバランシェフォトダイオー
ド。 - 【請求項５】 半導体基板上に、第１導電型半導体バッ
ファ層と、第１導電型半導体光吸収層と、第１導電型半
導体電界緩和層と、半導体増倍層と、エッチング停止層
と、第２導電型半導体キャップ層と、第２導電型半導体
コンタクト層とからなる積層構造を有し、かつ、受光領
域の外周部分に表面より少なくとも概第１導電型半導体
電界緩和層に達する深さの第１導電型化領域と、さらに
は、該受光領域上の該第２導電型半導体キャップ層と該
第１導電型化領域の間に深さが該第２導電型半導体コン
タクト層と該キャップ層の厚さ和に相当する環状分離溝
領域とを有するアバランシェフォトダイオードにおい
て、 前記第１導電型半導体光吸収層が、前記第１導電型半導
体電界緩和層に隣接する厚さ１０ｎｍ以上０．３μｍ以
下の空乏化領域と、さらにこれに隣接する厚さ２μｍ以
下の非空乏化領域の２層から構成されることを特徴とす
るアバランシェフォトダイオード。 - 【請求項６】 請求項５に記載のアバランシェフォトダ
イオードにおいて、 第１導電型がｐ型で、第２導電型がｎ型であることを特
徴とするアバランシェフォトダイオード。 - 【請求項７】 請求項５または請求項６に記載のアバラ
ンシェフォトダイオードにおいて、 エッチングで形成した端面入射構造を有し、該端面から
の該第１導電型化領域の長さが２０μｍ以下であること
を特徴とするアバランシェフォトダイオード。 - 【請求項８】 請求項７に記載のアバランシェフォトダ
イオードにおいて、 前記端面入射構造における後端面からの前記第１導電型
化領域の長さが２０μｍ以下であることを特徴とするア
バランシェフォトダイオード。 - 【請求項９】 請求項５から請求項８に記載のアバラン
シェフォトダイオードにおいて、 前記第１導電型光吸収層のキャリア濃度が、前記空乏化
光吸収層にむかって、段階的に、または、連続的に変化
していることを特徴とするアバランシェフォトダイオー
ド。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10189474A JP3141847B2 (ja) | 1998-07-03 | 1998-07-03 | アバランシェフォトダイオード |
| US09/345,975 US6104047A (en) | 1998-07-03 | 1999-07-01 | Avalanche photodiode with thin built-in depletion region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10189474A JP3141847B2 (ja) | 1998-07-03 | 1998-07-03 | アバランシェフォトダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000022197A true JP2000022197A (ja) | 2000-01-21 |
| JP3141847B2 JP3141847B2 (ja) | 2001-03-07 |
Family
ID=16241874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10189474A Expired - Fee Related JP3141847B2 (ja) | 1998-07-03 | 1998-07-03 | アバランシェフォトダイオード |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6104047A (ja) |
| JP (1) | JP3141847B2 (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001223369A (ja) * | 2000-02-09 | 2001-08-17 | Opnext Japan Inc | 端面入射導波路型半導体受光素子およびそれを用いた光受信モジュール |
| WO2005076371A1 (ja) * | 2004-02-03 | 2005-08-18 | Ntt Electronics Corporation | アバランシ・フォトダイオード |
| EP1132974A3 (en) * | 2000-01-28 | 2005-10-19 | Agere Systems Optoelectronics Guardian Corporation | High speed semiconductor photodetector |
| JP2005340339A (ja) * | 2004-05-25 | 2005-12-08 | Mitsubishi Electric Corp | 半導体素子 |
| WO2006080153A1 (ja) * | 2005-01-28 | 2006-08-03 | Nec Corporation | 半導体受光素子及びその製造方法 |
| WO2007000996A1 (ja) * | 2005-06-27 | 2007-01-04 | Ntt Electronics Corporation | アバランシ・フォトダイオード |
| US7187013B2 (en) | 2004-07-22 | 2007-03-06 | Mitsubishi Denki Kabushiki Kaisha | Avalanche photodiode |
| JP2008166854A (ja) * | 2008-03-28 | 2008-07-17 | Opnext Japan Inc | 受信器の製造方法 |
| US7560751B2 (en) | 2004-02-13 | 2009-07-14 | Nec Corporation | Semiconductor photo-detecting element |
| WO2010071088A1 (ja) * | 2008-12-17 | 2010-06-24 | Ｎｔｔエレクトロニクス株式会社 | アバランシ・フォトダイオード |
| WO2012029897A1 (ja) * | 2010-09-02 | 2012-03-08 | Ｎｔｔエレクトロニクス株式会社 | アバランシ・フォトダイオード |
| US8212286B2 (en) | 2007-12-26 | 2012-07-03 | Nec Corporation | Semiconductor light receiving element |
| JP2014239257A (ja) * | 2014-09-10 | 2014-12-18 | Ｎｔｔエレクトロニクス株式会社 | アバランシ・フォトダイオード |
| CN106057957A (zh) * | 2016-08-01 | 2016-10-26 | 中国科学技术大学 | 具有周期性纳米结构的雪崩光电二极管 |
| JPWO2016088668A1 (ja) * | 2014-12-05 | 2017-07-06 | 日本電信電話株式会社 | アバランシェ・フォトダイオード |
| JP2017147428A (ja) * | 2016-02-18 | 2017-08-24 | 浜松ホトニクス株式会社 | 量子カスケード検出器 |
| CN114762131A (zh) * | 2019-11-18 | 2022-07-15 | 日本电信电话株式会社 | 雪崩光电二极管 |
| JP7307287B1 (ja) * | 2022-07-19 | 2023-07-11 | 三菱電機株式会社 | 半導体受光素子 |
| CN119677240A (zh) * | 2024-12-09 | 2025-03-21 | 上海科技大学 | 一种倏逝波耦合型亚太赫兹单行载流子光电探测器 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3910817B2 (ja) * | 2000-12-19 | 2007-04-25 | ユーディナデバイス株式会社 | 半導体受光装置 |
| JP4220688B2 (ja) * | 2001-02-26 | 2009-02-04 | 日本オプネクスト株式会社 | アバランシェホトダイオード |
| US6525347B2 (en) * | 2001-03-12 | 2003-02-25 | Matsushita Electric Industrial Co., Ltd. | Photodetector and unit mounted with photodetector |
| JP2003168818A (ja) * | 2001-09-18 | 2003-06-13 | Anritsu Corp | 順メサ型アバランシェフォトダイオード及びその製造方法 |
| JP4157698B2 (ja) * | 2001-11-26 | 2008-10-01 | ユーディナデバイス株式会社 | 半導体受光素子およびその駆動方法 |
| US7072557B2 (en) * | 2001-12-21 | 2006-07-04 | Infinera Corporation | InP-based photonic integrated circuits with Al-containing waveguide cores and InP-based array waveguide gratings (AWGs) and avalanche photodiodes (APDs) and other optical components containing an InAlGaAs waveguide core |
| AU2003214995A1 (en) * | 2002-02-01 | 2003-09-02 | Picometrix, Inc. | Planar avalanche photodiode |
| US20040000675A1 (en) * | 2002-05-24 | 2004-01-01 | Opnext Japan, Inc. | Method for manufacturing avalanche photodiodes, avalanche photodiode, optical receiver module and optical receiving apparatus |
| JP4084958B2 (ja) | 2002-05-24 | 2008-04-30 | 日本オプネクスト株式会社 | 半導体受光装置の製造方法 |
| US6846172B2 (en) * | 2002-06-07 | 2005-01-25 | The Procter & Gamble Company | Embossing apparatus |
| US6794631B2 (en) | 2002-06-07 | 2004-09-21 | Corning Lasertron, Inc. | Three-terminal avalanche photodiode |
| JP4306508B2 (ja) * | 2004-03-29 | 2009-08-05 | 三菱電機株式会社 | アバランシェフォトダイオード |
| CN100573925C (zh) * | 2005-05-18 | 2009-12-23 | 三菱电机株式会社 | 雪崩光电二极管 |
| US7233051B2 (en) * | 2005-06-28 | 2007-06-19 | Intel Corporation | Germanium/silicon avalanche photodetector with separate absorption and multiplication regions |
| US7741657B2 (en) * | 2006-07-17 | 2010-06-22 | Intel Corporation | Inverted planar avalanche photodiode |
| US7683397B2 (en) * | 2006-07-20 | 2010-03-23 | Intel Corporation | Semi-planar avalanche photodiode |
| US8022351B2 (en) * | 2008-02-14 | 2011-09-20 | California Institute Of Technology | Single photon detection with self-quenching multiplication |
| US8106487B2 (en) * | 2008-12-23 | 2012-01-31 | Pratt & Whitney Rocketdyne, Inc. | Semiconductor device having an inorganic coating layer applied over a junction termination extension |
| US8242432B2 (en) * | 2009-10-23 | 2012-08-14 | Kotura, Inc. | System having light sensor with enhanced sensitivity including a multiplication layer for generating additional electrons |
| US8639065B2 (en) | 2010-06-18 | 2014-01-28 | Kotura, Inc. | System having avalanche effect light sensor with enhanced sensitivity |
| KR20150012303A (ko) * | 2012-05-17 | 2015-02-03 | 피코메트릭스 엘엘씨 | 평탄 애벌란시 포토다이오드 |
| US9377581B2 (en) | 2013-05-08 | 2016-06-28 | Mellanox Technologies Silicon Photonics Inc. | Enhancing the performance of light sensors that receive light signals from an integrated waveguide |
| US10490687B2 (en) | 2018-01-29 | 2019-11-26 | Waymo Llc | Controlling detection time in photodetectors |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61198688A (ja) * | 1985-02-27 | 1986-09-03 | Nec Corp | 半導体受光素子 |
| JP2934294B2 (ja) * | 1990-04-09 | 1999-08-16 | 日本電信電話株式会社 | アバランシェフォトダイオード |
| JPH0738141A (ja) * | 1993-07-20 | 1995-02-07 | Hitachi Ltd | アバランシェフォトダイオード |
| JP2762939B2 (ja) * | 1994-03-22 | 1998-06-11 | 日本電気株式会社 | 超格子アバランシェフォトダイオード |
| JP2601231B2 (ja) * | 1994-12-22 | 1997-04-16 | 日本電気株式会社 | 超格子アバランシェフォトダイオード |
-
1998
- 1998-07-03 JP JP10189474A patent/JP3141847B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-01 US US09/345,975 patent/US6104047A/en not_active Expired - Lifetime
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1132974A3 (en) * | 2000-01-28 | 2005-10-19 | Agere Systems Optoelectronics Guardian Corporation | High speed semiconductor photodetector |
| JP2001223369A (ja) * | 2000-02-09 | 2001-08-17 | Opnext Japan Inc | 端面入射導波路型半導体受光素子およびそれを用いた光受信モジュール |
| US7557387B2 (en) | 2004-02-03 | 2009-07-07 | Nippon Telegraph And Telephone Corporation | Avalanche photodiode |
| WO2005076371A1 (ja) * | 2004-02-03 | 2005-08-18 | Ntt Electronics Corporation | アバランシ・フォトダイオード |
| US7560751B2 (en) | 2004-02-13 | 2009-07-14 | Nec Corporation | Semiconductor photo-detecting element |
| JP2005340339A (ja) * | 2004-05-25 | 2005-12-08 | Mitsubishi Electric Corp | 半導体素子 |
| US7187013B2 (en) | 2004-07-22 | 2007-03-06 | Mitsubishi Denki Kabushiki Kaisha | Avalanche photodiode |
| US7345325B2 (en) | 2004-07-22 | 2008-03-18 | Mitsubishi Denki Kabushiki Kaisha | Avalanche photodiode |
| WO2006080153A1 (ja) * | 2005-01-28 | 2006-08-03 | Nec Corporation | 半導体受光素子及びその製造方法 |
| US8148229B2 (en) | 2005-01-28 | 2012-04-03 | Nec Corporation | Method for manufacturing a semiconductor light-receiving device |
| JP4894752B2 (ja) * | 2005-01-28 | 2012-03-14 | 日本電気株式会社 | 半導体受光素子及びその製造方法 |
| WO2007000996A1 (ja) * | 2005-06-27 | 2007-01-04 | Ntt Electronics Corporation | アバランシ・フォトダイオード |
| US7880197B2 (en) | 2005-06-27 | 2011-02-01 | Ntt Electronics Corporation | Avalanche photodiode having doping region with monotonically increasing concentration distribution |
| US8212286B2 (en) | 2007-12-26 | 2012-07-03 | Nec Corporation | Semiconductor light receiving element |
| JP2008166854A (ja) * | 2008-03-28 | 2008-07-17 | Opnext Japan Inc | 受信器の製造方法 |
| JP2010147177A (ja) * | 2008-12-17 | 2010-07-01 | Ntt Electornics Corp | アバランシ・フォトダイオード |
| US8575650B2 (en) | 2008-12-17 | 2013-11-05 | Ntt Electronics Corporation | Avalanche photodiode |
| WO2010071088A1 (ja) * | 2008-12-17 | 2010-06-24 | Ｎｔｔエレクトロニクス株式会社 | アバランシ・フォトダイオード |
| WO2012029897A1 (ja) * | 2010-09-02 | 2012-03-08 | Ｎｔｔエレクトロニクス株式会社 | アバランシ・フォトダイオード |
| JP2012054478A (ja) * | 2010-09-02 | 2012-03-15 | Ntt Electornics Corp | アバランシ・フォトダイオード |
| US9006854B2 (en) | 2010-09-02 | 2015-04-14 | Ntt Electronics Corporation | Avalanche photodiode |
| JP2014239257A (ja) * | 2014-09-10 | 2014-12-18 | Ｎｔｔエレクトロニクス株式会社 | アバランシ・フォトダイオード |
| JPWO2016088668A1 (ja) * | 2014-12-05 | 2017-07-06 | 日本電信電話株式会社 | アバランシェ・フォトダイオード |
| US10297705B2 (en) | 2014-12-05 | 2019-05-21 | Nippon Telegraph And Telephone Corporation | Avalanche photodiode |
| EP3229279B1 (en) * | 2014-12-05 | 2020-10-28 | Nippon Telegraph and Telephone Corporation | Avalanche photodiode |
| JP2017147428A (ja) * | 2016-02-18 | 2017-08-24 | 浜松ホトニクス株式会社 | 量子カスケード検出器 |
| CN106057957A (zh) * | 2016-08-01 | 2016-10-26 | 中国科学技术大学 | 具有周期性纳米结构的雪崩光电二极管 |
| CN114762131A (zh) * | 2019-11-18 | 2022-07-15 | 日本电信电话株式会社 | 雪崩光电二极管 |
| JP7307287B1 (ja) * | 2022-07-19 | 2023-07-11 | 三菱電機株式会社 | 半導体受光素子 |
| WO2024018500A1 (ja) * | 2022-07-19 | 2024-01-25 | 三菱電機株式会社 | 半導体受光素子 |
| CN119677240A (zh) * | 2024-12-09 | 2025-03-21 | 上海科技大学 | 一种倏逝波耦合型亚太赫兹单行载流子光电探测器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6104047A (en) | 2000-08-15 |
| JP3141847B2 (ja) | 2001-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3141847B2 (ja) | アバランシェフォトダイオード | |
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| US7415185B2 (en) | Buried-waveguide-type light receiving element and manufacturing method thereof | |
| US6858463B2 (en) | High speed semiconductor photodetector | |
| EP3447806B1 (en) | Optical waveguide integrated light receiving element and method for manufacturing same | |
| JPH022691A (ja) | 半導体受光素子 | |
| CN110931575A (zh) | 与dbr包层及反射镜单片集成的波导光探测器 | |
| CN108091720A (zh) | 单行载流子光电探测器及其制备方法 | |
| JP3675223B2 (ja) | アバランシェフォトダイオードとその製造方法 | |
| JP2011258809A (ja) | 半導体受光素子 | |
| US4587544A (en) | Avalanche photodetector | |
| US11978812B2 (en) | Waveguide photodetector | |
| JPH04111478A (ja) | 受光素子 | |
| US4586067A (en) | Photodetector with isolated avalanche region | |
| JP4861388B2 (ja) | アバランシェホトダイオード | |
| US4561007A (en) | Double mesa avalanche photodetector | |
| Itzler et al. | Manufacturable planar bulk-InP avalanche photodiodes for 10 Gb/s applications | |
| US4586066A (en) | Avalanche photodetector | |
| JPS61229371A (ja) | フオトダイオ−ド | |
| JPH04263475A (ja) | 半導体受光素子及びその製造方法 | |
| JP3739273B2 (ja) | 半導体光検出器 | |
| JPH05102517A (ja) | アバランシエフオトダイオードとその製造方法 | |
| JP2962069B2 (ja) | 導波路構造半導体受光素子 | |
| JPH11354827A (ja) | 受光素子およびその製造方法 | |
| JP3055030B2 (ja) | アバランシェ・フォトダイオードの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |