JP2000022177A - ショットキーバリアダイオード - Google Patents
ショットキーバリアダイオードInfo
- Publication number
- JP2000022177A JP2000022177A JP18238098A JP18238098A JP2000022177A JP 2000022177 A JP2000022177 A JP 2000022177A JP 18238098 A JP18238098 A JP 18238098A JP 18238098 A JP18238098 A JP 18238098A JP 2000022177 A JP2000022177 A JP 2000022177A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- layer
- silicon
- metal layer
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 239000007772 electrode material Substances 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 8
- 239000010936 titanium Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 シリコン表面に段差を設けることにより、シ
ョットキー接触面積を増大し、もって順方向電圧ＶＦの
小さなＳＢＤ素子を得る。 【解決手段】 基板１１上にＮ―型エピタキシャル層を
形成し、エピタキシャル層１２表面に環状のＰ＋ガード
リング領域１５を形成する。エピタキシャル層１２表面
の酸化膜に開口部１４を形成し、開口部１４のエピタキ
シャル層１２表面に段差１８を形成する。開口部１４
に、シリコンとのショットキー接触を得るバリア金属層
１６を形成し、更に外部電極としてアルミ電極層１７を
形成する。バリア金属層１８が段差１８の側壁と底部で
もシリコンと接触する。
ョットキー接触面積を増大し、もって順方向電圧ＶＦの
小さなＳＢＤ素子を得る。 【解決手段】 基板１１上にＮ―型エピタキシャル層を
形成し、エピタキシャル層１２表面に環状のＰ＋ガード
リング領域１５を形成する。エピタキシャル層１２表面
の酸化膜に開口部１４を形成し、開口部１４のエピタキ
シャル層１２表面に段差１８を形成する。開口部１４
に、シリコンとのショットキー接触を得るバリア金属層
１６を形成し、更に外部電極としてアルミ電極層１７を
形成する。バリア金属層１８が段差１８の側壁と底部で
もシリコンと接触する。
Description
【０００１】
【発明の属する技術分野】本発明は、ショットキーバリ
アダイオード（Schottky Barrier Diode：以下ＳＢＤ
と称す）に関し、詳しくは、同一面積でより大きな電流
容量を得ることができるＳＢＤ素子を得るものである。
アダイオード（Schottky Barrier Diode：以下ＳＢＤ
と称す）に関し、詳しくは、同一面積でより大きな電流
容量を得ることができるＳＢＤ素子を得るものである。
【０００２】
【従来の技術】ＳＢＤは、半導体層に所定の金属層を接
触させた場合に形成されるショットキー障壁を用いた半
導体素子である。一般のＰＮ接合ダイオードより高速
で、順方向電圧降下が小さいという特性を持つ（例え
ば、特開平５−１５２５６２）。
触させた場合に形成されるショットキー障壁を用いた半
導体素子である。一般のＰＮ接合ダイオードより高速
で、順方向電圧降下が小さいという特性を持つ（例え
ば、特開平５−１５２５６２）。
【０００３】図４を参照して、従来のＳＢＤは、Ｎ＋型
の半導体基板１の上にＮ−型のエピタキシャル層２を形
成し、エピタキシャル層２上のシリコン酸化膜３を開口
してシリコン表面を露出し、露出したシリコン表面にバ
リア金属層４を接触させた構成を有している。加えて、
Ｎ−型エピタキシャル層２の表面には環状のＰ＋ガード
リング領域５を形成し、バリア金属層３の上をアルミ電
極６で被覆している。
の半導体基板１の上にＮ−型のエピタキシャル層２を形
成し、エピタキシャル層２上のシリコン酸化膜３を開口
してシリコン表面を露出し、露出したシリコン表面にバ
リア金属層４を接触させた構成を有している。加えて、
Ｎ−型エピタキシャル層２の表面には環状のＰ＋ガード
リング領域５を形成し、バリア金属層３の上をアルミ電
極６で被覆している。
【０００４】半導体装置を製造する上で、上記のバリア
金属層４としてはニッケル（Ｎｉ）、チタン（Ｔｉ）、
モリブデン（Ｍｏ）が好適な材料とされている。各々が
固有の仕事関数ΦBを持つことから、バリア金属層４と
して好適な金属を選択することでＳＢＤの特性（順方向
電圧ＶＦ、逆方向電流ＩＲ）の大部分を決定することが
できる。これに、エピタキシャル層２の不純物濃度や、
ショットキー接触面の面積等の要素によってＳＢＤ素子
のダイオード特性が決定付けられる。
金属層４としてはニッケル（Ｎｉ）、チタン（Ｔｉ）、
モリブデン（Ｍｏ）が好適な材料とされている。各々が
固有の仕事関数ΦBを持つことから、バリア金属層４と
して好適な金属を選択することでＳＢＤの特性（順方向
電圧ＶＦ、逆方向電流ＩＲ）の大部分を決定することが
できる。これに、エピタキシャル層２の不純物濃度や、
ショットキー接触面の面積等の要素によってＳＢＤ素子
のダイオード特性が決定付けられる。
【０００５】
【発明が解決しようとする課題】近年の低消費電力化の
傾向から、ＳＢＤ素子には順方向電圧ＶFを小さくする
事が特に望まれている。順方向電圧ＶFを小さくする手
法としては、バリア金属層４を仕事関数ΦＢの小さいも
のに変更する手法、エピタキシャル層２の不純物濃度を
増大する方法、等があるが、同じ電圧でより大きな電流
を流すことができれば、それは等価的に順方向電流ＶＦ
を小さくしたことになる。従って、ショットキー接触面
積を増大する事も有効な手段であるといえる。しかしな
がら、接触面積を増大することは即ちチップ面積を増大
することであって、即コスト高を招くという欠点があっ
た。
傾向から、ＳＢＤ素子には順方向電圧ＶFを小さくする
事が特に望まれている。順方向電圧ＶFを小さくする手
法としては、バリア金属層４を仕事関数ΦＢの小さいも
のに変更する手法、エピタキシャル層２の不純物濃度を
増大する方法、等があるが、同じ電圧でより大きな電流
を流すことができれば、それは等価的に順方向電流ＶＦ
を小さくしたことになる。従って、ショットキー接触面
積を増大する事も有効な手段であるといえる。しかしな
がら、接触面積を増大することは即ちチップ面積を増大
することであって、即コスト高を招くという欠点があっ
た。
【０００６】
【課題を解決するための手段】本発明はかかる従来の課
題に鑑みなされたもので、シリコン層の表面にショット
キー障壁を形成する金属層を設け、該金属の表面を電極
材料で被覆したたショットキーバリアダイオードにおい
て、前記シリコン層の表面に複数の段差を設けてショッ
トキー接触の面積を増大したことを特徴とするものであ
る。
題に鑑みなされたもので、シリコン層の表面にショット
キー障壁を形成する金属層を設け、該金属の表面を電極
材料で被覆したたショットキーバリアダイオードにおい
て、前記シリコン層の表面に複数の段差を設けてショッ
トキー接触の面積を増大したことを特徴とするものであ
る。
【０００７】
【発明の実施の形態】以下に本発明の一実施の形態を図
面を参照しながら詳細に説明する。
面を参照しながら詳細に説明する。
【０００８】図１は本発明によるＳＢＤ素子を示す断面
図である。Ｎ＋型のシリコン半導体基板１１の上に気相
成長法によってＮ−型のエピタキシャル層１２を形成
し、エピタキシャル層１２の表面を被覆するシリコン酸
化膜１３に開口部１４を形成し、開口部１４の周端近傍
のエピタキシャル層１２表面に環状のＰ＋型ガードリン
グ領域１５を形成し、開口部１４に露出したエピタキシ
ャル層１２の表面にバリア金属層１６として例えばチタ
ン（Ｔｉ）層を形成し、バリア層１６を覆うようにアル
ミ電極１７を形成したものである。
図である。Ｎ＋型のシリコン半導体基板１１の上に気相
成長法によってＮ−型のエピタキシャル層１２を形成
し、エピタキシャル層１２の表面を被覆するシリコン酸
化膜１３に開口部１４を形成し、開口部１４の周端近傍
のエピタキシャル層１２表面に環状のＰ＋型ガードリン
グ領域１５を形成し、開口部１４に露出したエピタキシ
ャル層１２の表面にバリア金属層１６として例えばチタ
ン（Ｔｉ）層を形成し、バリア層１６を覆うようにアル
ミ電極１７を形成したものである。
【０００９】そして、開口部１４に露出するエピタキシ
ャル層１２表面には、複数の段差１８を設けている。こ
の段差１８は、選択酸化法で形成したＬＯＣＯＳ酸化膜
を除去した後のシリコン段差であり、表面から０．５〜
１．０μ程度凹んでいる。他に異方性エッチングによっ
てシリコン表面を削ることにより形成した段差でも良
い。段差１８は開口部１４の内部に多数個設けており、
島状、ストライプ状等のパターンで描画している。そし
て、バリア金属層１６はエピタキシャル層１２の平坦面
のみならず、段差１８の側壁及び底部にも被着してシリ
コンとのショットキー障壁を形成している。
ャル層１２表面には、複数の段差１８を設けている。こ
の段差１８は、選択酸化法で形成したＬＯＣＯＳ酸化膜
を除去した後のシリコン段差であり、表面から０．５〜
１．０μ程度凹んでいる。他に異方性エッチングによっ
てシリコン表面を削ることにより形成した段差でも良
い。段差１８は開口部１４の内部に多数個設けており、
島状、ストライプ状等のパターンで描画している。そし
て、バリア金属層１６はエピタキシャル層１２の平坦面
のみならず、段差１８の側壁及び底部にも被着してシリ
コンとのショットキー障壁を形成している。
【００１０】係る構成であれば、段差１８の側壁の分だ
けシリコンとバリア金属層１６との接触面積を増大でき
るので、ショットキー障壁の面積を実質的に増大するこ
とができる。上記の例では、開口部１４（ガードリング
領域１５の部分を含めない）の面積に対して、段差１８
によって接触面積を約２０％増大することができた。従
って、単位面積あたりの順方向電流ＩＦの値を増大で
き、素子の電流容量を増大できる。このことは、チップ
面積を拡大する事に等しいので、ある順方向電流ＩＦを
流したときの順方向電圧ＶＦを小さくできることを意味
し、しかもチップ面積の増大がない。
けシリコンとバリア金属層１６との接触面積を増大でき
るので、ショットキー障壁の面積を実質的に増大するこ
とができる。上記の例では、開口部１４（ガードリング
領域１５の部分を含めない）の面積に対して、段差１８
によって接触面積を約２０％増大することができた。従
って、単位面積あたりの順方向電流ＩＦの値を増大で
き、素子の電流容量を増大できる。このことは、チップ
面積を拡大する事に等しいので、ある順方向電流ＩＦを
流したときの順方向電圧ＶＦを小さくできることを意味
し、しかもチップ面積の増大がない。
【００１１】図２と図３に、製造方法の一例を説明する
ための断面図を示した。
ための断面図を示した。
【００１２】先ず図２（Ａ）を参照して、比抵抗ρが
０．５〜２．０Ω・ｃｍ、膜厚が２〜１０μのエピタキ
シャル層１２を形成したＮ＋型半導体基板１１を準備
し、選択拡散によってエピタキシャル層１２の表面に環
状のＰ＋ガードリング領域１５を形成する。
０．５〜２．０Ω・ｃｍ、膜厚が２〜１０μのエピタキ
シャル層１２を形成したＮ＋型半導体基板１１を準備
し、選択拡散によってエピタキシャル層１２の表面に環
状のＰ＋ガードリング領域１５を形成する。
【００１３】図２（Ｂ）を参照して、エピタキシャル層
１２表面を被覆する酸化膜を除去した後に初期酸化膜２
０を形成し、初期酸化膜２０の上にシリコン窒化膜を形
成し、これをパターニングして耐酸化膜２１を形成す
る。
１２表面を被覆する酸化膜を除去した後に初期酸化膜２
０を形成し、初期酸化膜２０の上にシリコン窒化膜を形
成し、これをパターニングして耐酸化膜２１を形成す
る。
【００１４】図２（Ｃ）を参照して、基板全体を選択酸
化することにより、耐酸化膜２１で覆われないエピタキ
シャル層１２表面に厚さ１．０〜２．０μの厚いＬＯＣ
ＯＳ酸化膜２２を形成する。
化することにより、耐酸化膜２１で覆われないエピタキ
シャル層１２表面に厚さ１．０〜２．０μの厚いＬＯＣ
ＯＳ酸化膜２２を形成する。
【００１５】図３（Ｄ）を参照して、開口部１４以外の
領域を被覆するレジストマスクを形成し、開口部１４の
ＬＯＣＯＳ酸化膜２２をウェットエッチャントで除去す
る。これで、開口部１４の表面にはＬＯＣＯＳ酸化膜２
２がエピタキシャル層１２表面から下方に酸化された分
の深さを持つ段差１８を形成することができる。
領域を被覆するレジストマスクを形成し、開口部１４の
ＬＯＣＯＳ酸化膜２２をウェットエッチャントで除去す
る。これで、開口部１４の表面にはＬＯＣＯＳ酸化膜２
２がエピタキシャル層１２表面から下方に酸化された分
の深さを持つ段差１８を形成することができる。
【００１６】図３（Ａ）を参照して、段差１８を形成し
た開口部１４にスパッタ堆積法により膜厚３００〜２０
００ÅのＴｉ層を堆積し、堆積したＴｉ層を周知のホト
エッチング法によってパタニーングして、バリア金属層
１６を形成する。
た開口部１４にスパッタ堆積法により膜厚３００〜２０
００ÅのＴｉ層を堆積し、堆積したＴｉ層を周知のホト
エッチング法によってパタニーングして、バリア金属層
１６を形成する。
【００１７】図３（Ｂ）を参照して、再度スパッタ堆積
法により膜厚１．０〜３．０μのアルミニウム層を堆積
し、ホトエッチングによってバリア金属層１６を覆い且
つ外部接続用のパッドを構成するアルミ層１７を形成し
て図１の構成を得る。
法により膜厚１．０〜３．０μのアルミニウム層を堆積
し、ホトエッチングによってバリア金属層１６を覆い且
つ外部接続用のパッドを構成するアルミ層１７を形成し
て図１の構成を得る。
【００１８】尚、上述した実施の形態においては、バリ
ア金属層１６としてＴｉで説明したが、他のバリア金
属、例えばＮｉやＭｏ等でも実施が可能である事は言う
までもない。
ア金属層１６としてＴｉで説明したが、他のバリア金
属、例えばＮｉやＭｏ等でも実施が可能である事は言う
までもない。
【００１９】
【発明の効果】以上に説明したとおり、本発明によれ
ば、開口部１４に段差１８を設けることによって、バリ
ア金属層１６とシリコンとのショットキー接触面積を増
大できる。これにより、開口部１４の面積が同じもので
比較した場合、同じ順方向電圧ＶＦでも多くの順方向電
流ＩＦを流すことができ、結果として、順方向電圧ＶＦ
が小さいＳＢＤ装置を得ることができる利点を有する。
また、開口部１４の面積を増大させないので、ペレット
サイズを増大することなく、より電流容量の大きな素子
を得ることができるものである。
ば、開口部１４に段差１８を設けることによって、バリ
ア金属層１６とシリコンとのショットキー接触面積を増
大できる。これにより、開口部１４の面積が同じもので
比較した場合、同じ順方向電圧ＶＦでも多くの順方向電
流ＩＦを流すことができ、結果として、順方向電圧ＶＦ
が小さいＳＢＤ装置を得ることができる利点を有する。
また、開口部１４の面積を増大させないので、ペレット
サイズを増大することなく、より電流容量の大きな素子
を得ることができるものである。
【図１】本発明を説明するための断面図である。
【図２】製造方法を説明するための断面図である。
【図３】製造方法を説明するための断面図である。
【図４】従来例を説明するための断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小池 理麿 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 4M104 AA01 BB02 BB05 BB14 BB16 CC03 FF17 FF22 GG03
Claims (2)
- 【請求項１】 シリコン層の表面に該シリコン層とのシ
ョットキー障壁を形成するバリア金属層を設け、該金属
層の上を電極材料で被覆したショットキーバリアダイオ
ードにおいて、 前記シリコン層の表面に複数の段差を設けることでショ
ットキー接触の面積を増大したことを特徴とするショッ
トキーバリアダイオード。 - 【請求項２】 前記段差がＬＯＣＯＳ酸化膜を除去した
ものであることを特徴とする請求項１記載のショットキ
ーバリアダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18238098A JP2000022177A (ja) | 1998-06-29 | 1998-06-29 | ショットキーバリアダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18238098A JP2000022177A (ja) | 1998-06-29 | 1998-06-29 | ショットキーバリアダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000022177A true JP2000022177A (ja) | 2000-01-21 |
Family
ID=16117310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18238098A Pending JP2000022177A (ja) | 1998-06-29 | 1998-06-29 | ショットキーバリアダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000022177A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012023199A (ja) * | 2010-07-14 | 2012-02-02 | Rohm Co Ltd | ショットキバリアダイオード |
| JP2016096351A (ja) * | 2015-12-17 | 2016-05-26 | ローム株式会社 | ショットキバリアダイオード |
| CN113314618A (zh) * | 2021-06-04 | 2021-08-27 | 厦门吉顺芯微电子有限公司 | 一种具有提高接触面积的平面肖特基整流器件及制造方法 |
-
1998
- 1998-06-29 JP JP18238098A patent/JP2000022177A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012023199A (ja) * | 2010-07-14 | 2012-02-02 | Rohm Co Ltd | ショットキバリアダイオード |
| US9859370B2 (en) | 2010-07-14 | 2018-01-02 | Rohm Co., Ltd. | Schottky barrier diode |
| US10186578B2 (en) | 2010-07-14 | 2019-01-22 | Rohm Co., Ltd. | Schottky barrier diode |
| US10559658B2 (en) | 2010-07-14 | 2020-02-11 | Rohm Co., Ltd. | Schottky barrier diode |
| JP2016096351A (ja) * | 2015-12-17 | 2016-05-26 | ローム株式会社 | ショットキバリアダイオード |
| CN113314618A (zh) * | 2021-06-04 | 2021-08-27 | 厦门吉顺芯微电子有限公司 | 一种具有提高接触面积的平面肖特基整流器件及制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9905666B2 (en) | Trench schottky rectifier device and method for manufacturing the same | |
| US7078780B2 (en) | Schottky barrier diode and method of making the same | |
| US20040061195A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP3588256B2 (ja) | ショットキーバリアダイオード | |
| US6307244B1 (en) | Schottky barrier semiconductor device | |
| JP3623687B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| JP2000022177A (ja) | ショットキーバリアダイオード | |
| US5610434A (en) | Mesa semiconductor structure | |
| JP2000022178A (ja) | ショットキーバリアダイオード | |
| JP2003282864A (ja) | ショットキーバリアダイオードの製造方法 | |
| JP2002246610A (ja) | 半導体素子 | |
| JP3663301B2 (ja) | ショットキーバリア半導体装置およびその製法 | |
| CN210272370U (zh) | 一种肖特基二极管芯片 | |
| JP2009059764A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JP3581027B2 (ja) | ショットキーバリア半導体装置 | |
| JPH0864845A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JPH09307120A (ja) | ショットキーバリア半導体装置およびその製法 | |
| CN100353509C (zh) | 萧特基二极管结构及其制造方法 | |
| JPH03185870A (ja) | 半導体装置 | |
| CN212342642U (zh) | 一种沟槽式肖特基二极管 | |
| JP2004172513A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JP3175761B2 (ja) | ショットキバリア半導体装置の製造方法 | |
| JPH04365378A (ja) | 半導体集積回路 | |
| JP2758465B2 (ja) | 半導体装置 | |
| JPH0622998Y2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040608 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041019 |