JP2000022171A - Semiconductor dynamic quantity sensor and manufacture thereof - Google Patents
Semiconductor dynamic quantity sensor and manufacture thereofInfo
- Publication number
- JP2000022171A JP2000022171A JP10192075A JP19207598A JP2000022171A JP 2000022171 A JP2000022171 A JP 2000022171A JP 10192075 A JP10192075 A JP 10192075A JP 19207598 A JP19207598 A JP 19207598A JP 2000022171 A JP2000022171 A JP 2000022171A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- beam structure
- film
- forming
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 239000010408 film Substances 0.000 claims description 79
- 239000010409 thin film Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 18
- 230000001133 acceleration Effects 0.000 abstract description 18
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 11
- 238000001514 detection method Methods 0.000 abstract description 3
- 238000006073 displacement reaction Methods 0.000 abstract description 3
- 230000002401 inhibitory effect Effects 0.000 abstract 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 239000010410 layer Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
Landscapes
- Pressure Sensors (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、加速度、ヨーレー
ト等の力学量を検出する半導体力学量センサおよびその
製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor dynamic quantity sensor for detecting dynamic quantities such as acceleration and yaw rate, and a method of manufacturing the same.
【0002】[0002]
【従来の技術】従来、この種の半導体力学量センサとし
て、特開平9−211022号公報に示されるものがあ
る。このものは、可動電極を有する梁構造体が第1のア
ンカー部によって基板上に支持され、また固定電極が第
2のアンカー部によって基板上に固定されて、梁構造体
が加速度等の力学量によって変位したとき、可動電極と
固定電極間の静電容量の変化に基づいて、力学量を検出
するようにしている。2. Description of the Related Art Conventionally, as this kind of semiconductor dynamic quantity sensor, there is one disclosed in Japanese Patent Application Laid-Open No. 9-211022. According to this method, a beam structure having a movable electrode is supported on a substrate by a first anchor, and a fixed electrode is fixed on the substrate by a second anchor. When the displacement is caused, the dynamic quantity is detected based on the change in the capacitance between the movable electrode and the fixed electrode.
【0003】[0003]
【発明が解決しようとする課題】上記した力学量センサ
に対し、本発明者らがさらに検討を進めた結果、以下に
示すような問題があることが判明した。すなわち、上記
した力学量センサでは、例えば、梁構造体および固定電
極を形成する際の犠牲層エッチング後に、梁構造体が内
部応力によって基板の上下方向に変形すると、可動電極
と固定電極が完全に対向しなくなるため、可動電極、固
定電極間の静電容量が減少し、検出精度が低下する。ま
た、梁構造体が変形して基板に接触するような場合に
は、固着したり、擦ったりすることにより、力学量の検
出ができなくなる。As a result of further studies by the present inventors on the above-mentioned mechanical quantity sensor, it has been found that there are the following problems. That is, in the above-described physical quantity sensor, for example, when the beam structure is deformed in the vertical direction of the substrate due to internal stress after etching the sacrificial layer when forming the beam structure and the fixed electrode, the movable electrode and the fixed electrode are completely Since the electrodes no longer face each other, the capacitance between the movable electrode and the fixed electrode decreases, and the detection accuracy decreases. In addition, when the beam structure is deformed and comes into contact with the substrate, the beam is fixed or rubbed, so that the physical quantity cannot be detected.
【0004】本発明は上記した問題を解決することを目
的とする。[0004] It is an object of the present invention to solve the above problems.
【0005】[0005]
【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明においては、梁構造体が内部
応力によって変形するのを抑制する変形抑制膜を、梁構
造体における基板側の表面に形成したことを特徴として
いる。このように梁構造体の変形を変形抑制膜によって
抑制しているため、梁構造体の変形による検出精度の低
下等を防止することができる。In order to achieve the above object, according to the first aspect of the present invention, a deformation suppressing film for suppressing deformation of a beam structure due to internal stress is provided on a substrate side of the beam structure. It is characterized by being formed on the surface. As described above, since the deformation of the beam structure is suppressed by the deformation suppressing film, it is possible to prevent the detection accuracy from being lowered due to the deformation of the beam structure.
【0006】この場合、梁構造体が基板と反対方向に変
形する場合には、変形抑制膜として引っ張り応力を有す
る膜を用い、梁構造体が基板の方向に変形する場合に
は、変形抑制膜として圧縮応力を有する膜を用いること
ができる。また、請求項2に記載の発明のように、変形
抑制膜を、梁構造体における基板と反対側の表面に形成
しても、請求項1に記載の発明と同様の効果を得ること
ができる。In this case, when the beam structure is deformed in the direction opposite to the substrate, a film having a tensile stress is used as the deformation suppressing film. When the beam structure is deformed in the direction of the substrate, the deformation suppressing film is used. Can be used as a film having a compressive stress. Further, even when the deformation suppressing film is formed on the surface of the beam structure opposite to the substrate as in the invention according to the second aspect, the same effect as the invention according to the first aspect can be obtained. .
【0007】この場合、梁構造体が基板と反対方向に変
形する場合には、変形抑制膜として圧縮応力を有する膜
を用い、梁構造体が基板の方向に変形する場合には、変
形抑制膜として引っ張り応力を有する膜を用いることが
できる。また、上記した請求項1に記載の半導体力学量
センサは、請求項3に記載の製造方法を用いて製造する
ことができ、請求項2に記載の半導体力学量センサは、
請求項4に記載の製造方法を用いて製造することができ
る。In this case, when the beam structure is deformed in the direction opposite to the substrate, a film having a compressive stress is used as the deformation suppressing film. When the beam structure is deformed in the direction of the substrate, the deformation suppressing film is used. Can be used as a film having a tensile stress. The semiconductor physical quantity sensor according to claim 1 can be manufactured using the manufacturing method according to claim 3, and the semiconductor physical quantity sensor according to claim 2 is
It can be manufactured using the manufacturing method according to the fourth aspect.
【0008】なお、上記した変形抑制膜としては、シリ
コン窒化膜を用いることができる。Note that a silicon nitride film can be used as the deformation suppressing film.
【0009】[0009]
【発明の実施の形態】(第1実施形態)図1に、本発明
の一実施形態にかかる加速度センサの平面図を示す。ま
た、図2に、図1中のA−A断面図を示す。図1、図2
において、基板1の上面には、単結晶シリコン(単結晶
半導体材料)よりなる梁構造体2が配置されている。梁
構造体2は、基板1側から突出する4つのアンカー部
(第1のアンカー部)3a、3b、3c、3dにより架
設されており、基板1の上面において所定間隔を隔てた
位置に配置されている。FIG. 1 is a plan view of an acceleration sensor according to an embodiment of the present invention. FIG. 2 is a sectional view taken along line AA in FIG. 1 and 2
In FIG. 1, a beam structure 2 made of single crystal silicon (single crystal semiconductor material) is arranged on the upper surface of a substrate 1. The beam structure 2 is bridged by four anchor portions (first anchor portions) 3a, 3b, 3c, and 3d protruding from the substrate 1 side, and is disposed at a predetermined interval on the upper surface of the substrate 1. ing.
【0010】アンカー部3a〜3dは、ポリシリコン薄
膜よりなる。アンカー部3aとアンカー部3bとの間に
は、梁部4が架設されており、アンカー部3cとアンカ
ー部3dとの間には、梁部5が架設されている。また、
梁部4と梁部5との間には、長方形状をなす質量部(マ
ス部)6が架設されており、この質量部6には、上下に
貫通する透孔6aが設けられている。さらに、質量部6
における一方の側面(図1においては左側面)からは4
つの可動電極7a、7b、7c、7dが突出している。
また、質量部6における他方の側面(図1においては右
側面)からは4つの可動電極8a、8b、8c、8dが
突出している。可動電極7a〜7d、8a〜8dは、等
間隔で平行に延びる櫛歯状の形状になっている。The anchor portions 3a to 3d are made of a polysilicon thin film. A beam 4 is provided between the anchors 3a and 3b, and a beam 5 is provided between the anchors 3c and 3d. Also,
A rectangular mass part (mass part) 6 is provided between the beam part 4 and the beam part 5, and the mass part 6 is provided with a through hole 6a penetrating vertically. Further, the mass part 6
From one side (left side in FIG. 1)
One movable electrode 7a, 7b, 7c, 7d protrudes.
Further, four movable electrodes 8a, 8b, 8c, 8d protrude from the other side surface (the right side surface in FIG. 1) of the mass portion 6. The movable electrodes 7a to 7d and 8a to 8d have a comb shape extending in parallel at equal intervals.
【0011】基板1の上面には第1の固定電極9a、9
b、9c、9dおよび第2の固定電極11a、11b、
11c、11dが固定されている。第1の固定電極9a
〜9dは、基板1側から突出するアンカー部(第2のア
ンカー部)10a、10b、10c、10dにより固定
されており、基板1の上面に所定間隔を隔てた位置に配
置されて梁構造体2の各可動電極7a〜7dの一方の側
面と対向している。また、第2の固定電極11a〜11
dは、基板1側から突出するアンカー部12a、12
b、12c、12dにより支持されており、基板1の上
面に所定間隔を隔てた位置に配置されて梁構造体2の各
可動電極7a〜7dの他方の側面に対向している。On the upper surface of the substrate 1, first fixed electrodes 9a, 9
b, 9c, 9d and second fixed electrodes 11a, 11b,
11c and 11d are fixed. First fixed electrode 9a
9a to 9d are fixed by anchor portions (second anchor portions) 10a, 10b, 10c, and 10d protruding from the substrate 1 side, and are arranged on the upper surface of the substrate 1 at positions spaced apart from each other by a predetermined distance. 2 and one side surface of each of the movable electrodes 7a to 7d. In addition, the second fixed electrodes 11a to 11a
d denotes anchor portions 12a and 12 protruding from the substrate 1 side.
b, 12c, and 12d, are arranged at predetermined intervals on the upper surface of the substrate 1, and face the other side surface of each of the movable electrodes 7a to 7d of the beam structure 2.
【0012】同様に、基板1の上面には第1の固定電極
13a、13b、13c、13dおよび第2の固定電極
15a、15b、15c、15dが固定されている。第
1の固定電極13a〜13dは、基板1側から突出する
アンカー部14a、14b、14c、14dにより支持
されており、基板1の上面に所定間隔を隔てた位置に配
置されて梁構造体2の各可動電極8a〜8dの一方の側
面と対向している。また、第2の固定電極15a〜15
dは、基板1側から突出するアンカー部16a、16
b、16c、16dにより支持されており、基板1の上
面に所定間隔を隔てた位置に配置されて梁構造体2の各
可動電極8a〜8dの一方の側面と対向している。Similarly, first fixed electrodes 13a, 13b, 13c, 13d and second fixed electrodes 15a, 15b, 15c, 15d are fixed on the upper surface of the substrate 1. The first fixed electrodes 13a to 13d are supported by anchor portions 14a, 14b, 14c, and 14d protruding from the substrate 1 side. Of the movable electrodes 8a to 8d. Also, the second fixed electrodes 15a to 15
d is an anchor portion 16a, 16 protruding from the substrate 1 side.
b, 16c, and 16d, are arranged on the upper surface of the substrate 1 at predetermined intervals, and face one side surface of each of the movable electrodes 8a to 8d of the beam structure 2.
【0013】基板1は、図2に示すように、シリコン基
板41の上に、ポリシリコン薄膜42、シリコン酸化膜
(第1の絶縁性薄膜)43、窒化膜(第2の絶縁性薄
膜)44、ポリシリコン薄膜45、シリコン窒化膜(第
3の絶縁性薄膜)46を積層した構造となっている。ポ
リシリコン薄膜45は、リン等の不純物をドーピングし
た導電性薄膜となっている。As shown in FIG. 2, a substrate 1 has a polysilicon thin film 42, a silicon oxide film (first insulating thin film) 43, and a nitride film (second insulating thin film) 44 on a silicon substrate 41. , A polysilicon thin film 45, and a silicon nitride film (third insulating thin film) 46. The polysilicon thin film 45 is a conductive thin film doped with an impurity such as phosphorus.
【0014】また、上記したポリシリコン薄膜45によ
る導電性薄膜によって、図1に示すように、4つの配線
パターン22、23、24、25が形成されている。配
線パターン22〜25は、それぞれ、固定電極9a〜9
d、11a〜11d、13a〜13dおよび15a〜1
5dの配線であり、帯状をなし、かつ、L字状に延設さ
れている。また、基板1の上面部における梁構造体2と
対向する領域には、上記導電性薄膜によって、下部電極
が形成されている。As shown in FIG. 1, four wiring patterns 22, 23, 24 and 25 are formed by the conductive thin film made of the polysilicon thin film 45 described above. The wiring patterns 22 to 25 are fixed electrodes 9a to 9 respectively.
d, 11a to 11d, 13a to 13d and 15a to 1
This is a 5d wiring, and has a band shape and is extended in an L-shape. A lower electrode is formed of the conductive thin film in a region facing the beam structure 2 on the upper surface of the substrate 1.
【0015】さらに、基板1の上面には、電極取出部2
7a、27b、27c、27dが形成されている。これ
ら電極取出部27〜27dは、基板1から突出するアン
カー部28a、28b、28c、28dにより支持され
ている。そして、電極取出部27aは、アンカー部28
aを介して配線パターン22と電気的に接続されてい
る。同様に、電極取出部27b、27c、27dは、そ
れぞれアンカー部28b、28c、28dを介して配線
パターン23、24、25と電気的に接続されている。
なお、アンカー部3aの上方、電極取出部27a、27
b、27c、27dの上面には、電極部としてのアルミ
薄膜よりなる金属電極(ボンディングパッド)34、3
5a、35b、35c、35dがそれぞれ設けられてい
る。Further, on the upper surface of the substrate 1, an electrode extraction portion 2 is provided.
7a, 27b, 27c and 27d are formed. These electrode extraction portions 27 to 27d are supported by anchor portions 28a, 28b, 28c, 28d protruding from the substrate 1. The electrode extraction portion 27a is connected to the anchor portion 28.
It is electrically connected to the wiring pattern 22 via a. Similarly, the electrode extraction portions 27b, 27c, 27d are electrically connected to the wiring patterns 23, 24, 25 via anchor portions 28b, 28c, 28d, respectively.
In addition, above the anchor part 3a, the electrode extraction parts 27a, 27
Metal electrodes (bonding pads) 34, 3 made of an aluminum thin film as electrode portions are provided on the upper surfaces of b, 27c, 27d.
5a, 35b, 35c, and 35d are provided, respectively.
【0016】上記した構成において、梁構造体2の可動
電極7a〜7dと第1の固定電極9a〜9dとの間には
第1のコンデンサが、また、梁構造体2の可動電極7a
〜7dと第2の固定電極11a〜11dとの間には第2
のコンデンサが形成されている。同様に、梁構造体2の
可動電極8a〜8dと第1の固定電極13a〜13dと
の間に第1のコンデンサが、また、梁構造体2の可動電
極8a〜8dと第2の固定電極15a〜15dとの間に
第2のコンデンサが形成されている。In the above configuration, the first capacitor is provided between the movable electrodes 7a to 7d of the beam structure 2 and the first fixed electrodes 9a to 9d, and the movable electrode 7a of the beam structure 2 is provided.
To 7d and the second fixed electrodes 11a to 11d
Are formed. Similarly, the first capacitor is provided between the movable electrodes 8a to 8d of the beam structure 2 and the first fixed electrodes 13a to 13d, and the movable electrode 8a to 8d of the beam structure 2 is connected to the second fixed electrode. A second capacitor is formed between 15a to 15d.
【0017】ここで、可動電極7a〜7d(8a〜8
d)は、両側の固定電極9a〜9d(13a〜13d)
と11a〜11d(15a〜15d)の中心に位置し、
可動電極と固定電極間の静電容量C1、C2は等しい。
また、可動電極7a〜7d(8a〜8d)と固定電極9
a〜9d(13a〜13d)間には電圧V1が、可動電
極7a〜7d(8a〜8d)と固定電極11a〜11d
(15a〜15d)間には電圧V2が印加されている。Here, the movable electrodes 7a to 7d (8a to 8d)
d) is the fixed electrodes 9a to 9d (13a to 13d) on both sides.
And 11a-11d (15a-15d),
The capacitances C1 and C2 between the movable electrode and the fixed electrode are equal.
The movable electrodes 7a to 7d (8a to 8d) and the fixed electrodes 9
The voltage V1 is applied between the movable electrodes 7a to 7d (8a to 8d) and the fixed electrodes 11a to 11d between a to 9d (13a to 13d).
The voltage V2 is applied between (15a to 15d).
【0018】加速度が生じていないときには、V1=V
2であり、可動電極7a〜7d(8a〜8d)は、固定
電極9a〜9d(13a〜13d)と11a〜11d
(15a〜15d)から等しい静電気力で引かれてい
る。そして、加速度が基板表面に平行な方向に作用し、
可動電極7a〜7d(8a〜8d)が変位すると、可動
電極と固定電極との間の距離が変わり静電容量C1、C
2が等しくなくなる。このとき、静電気力が等しくなる
ように、例えば可動電極7a〜7d(8a〜8d)が固
定電極9a〜9d(13a〜13d)側に変位したとす
ると、電圧V1が下がり、電圧V2が上がる。これによ
り静電気力で固定電極11a〜11d(15a〜15
d)側に可動電極7a〜7d(8a〜8d)は引かれ
る。可動電極7a〜7d(8a〜8d)が中心位置に戻
り静電容量C1、C2が等しくなれば、加速度と静電気
力が等しく釣り合っており、このときの電圧V1、V2
から加速度の大きさを求めることができる。When no acceleration occurs, V1 = V
The movable electrodes 7a to 7d (8a to 8d) are fixed electrodes 9a to 9d (13a to 13d) and 11a to 11d.
(15a to 15d) with the same electrostatic force. And the acceleration acts in a direction parallel to the substrate surface,
When the movable electrodes 7a to 7d (8a to 8d) are displaced, the distance between the movable electrode and the fixed electrode changes, and the capacitances C1, C
2 will not be equal. At this time, assuming that the movable electrodes 7a to 7d (8a to 8d) are displaced toward the fixed electrodes 9a to 9d (13a to 13d) so that the electrostatic forces are equal, the voltage V1 decreases and the voltage V2 increases. As a result, the fixed electrodes 11a to 11d (15a to 15d)
The movable electrodes 7a to 7d (8a to 8d) are drawn on the d) side. When the movable electrodes 7a to 7d (8a to 8d) return to the center position and the capacitances C1 and C2 become equal, the acceleration and the electrostatic force are equally balanced, and the voltages V1 and V2 at this time are balanced.
The magnitude of the acceleration can be obtained from the equation.
【0019】このように、第1のコンデンサと第2のコ
ンデンサにおいて、力学量の作用による変位に対して、
可動電極が変位しないように第1と第2のコンデンサを
形成している固定電極の電圧を制御し、その電圧の変化
で加速度を検出する。上記した加速度センサは、基本的
には、特開平9−211022号公報に示すものと同様
の構成のものであるが、本実施形態においては、図2に
示すように、梁構造体2の下面(裏面)、すなわち基板
1側の表面に、梁構造体2が内部応力によって変形する
のを抑制する変形抑制膜としての反り制御膜47を形成
している。As described above, in the first capacitor and the second capacitor, the displacement caused by the action of the mechanical quantity is
The voltage of the fixed electrode forming the first and second capacitors is controlled so that the movable electrode is not displaced, and the acceleration is detected based on the change in the voltage. The above-described acceleration sensor has basically the same configuration as that described in Japanese Patent Application Laid-Open No. 9-211022, but in the present embodiment, as shown in FIG. On the (back surface), that is, on the surface on the substrate 1 side, a warpage control film 47 as a deformation suppressing film for suppressing the beam structure 2 from being deformed by internal stress is formed.
【0020】この反り制御膜47は、梁構造体2が基板
1に対して上方向に反るような場合には、引っ張り応力
を有する膜を用い、逆に基板1に向かって反るような場
合には、圧縮応力を有する膜を用いる。ここで、この反
り制御膜47としては、後述する製造工程における犠牲
層エッチング時に消失しないような膜とする必要があ
り、例えばシリコン窒化膜を用いることができる。この
シリコン窒化膜は、LP−CVD法で成膜すると引っ張
り応力を有し、プラズマCVD法で成膜すると圧縮応力
を有するため、梁構造体2の反りの方向により、成膜方
法、成膜条件を決める。When the beam structure 2 warps upward with respect to the substrate 1, a film having a tensile stress is used as the warpage control film 47. In such a case, a film having a compressive stress is used. Here, the warpage control film 47 needs to be a film that does not disappear during etching of a sacrificial layer in a manufacturing process described later, and for example, a silicon nitride film can be used. Since this silicon nitride film has a tensile stress when formed by the LP-CVD method and has a compressive stress when formed by the plasma CVD method, the film forming method and the film forming conditions depend on the warping direction of the beam structure 2. Decide.
【0021】次に、上記した加速度センサの製造方法に
ついて、図1中のA−A断面を用いた工程図に従って説
明する。まず、図3に示す工程において、単結晶シリコ
ン基板(第1の半導体基板)40を用意し、このシリコ
ン基板40に反り制御膜47、具体的には耐HF性のシ
リコン窒化膜をCVD法により成膜する。この後、アラ
イメント用の溝40aをトレンチエッチングにて形成す
る。Next, a method of manufacturing the above-described acceleration sensor will be described with reference to a process diagram using the AA cross section in FIG. First, in the step shown in FIG. 3, a single-crystal silicon substrate (first semiconductor substrate) 40 is prepared, and a warpage control film 47, specifically, a HF-resistant silicon nitride film is formed on the silicon substrate 40 by a CVD method. Form a film. Thereafter, an alignment groove 40a is formed by trench etching.
【0022】次に、図4に示す工程において、反り制御
膜47の上に犠牲層用薄膜としてのシリコン酸化膜51
をCVD法により成膜し、溝40aを埋め込む。次に、
図5に示す工程において、シリコン酸化膜51の一部を
エッチングして凹部51aを形成する。この凹部51a
は、後述する犠牲層エッチング工程において梁構造体2
が表面張力等で基板に付着する場合に、その付着面積を
減らす突起を設けるために形成する。この後、犠牲層エ
ッチング時のエッチングストッパとなるシリコン窒化膜
46を成膜する。そして、シリコン窒化膜46、シリコ
ン酸化膜51、反り制御膜47の積層体に対し、フォト
リソグラフィを経てドライエッチング等によりアンカー
部形成領域に開口部52を形成する。この開口部52
は、梁構造体2と基板1とを接続するためのものであ
る。Next, in a step shown in FIG. 4, a silicon oxide film 51 as a thin film for a sacrificial layer is formed on the warp control film 47.
Is formed by the CVD method, and the groove 40a is buried. next,
In the step shown in FIG. 5, a part of the silicon oxide film 51 is etched to form a concave portion 51a. This recess 51a
Is a beam structure 2 in a sacrificial layer etching step described later.
Is formed in order to provide a projection for reducing the adhesion area when is adhered to the substrate due to surface tension or the like. Thereafter, a silicon nitride film 46 serving as an etching stopper at the time of etching the sacrificial layer is formed. Then, an opening 52 is formed in the anchor portion forming region of the stacked body of the silicon nitride film 46, the silicon oxide film 51, and the warpage control film 47 by dry etching or the like via photolithography. This opening 52
Is for connecting the beam structure 2 and the substrate 1.
【0023】次に、図6に示す工程において、開口部5
2を含むシリコン窒化膜46の上に、アンカー部を構成
する膜としてポリシリコン薄膜45を0.5〜2μm程
度の膜厚で成膜し、その成膜中に不純物を導入して導電
性薄膜とする。さらに、そのポリシリコン薄膜45をフ
ォトリソグラフィを経てパターニングし、開口部52を
含むシリコン窒化膜46上の所定領域にポリシリコン薄
膜45を形成する。この後、ポリシリコン薄膜45の上
に窒化膜44を形成する。Next, in the step shown in FIG.
A polysilicon thin film 45 having a thickness of about 0.5 to 2 μm is formed as a film constituting an anchor portion on the silicon nitride film 46 including the silicon oxide film 46, and impurities are introduced during the formation to form a conductive thin film. And Further, the polysilicon thin film 45 is patterned through photolithography to form a polysilicon thin film 45 in a predetermined region on the silicon nitride film 46 including the opening 52. Thereafter, a nitride film 44 is formed on the polysilicon thin film 45.
【0024】次に、図7に示す工程において、窒化膜4
4の上にシリコン酸化膜43を成膜し、さらにシリコン
酸化膜43の上に、貼り合わせ用薄膜としてのポリシリ
コン薄膜42を成膜し、この後、図8に示すように、貼
り合わせのためにポリシリコン薄膜42の表面を機械的
研磨等により平坦化する。次に、図9に示す工程におい
て、シリコン基板40とは別の単結晶シリコン基板(第
2の半導体基板)41を用意し、ポリシリコン薄膜42
の表面とシリコン基板41とを貼り合わせる。そして、
シリコン基板40、41を表裏逆にして、シリコン基板
40側を機械的研磨等により研磨を行い、薄膜化する。
つまり、シリコン基板40を所望の厚さまで研磨する。
この際、シリコン基板40に形成したアライメント用の
溝40aの深さまで研磨を行うと、シリコン酸化膜51
の層が出現(露出)するため、研磨における硬度が変化
し、研磨の終点を容易に検出することができる。なお、
アライメント用の溝40a内に形成されたシリコン酸化
膜51は、以下に示す成膜およびトレンチエッチング工
程においてアライメントマークとして用いられる。Next, in the step shown in FIG.
4, a silicon oxide film 43 is formed on the silicon oxide film 43, and a polysilicon thin film 42 as a bonding thin film is formed on the silicon oxide film 43. Thereafter, as shown in FIG. For this purpose, the surface of the polysilicon thin film 42 is flattened by mechanical polishing or the like. Next, in the step shown in FIG. 9, a single-crystal silicon substrate (second semiconductor substrate) 41 different from the silicon substrate 40 is prepared, and a polysilicon thin film 42 is prepared.
And the silicon substrate 41 are bonded together. And
The silicon substrates 40 and 41 are turned upside down, and the silicon substrate 40 side is polished by mechanical polishing or the like to reduce the thickness.
That is, the silicon substrate 40 is polished to a desired thickness.
At this time, if the polishing is performed to the depth of the alignment groove 40a formed in the silicon substrate 40, the silicon oxide film 51 is formed.
Appears (exposed), the hardness in polishing changes, and the end point of polishing can be easily detected. In addition,
The silicon oxide film 51 formed in the alignment groove 40a is used as an alignment mark in the following film formation and trench etching steps.
【0025】次に、図10に示す工程において、シリコ
ン基板40を電極とするために、シリコン基板40にリ
ン拡散等により不純物を導入する。そして、層間絶縁膜
としてシリコン酸化膜54を成膜した後、電極のコンタ
クト部分となる場所にフォトリソグラフィで穴を形成
し、アルミ電極34(35a〜35d)を成膜、フォト
リソグラフィによって形成する。Next, in the step shown in FIG. 10, in order to use the silicon substrate 40 as an electrode, impurities are introduced into the silicon substrate 40 by phosphorus diffusion or the like. Then, after the silicon oxide film 54 is formed as an interlayer insulating film, holes are formed by photolithography at locations to be contact portions of the electrodes, and aluminum electrodes 34 (35a to 35d) are formed and formed by photolithography.
【0026】次に、図11に示す工程において、梁構造
体2のパターンのホトリソグラフィ経て、梁構造体2を
形成する。つまり、シリコン基板40に梁構造体2およ
び固定電極9a〜9d、11a〜11d、13a〜13
d、15a〜15dを画定するための溝55をトレンチ
エッチングにより形成する。このとき、そのエッチング
により、溝55内の反り制御膜47も除去する。なお、
エッチングに用いるマスクとしては、フォトレジストの
ようなソフトマスク、あるいは酸化膜のようなハードマ
スクを用いることができるが、本実施形態では、層間絶
縁膜に使用したシリコン酸化膜54をマスク材として用
いている。Next, in the step shown in FIG. 11, the beam structure 2 is formed through photolithography of the pattern of the beam structure 2. That is, the beam structure 2 and the fixed electrodes 9a to 9d, 11a to 11d, and 13a to 13
d, a groove 55 for defining 15a to 15d is formed by trench etching. At this time, the warp control film 47 in the groove 55 is also removed by the etching. In addition,
As a mask used for etching, a soft mask such as a photoresist or a hard mask such as an oxide film can be used. In the present embodiment, the silicon oxide film 54 used for the interlayer insulating film is used as a mask material. ing.
【0027】最後に、図12に示す工程において、HF
系のエッチング液によりシリコン酸化膜51をエッチン
グ除去して、シリコン基板40を可動構造とし、シリコ
ン基板40に梁構造体2および固定電極9a〜9d、1
1a〜11d、13a〜13d、15a〜15dを形成
する。その際、エッチング後の乾燥工程で可動部が基板
に固着するのを防止するため、バラジクロルベンゼン等
の昇華剤を用いる。また、その犠牲層エッチング時に、
マスク材として用いたシリコン酸化膜54も除去する。Finally, in the step shown in FIG.
The silicon oxide film 51 is removed by etching with a system etchant to make the silicon substrate 40 movable, and the beam structure 2 and the fixed electrodes 9a to 9d, 1
1a to 11d, 13a to 13d, and 15a to 15d are formed. At that time, a sublimating agent such as balazichlorobenzene is used in order to prevent the movable portion from sticking to the substrate in the drying step after the etching. Also, when etching the sacrificial layer,
The silicon oxide film 54 used as the mask material is also removed.
【0028】このようにして、貼り合わせ基板を用いた
加速度センサを形成することができる。なお、上記した
実施形態においては、アルミ電極34(35a〜35
d)を形成した後、シリコン基板40に梁構造体および
固定電極を画定するための溝55を形成し、この溝55
を介して犠牲層用薄膜としてのシリコン酸化膜51をエ
ッチング除去するようにしているから、溝55の幅を設
定する場合の自由度を大きくすることができ、加速度セ
ンサを構造設計する場合の制約を少なくすることができ
る。In this manner, an acceleration sensor using the bonded substrate can be formed. In the above embodiment, the aluminum electrode 34 (35a to 35a) is used.
After forming d), a groove 55 for defining the beam structure and the fixed electrode is formed in the silicon substrate 40, and the groove 55 is formed.
, The silicon oxide film 51 serving as the sacrificial layer thin film is removed by etching, so that the degree of freedom in setting the width of the groove 55 can be increased, and restrictions in designing the structure of the acceleration sensor. Can be reduced.
【0029】なお、質量部(マス部)6は正方形でもよ
いし、質量部6からのびる可動電極は複数本設けてもよ
い。 (第2実施形態)上記した第1実施形態においては、梁
構造体2の下面に反り制御膜47を形成するものを示し
たが、図13に示すように、梁構造体2の上面(表
面)、すなわち基板1と反対側の表面に反り制御膜47
を形成するようにしてもよい。この場合、第1実施形態
とは逆に、梁構造体2が基板1に対して上方向に反るよ
うな場合には、反り制御膜47として圧縮応力を有する
膜を用い、逆に基板1に向かって反るような場合には、
反り制御膜47として引っ張り応力を有する膜を用い
る。なお、図13は、図2と同様、図1中のA−A断面
を示している。The mass part (mass part) 6 may be a square, and a plurality of movable electrodes extending from the mass part 6 may be provided. (Second Embodiment) In the first embodiment described above, the warp control film 47 is formed on the lower surface of the beam structure 2. However, as shown in FIG. ), That is, the warpage control film 47 is formed on the surface opposite to the substrate 1.
May be formed. In this case, contrary to the first embodiment, when the beam structure 2 warps upward with respect to the substrate 1, a film having a compressive stress is used as the warpage control film 47. If you warp towards
As the warpage control film 47, a film having a tensile stress is used. FIG. 13 shows a cross section taken along the line AA in FIG. 1, as in FIG.
【0030】次に、この第2実施形態における加速度セ
ンサの製造方法について説明する。第1実施形態の製造
方法に対し、図3の工程において反り制御膜47を形成
せずに、図3〜図9までの工程を実施し、図14に示す
構造のものを得る。そして、図15に示す工程におい
て、シリコン基板40を電極とするために、シリコン基
板40にリン拡散等により不純物を導入した後、反り制
御膜47としてシリコン窒化膜をCVD法により成膜す
る。そして、電極のコンタクト部分となる場所にフォト
リソグラフィで穴を形成し、アルミ電極34(35a〜
35d)を成膜、フォトリソグラフィによって形成す
る。Next, a method of manufacturing the acceleration sensor according to the second embodiment will be described. 3 to 9 are performed without forming the warpage control film 47 in the process of FIG. 3 in the manufacturing method of the first embodiment, and the structure shown in FIG. 14 is obtained. Then, in the step shown in FIG. 15, in order to use the silicon substrate 40 as an electrode, an impurity is introduced into the silicon substrate 40 by phosphorus diffusion or the like, and then a silicon nitride film is formed as a warpage control film 47 by a CVD method. Then, a hole is formed by photolithography at a location to be a contact part of the electrode, and the aluminum electrode 34 (35a to
35d) is formed by film formation and photolithography.
【0031】次に、図16に示す工程において、シリコ
ン基板40に梁構造体2および固定電極9a〜9d、1
1a〜11d、13a〜13d、15a〜15dを画定
するための溝55をトレンチエッチングにより形成す
る。最後に、図17に示す工程において、HF系のエッ
チング液によりシリコン酸化膜51をエッチング除去し
て、シリコン基板40を可動構造とし、シリコン基板4
0に梁構造体2および固定電極9a〜9d、11a〜1
1d、13a〜13d、15a〜15dを形成する。Next, in the step shown in FIG. 16, the beam structure 2 and the fixed electrodes 9a to 9d, 1
A groove 55 for defining 1a to 11d, 13a to 13d, and 15a to 15d is formed by trench etching. Finally, in the step shown in FIG. 17, the silicon oxide film 51 is removed by etching with an HF-based etchant, so that the silicon substrate 40 has a movable structure.
0, the beam structure 2 and the fixed electrodes 9a to 9d, 11a to 1
1d, 13a to 13d and 15a to 15d are formed.
【0032】このようにして、貼り合わせ基板を用いた
加速度センサを形成することができる。なお、本発明
は、上記した加速度センサに限らず、ヨーレート等の力
学量を検出する半導体力学量センサに適用することがで
きる。Thus, an acceleration sensor using the bonded substrate can be formed. The present invention is not limited to the acceleration sensor described above, but can be applied to a semiconductor dynamic quantity sensor that detects a dynamic quantity such as a yaw rate.
【図1】本発明の第1実施形態にかかる加速度センサの
平面図である。FIG. 1 is a plan view of an acceleration sensor according to a first embodiment of the present invention.
【図2】図1中のA−A断面を示す断面図である。FIG. 2 is a sectional view showing an AA section in FIG. 1;
【図3】本発明の第1実施形態にかかる加速度センサの
製造工程を示す図である。FIG. 3 is a diagram illustrating a manufacturing process of the acceleration sensor according to the first embodiment of the present invention.
【図4】図3に続く工程を示す工程図である。FIG. 4 is a process diagram showing a process following FIG. 3;
【図5】図4に続く工程を示す工程図である。FIG. 5 is a process chart showing a step following FIG. 4;
【図6】図5に続く工程を示す工程図である。FIG. 6 is a process chart showing a step following FIG. 5;
【図7】図6に続く工程を示す工程図である。FIG. 7 is a process chart showing a step following FIG. 6;
【図8】図7に続く工程を示す工程図である。FIG. 8 is a process chart showing a step following FIG. 7;
【図9】図8に続く工程を示す工程図である。FIG. 9 is a process chart showing a step following FIG. 8;
【図10】図9に続く工程を示す工程図である。FIG. 10 is a process drawing showing a step following FIG. 9;
【図11】図10に続く工程を示す工程図である。FIG. 11 is a process diagram showing a process following FIG. 10;
【図12】図11に続く工程を示す工程図である。FIG. 12 is a process chart showing a step following FIG. 11;
【図13】本発明の第2実施形態を示す断面図である。FIG. 13 is a sectional view showing a second embodiment of the present invention.
【図14】本発明の第2実施形態にかかる加速度センサ
の製造工程を示す図である。FIG. 14 is a diagram illustrating a manufacturing process of the acceleration sensor according to the second embodiment of the present invention.
【図15】図14に続く工程を示す工程図である。FIG. 15 is a process chart showing a step following FIG. 14;
【図16】図15に続く工程を示す工程図である。FIG. 16 is a process chart showing a step following FIG. 15;
【図17】図16に続く工程を示す工程図である。FIG. 17 is a process chart showing a step following FIG. 16;
1…基板、2…梁構造体、3a〜3d…第1のアンカー
部、7a〜7d、8a〜8d…可動電極、9a〜9d、
11a〜11d、13a〜13d、15a〜15d…固
定電極、10a〜10d、12a〜12d、14a〜1
4d、16a〜16d…第2のアンカー部、47…変形
抑制膜としての反り制御膜。DESCRIPTION OF SYMBOLS 1 ... Substrate, 2 ... Beam structure, 3a-3d ... 1st anchor part, 7a-7d, 8a-8d ... Movable electrode, 9a-9d,
11a-11d, 13a-13d, 15a-15d ... fixed electrodes, 10a-10d, 12a-12d, 14a-1
4d, 16a to 16d: second anchor portion, 47: warpage control film as a deformation suppressing film.
Claims (4)
ンカー部によって支持され、可動電極を有する梁構造体
と、 前記梁構造体の前記可動電極に対向して配置され、前記
基板の上に第2のアンカー部によって固定された固定電
極とを備えた半導体力学量センサにおいて、 前記梁構造体が内部応力によって変形するのを抑制する
変形抑制膜が、前記梁構造体における前記基板側の表面
に形成されていることを特徴とする半導体力学量セン
サ。1. A substrate, a beam structure supported by a first anchor unit so as to be displaced on the substrate by a mechanical amount, and having a movable electrode, and a beam structure facing the movable electrode of the beam structure. And a fixed electrode fixed on the substrate by a second anchor unit, wherein the deformation suppressing film for suppressing deformation of the beam structure due to internal stress is provided on the beam. A semiconductor dynamic quantity sensor formed on a surface of the structure on the substrate side.
ンカー部によって支持され、可動電極を有する梁構造体
と、 前記梁構造体の前記可動電極に対向して配置され、前記
基板の上に第2のアンカー部によって固定された固定電
極とを備えた半導体力学量センサにおいて、 前記梁構造体が内部応力によって変形するのを抑制する
変形抑制膜が、前記梁構造体における前記基板と反対側
の表面に形成されていることを特徴とする半導体力学量
センサ。2. A substrate, a beam structure supported by a first anchor portion to be displaced on the substrate by a mechanical amount, and having a movable electrode, and a beam structure facing the movable electrode of the beam structure. And a fixed electrode fixed on the substrate by a second anchor unit, wherein the deformation suppressing film for suppressing deformation of the beam structure due to internal stress is provided on the beam. A semiconductor dynamic quantity sensor formed on a surface of a structure opposite to the substrate.
製造する方法であって、 第1の半導体基板の上に前記変形抑制膜を形成する工程
と、 前記変形抑制膜の上に犠牲層用薄膜を形成する工程と、 前記犠牲層用薄膜および前記変形抑制膜に開口部を形成
して、少なくともその開口部に前記第1、第2のアンカ
ー部を構成する膜を形成する工程と、 前記第1の半導体基板の前記犠牲層用薄膜が形成された
側の全面に、貼り合わせ用薄膜を形成して、その表面を
平坦化する工程と、 前記平坦化された貼り合わせ用薄膜と第2の半導体基板
とを貼り合わせる工程と、 この貼り合わせ後、前記第1の半導体基板に前記梁構造
体および前記固定電極を画定するための溝を形成する工
程と、 前記梁構造体および前記固定電極を画定するための溝を
介して前記犠牲層用薄膜をエッチング除去し、前記第1
の半導体基板に前記梁構造体および前記固定電極を形成
する工程とを有することを特徴とする半導体力学量セン
サの製造方法。3. The method of manufacturing a semiconductor physical quantity sensor according to claim 1, wherein the step of forming the deformation suppressing film on a first semiconductor substrate; and a sacrificial layer on the deformation suppressing film. Forming an opening in the sacrificial layer thin film and the deformation suppressing film, and forming a film constituting the first and second anchor portions in at least the opening; A step of forming a bonding thin film on the entire surface of the first semiconductor substrate on which the sacrificial layer thin film is formed, and flattening a surface thereof; Bonding the semiconductor substrate with the second semiconductor substrate; and forming a groove for defining the beam structure and the fixed electrode in the first semiconductor substrate after the bonding. Through the grooves to define the electrodes The thin film for the sacrificial layer is removed by etching, the first
Forming the beam structure and the fixed electrode on the semiconductor substrate according to (1).
製造する方法であって、 第1の半導体基板の上に犠牲層用薄膜を形成する工程
と、 前記犠牲層用薄膜に開口部を形成して、少なくともその
開口部に前記第1、第2のアンカー部を構成する膜を形
成する工程と、 前記第1の半導体基板の前記犠牲層用薄膜が形成された
側の全面に、貼り合わせ用薄膜を形成して、その表面を
平坦化する工程と、 前記平坦化された貼り合わせ用薄膜と第2の半導体基板
とを貼り合わせる工程と、 この貼り合わせ後、前記第1の半導体基板の表面に前記
変形抑制膜を形成し、この変形抑制膜および前記第1の
半導体基板に前記梁構造体および前記固定電極を画定す
るための溝を形成する工程と、 前記梁構造体および前記固定電極を画定するための溝を
介して前記犠牲層用薄膜をエッチング除去し、前記第1
の半導体基板に前記梁構造体および前記固定電極を形成
する工程とを有することを特徴とする半導体力学量セン
サの製造方法。4. A method for manufacturing a semiconductor physical quantity sensor according to claim 2, wherein a step of forming a thin film for a sacrificial layer on a first semiconductor substrate; and forming an opening in the thin film for a sacrificial layer. Forming a film constituting the first and second anchor portions at least in the openings thereof; and bonding the entire surface of the first semiconductor substrate on the side where the sacrificial layer thin film is formed. Forming a bonding thin film and flattening the surface thereof; bonding the flattened bonding thin film to a second semiconductor substrate; and after bonding, the first semiconductor substrate. Forming the deformation suppressing film on the surface of the substrate, and forming grooves for defining the beam structure and the fixed electrode in the deformation suppressing film and the first semiconductor substrate; and forming the beam structure and the fixing. Through the groove to define the electrode The sacrificial layer thin film is removed by etching,
Forming the beam structure and the fixed electrode on the semiconductor substrate according to (1).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19207598A JP4134384B2 (en) | 1998-07-07 | 1998-07-07 | Manufacturing method of semiconductor dynamic quantity sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19207598A JP4134384B2 (en) | 1998-07-07 | 1998-07-07 | Manufacturing method of semiconductor dynamic quantity sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000022171A true JP2000022171A (en) | 2000-01-21 |
| JP4134384B2 JP4134384B2 (en) | 2008-08-20 |
Family
ID=16285229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19207598A Expired - Fee Related JP4134384B2 (en) | 1998-07-07 | 1998-07-07 | Manufacturing method of semiconductor dynamic quantity sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4134384B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7201053B2 (en) | 2003-05-22 | 2007-04-10 | Denso Corporation | Capacitance type physical quantity sensor |
| CN100378943C (en) * | 2004-02-13 | 2008-04-02 | 株式会社电装 | Method of inspecting a semiconductor dynamic quantity sensor |
| CN100394539C (en) * | 2003-07-25 | 2008-06-11 | 罗伯特·博世有限公司 | Anchors for microelectromechanical systems having SOI substrates and methods of making same |
| JP2010078327A (en) * | 2008-09-24 | 2010-04-08 | Fuji Electric Holdings Co Ltd | Semiconductor-type mechanical quantity detecting element and method of manufacturing same |
-
1998
- 1998-07-07 JP JP19207598A patent/JP4134384B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7201053B2 (en) | 2003-05-22 | 2007-04-10 | Denso Corporation | Capacitance type physical quantity sensor |
| CN100394539C (en) * | 2003-07-25 | 2008-06-11 | 罗伯特·博世有限公司 | Anchors for microelectromechanical systems having SOI substrates and methods of making same |
| CN100378943C (en) * | 2004-02-13 | 2008-04-02 | 株式会社电装 | Method of inspecting a semiconductor dynamic quantity sensor |
| JP2010078327A (en) * | 2008-09-24 | 2010-04-08 | Fuji Electric Holdings Co Ltd | Semiconductor-type mechanical quantity detecting element and method of manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4134384B2 (en) | 2008-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6065341A (en) | Semiconductor physical quantity sensor with stopper portion | |
| JP4214565B2 (en) | Manufacturing method of semiconductor dynamic quantity sensor | |
| US5987989A (en) | Semiconductor physical quantity sensor | |
| JP4003326B2 (en) | Semiconductor dynamic quantity sensor and manufacturing method thereof | |
| JP4665942B2 (en) | Semiconductor dynamic quantity sensor | |
| US6225140B1 (en) | CMOS compatable surface machined pressure sensor and method of fabricating the same | |
| JP2003014778A (en) | Vertical displacement measuring and driving structure and manufacturing method thereof | |
| US6048774A (en) | Method of manufacturing dynamic amount semiconductor sensor | |
| US7505245B2 (en) | Semiconductor physical quantity sensor and method for manufacturing the same | |
| US7465599B2 (en) | Method for manufacturing physical quantity sensor | |
| US6430999B2 (en) | Semiconductor physical quantity sensor including frame-shaped beam surrounded by groove | |
| JP3660119B2 (en) | Semiconductor dynamic quantity sensor | |
| TWI329930B (en) | Capacitance-type dynamic-quantity sensor and manufacturing method therefor | |
| KR20000028948A (en) | Method for manufacturing an angular rate sensor | |
| JP2004347475A (en) | Capacitive dynamical quantity sensor | |
| JPH11230986A (en) | Semiconductor dynamic quantity sensor | |
| JP4134384B2 (en) | Manufacturing method of semiconductor dynamic quantity sensor | |
| JP4193232B2 (en) | Mechanical quantity sensor | |
| US7326586B2 (en) | Method for manufacturing semiconductor physical quantity sensor | |
| JP4122572B2 (en) | Manufacturing method of semiconductor dynamic quantity sensor | |
| JP4214572B2 (en) | Manufacturing method of semiconductor dynamic quantity sensor | |
| JP2004004119A (en) | Semiconductor dynamic quantity sensor | |
| JP2002148278A (en) | Semiconductor kinetic quantity sensor and its manufacturing method | |
| WO2003015183A1 (en) | Method for manufacturing thin-film structure | |
| KR100416763B1 (en) | Microstructure for vertical displacement measurement and vertical movement, and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080520 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140613 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |