JP2000022032A - 電子部品およびその実装方法 - Google Patents

Abstract

(57)【要約】 【課題】 プリント配線板の表面に実装する電子部品に
おいて、電子部品とプリント配線板との電気的接続強度
と熱伝導効率とを向上することができる電子部品および
その実装方法を提供する。 【解決手段】 プリント配線板の表面に形成したフット
プリントと電気的接続する第一接続部を形成した電子部
品において、プリント配線板に形成したスルーホールに
挿入して電気的接続する第二接続部を備える。なお、第
二接続部はドリルレスＩＶＨに挿入して電気的接続して
もよい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、プリント配線板
の表面に実装する電子部品に関し、特に電子部品とプリ
ント配線板との電気的接続強度と熱伝導効率とを向上す
ることができる電子部品およびその実装方法に関するも
のである。

【０００２】

【従来の技術】プリント配線板の表面に実装する電子部
品は、パッケージタイプの半導体表面実装部品として、
例えばＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッ
ケージと、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇ
ｅ）と、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）と、ＰＬＣＣ（Ｐｌａｓｔｉｃ Ｌｅａｄｅｄ Ｃ
ｈｉｐ Ｃａｒｒｉｅｒ）などがある。また、ケーブル
接続用として表面実装コネクタがある。

【０００３】ここで、半導体表面実装部品や表面実装コ
ネクタなどからなる電子部品を実装する手順を図２１を
用いて説明する。ステップＳ５１において、電子部品を
実装するプリント配線板の表面に形成したフットプリン
トにクリームはんだを塗布する。その後、ステップＳ５
２において、電子部品をフットプリントに対向させてプ
リント配線板に搭載する。そして、ステップＳ５３にお
いて、リフロー加熱を行うことで電子部品をプリント配
線板にはんだ接続し、接続確認試験を行って電子部品の
実装が終了する。

【０００４】図１５は従来技術の図を示す。同図は、Ｂ
ＧＡパッケージの実装形態を示している。ＢＧＡパッケ
ージからなる半導体表面実装部品７０は、格子状に例え
ば１．２７ｍｍピッチで設置された多数個数の電極７１
にはんだボール７２を形成している。プリント配線板８
０には、前記の電極７１に対向する位置にフットプリン
ト８１を形成しており、フットプリント８１にクリーム
はんだ９１を塗布している。半導体表面実装部品７０の
電極７１をクリームはんだ９１が塗布されたフットプリ
ント８１に対向するように半導体表面実装部品７０をプ
リント配線板８０にマウントする。その後、リフローは
んだ付けによってはんだ付け部９２を形成して半導体表
面実装部品７０をプリント配線板８０に実装する。

【０００５】この実装形態において、図１５（ｂ）に示
すように、半導体表面実装部品７０をプリント配線板８
０にマウントする際、あるいはリフローはんだ付けする
際に、電極７１とフットプリント８１との相対位置にズ
レが発生することがある。なお、ＣＳＰにおいても電極
とフットプリントとの相対位置にズレが発生することは
前述と同様である。

【０００６】また、ＢＧＡパッケージからなる半導体表
面実装部品７０は、格子状に設置された多数個数の電極
７１にはんだボール７２を形成しているが、はんだボー
ル７２のはんだボール径に寸法バラツキがあり、半導体
表面実装部品７０をプリント配線板８０に実装した後
に、プリント配線板８０と半導体表面実装部品７０との
隙間にバラツキが発生し、半導体表面実装部品７０の実
装高さにバラツキが発生することがある。

【０００７】図１６は従来技術の図を示す。同図（ａ）
および同図（ｂ）は、ＱＦＰの実装形態を示している。
ＱＦＰからなる半導体表面実装部品７０は外周に設置さ
れた多数個数のリード７２ａを形成している。プリント
配線板８０には、前記のリード７２ａに対向する位置に
フットプリント８１を形成しており、フットプリント８
１にクリームはんだを塗布している。半導体表面実装部
品７０のリード７２ａをクリームはんだが塗布されたフ
ットプリント８１に対向するように半導体表面実装部品
７０をプリント配線板８０にマウントする。その後、リ
フローはんだ付けによってはんだ付け部９２を形成して
半導体表面実装部品７０をプリント配線板８０に実装す
る。

【０００８】この実装形態において、図１６（ｂ）に示
すように、半導体表面実装部品７０をプリント配線板８
０にマウントする際、あるいはリフローはんだ付けする
際に、リード７２ａとフットプリント８１との相対位置
にズレが発生することがある。

【０００９】なお、図１６（ｃ）および図１６（ｄ）に
示すＰＬＣＣの実装形態において、リード７２ｂとフッ
トプリント８１との相対位置にズレが発生することは前
述の図１６（ａ）および図１６（ｂ）と同様である。

【００１０】図１７は従来技術の図を示す。同図は、表
面実装コネクタの実装形態を示している。表面実装コネ
クタ７５は、ハウジング７５ｂに多数個数のコンタクト
部７５ａを格納し、各コンタクト部７５ａから延びるリ
ード７２ｃを形成している。プリント配線板８０には、
前記のリード７２ｃに対向する位置にフットプリント８
１を形成しており、フットプリント８１にクリームはん
だを塗布している。表面実装コネクタ７５のリード７２
ｃをクリームはんだが塗布されたフットプリント８１に
対向するように表面実装コネクタ７５をプリント配線板
８０にマウントする。その後、リフローはんだ付けによ
ってはんだ付け部９２を形成して表面実装コネクタ７５
をプリント配線板８０に実装する。

【００１１】この実装形態において、図１７（ｂ）に示
すように、表面実装コネクタ７５をプリント配線板８０
にマウントする際、あるいはリフローはんだ付けの際
に、リード７２ｃとフットプリント８１との相対位置に
ズレが発生することがある。このため、表面実装コネク
タ７５に接続されるコネクタ７７との挿入位置にズレが
発生する。また、はんだ付け部９２は、コネクタ７７を
挿入する際に剪断力を受けて剪断応力を発生するが、剪
断応力が強度の限界を越えるとはんだ付け部９２にクラ
ックが発生することがある。

【００１２】図１８は従来技術の図を示す。同図は、半
導体表面実装部品とプリント配線板とのはんだ付け部に
ついて説明するものである。半導体表面実装部品とプリ
ント配線板との熱膨張率には差がある場合が多い。この
ため、図１８（ａ）に示すように、例えば、プリント配
線板の熱膨張率が半導体表面実装部品の熱膨張率に比較
して大きい場合において、高温雰囲気の環境で電子機器
を使用した場合は、プリント配線板８０の膨張が大きく
なり、半導体表面実装部品７０の両端部に形成されたは
んだ付け部９２は剪断力を受ける。また、図１８（ｂ）
に示すように、低温雰囲気の環境で電子機器を使用した
場合は、プリント配線板８０の収縮が大きくなり、半導
体表面実装部品７０の両端部に形成されたはんだ付け部
９２は剪断力を受ける。

【００１３】一方、図１８（ｃ）に示すように、プリン
ト配線板８０に凹型のソリが発生した場合は、半導体表
面実装部品７０の中央部に形成されたはんだ付け部９２
は引張力を受ける。また、図１８（ｄ）に示すように、
プリント配線板８０に凸型のソリが発生した場合は、半
導体表面実装部品７０の両端部に形成されたはんだ付け
部９２は引張力を受ける。

【００１４】半導体表面実装部品７０の両端部に形成さ
れたはんだ付け部９２は、前記の剪断力や引張力を受け
ることで剪断応力や引張応力を発生するが、剪断応力や
引張応力がはんだ付け部９２の強度の限界を越えるとク
ラックが発生し、接続不良となる。また、半導体表面実
装部品７０の中央部に形成されたはんだ付け部９２が引
張力を受けた場合、引張応力がはんだ付け部９２の強度
の限界を越えるとクラックが発生し、接続不良となる。

【００１５】半導体表面実装部品７０の電極は信号とし
て使用する電極と、グランドとして使用する電極と、電
源として使用する電極とがあり、グランドや電源として
使用する電極は、高発熱体である半導体表面実装部品７
０の発熱をプリント配線板８０に熱伝導することを目的
としているものが多い。したがって、はんだ付け部９２
は単に電気的導通のみだけでなく、熱伝導をも保証する
必要がある。

【００１６】図１９は従来技術の図を示す。同図は、ヒ
ートシンクを取付けた半導体表面実装部品について説明
するものである。高発熱体である半導体表面実装部品７
０の発熱をヒートシンク９５に熱伝導し、図示しない冷
却ファンを用いて外部に排気することが多い。半導体表
面実装部品７０とヒートシンク９５との固定構造は、ヒ
ートシンク９５のベースを半導体表面実装部品７０の上
面に設置し、ヒートシンク９５に形成された複数個数の
フィン９５ａの間に、例えば板状の固定部材９６を配置
し、固定部材９６をプリント配線板８０にネジの締結な
どによって固定する。

【００１７】この時、半導体表面実装部品７０やはんだ
付け部９２は圧縮力を受ける。圧縮応力が半導体表面実
装部品７０やはんだ付け部９２の強度の限界を越えると
破損するので、この強度を越えないように考慮する必要
がある。したがって、半導体表面実装部品７０とヒート
シンク９５との接触圧力を十分にとることが困難となり
熱抵抗が増大し、半導体表面実装部品７０の発熱をヒー
トシンク９５へ熱伝導する効率が低下する。また、前述
のＢＧＡパッケージからなる半導体表面実装部品７０に
形成したはんだボール径に寸法バラツキがある場合は、
半導体表面実装部品７０の実装高さにバラツキが発生す
るので、半導体表面実装部品７０とヒートシンク９５と
の接触圧力を十分にとることが益々困難となる。

【００１８】図２０は従来技術の図を示す。同図は、高
発熱体である半導体表面実装部品の発熱をプリント配線
板に熱伝導する構成を説明するものである。半導体表面
実装部品の電極に対向する位置に形成した特定のフット
プリント８１は、プリント配線板８０に形成したグラン
ド層８４と接続した例えば穴径０．２ｍｍの小径ＶＩＡ
８２と細い配線パターン８３によって接続されている。
半導体表面実装部品の発熱は、前記の特定のフットプリ
ント８１と、表面積や断面積の小さい配線パターン８３
と小径ＶＩＡ８２とを経由してグランド層８４に熱伝導
されるので、熱伝導の効率が悪くなり、半導体表面実装
部品の発熱を効率よく放熱することが困難となる。

【００１９】

【発明が解決しようとする課題】前記のごとく、従来の
技術では次のような問題点がある。

【００２０】１）プリント配線板の表面に実装する電子
部品は、プリント配線板にマウントする際、あるいはリ
フローはんだ付けの際に、位置ズレが発生することがあ
り、実装ズレする場合がある。

【００２１】２）プリント配線板の表面に実装する電子
部品のはんだ付け部は、機械的ストレスや熱的ストレス
を受けると剪断応力や引張応力を発生し、応力がはんだ
付け部の強度の限界を越えるとクラックが発生し接続不
良となるので、応力に対して弱く接続信頼性が低い。

【００２２】３）プリント配線板の表面に実装する電子
部品の発熱をプリント配線板へ熱伝導する形態におい
て、熱伝導の経路がフットプリントと配線パターンと小
径ＶＩＡとを経由する場合は、電子部品とプリント配線
板との間の熱伝導効率が低下し、電子部品の放熱効率が
悪くなる。

【００２３】４）プリント配線板の表面に実装する電子
部品にヒートシンクを取付けた場合は、電子部品とヒー
トシンクとの接触圧力を十分にとることが困難となり、
ヒートシンクへの熱伝導効率が悪くなる。

【００２４】５）ＢＧＡパッケージからなる電子部品で
は、はんだボール径に寸法バラツキがあり、電子部品の
実装高さにバラツキが発生する。

【００２５】

【課題を解決するための手段】前記の問題点を解決する
ために、この発明では次のような手段を取る。

【００２６】プリント配線板の表面に実装する電子部品
において、プリント配線板に挿入して電気的接続する接
続手段を備える。

【００２７】上記の手段を取ることにより、前記の接続
手段は、電子部品とプリント配線板との接続精度と放熱
と応力緩和と接続信頼性とを向上させるように働く。

【００２８】

【発明の実施の形態】この発明は、次に示したような実
施の形態をとる。

【００２９】本発明の電子部品は、プリント配線板の表
面に形成したフットプリントと電気的接続する第一接続
部を形成した電子部品において、プリント配線板に挿入
して電気的接続する第二接続部を備える。

【００３０】すなわち、図１、図５（ａ）、図６
（ａ）、図１１（ａ）に示すように、本発明の電子部品
は、プリント配線板５０の表面に形成したフットプリン
ト５１に電気的接続する第一接続部１２を形成した電子
部品において、プリント配線板５０に形成したスルーホ
ール５２に挿入して電気的接続する第二接続部１３を備
える。

【００３１】また、図２、図５（ｃ）、図６（ｃ）、図
１１（ｃ）に示すように、本発明の電子部品は、プリン
ト配線板５０の表面に形成したフットプリントに電気的
接続する第一接続部１２を形成した電子部品において、
プリント配線板５０に形成したドリルレスＩＶＨ（Ｉｎ
ｔｅｒｓｔｉｔｉａｌＶｉａ Ｈｏｌｅ）５３に挿入し
て電気的接続する第二接続部１３を備える。

【００３２】上記の実施の形態をとることにより、第二
接続部は電子部品が機械的ストレスや熱的ストレスを受
けても応力を緩和する。また、第二接続部によって電子
部品をプリント配線板にマウントする際、あるいはリフ
ローはんだ付けの際に、電子部品を位置決めする。さら
に、第二接続部を放熱を目的とする導体に直接接続する
ことで、小径ＶＩＡに比較して断面積が大きい第二接続
部によって熱伝導するため、電子部品とプリント配線板
との間の熱伝導効率が向上する。

【００３３】またさらに、図３、図４、図５（ｂ）、図
６（ｂ）、図１１（ｂ）に示すように、前記第二接続部
１３は、プリント配線板５０の表面に当接する間隔保持
部１４を備える。

【００３４】上記の実施の形態をとることにより、間隔
保持部によってプリント配線板に搭載した電子部品の実
装高さが所定位置に保持されるから、ＢＧＡパッケージ
からなる電子部品のはんだボール径の寸法バラツキがあ
った場合や電子部品のはんだ付け時のバラツキがあって
も、電子部品とプリント配線板との隙間のバラツキを無
くする。また、例えば、電子部品の上面にヒートシンク
を押圧して設置する場合などにおいて、電子部品の上面
からの押圧力に対して強度が強くなり、電子部品とヒー
トシンクとの接触圧力を十分にとることができる。

【００３５】さらに、図７に示すように、前記第二接続
部１３は、パッケージタイプの半導体表面実装部品１の
４隅に備える。

【００３６】上記の実施の形態をとることにより、機械
的ストレスや熱的ストレスを最も受ける半導体表面実装
部品１の４隅に第二接続部を形成するから、電子部品が
機械的ストレスや熱的ストレスを受けても第二接続部で
応力を緩和する。

【００３７】さらに、図８に示すように、前記第二接続
部１３は、パッケージタイプの半導体表面実装部品１に
形成する４隅の接続部と、例えば中央部に配置するグラ
ンド接続部とに備える。

【００３８】さらに、図９に示すように、前記第二接続
部１３は、パッケージタイプの半導体表面実装部品１に
形成する例えば中央部に配置するグランド接続部または
／および電源接続部に備える。

【００３９】上記の実施の形態をとることにより、第二
接続部を放熱を目的とするグランド接続部または／およ
び電源接続部に形成することにより、第二接続部をグラ
ンド層あるいは電源層に直接接続することができ、電子
部品とプリント配線板との間の熱伝導効率が向上する。

【００４０】さらに、図１０に示すように、前記第二接
続部１３は、パッケージタイプの半導体表面実装部品１
に形成する４隅の複数個数の接続部に備える。

【００４１】上記の実施の形態をとることにより、機械
的ストレスや熱的ストレスを最も受ける半導体表面実装
部品１の４隅に第二接続部を複数個数形成するから、電
子部品が機械的ストレスや熱的ストレスを受けても複数
個数の第二接続部で応力を緩和する。また、間隔保持部
を形成した場合、例えば、半導体表面実装部品の上面に
ヒートシンクを押圧して設置する場合などにおいて、半
導体表面実装部品の上面からの押圧力に対して強度がさ
らに強くなり、半導体表面実装部品とヒートシンクとの
接触圧力を十分にとることができる。

【００４２】またさらに、図１２（ａ）に示すように、
前記第二接続部１３ｃは、表面実装コネクタ５に形成す
る両端のリードに備える。

【００４３】さらに、図１２（ｂ）に示すように、前記
第二接続部１３ｃは、表面実装コネクタ５に形成するグ
ランドリードまたは／および電源リードに備える。

【００４４】さらに、図１２（ｃ）に示すように、前記
第二接続部１３ｃは、表面実装コネクタ５に形成する複
数個数の両端リードに備える。

【００４５】上記の実施の形態をとることにより、プリ
ント配線板に挿入して接続する第二接続部は、当該表面
実装コネクタの挿入時に、リフローはんだ付け部に発生
する剪断応力を緩和する。また、第二接続部によってコ
ネクタをプリント配線板にマウントする際、あるいはリ
フローはんだ付けの際に表面実装コネクタを位置決めす
る。さらに、間隔保持部を形成すれば、表面実装コネク
タとプリント配線板との隙間のバラツキを無くする。

【００４６】また、図１３に示すように、本発明の電子
部品の実装方法は、プリント配線板の表面に形成したフ
ットプリントにクリームはんだを塗布する工程と、電子
部品に形成した第二接続部をプリント配線板に形成した
スルーホールに挿入するとともに、電子部品に形成した
第一接続部をプリント配線板の表面に形成したフットプ
リントに対向させて電子部品を所定位置にマウントする
工程と、クリームはんだを溶融して前記第一接続部には
んだ付けを行うリフロー工程と、前記第二接続部にはん
だ付けを行うデップ工程とを備える。

【００４７】上記の実施の形態をとることにより、当該
電子部品を実装する際は、プリント配線板の表面と裏面
とにはんだ付けを行う必要がある。なお、プリント回路
板を構成する部品がリフローはんだ付けする表面実装部
品とデップはんだ付けする部品とが混在している場合が
多く、この場合は第一接続部および第二接続部を持つ電
子部品を特別の工程を追加することなくプリント配線板
に実装する。

【００４８】また、図１４に示すように、本発明の電子
部品の実装方法は、プリント配線板の表面に形成したフ
ットプリントおよびプリント配線板に形成したドリルレ
スＩＶＨのランドにクリームはんだを塗布する工程と、
電子部品に形成した第二接続部をプリント配線板に形成
したドリルレスＩＶＨに挿入するとともに、電子部品に
形成した第一接続部をプリント配線板の表面に形成した
フットプリントに対向させて電子部品を所定位置にマウ
ントする工程と、クリームはんだを溶融して前記第一接
続部および第二接続部にはんだ付けを行うリフロー工程
とを備える。

【００４９】上記の実施の形態をとることにより、第二
接続部のはんだ付け工程は、第一接続部のはんだ付け工
程と同一工程で行われる。したがって、リフローはんだ
付けする表面実装部品のみで構成するプリント回路板に
おいても、第一接続部および第二接続部を持つ電子部品
を特別の工程を追加することなくプリント配線板に実装
する。

【００５０】

【実施例】この発明による代表的な実施例を図１ないし
図１４によって説明する。なお、以下において、同じ箇
所は同一の符号を付して有り、詳細な説明を省略するこ
とがある。

【００５１】図１は本発明の実施例の図を示す。

【００５２】同図（ａ）において、ＢＧＡパッケージか
らなる半導体表面実装部品１は、格子状に例えば１．２
７ｍｍピッチに多数個数配置した電極１１を形成してい
る。また、一方の電極１１はプリント配線板５０の表面
に形成したフットプリント５１に電気的接続するはんだ
ボールからなる第一接続部１２を形成し、他方の電極１
１はプリント配線板５０に形成した例えば穴径０．５ｍ
ｍ〜０．６ｍｍのスルーホール５２に挿入して電気的接
続する導体部材からなる第二接続部１３を形成してい
る。第一接続部１２は、リフローはんだ付けされた第一
はんだ付け部３２によって電気的接続する。一方、第二
接続部１３は、プリント配線板５０の裏面に形成するラ
ンド５４にデップはんだ付けされた第二はんだ付け部３
３によって電気的接続する。

【００５３】同図（ｂ）において、プリント配線板５０
は、例えば４層からなりグランド層５５がスルーホール
５２と接続している場合、スルーホール５２に挿入して
電気的接続する第二接続部１３は、グランド層５５と直
接接続することになる。また、同図（ｃ）において、プ
リント配線板５０は、例えば４層からなり電源層５６が
スルーホール５２と接続している場合、スルーホール５
２に挿入して電気的接続する第二接続部１３は、電源層
５６と直接接続することになる。

【００５４】図２は本発明の実施例の図を示す。

【００５５】同図（ａ）において、ＢＧＡパッケージか
らなる半導体表面実装部品１は、格子状に例えば１．２
７ｍｍピッチに多数個数配置した電極１１を形成してい
る。また、一方の電極１１はプリント配線板５０の表面
に形成したフットプリント５１に電気的接続するはんだ
ボールからなる第一接続部１２を形成し、他方の電極１
１はプリント配線板５０に形成した例えば穴径０．５ｍ
ｍ〜０．６ｍｍのドリルレスＩＶＨ（Ｉｎｔｅｒｓｔｉ
ｔｉａｌ ＶｉａＨｏｌｅ）５３に挿入して電気的接続
する導体部材からなる第二接続部１３を形成している。
第一接続部１２および第二接続部１３は、リフローはん
だ付けされた第一はんだ付け部３２によって電気的接続
する。

【００５６】同図（ｂ）において、プリント配線板５０
は、例えば４層からなりグランド層５５がドリルレスＩ
ＶＨ５３と接続している場合、ドリルレスＩＶＨ５３に
挿入して電気的接続する第二接続部１３は、グランド層
５５と直接接続することになる。また、同図（ｃ）にお
いて、プリント配線板５０は、例えば４層からなり電源
層５６がドリルレスＩＶＨ５３と接続している場合、ド
リルレスＩＶＨ５３に挿入して電気的接続する第二接続
部１３は、電源層５６と直接接続することになる。

【００５７】図１および図２の構成において、半導体表
面実装部品１をプリント配線板５０にマウントする際、
あるいはリフローはんだ付けする際、第二接続部１３は
スルーホール５２あるいはドリルレスＩＶＨ５３に挿入
しているので、半導体表面実装部品１を位置決めし、電
極１１とフットプリント５１との相対位置にズレを発生
することを防止する。

【００５８】また、高温雰囲気や低温雰囲気の環境で電
子機器を使用した場合、あるいはプリント配線板５０に
ソリが発生した場合、半導体表面実装部品１の電極１１
に形成するはんだ付け部３２は剪断力あるいは引張力を
受けることになる。この時、第二接続部１３はその剪断
応力あるいは引張応力を緩和するように作用するので応
力に対して強くなり、半導体表面実装部品１とプリント
配線板５０との接続信頼性が向上する。

【００５９】さらに、穴径０．５ｍｍ〜０．６ｍｍ程度
のスルーホール５２やドリルレスＩＶＨ５３に挿入する
第二接続部１３は、放熱を目的とするグランド層５５あ
るいは電源層５６に直接接続することにより半導体表面
実装部品１の発熱をプリント配線板５０に熱伝導するの
で、半導体表面実装部品１とプリント配線板５０との間
の熱抵抗を低減して熱伝導効率が向上し、半導体表面実
装部品１の放熱効率が向上する。

【００６０】つぎに、前述の図１および図２で示した第
二接続部１３の他の実施例を説明する。

【００６１】図３は本発明の実施例の図を示す。

【００６２】同図（ａ）に示すように、第二接続部１３
はスルーホール５２に形成するプリント配線板５０表面
側のランド５４に当接する凸型の間隔保持部１４を形成
する。なお、間隔保持部１４は、同図（ｂ）に示すよう
にスルーホール５２に挿入する箇所を細く形成するか、
またはプリント配線板５０表面側のランド５４に当接す
る部分から電極１１に至る箇所までを太く形成してもよ
い。なお、同図（ｃ）および同図（ｄ）は、間隔保持部
１４を形成した第二接続部１３をスルーホール５２に挿
入し、グランド層５５あるいは電源層５６と接続した場
合を示している。

【００６３】図４は本発明の実施例の図を示す。

【００６４】同図（ａ）に示すように、第二接続部１３
はドリルレスＩＶＨ５３に形成するランド５４に当接す
る凸型の間隔保持部１４を形成する。なお、間隔保持部
１４は、同図（ｂ）に示すように、ドリルレスＩＶＨ５
３に挿入する箇所を細く形成するか、または、ランド５
４に当接する部分から電極１１に至る箇所までを太く形
成してもよい。この場合、第二接続部１３がリフローは
んだ付けされた時は、間隔保持部１４の周囲に第一はん
だ付け部３２が形成される。

【００６５】さらに、同図（ｃ）に示すように、間隔保
持部１４はランド５４と同等の直径寸法をもって形成し
てもよい。この場合、第二接続部１３がリフローはんだ
付けされた時は、間隔保持部１４は第一はんだ付け部３
２の上部に位置することになる。なお、同図（ｄ）およ
び同図（ｅ）は、間隔保持部１４を形成した第二接続部
１３をドリルレスＩＶＨ５３に挿入し、グランド層５５
あるいは電源層５６と接続した場合を示している。

【００６６】図３および図４の構成において、間隔保持
部１４は、プリント配線板５０に搭載する半導体表面実
装部品１の実装高さを所定位置に保持するから、ＢＧＡ
パッケージのはんだボール径の寸法バラツキがあった場
合でも、半導体表面実装部品１とプリント配線板５０と
の隙間のバラツキを無くすることで、半導体表面実装部
品１の実装高さを均一にする。また、例えば、半導体表
面実装部品１の上面にヒートシンクを押圧して設置する
場合などにおいて、半導体表面実装部品１の上面からの
押圧力に対して強度が強くなり、半導体表面実装部品１
とヒートシンクとの接触圧力を十分にとることができる
からヒートシンクへの熱伝導効率が向上する。

【００６７】なお、ＣＳＰからなる半導体表面実装部品
においても前記図１ないし図４に示した構成を適用する
ことができる。

【００６８】つぎに、他の電子部品に適用した場合を説
明する。

【００６９】図５は本発明の実施例の図を示し、ＱＦＰ
の実装形態を示している。

【００７０】同図（ａ）において、ＱＦＰからなる半導
体表面実装部品１は、その外周にプリント配線板５０の
表面に形成したフットプリント５１に電気的接続するリ
ードからなる多数個数の第一接続部１２ａを形成してい
る。さらに、その外周の一部にプリント配線板５０に形
成した例えば穴径０．５ｍｍ〜０．６ｍｍのスルーホー
ル５２に挿入して電気的接続する導体部材からなるＬ字
型の第二接続部１３ａを形成している。第一接続部１２
ａは、リフローはんだ付けされた第一はんだ付け部３２
によって電気的接続する。一方、第二接続部１３ａは、
プリント配線板５０の裏面に形成されたランド５４にデ
ップはんだ付けされた第二はんだ付け部３３によって電
気的接続する。

【００７１】さらに、同図（ｂ）に示すように、第二接
続部１３ａはスルーホール５２に形成するプリント配線
板５０表面側のランド５４に当接する凸型の間隔保持部
１４を形成する。

【００７２】一方、同図（ｃ）において、ＱＦＰからな
る半導体表面実装部品１は、その外周にプリント配線板
５０の表面に形成したフットプリント５１に電気的接続
するリードからなる多数個数の第一接続部１２ａを形成
している。さらに、その外周の一部にプリント配線板５
０に形成した例えば穴径０．５ｍｍ〜０．６ｍｍのドリ
ルレスＩＶＨ５３に挿入して電気的接続する導体部材か
らなるＬ字型の第二接続部１３ａを形成している。第一
接続部１２ａおよび第二接続部１３ａは、リフローはん
だ付けされた第一はんだ付け部３２によって電気的接続
する。

【００７３】なお、同図（ｃ）において、第二接続部１
３ａはドリルレスＩＶＨ５３に形成するランド５４に当
接する凸型の間隔保持部１４を形成することもできる。

【００７４】なお、図５において、プリント配線板５０
のグランド層や電源層をスルーホール５２あるいはドリ
ルレスＩＶＨ５３と接続することで、第二接続部１３ａ
は、グランド層や電源層５６と直接接続することもでき
る。

【００７５】図６は本発明の実施例の図を示し、ＰＬＣ
Ｃの実装形態を示している。

【００７６】同図（ａ）において、ＰＬＣＣからなる半
導体表面実装部品１は、その外周にプリント配線板５０
の表面に形成したフットプリント５１に電気的接続する
リードからなる多数個数の第一接続部１２ｂを形成して
いる。さらに、その外周の一部にプリント配線板５０に
形成した例えば穴径０．５ｍｍ〜０．６ｍｍのスルーホ
ール５２に挿入して電気的接続する導体部材からなるＩ
字型の第二接続部１３ｂを形成している。第一接続部１
２ｂは、リフローはんだ付けされた第一はんだ付け部３
２によって電気的接続する。一方、第二接続部１３ｂ
は、プリント配線板５０の裏面に形成されたランド５４
にデップはんだ付けされた第二はんだ付け部３３によっ
て電気的接続する。

【００７７】さらに、同図（ｂ）に示すように、第二接
続部１３ｂはスルーホール５２に形成するプリント配線
板５０表面側のランド５４に当接する凸型の間隔保持部
１４を形成する。

【００７８】一方、同図（ｃ）において、ＰＬＣＣから
なる半導体表面実装部品１は、その外周にプリント配線
板５０の表面に形成したフットプリント５１に電気的接
続するリードからなる多数個数の第一接続部１２ｂを形
成している。さらに、その外周の一部にプリント配線板
５０に形成した例えば穴径０．５ｍｍ〜０．６ｍｍのド
リルレスＩＶＨ５３に挿入して電気的接続する導体部材
からなるＩ字型の第二接続部１３ｂを形成している。第
一接続部１２ｂおよび第二接続部１３ｂは、リフローは
んだ付けされた第一はんだ付け部３２によって電気的接
続する。

【００７９】なお、同図（ｃ）において、第二接続部１
３ｂはドリルレスＩＶＨ５３に形成するランド５４に当
接する凸型の間隔保持部１４を形成することもできる。

【００８０】なお、図６において、プリント配線板５０
のグランド層や電源層をスルーホール５２あるいはドリ
ルレスＩＶＨ５３と接続することで、第二接続部１３ｂ
は、グランド層や電源層５６と直接接続することもでき
る。

【００８１】図５および図６の構成において、ＱＦＰや
ＰＬＣＣからなる半導体表面実装部品１をプリント配線
板５０にマウントする際、あるいはリフローはんだ付け
する際、第二接続部１３ａ，１３ｂはスルーホール５２
あるいはドリルレスＩＶＨ５３に挿入するので、半導体
表面実装部品１を位置決めし、第一接続部１２ａ，１２
ｂとフットプリント５１との相対位置にズレを発生する
ことを防止する。

【００８２】さらに、穴径０．５ｍｍ〜０．６ｍｍ程度
のスルーホール５２やドリルレスＩＶＨ５３に挿入する
第二接続部１３ａ，１３ｂは、放熱を目的とするグラン
ド層あるいは電源層に直接接続することにより半導体表
面実装部品１の発熱をプリント配線板５０に熱伝導する
ので、半導体表面実装部品１とプリント配線板５０との
間の熱抵抗を低減して熱伝導効率が向上し、半導体表面
実装部品１の放熱効率が向上する。

【００８３】また、間隔保持部１４は、半導体表面実装
部品１のプリント配線板５０への実装高さを所定位置に
保持するから、半導体表面実装部品１をはんだ付けする
時にバラツキがあっても、半導体表面実装部品１とプリ
ント配線板５０との隙間のバラツキを無くすることで、
半導体表面実装部品１の実装高さを均一にする。また、
例えば、半導体表面実装部品１の上面にヒートシンクを
押圧して設置する場合などにおいて、半導体表面実装部
品１の上面からの押圧力に対して強度が強くなり、半導
体表面実装部品１とヒートシンクとの接触圧力を十分に
とることができるからヒートシンクへの熱伝導効率が向
上する。

【００８４】つぎに、電子部品が備える前述の第二接続
部の設置位置について説明する。

【００８５】図７は本発明の実施例の図を示す。

【００８６】同図（ａ）において、ＢＧＡパッケージか
らなる半導体表面実装部品１は、格子状に多数個数配置
した電極にプリント配線板の表面に形成したフットプリ
ントに電気的接続するはんだボールからなる第一接続部
１２を形成している。一方、機械的ストレスや熱的スト
レスを最も受ける半導体表面実装部品１の４隅の電極に
前記のプリント配線板に形成したスルーホールあるいは
ドリルレスＩＶＨに挿入して電気的接続する第二接続部
１３を形成している。

【００８７】同図（ｂ）において、ＱＦＰからなる半導
体表面実装部品１は、その外周にプリント配線板の表面
に形成したフットプリントに電気的接続するリードから
なる多数個数の第一接続部１２ａを形成している。一
方、機械的ストレスや熱的ストレスを最も受ける半導体
表面実装部品１の各辺の両端部に前記のプリント配線板
に形成したスルホールあるいはドリルレスＩＶＨに挿入
して電気的接続する第二接続部１３ａを形成している。

【００８８】同図（ｃ）において、ＰＬＣＣからなる半
導体表面実装部品１は、その外周にプリント配線板の表
面に形成したフットプリントに電気的接続するリードか
らなる多数個数の第一接続部１２ｂを形成している。一
方、機械的ストレスや熱的ストレスを最も受ける半導体
表面実装部品１の各辺の両端部に前記のプリント配線板
に形成したスルホールあるいはドリルレスＩＶＨに挿入
して電気的接続する第二接続部１３ｂを形成している。

【００８９】図７の構成において、機械的ストレスや熱
的ストレスを最も受ける半導体表面実装部品１の４隅に
第二接続部１３，１３ａ，１３ｂを形成するから、半導
体表面実装部品１が機械的ストレスや熱的ストレスを受
けても第二接続部１３，１３ａ，１３ｂは、リフローは
んだ付けされた前記の第一はんだ付け部３２に発生する
剪断応力あるいは引張応力を緩和するように作用するの
で応力に対して強くなり、半導体表面実装部品１とプリ
ント配線板との接続信頼性が向上する。

【００９０】図８は本発明の実施例の図を示す。

【００９１】同図（ａ）において、ＢＧＡパッケージか
らなる半導体表面実装部品１は、格子状に多数個数配置
した電極にプリント配線板の表面に形成したフットプリ
ントに電気的接続するはんだボールからなる第一接続部
１２を形成している。一方、前記のプリント配線板に形
成したスルホールあるいはドリルレスＩＶＨに挿入して
電気的接続する第二接続部１３は、半導体表面実装部品
１の４隅の電極と、例えば中央部に配置するグランド接
続部となる電極とに形成している。

【００９２】同図（ｂ）において、ＱＦＰからなる半導
体表面実装部品１は、その外周にプリント配線板の表面
に形成したフットプリントに電気的接続するリードから
なる多数個数の第一接続部１２ａを形成している。一
方、前記のプリント配線板に形成したスルホールあるい
はドリルレスＩＶＨに挿入して電気的接続する第二接続
部１３ａは、半導体表面実装部品１の各辺の両端部と、
例えば各辺のほぼ中央部に配置するグランド接続部とに
形成している。

【００９３】同図（ｃ）において、ＰＬＣＣからなる半
導体表面実装部品１は、その外周にプリント配線板の表
面に形成したフットプリントに電気的接続するリードか
らなる多数個数の第一接続部１２ｂを形成している。一
方、前記のプリント配線板に形成したスルホールあるい
はドリルレスＩＶＨに挿入して電気的接続する第二接続
部１３ｂは、半導体表面実装部品１の各辺の両端部と、
例えば各辺のほぼ中央部に配置するグランド接続部とに
形成している。

【００９４】図９は本発明の実施例の図を示す。

【００９５】同図（ａ）において、ＢＧＡパッケージか
らなる半導体表面実装部品１は、格子状に多数個数配置
した電極にプリント配線板の表面に形成したフットプリ
ントに電気的接続するはんだボールからなる第一接続部
１２を形成している。一方、前記のプリント配線板に形
成したスルホールあるいはドリルレスＩＶＨに挿入して
電気的接続する第二接続部１３は、例えば中央部に配置
するグランド接続部あるいは電源接続部となる電極に形
成している。

【００９６】同図（ｂ）において、ＱＦＰからなる半導
体表面実装部品１は、その外周にプリント配線板の表面
に形成したフットプリントに電気的接続するリードから
なる多数個数の第一接続部１２ａを形成している。一
方、前記のプリント配線板に形成したスルホールあるい
はドリルレスＩＶＨに挿入して電気的接続する第二接続
部１３ａは、例えば各辺のほぼ中央部に配置するグラン
ド接続部あるいは電源接続部に形成している。

【００９７】同図（ｃ）において、ＰＬＣＣからなる半
導体表面実装部品１は、その外周にプリント配線板の表
面に形成したフットプリントに電気的接続するリードか
らなる多数個数の第一接続部１２ｂを形成している。一
方、前記のプリント配線板に形成したスルホールあるい
はドリルレスＩＶＨに挿入して電気的接続する第二接続
部１３ｂは、例えば各辺のほぼ中央部に配置するグラン
ド接続部あるいは電源接続部に形成している。

【００９８】図８および図９の構成において、第二接続
部をグランド接続部あるいは電源接続部に形成すること
で、第二接続部とグランド層あるいは第二接続部と電源
層は直接接続することになる。このため、半導体表面実
装部品１の発熱は第二接続部によってグランド層あるい
は電源層に熱伝導することにより、熱伝導効率が向上
し、半導体表面実装部品１の放熱効率が向上する。ま
た、第二接続部１３を中央部に配置することで、プリン
ト配線板に凹型のソリが発生した場合、リフローはんだ
付けされた前記の第一はんだ付け部３２に発生する引張
応力を緩和するように作用するので応力に対して強くな
り、半導体表面実装部品１とプリント配線板との接続信
頼性が向上する。

【００９９】図１０は本発明の実施例の図を示す。

【０１００】前述の図７で示した第二接続部を、機械的
ストレスや熱的ストレスを最も受ける半導体表面実装部
品１の４隅に複数個数形成するものである。図１０
（ａ）において、ＢＧＡパッケージからなる半導体表面
実装部品１は、前記のプリント配線板に形成したスルホ
ールあるいはドリルレスＩＶＨに挿入して電気的接続す
る第二接続部１３を４隅の電極と、当該電極に隣接する
電極とに形成している。

【０１０１】同図（ｂ）において、ＱＦＰからなる半導
体表面実装部品１は、前記のプリント配線板に形成した
スルホールあるいはドリルレスＩＶＨに挿入して電気的
接続する第二接続部１３ａを各辺の両端部に複数個数形
成している。

【０１０２】同図（ｃ）において、ＰＬＣＣからなる半
導体表面実装部品１は、前記のプリント配線板に形成し
たスルホールあるいはドリルレスＩＶＨに挿入して電気
的接続する第二接続部１３ｂを各辺の両端部に複数個数
形成している。

【０１０３】図１０の構成において、機械的ストレスや
熱的ストレスを最も受ける半導体表面実装部品１の４隅
に第二接続部１３，１３ａ，１３ｂを複数個数形成する
から、半導体表面実装部品１が機械的ストレスや熱的ス
トレスを受けても複数個数の第二接続部１３，１３ａ，
１３ｂは、リフローはんだ付けされた前記の第一はんだ
付け部３２に発生する剪断応力あるいは引張応力を緩和
するように作用するので応力に対して強くなり、半導体
表面実装部品とプリント配線板との接続信頼性が向上す
る。また、間隔保持部を形成した場合、例えば、半導体
表面実装部品の上面にヒートシンクを押圧して設置する
場合などにおいて、半導体表面実装部品の上面からの押
圧力に対して強度がさらに強くなり、半導体表面実装部
品とヒートシンクとの接触圧力を十分にとることができ
るからヒートシンクへの熱伝導効率がさらに向上する。

【０１０４】つぎに、表面実装コネクタに適用した場合
を説明する。

【０１０５】図１１は本発明の実施例の図を示す。

【０１０６】同図（ａ）において、表面実装コネクタ５
は、ハウジング５ｂに多数個数のコンタクト部５ａを格
納し、各コンタクト部５ａから延びるリードの先端部
は、プリント配線板５０に形成した例えば穴径０．５ｍ
ｍ〜０．６ｍｍのスルーホール５２に挿入して電気的接
続する導体部材からなるＬ字型の第二接続部１３ｃを形
成している。さらに、プリント配線板５０の表面に形成
した図示しないフットプリントに電気的接続するリード
線からなる第一接続部１２ｃ（図１２参照）を形成して
いる。また、第一接続部１２ｃは、リフローはんだ付け
された第一はんだ付け部３２によって電気的接続する。
一方、第二接続部１３ｃは、プリント配線板５０の裏面
に形成されたランド５４にデップはんだ付けされた第二
はんだ付け部３３によって電気的接続する。

【０１０７】さらに、同図（ｂ）に示すように、第二接
続部１３ｃはスルーホール５２に形成するプリント配線
板５０表面側のランド５４に当接する凸型の間隔保持部
１４を形成する。

【０１０８】また、同図（ｃ）に示すように、第二接続
部１３ｃは、プリント配線板５０に形成した例えば穴径
０．５ｍｍ〜０．６ｍｍのドリルレスＩＶＨ５３に挿入
して電気的接続してもよい。この場合、第二接続部１３
ｃは、第一接続部１２ｃと同様にリフローはんだ付けさ
れた第一はんだ付け部３２によって電気的接続する。

【０１０９】なお、同図（ｂ）および同図（ｃ）におい
て、プリント配線板５０のグランド層５５あるいは電源
層５６をスルーホール５２またはドリルレスＩＶＨ５３
と接続することで、第二接続部１３ｃは、グランド層５
５あるいは電源層５６と直接接続することができる。

【０１１０】図１２は本発明の実施例の図を示し、表面
実装コネクタが備える前述の第二接続部の設置位置につ
いて説明する。

【０１１１】図１２（ａ）に示すように、表面実装コネ
クタ５は、プリント配線板の表面に形成したフットプリ
ントに接続する第一接続部１２ｃと、プリント配線板に
形成したスルーホールまたはドリルレスＩＶＨに挿入し
て電気的接続する第二接続部１３ｃとを形成しており、
当該第二接続部１３ｃを表面実装コネクタ５の両端部に
形成している。

【０１１２】また、図１２（ｂ）に示すように、前記第
二接続部１３ｃは、表面実装コネクタ５に形成するグラ
ンドリード部あるいは電源リード部に形成している。さ
らにまた、図１２（ｃ）に示すように、前記第二接続部
１３ｃは、表面実装コネクタ５の両端部に複数個数形成
している。

【０１１３】図１１および図１２の構成において、表面
実装コネクタ５をプリント配線板５０にマウントする
際、あるいはリフローはんだ付けの際、第二接続部１３
ｃは表面実装コネクタ５を位置決めし、第一接続部１２
ｃとフットプリントとの相対位置にズレが発生すること
を防止するので、コネクタ挿入位置の精度が向上する。
また、当該コネクタを挿入する時は、リフローはんだ付
けされた第一はんだ付け部３２が受ける剪断力を緩和す
ることによってコネクタの接続信頼性が向上する。さら
に、間隔保持部１４を形成すれば、表面実装コネクタ５
をはんだ付けする時、表面実装コネクタ５とプリント配
線板５０との隙間のバラツキを無くすることができるの
で、コネクタ挿入位置の精度がさらに向上する。

【０１１４】つぎに、電子部品をプリント配線板へ実装
する手順を説明する。

【０１１５】図１３は本発明の実施例のフローチャート
を示し、同図は、プリント配線板に形成したスルホール
に挿入して電気的接続する第二接続部を形成した電子部
品をプリント配線板へ実装する手順を示す。なお、符号
は図１を用いる。

【０１１６】ステップＳ１１において、プリント配線板
５０の表面に形成したフットプリント５１にクリームは
んだを塗布する。

【０１１７】ステップＳ１２において、半導体表面実装
部品１に形成した第二接続部１３をプリント配線板に形
成したスルーホール５２に挿入するとともに、半導体表
面実装部品１に形成したはんだボールからなる第一接続
部１２をプリント配線板の表面に形成したフットプリン
ト５１に対向させて半導体表面実装部品１をプリント配
線板５０に搭載する。

【０１１８】ステップＳ１３において、クリームはんだ
を溶融して前記第一接続部１２にはんだ付けを行うため
にリフロー加熱を行い、第一はんだ付け部３２を形成し
て前記第一接続部１２を電気的接続する。

【０１１９】ステップＳ１４において、前記第二接続部
にはんだ付けを行うためにデップはんだ付けを行い、第
二はんだ付け部３３を形成して前記第二接続部１３を電
気的接続する。

【０１２０】図１３の構成において、当該半導体表面実
装部品１を実装する際は、プリント配線板５０の表面と
裏面とにはんだ付けを行う必要がある。なお、プリント
回路板を構成する部品がリフローはんだ付けする表面実
装部品とデップはんだ付けする部品とが混在している場
合が多く、この場合は、第一接続部１２および第二接続
部１３を持つ当該半導体表面実装部品１を特別の工程を
追加することなくプリント配線板５０に実装する。

【０１２１】図１４は本発明の実施例のフローチャート
を示し、同図は、プリント配線板に形成したドリルレス
ＩＶＨに挿入して電気的接続する第二接続部を形成した
電子部品をプリント配線板へ実装する手順を示す。な
お、符号は図２を用いる。

【０１２２】ステップＳ２１において、プリント配線板
５０の表面に形成したフットプリント５１およびプリン
ト配線板５０に形成したドリルレスＩＶＨ５３のランド
５４にクリームはんだを塗布する。

【０１２３】ステップＳ２２において、半導体表面実装
部品１に形成した第二接続部１３をプリント配線板に形
成したドリルレスＩＶＨ５３に挿入するとともに、半導
体表面実装部品１に形成したはんだボールからなる第一
接続部１２をプリント配線板の表面に形成したフットプ
リント５１に対向させて半導体表面実装部品１をプリン
ト配線板５０に搭載する。

【０１２４】ステップＳ２３において、クリームはんだ
を溶融して前記第一接続部１２および第二接続部１３に
はんだ付けを行うためにリフロー加熱を行い、第一はん
だ付け部３２を形成して前記第一接続部１２および第二
接続部１３を電気的接続する。

【０１２５】図１４の構成において、第二接続部１３の
はんだ付け工程は第一接続部１２のはんだ付け工程と同
一工程で行われる。したがって、リフローはんだ付けす
る表面実装部品のみで構成するプリント回路板において
も、第一接続部１２および第二接続部１３を持つ半導体
表面実装部品１を特別の工程を追加することなくプリン
ト配線板に実装する。

【０１２６】

【発明の効果】以上説明したように本発明によれば、次
に示すような効果が期待できる。

【０１２７】プリント配線板の表面に実装する電子部品
において、プリント配線板に挿入して電気的接続する接
続手段を備えることにより、電子部品とプリント配線板
との電気的接続強度と熱伝導効率とを向上することがで
きる。

【０１２８】すなわち、プリント配線板の表面に形成し
たフットプリントに電気的接続する第一接続部を形成し
た電子部品において、スルーホールあるいはドリルレス
ＩＶＨに挿入して電気的接続する第二接続部を備えるこ
とにより、第二接続部は電子部品が機械的ストレスや熱
的ストレスを受けても応力を緩和することによって、電
子部品とプリント配線板との接続信頼性を向上すること
ができる。また、第二接続部によって電子部品の実装ズ
レをなくすることができる。さらに、第二接続部を放熱
を目的とする導体に接続することで、電子部品とプリン
ト配線板との間の熱伝導効率を向上することができ、電
子部品の放熱効率を向上することができる。

【０１２９】またさらに、前記第二接続部は、プリント
配線板の表面に当接する間隔保持部を備えることによ
り、間隔保持部によって電子部品のプリント配線板への
実装高さが所定位置に保持されるから、ＢＧＡパッケー
ジからなる電子部品のはんだボール径の寸法バラツキが
あった場合や電子部品のはんだ付け時のバラツキがあっ
ても、電子部品とプリント配線板との隙間のバラツキを
無くすることで、電子部品の実装高さを均一にすること
ができる。また、例えば、電子部品の上面にヒートシン
クを押圧して設置する場合などにおいて、電子部品の上
面からの押圧力に対して強度が強くなり、電子部品とヒ
ートシンクとの接触圧力を十分にとることができるから
ヒートシンクへの熱伝導効率を向上することができる。

【０１３０】さらに、前記第二接続部は、半導体表面実
装部品の４隅に備えることにより、機械的ストレスや熱
的ストレスを最も受ける箇所に第二接続部を形成するか
ら、電子部品が機械的ストレスや熱的ストレスを受けて
も第二接続部で応力を緩和することによって、電子部品
とプリント配線板との接続信頼性を向上することができ
る。

【０１３１】さらに、前記第二接続部は、半導体表面実
装部品に形成する４隅の接続部と、グランド接続部とに
備える。また、前記第二接続部は、半導体表面実装部品
に形成するグランド接続部または／および電源接続部に
備えることにより、第二接続部を放熱を目的とするグラ
ンド層または／および電源層に直接接続することで、電
子部品とプリント配線板との間の熱伝導効率を向上する
ことができ、電子部品の放熱効率を向上することができ
る。

【０１３２】さらに、前記第二接続部は、半導体表面実
装部品に形成する４隅の複数個数の接続部に備えること
により、機械的ストレスや熱的ストレスを最も受ける箇
所に第二接続部を複数個数形成するから、電子部品が機
械的ストレスや熱的ストレスを受けても複数個数の第二
接続部で応力を緩和することによって、電子部品とプリ
ント配線板との接続信頼性をさらに向上することができ
る。また、間隔保持部を形成した場合、例えば、半導体
表面実装部品の上面にヒートシンクを押圧して設置する
場合などにおいて、半導体表面実装部品の上面からの押
圧力に対して強度がさらに強くなり、半導体表面実装部
品とヒートシンクとの接触圧力を十分にとることができ
るからヒートシンクへの熱伝導効率をさらに向上するこ
とができる。

【０１３３】またさらに、前記第二接続部は、表面実装
コネクタに形成する両端のリードに備える。前記第二接
続部は、表面実装コネクタに形成するグランドリードま
たは／および電源リードに備える。または、前記第二接
続部は、表面実装コネクタに形成する複数個数の両端リ
ードに備えることにより、プリント配線板に挿入して接
続する第二接続部は、当該表面実装コネクタの挿入時の
応力を緩和することによって表面実装コネクタの接続信
頼性を向上することができる。また、表面実装コネクタ
の実装ズレをなくすることができる。また、表面実装コ
ネクタ挿入位置の精度が向上する。さらに、間隔保持部
を形成すれば、表面実装コネクタをはんだ付けする時に
表面実装コネクタとプリント配線板との隙間のバラツキ
を無くすることができるので、表面実装コネクタ挿入位
置の精度をさらに向上することができる。

【０１３４】また、電子部品の実装手順において、フッ
トプリントへのクリームはんだ塗布工程と、第二接続部
をスルーホールに挿入するとともに、第一接続部をフッ
トプリントに対向させて電子部品をマウントする工程
と、前記第一接続部にはんだ付けを行うリフロー工程
と、前記第二接続部にはんだ付けを行うデップ工程とを
備えることにより、当該電子部品を実装する際は、プリ
ント配線板の表面と裏面とにはんだ付けを行う必要があ
るが、リフローはんだ付けする表面実装部品とデップは
んだ付けする部品とが混在している場合は、特別の工程
を追加することなく電子部品をプリント配線板に実装す
ることができる。

【０１３５】また、電子部品の実装手順において、フッ
トプリントおよびドリルレスＩＶＨのランドへのクリー
ムはんだ塗布工程と、第二接続部をドリルレスＩＶＨに
挿入するとともに、第一接続部をフットプリントに対向
させて電子部品をマウントする工程と、前記第一接続部
および第二接続部にはんだ付けを行うリフロー工程とを
備えることにより、第二接続部のはんだ付け工程は第一
接続部のはんだ付け工程と同一工程で行うことができ
る。したがって、特別の工程を追加することなく電子部
品をプリント配線板に実装することができる。

【図面の簡単な説明】

【図１】本発明の実施例の図である。

【図２】本発明の実施例の図である。

【図３】本発明の実施例の図である。

【図４】本発明の実施例の図である。

【図５】本発明の実施例の図である。

【図６】本発明の実施例の図である。

【図７】本発明の実施例の図である。

【図８】本発明の実施例の図である。

【図９】本発明の実施例の図である。

【図１０】本発明の実施例の図である。

【図１１】本発明の実施例の図である。

【図１２】本発明の実施例の図である。

【図１３】本発明の実施例のフローチャートである。

【図１４】本発明の実施例のフローチャートである。

【図１５】従来技術の図である。

【図１６】従来技術の図である。

【図１７】従来技術の図である。

【図１８】従来技術の図である。

【図１９】従来技術の図である。

【図２０】従来技術の図である。

【図２１】従来技術の電子部品実装のフローチャートで
ある。

【符号の説明】

１：半導体表面実装部品 ５：表面実装コネクタ １３，１３ａ，１３ｂ，１３ｃ：第二接続部 １４：間隔保持部 ３２：第一はんだ付け部 ３３：第二はんだ付け部 ５０：プリント配線板 ５１：フットプリント ５２：スルーホール ５３：ドリルレスＩＶＨ ５４：ランド ５５：グランド層 ５６：電源層

Claims (13)

【特許請求の範囲】
1. 【請求項１】プリント配線板の表面に形成したフットプ
   リントと電気的接続する第一接続部を形成した電子部品
   において、 プリント配線板に挿入して電気的接続する第二接続部
   （１３）を備える、 ことを特徴とする電子部品。
2. 【請求項２】前記第二接続部（１３）は、 プリント配線板に形成したスルーホールに挿入して電気
   的接続する、 ことを特徴とする請求項１に記載の電子部品。
3. 【請求項３】前記第二接続部（１３）は、 プリント配線板に形成したドリルレスＩＶＨに挿入して
   電気的接続する、 ことを特徴とする請求項１に記載の電子部品。
4. 【請求項４】前記第二接続部（１３）は、 プリント配線板の表面に当接する間隔保持部（１４）を
   備える、 ことを特徴とする請求項１，２または３記載の電子部
   品。
5. 【請求項５】前記第二接続部（１３）は、 半導体表面実装部品の４隅に備える、 ことを特徴とする請求項１，２，３または４記載の電子
   部品。
6. 【請求項６】前記第二接続部（１３）は、 半導体表面実装部品に形成する４隅の接続部とグランド
   接続部とに備える、 ことを特徴とする請求項１，２，３，４または５記載の
   電子部品。
7. 【請求項７】前記第二接続部（１３）は、 半導体表面実装部品に形成するグランド接続部または／
   および電源接続部に備える、 ことを特徴とする請求項１，２，３，４，５または６記
   載の電子部品。
8. 【請求項８】前記第二接続部（１３）は、 半導体表面実装部品に形成する４隅の複数個数の接続部
   に備える、 ことを特徴とする請求項１，２，３，４，５，６または
   ７記載の電子部品。
9. 【請求項９】前記第二接続部（１３）は、 表面実装コネクタに形成する両端のリードに備える、 ことを特徴とする請求項１，２，３または４記載の電子
   部品。
10. 【請求項１０】前記第二接続部（１３）は、 表面実装コネクタに形成するグランドリードまたは／お
    よび電源リードに備える、 ことを特徴とする請求項１，２，３，４または９記載の
    電子部品。
11. 【請求項１１】前記第二接続部（１３）は、 表面実装コネクタに形成する複数個数の両端リードに備
    える、 ことを特徴とする請求項１，２，３，４または１０記載
    の電子部品。
12. 【請求項１２】プリント配線板の表面に形成したフット
    プリントにクリームはんだを塗布する工程と、 電子部品に形成した第二接続部をプリント配線板に形成
    したスルーホールに挿入するとともに、電子部品に形成
    した第一接続部をプリント配線板の表面に形成したフッ
    トプリントに対向させて電子部品を所定位置にマウント
    する工程と、 クリームはんだを溶融して前記第一接続部にはんだ付け
    を行うリフロー工程と、 前記第二接続部にはんだ付けを行うデップ工程とを備え
    る、 ことを特徴とする電子部品の実装方法。
13. 【請求項１３】プリント配線板の表面に形成したフット
    プリントおよびプリント配線板に形成したドリルレスＩ
    ＶＨのランドにクリームはんだを塗布する工程と、 電子部品に形成した第二接続部をプリント配線板に形成
    したドリルレスＩＶＨに挿入するとともに、電子部品に
    形成した第一接続部をプリント配線板の表面に形成した
    フットプリントに対向させて電子部品を所定位置にマウ
    ントする工程と、 クリームはんだを溶融して前記第一接続部および第二接
    続部にはんだ付けを行うリフロー工程とを備える、 ことを特徴とする電子部品の実装方法。