[go: up one dir, main page]

JP2000020014A - Picture display device - Google Patents

Picture display device

Info

Publication number
JP2000020014A
JP2000020014A JP10190838A JP19083898A JP2000020014A JP 2000020014 A JP2000020014 A JP 2000020014A JP 10190838 A JP10190838 A JP 10190838A JP 19083898 A JP19083898 A JP 19083898A JP 2000020014 A JP2000020014 A JP 2000020014A
Authority
JP
Japan
Prior art keywords
data
original image
image data
interpolation
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10190838A
Other languages
Japanese (ja)
Inventor
Yukimitsu Yamada
幸光 山田
Tatsumi Fujiyoshi
達巳 藤由
Junichi Saito
潤一 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Frontec Inc
Original Assignee
Frontec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Frontec Inc filed Critical Frontec Inc
Priority to JP10190838A priority Critical patent/JP2000020014A/en
Priority to US09/286,864 priority patent/US6331862B1/en
Priority to EP07002772A priority patent/EP1783727A3/en
Priority to EP07002774.3A priority patent/EP1783729B1/en
Priority to EP99302605A priority patent/EP0949602B1/en
Priority to EP07002773A priority patent/EP1783728A3/en
Priority to EP03020828A priority patent/EP1376519B1/en
Publication of JP2000020014A publication Critical patent/JP2000020014A/en
Priority to US09/966,628 priority patent/US6593939B2/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00Geometric image transformations in the plane of the image
    • G06T3/40Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a picture display device capable of expanding a video signal so as to meet the resolution of a display panel without lowering the contrast. SOLUTION: Relating to a picture display device having a display panel in which a prescribed number of horizontal and vertical pixels is set, in the case that the horizontal pixels of the display panel is larger than those of the video signals in numbers, each of the original video data is stored as it is, at the data assignment position having a correlation closest to each of the plural pieces of the original video data A, B, C, D, E that form a horizontal pixel line of the video signals, in an interpolation data calculation forming circuit. Simultaneously, at the assignment position of the remaining interpolation data, the calculation results x, y, z are stored which are obtained from the two original video data stored at the assignment position adjacent to that of the remaining interpolating data.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、画像表示装置に関
し、特に装置に入力される映像信号の画素数よりも表示
パネルの画素数の方が多い場合にその映像信号を拡大表
示し得る機能を有する画像表示装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display device, and more particularly to a function of enlarging and displaying a video signal when the number of pixels of a display panel is larger than the number of pixels of the video signal input to the device. The present invention relates to an image display device having the same.

【0002】[0002]

【従来の技術】例えばパーソナルコンピュータ用等の画
像表示装置においては、表示パネルの画素数に規格が定
められており、VGA規格、SVGA規格、XGA規
格、SXGA規格、UXGA規格等が代表的なものとし
て広く知られている。これら規格の1画面を構成する画
素数は以下に示す通りである。 VGA規格 ; 水平方向・・・ 640画素、 垂直方向・・・ 480画素 SVGA規格 ; 水平方向・・・ 800画素、 垂直方向・・・ 600画素 XGA規格 ; 水平方向・・・1024画素、 垂直方向・・・ 768画素 SXGA規格 ; 水平方向・・・1280画素、 垂直方向・・・1024画素 UXGA規格 ; 水平方向・・・1600画素、 垂直方向・・・1200画素 (上記表記においてVGA、SVGA、XGA、SXG
A、UXGAはいずれもIBM社登録商標)
2. Description of the Related Art For example, in an image display device for a personal computer or the like, a standard is set for the number of pixels of a display panel, and VGA standard, SVGA standard, XGA standard, SXGA standard, UXGA standard and the like are typical. Widely known as The number of pixels constituting one screen of these standards is as follows. VGA standard; horizontal direction: 640 pixels, vertical direction: 480 pixels SVGA standard: horizontal direction: 800 pixels, vertical direction: 600 pixels XGA standard: horizontal direction: 1024 pixels, vertical direction 768 pixels SXGA standard; horizontal direction: 1280 pixels, vertical direction: 1024 pixels UXGA standard; horizontal direction: 1600 pixels, vertical direction: 1200 pixels (VGA, SVGA, XGA, SXG
A and UXGA are registered trademarks of IBM Corporation)

【0003】ところが、VGA用の映像信号からなる画
像をXGA規格の表示パネルに表示するような場合もあ
り、その場合、VGA用映像信号をより解像度の高いX
GA用表示パネル上に拡大して表示する必要がある。従
来、この種の画像表示装置における信号拡大技術の例と
して、例えば以下の2つの方法が知られている。
However, there is a case where an image composed of a VGA video signal is displayed on a display panel conforming to the XGA standard. In this case, the VGA video signal is converted to a higher resolution X-ray.
It needs to be enlarged and displayed on the GA display panel. 2. Description of the Related Art Conventionally, for example, the following two methods are known as examples of a signal enlargement technique in this type of image display device.

【0004】第1の方法は、図8に示すように、アナロ
グ/デジタル変換器101においてアナログ信号をクロ
ックを用いてデジタル信号に変換する際にサンプリング
の周波数を切り替える方法である。例えば、図9に示す
ように、最上段に示したようなアナログ信号を一定の周
波数を持つクロック1でサンプリングするとA、B、
C、D、E、F、G、…といったデジタル型のデータ1
が得られるが、同じアナログ信号をより高い周波数のク
ロック2でサンプリングすると先程とは異なるh、i、
j、k、l、m、n、o、p、q、r、…といったデジ
タル型のデータ2が得られ、クロック1の場合と比べて
データ数が増える、つまり映像信号が拡大されることに
なる。
A first method is a method of switching a sampling frequency when an analog signal is converted into a digital signal using a clock in the analog / digital converter 101, as shown in FIG. For example, as shown in FIG. 9, when an analog signal as shown at the top is sampled by a clock 1 having a constant frequency, A, B,
Digital data 1 such as C, D, E, F, G, ...
However, if the same analog signal is sampled with a higher frequency clock 2, h, i, and
Digital data 2 such as j, k, l, m, n, o, p, q, r,... are obtained, and the number of data is increased as compared with the clock 1, that is, the video signal is expanded. Become.

【0005】第2の方法は、映像信号の解像度を検出し
て表示パネルとの比率により拡大率を設定し、1画面分
の映像信号を上記拡大率に基づいて演算回路で補完して
表示パネルに送って表示するものである。例えばVGA
用映像信号をXGA用に変換する場合、その拡大率は
1.6倍であるから5個のデータを8個のデータに変換
すればよいことになる。具体的には、図10に示すよう
に、変換前のA、B、C、D、Eの5個のデータを演算
して新たにh、i、j、k、l、m、n、oの8個のデ
ータにすればよい。この時の演算式は、データhにはh
=A×1.0、データiにはi=A×0.3+B×0.
2、データjにはj=B×1.0、データkにはk=B
×0.1+C×0.4、データlにはl=C×0.4+
D×0.1、データmにはm=D×1.0、データnに
はn=D×0.2+E×0.3、データoにはo=E×
1.0、をそれぞれ適用する。
A second method is to detect the resolution of a video signal, set an enlargement ratio based on the ratio with the display panel, and complement the video signal for one screen by an arithmetic circuit based on the enlargement ratio. To be displayed. For example, VGA
When converting the video signal for XGA, the enlargement factor is 1.6 times, so that it is sufficient to convert five data to eight data. Specifically, as shown in FIG. 10, five data of A, B, C, D, and E before conversion are calculated, and h, i, j, k, l, m, n, and o are newly calculated. The above eight data may be used. The operation expression at this time is that data h is h
= A × 1.0, i = A × 0.3 + B × 0.
2, j = B × 1.0 for data j, k = B for data k
× 0.1 + C × 0.4, l = C × 0.4 +
D × 0.1, m = D × 1.0 for data m, n = D × 0.2 + E × 0.3 for data n, o = E × for data o
1.0, respectively.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記2
つの信号拡大技術にはそれぞれ以下のような問題点があ
った。第1の方法では、データがパーソナルコンピュー
タの映像信号である場合、本来の信号と異なるため、サ
ンプリングミスを生じる可能性があり、それによりフリ
ッカが生じ、画質が劣化する恐れがある。また、アナロ
グ信号の波形の極大値や極小値でサンプリングできない
場合には、コントラストが低下するという問題があっ
た。
However, the above-mentioned 2)
Each of the two signal amplification techniques has the following problems. In the first method, when the data is a video signal of a personal computer, the data is different from the original signal, so that a sampling error may occur, thereby causing flicker and deteriorating the image quality. Further, when sampling cannot be performed at the maximum value or the minimum value of the analog signal waveform, there is a problem that the contrast is reduced.

【0007】第2の方法では、変換前のデータが確実に
残らないため、コントラストが低下して表示品位が損な
われるという問題があった。図10で示した例で言え
ば、変換前の各データA、B、C、D、Eのうち、デー
タA、B、D、Eの4つに関しては係数1.0を乗じた
値がそれぞれ変換後のデータh、j、m、oとなり、変
換前のデータがそのままの形で残っている。ところが、
変換前のデータCだけは、変換後のデータkとデータl
の中の成分として分散されてしまい、そのままの形では
残っていない。したがって、映像信号全体として見る
と、変換後のデータは変換前のデータに概ね類似してい
るものの、個別に見ると、この例におけるデータCのよ
うなデータの欠損に起因してコントラストが低下してし
まう。
In the second method, there is a problem that since the data before conversion does not reliably remain, the contrast is reduced and the display quality is impaired. In the example shown in FIG. 10, among the data A, B, C, D, and E before conversion, four values of the data A, B, D, and E are multiplied by a coefficient of 1.0. The converted data becomes h, j, m, and o, and the data before the conversion remains as it is. However,
Only the data C before the conversion is the data k and the data l after the conversion.
It is dispersed as a component in and does not remain as it is. Therefore, when viewed as a whole video signal, the data after conversion is substantially similar to the data before conversion, but when viewed individually, the contrast is reduced due to the loss of data such as data C in this example. Would.

【0008】本発明は、上記の課題を解決するためにな
されたものであって、コントラストを低下させることな
く、表示パネルの解像度に合うように映像信号の拡大を
行うことができる画像表示装置を提供することを目的と
する。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an image display apparatus capable of expanding a video signal so as to match the resolution of a display panel without lowering contrast. The purpose is to provide.

【0009】[0009]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の画像表示装置は、所定の水平画素数と垂
直画素数が各々設定された表示パネルにおいて映像信号
の水平画素数よりも上記表示パネルの水平画素数が多い
場合に上記映像信号の一水平画素ラインをなす複数個の
原画像データの各々に最も相関の近いデータ割り当て位
置に上記原画像データの各々をそのまま収容するととも
に、残りのデータ割り当て位置には該割り当て位置に隣
接する割り当て位置に収容される2つの原画像データか
ら得られる演算結果を収容する補間データ演算生成回路
を具備したことを特徴とするものである。
In order to achieve the above object, an image display apparatus according to the present invention provides a display panel having a predetermined number of horizontal pixels and a predetermined number of vertical pixels. Also, when the number of horizontal pixels of the display panel is large, each of the original image data is stored as it is at a data allocation position closest to each of a plurality of original image data forming one horizontal pixel line of the video signal, The remaining data allocation position is provided with an interpolation data calculation generation circuit for storing calculation results obtained from two original image data stored in allocation positions adjacent to the allocation position.

【0010】そして、本発明の他の画像表示装置は、複
数個の原画像データの各々に最も相関の近いデータ割り
当て位置に上記原画像データの各々をそのまま収容する
とともに、残りのデータ割り当て位置には該割り当て位
置に隣接する割り当て位置に収容される2つの原画像デ
ータのいずれかを上記映像信号の隣接水平画素ラインに
よって切り換えて収容する補間データ演算生成回路を具
備したことを特徴とするものである。また、上記補間デ
ータ演算生成回路において、残りのデータ割り当て位置
に隣接する割り当て位置の2つの原画像データのいずれ
かを1画面を構成するフレーム毎に切り換えて収容する
ようにしてもよい。
According to another image display apparatus of the present invention, each of the original image data is stored as it is at a data allocation position closest to each of the plurality of original image data, and the remaining data allocation positions are stored at the remaining data allocation positions. Is characterized by comprising an interpolation data operation generation circuit for switching and accommodating one of two original image data accommodated in an assignment position adjacent to the assignment position by an adjacent horizontal pixel line of the video signal. is there. Further, in the interpolation data calculation generation circuit, any one of the two original image data at the allocation positions adjacent to the remaining data allocation positions may be switched and accommodated for each frame constituting one screen.

【0011】すなわち、本発明の画像表示装置において
は、複数個の原画像データの各々に最も相関の近いデー
タ割り当て位置に原画像データの各々をそのまま収容す
る点が最大の特徴である。そして、原画像データを収容
した残りの収容場所にデータを収容する形態として3通
りのものが考えられ、 隣接する割り当て位置に収容される2つの原画像デ
ータから得られる演算結果を収容する形態、 隣接する割り当て位置に収容される2つの原画像デ
ータのいずれかを映像信号の隣接水平画素ラインによっ
て切り換えて収容する形態、 隣接する割り当て位置の2つの原画像データのいず
れかを1画面を構成するフレーム毎に切り換えて収容す
る形態、である。 なお、上記での演算の例としては、隣接する2つの原
画像データの各々に係数を乗じたものを加算する方法が
考えられる。
That is, the most characteristic feature of the image display device of the present invention is that each of the original image data is stored as it is at a data allocation position which has the closest correlation to each of the plurality of original image data. Then, there are three possible modes for storing data in the remaining storage location storing the original image data, and a mode for storing the calculation result obtained from two original image data stored in adjacent allocation positions, A mode in which one of the two original image data stored in the adjacent allocation positions is switched and stored by the adjacent horizontal pixel line of the video signal, and one of the two original image data in the adjacent allocation positions constitutes one screen. This is a mode of switching and accommodating each frame. As an example of the above calculation, a method of multiplying each of two adjacent original image data by a coefficient may be considered.

【0012】上記従来の第2の方法では、原画像データ
の中で変換後に欠損するデータがあったためにコントラ
ストの低下が生じていた。ところが、信号を拡大する場
合には原画像(変換前)データのデータ数よりも変換後
のデータ数の方が常に大きいことから、本発明の画像表
示装置では、映像信号の拡大処理を行う補間データ演算
生成回路中に変換後のデータの割り当て位置を設定した
ら、まず、原画像データの各々に最も相関の近い位置に
原画像データの各々がそのまま残るように収容する。そ
して、残りの割り当て位置には隣接する2つの原画像デ
ータのいずれかまたは隣接する2つの原画像データの演
算結果を収容するようにした。いずれにしても、本発明
の画像表示装置の場合、変換時に原画像データ中のデー
タの欠損が生じないため、原画像のコントラストを維持
したまま表示品位を損なうことなく、表示パネルに拡大
画像を表示することが可能になる。
In the above-mentioned conventional second method, there is a loss of contrast after conversion in the original image data, so that the contrast is reduced. However, in the case of enlarging a signal, the number of data after conversion is always larger than the number of data of original image (before conversion) data. After setting the allocation position of the converted data in the data operation generation circuit, first, each of the original image data is stored so as to remain at the position closest to the correlation with each of the original image data. Then, the remaining allocation positions accommodate either one of the two adjacent original image data or the operation results of the two adjacent original image data. In any case, in the case of the image display device of the present invention, since loss of data in the original image data does not occur at the time of conversion, the enlarged image can be displayed on the display panel without deteriorating the display quality while maintaining the contrast of the original image. It can be displayed.

【0013】また、上記補間データ演算生成回路におい
て、原画像データを収容した残りのデータ割り当て位置
に隣接する2つの原画像データのうちの一方のデータに
係数を乗じたものと他方のデータに係数を乗じたものと
を加算した結果を収容する場合、補間処理前の各原画像
データに対する補間処理後の対応する各原画像データの
倍率の最大値と最小値の差が最大値に対して25%以下
となるよう上記各係数を設定するとよい。この構成とし
た場合、データ変換前の原画像の平均輝度を維持するこ
とができる。
In the interpolation data operation generating circuit, one of the two original image data adjacent to the remaining data allocation position accommodating the original image data is multiplied by a coefficient and the other is multiplied by a coefficient. In the case where the result obtained by adding the result of multiplication of the original image data to the original image data before the interpolation processing is accommodated, the difference between the maximum value and the minimum value of the magnification of each corresponding original image data after the interpolation processing is 25 times the maximum value. It is preferable to set the above coefficients so as to be not more than%. With this configuration, it is possible to maintain the average luminance of the original image before data conversion.

【0014】以上、映像信号の水平画素数よりも表示パ
ネルの水平画素数が多い場合に映像信号を水平方向に拡
大する場合について説明したが、上記と全く同様にして
垂直方向に拡大することも可能である。すなわち、所定
の水平画素数と垂直画素数が各々設定された表示パネル
において映像信号の垂直画素数よりも上記表示パネルの
垂直画素数が多い場合に上記映像信号の一垂直画素カラ
ムをなす複数個の原画像データの各々に最も相関の近い
データ割り当て位置に上記原画像データの各々をそのま
ま収容するとともに、残りのデータ割り当て位置には該
割り当て位置に隣接する割り当て位置に収容される2つ
の原画像データから得られる演算結果を収容する補間デ
ータ演算生成回路を設ければよい。
In the above, the case where the video signal is expanded in the horizontal direction when the number of horizontal pixels of the display panel is larger than the number of horizontal pixels of the video signal has been described. It is possible. That is, when the number of vertical pixels of the display panel is larger than the number of vertical pixels of the video signal in the display panel in which the predetermined number of horizontal pixels and the number of vertical pixels are respectively set, a plurality of pixels forming one vertical pixel column of the video signal Each of the original image data is stored as it is at the data allocation position closest to each of the original image data, and the two original images stored at the allocation positions adjacent to the allocation position are stored at the remaining data allocation positions. What is necessary is just to provide an interpolation data operation generation circuit which stores the operation result obtained from the data.

【0015】原画像データを収容した残りの収容場所に
データを収容する形態としても、水平方向の場合と同
様、隣接する割り当て位置に収容される2つの原画像デ
ータから得られる演算結果を収容する形態の他、上記2
つの原画像データのいずれかを映像信号の隣接垂直画素
カラムによって切り換えて収容する形態、もしくは1画
面を構成するフレーム毎に切り換えて収容する形態、の
いずれかを採用することができる。また、垂直方向の拡
大の場合も、補間処理前の各原画像データに対する補間
処理後の対応する各原画像データの倍率の最大値と最小
値の差が最大値に対して25%以下となるよう上記各係
数を設定すれば、データ変換前の原画像の平均輝度を維
持することができる。
[0015] As in the case of the horizontal direction, the data is stored in the remaining storage location that stores the original image data, and the calculation result obtained from the two original image data stored in the adjacent allocation positions is stored as in the case of the horizontal direction. In addition to the form,
Either one of the two types of original image data is switched and accommodated by the adjacent vertical pixel columns of the video signal, or the other is switched and accommodated for each frame constituting one screen. Also in the case of enlargement in the vertical direction, the difference between the maximum value and the minimum value of the magnification of each corresponding original image data after the interpolation process for each original image data before the interpolation process is 25% or less of the maximum value. By setting each of the above coefficients, the average luminance of the original image before data conversion can be maintained.

【0016】[0016]

【発明の実施の形態】[第1の実施の形態]以下、本発
明の第1の実施の形態を図1および図2を参照して説明
する。図1は本実施の形態の画像表示装置の概略構成を
示すブロック図であり、図2は画像データの補間処理前
後のデータの形態を示す図である。本実施の形態の画像
表示装置は、図1に示すように、原画像データの拡大処
理に係わる回路として、フレームメモリ1、ラインメモ
リ2、解像度判別回路3、データ数変換回路4、補間デ
ータ演算生成回路5等が設けられている。そして、補間
データ演算生成回路5において補間処理されたデジタル
信号が生成され、その信号が表示パネル6に供給される
構成となっている。また、説明および図示を省略する
が、本画像表示装置には表示パネル6の駆動に係わる駆
動回路、制御回路等が具備されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS [First Embodiment] A first embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is a block diagram illustrating a schematic configuration of an image display device according to the present embodiment, and FIG. 2 is a diagram illustrating a form of data before and after interpolation processing of image data. As shown in FIG. 1, the image display device according to the present embodiment includes a frame memory 1, a line memory 2, a resolution determination circuit 3, a data number conversion circuit 4, an interpolation data calculation A generation circuit 5 and the like are provided. Then, a digital signal subjected to the interpolation processing is generated in the interpolation data calculation generation circuit 5, and the signal is supplied to the display panel 6. Although not described and shown in the drawings, the present image display device includes a drive circuit, a control circuit, and the like for driving the display panel 6.

【0017】本実施の形態では、表示パネル6の解像度
がXGA規格(水平画素数:1024)、入力される映
像信号がVGA仕様(水平画素数:640)であり、水
平方向に1.6倍の変換倍率で映像信号の拡大(補間処
理)を行う例について、以下データの流れを説明する。
なお、ここでは水平方向の拡大についてのみ説明し、垂
直方向の拡大の例は後の実施の形態で説明する。
In this embodiment, the resolution of the display panel 6 is the XGA standard (the number of horizontal pixels: 1024), the input video signal is the VGA specification (the number of horizontal pixels: 640), and is 1.6 times in the horizontal direction. An example in which the video signal is enlarged (interpolation processing) at the conversion magnification of will be described below.
Here, only the horizontal enlargement will be described, and an example of the vertical enlargement will be described in an embodiment later.

【0018】まず、VGA仕様、周波数25.175M
Hzの原画像データがフレームメモリ1に書き込まれ
る。フレームメモリ1はデータを1画面単位で記憶する
ものである。なお、ここでの原画像データは既にデジタ
ル信号となったものである。次に、後述するデータ数変
換回路4からのリードイネーブル信号(図1中、REと
記す)およびシフト制御信号(図1中、SFと記す)の
入力に対応してフレームメモリ1に記憶されたデータが
補間データ演算生成回路5およびラインメモリ2に送ら
れる。なお、ラインメモリ2は1水平画素ライン分のデ
ータを記憶するメモリであって、ライン単位でデータを
遅延させるためのものである。
First, VGA specification, frequency 25.175M
Hz original image data is written into the frame memory 1. The frame memory 1 stores data in units of one screen. Here, the original image data is already a digital signal. Next, the data is stored in the frame memory 1 in response to the input of a read enable signal (denoted by RE in FIG. 1) and a shift control signal (denoted by SF in FIG. 1) from the data number conversion circuit 4 described later. The data is sent to the interpolation data operation generation circuit 5 and the line memory 2. The line memory 2 is a memory for storing data for one horizontal pixel line, and is for delaying data in line units.

【0019】一方、水平同期信号(図1中、HDと記
す)およびクロック信号(図1中、CLOCKと記す)
が解像度判別回路3に入力されると、原画像データがV
GA、SVGA、XGA、…等のいずれの仕様であるか
の判断がなされ、各仕様に対応した異なる信号をデータ
数変換回路4に出力する。
On the other hand, a horizontal synchronizing signal (denoted by HD in FIG. 1) and a clock signal (denoted by CLOCK in FIG. 1)
Is input to the resolution determination circuit 3, the original image data
It is determined whether the specification is GA, SVGA, XGA,..., Etc., and a different signal corresponding to each specification is output to the data number conversion circuit 4.

【0020】データ数変換回路4においては、補間デー
タ演算生成回路5でデータの収容場所を生成する際の制
御信号を変換倍率に応じて生成し、補間データ演算生成
回路5に出力する。本実施の形態の場合、変換倍率が
1.6倍であるから、データ数で言えば5個のデータを
8個に増やせばよいわけである。したがって、データ数
変換回路5では、解像度判別回路3からの信号により原
画像データがVGA仕様であることを認識すると、5個
の原画像データの収容場所と3個の補間データの収容場
所とを合わせて8個のデータ収容場所を生成させるため
の制御信号を補間データ演算生成回路5に出力する。
In the data number conversion circuit 4, a control signal when the data storage location is generated by the interpolation data calculation generation circuit 5 is generated according to the conversion magnification, and is output to the interpolation data calculation generation circuit 5. In the case of the present embodiment, since the conversion magnification is 1.6 times, the number of data can be increased from five to eight. Therefore, when the data number conversion circuit 5 recognizes that the original image data conforms to the VGA specification based on the signal from the resolution discrimination circuit 3, the data number conversion circuit 5 determines the storage locations of the five original image data and the three interpolation data. A control signal for generating a total of eight data storage locations is output to the interpolation data calculation generation circuit 5.

【0021】そこで、補間データ演算生成回路5では、
図2に示すように、1水平画素ラインあたり640個の
画像データをA、B、C、D、Eという5個のデータ単
位のブロックに分割する。そして、このブロック内に補
間データの収容場所を3個作り、1ブロック内のデータ
収容場所を8個に増やす。そして、8個のデータ収容場
所のうちの5個に原画像データA、B、C、D、Eをそ
のまま収容する(図2中矢印で示す)。この際には、図
2中の変換後の8個のデータ収容場所に例えば左詰めで
A、B、C、D、Eと収容するようなことはせず、原画
像データの各々に最も相関の近いデータ割り当て位置に
収容するようにする。原画像データを収容した結果、こ
の例では、AとBとの間、CとDとの間、DとEとの間
の3箇所が補間データX、Y、Zの収容場所となる。
Therefore, in the interpolation data operation generation circuit 5,
As shown in FIG. 2, 640 pieces of image data per one horizontal pixel line are divided into five data unit blocks A, B, C, D, and E. Then, three storage locations for interpolation data are created in this block, and the number of data storage locations in one block is increased to eight. Then, the original image data A, B, C, D, and E are directly stored in five of the eight data storage locations (indicated by arrows in FIG. 2). At this time, for example, A, B, C, D, and E are not left-justified and stored in the eight data storage locations after the conversion in FIG. In a data allocation position close to. As a result of accommodating the original image data, in this example, three places between A and B, between C and D, and between D and E become accommodation places for the interpolation data X, Y, and Z.

【0022】次に、3個の補間データX、Y、Zの収容
場所に、隣接する収容場所の2つの原画像データを用い
た演算結果を収容する(図2中矢印で示す)。すなわ
ち、AとBとの間の収容場所に収容するデータXにはA
とBとの演算結果を、CとDとの間の収容場所に収容す
るデータYにはCとDとの演算結果を、DとEとの間の
収容場所に収容するデータZにはDとEとの演算結果を
それぞれ代入する。本実施の形態の場合、具体的には、
X=A×0.5+B×0.5、Y=C×0.675+D
×0.325、Z=D×0.325+E×0.675と
する。この結果、データ変換前に対するデータ変換後の
個々の画像データの拡大倍率は、Aが1.5倍、Bが
1.5倍、Cが1.675倍、Dが1.65倍、Eが
1.675倍となる。
Next, the calculation results using the two original image data of the adjacent storage locations are stored in the storage locations of the three interpolation data X, Y, and Z (indicated by arrows in FIG. 2). That is, the data X stored in the storage location between A and B contains A
And B, the calculation result of C and D is stored in the storage location between C and D, and the data Z is stored in the storage location between D and E. And E are substituted for the respective calculation results. In the case of the present embodiment, specifically,
X = A × 0.5 + B × 0.5, Y = C × 0.675 + D
× 0.325, Z = D × 0.325 + E × 0.675. As a result, the enlargement magnification of each image data after data conversion with respect to before image data conversion is 1.5 times for A, 1.5 times for B, 1.675 times for C, 1.65 times for D, and 1.65 times for E. It becomes 1.675 times.

【0023】概念的には以上のような手順で補間データ
が生成されるが、実際の回路上では補間データ演算生成
回路5が複数のD−フリップフロップからなる遅延回
路、演算器、セレクタ等の組み合わせ回路からなり、各
D−フリップフロップにおいてデータを1クロック単位
で遅延させて送りながら、画像データA、B、C、D、
Eをそのまま出力するか、もしくは演算器を用いて2つ
の画像データを上記の式に基づいて演算し、その演算結
果X、Y、Zを出力するかをセレクタによって切り替え
る。この切り替えは、データ数変換回路4からのセレク
タ制御信号によって行われる。
Conceptually, interpolation data is generated by the above-described procedure. However, on an actual circuit, the interpolation data calculation generation circuit 5 includes a plurality of D-flip-flops such as a delay circuit, a calculator, and a selector. Each of the D-flip-flops transmits image data A, B, C, D,
The selector selects whether to output E as it is or to calculate two image data based on the above expression using an arithmetic unit and output the calculation results X, Y, and Z. This switching is performed by a selector control signal from the data number conversion circuit 4.

【0024】本実施の形態の画像表示装置は、データ変
換時に8個のデータ収容場所のうち、原画像データA、
B、C、D、Eの各々に最も相関の近い位置にこれらデ
ータA、B、C、D、Eの各々が必ず残るように収容
し、残りの3個の割り当て位置には隣接する2つの原画
像データA、B、C、D、Eの演算結果X、Y、Zを収
容するようにしたものである。したがって、本実施の形
態の画像表示装置によれば、データ変換時に原画像デー
タの欠損が生じないため、原画像のコントラストを維持
したまま表示品位を損なうことなく、XGA用の表示パ
ネル全体に拡大画像を表示することが可能になる。
The image display device according to the present embodiment is configured such that the original image data A,
Each of the data A, B, C, D, and E is accommodated so as to always remain at the position closest to the correlation with each of B, C, D, and E. This is to accommodate the calculation results X, Y, Z of the original image data A, B, C, D, E. Therefore, according to the image display device of the present embodiment, since there is no loss of the original image data during data conversion, the image is enlarged to the entire XGA display panel without deteriorating the display quality while maintaining the contrast of the original image. Images can be displayed.

【0025】また、本実施の形態の場合、補間データを
生成する際に上記の演算式を用いたことによって、補間
処理前の各原画像データに対する補間処理後の対応する
各原画像データの拡大倍率はA、B、C、D、Eでそれ
ぞれ1.5倍、1.5倍、1.675倍、1.65倍、
1.675倍となった。したがって、これら倍率の最大
値(1.675倍)と最小値(1.5倍)の差の値
(1.675−1.5=0.175倍)が上記最大値に
対して約10%である。この値を25%以下に抑えると
いうことは、言い換えると変換倍率のバラツキが小さい
ということであり、これによりデータ変換前の原画像の
平均輝度を維持することができる。
Also, in the case of the present embodiment, by using the above-mentioned arithmetic expression when generating the interpolation data, the expansion of the corresponding original image data after the interpolation processing to the original image data before the interpolation processing is performed. The magnification is 1.5 times, 1.5 times, 1.675 times, 1.65 times for A, B, C, D and E, respectively.
1.675 times. Therefore, the value (1.675-1.5 = 0.175 times) of the difference between the maximum value (1.675 times) and the minimum value (1.5 times) of these magnifications is about 10% of the maximum value. It is. Restricting this value to 25% or less means that the variation in the conversion magnification is small, and thereby the average luminance of the original image before data conversion can be maintained.

【0026】[第2の実施の形態]以下、本発明の第2
の実施の形態を図3を参照して説明する。図3は本実施
の形態の画像表示装置におけるデータ補間処理前後のデ
ータの形態を示す図である。本実施の形態の画像表示装
置の基本構成、およびVGA仕様の映像信号を1.6倍
の変換倍率でXGA用表示パネルに拡大する点は、第1
の実施の形態と同様であって、補間データを生成する際
に用いる演算式が異なるのみである。したがって、画像
表示装置の基本構成に関する説明はここでは省略する。
[Second Embodiment] Hereinafter, a second embodiment of the present invention will be described.
The embodiment will be described with reference to FIG. FIG. 3 is a diagram illustrating a form of data before and after data interpolation processing in the image display device according to the present embodiment. The basic configuration of the image display device of the present embodiment and the point that the video signal of the VGA specification is enlarged to the XGA display panel at a conversion magnification of 1.6 times is the first point.
This embodiment is the same as the first embodiment, except that the arithmetic expression used when generating the interpolation data is different. Therefore, description of the basic configuration of the image display device is omitted here.

【0027】本実施の形態における補間データ演算生成
回路では、図3に示すように、画像データをA、B、
C、D、Eという5個のデータ単位のブロックに分割し
た後、1ブロック内のデータ収容場所を8個に増やし、
そのうちの5個に原画像データA、B、C、D、Eをそ
のまま収容する(図3中矢印で示す)。この際に、原画
像データA、B、C、D、Eの各々に最も相関の近いデ
ータ割り当て位置に収容する点も第1の実施の形態と同
様である。
In the interpolation data calculation and generation circuit according to the present embodiment, as shown in FIG.
After dividing into five data unit blocks C, D, and E, the number of data storage locations in one block is increased to eight,
The original image data A, B, C, D, and E are directly stored in five of them (indicated by arrows in FIG. 3). In this case, the original image data A, B, C, D, and E are accommodated in the data allocation positions having the closest correlation to each other, as in the first embodiment.

【0028】次に、3個の補間データの収容場所に、隣
接する収容場所の2つの原画像データを用いた演算結果
X、Y、Zを収容する(図3中矢印で示す)が、本実施
の形態の場合、X=A×0.5+B×0.5、Y=C×
0.5+D×0.5、Z=D×0.5+E×0.5とす
る。すなわち、原画像データに乗じる係数を全て0.5
とする。この結果、データ変換前に対するデータ変換後
の個々の画像データの拡大倍率は、Aが1.5倍、Bが
1.5倍、Cが1.5倍、Dが2.0倍、Eが1.5倍
となる。
Next, the calculation results X, Y, and Z using the two original image data of the adjacent storage locations are stored in the storage locations of the three interpolation data (indicated by arrows in FIG. 3). In the case of the embodiment, X = A × 0.5 + B × 0.5, Y = C ×
It is assumed that 0.5 + D × 0.5 and Z = D × 0.5 + E × 0.5. That is, all the coefficients to be multiplied by the original image data are 0.5
And As a result, the enlargement magnification of each image data after data conversion with respect to before image data conversion is 1.5 times for A, 1.5 times for B, 1.5 times for C, 2.0 times for D, and 2.0 times for E. 1.5 times.

【0029】本実施の形態の画像表示装置においても、
データ変換時に原画像データの欠損が生じないため、原
画像のコントラストを維持することができるという第1
の実施の形態と同様の効果を奏することができる。ま
た、補間処理前の各原画像データに対する補間処理後の
対応する各原画像データの拡大倍率はA、B、C、D、
Eでそれぞれ1.5倍、1.5倍、1.5倍、2.0
倍、1.5倍であるから、これら倍率の最大値(2.0
倍)と最小値(1.5倍)の差の値(0.5倍)が上記
最大値に対して25%である。これによりデータ変換前
の原画像の平均輝度を維持することができる。
In the image display device of the present embodiment,
Since the original image data is not lost at the time of data conversion, it is possible to maintain the contrast of the original image.
The same effect as that of the embodiment can be obtained. Also, the enlargement magnifications of the corresponding original image data after the interpolation process with respect to the original image data before the interpolation process are A, B, C, D,
E, 1.5 times, 1.5 times, 1.5 times, 2.0 times respectively
And 1.5 times, the maximum value of these magnifications (2.0
Times) and the minimum value (1.5 times) (0.5 times) is 25% of the maximum value. This makes it possible to maintain the average luminance of the original image before data conversion.

【0030】さらに、本実施の形態の場合、原画像デー
タに乗じる係数を全て0.5としたが、デジタル型のデ
ータの演算処理において0.5倍の演算を行うようにし
たことにより、0.675倍、0.325倍等の演算が
必要な第1の実施の形態に比べて、補間データ演算生成
回路の回路構成を簡単化することができるという利点を
有している。
Further, in the case of the present embodiment, all coefficients to be multiplied by the original image data are set to 0.5. It has an advantage that the circuit configuration of the interpolation data calculation generation circuit can be simplified as compared with the first embodiment which requires the calculation of .675 times, 0.325 times or the like.

【0031】[第3の実施の形態]以下、本発明の第3
の実施の形態を図4を参照して説明する。図4は本実施
の形態の画像表示装置におけるデータ補間処理前後のデ
ータの形態を示す図である。本実施の形態の画像表示装
置の基本構成も第1、第2の実施の形態と同様であり、
異なる点はVGA仕様の映像信号を2.4倍の変換倍率
でUXGA用表示パネルに拡大する点である。したがっ
て、画像表示装置の基本構成に関する説明は省略する。
[Third Embodiment] Hereinafter, a third embodiment of the present invention will be described.
The embodiment will be described with reference to FIG. FIG. 4 is a diagram showing the form of data before and after data interpolation processing in the image display device of the present embodiment. The basic configuration of the image display device of the present embodiment is the same as that of the first and second embodiments,
The difference is that the video signal of the VGA specification is enlarged to the UXGA display panel at a conversion magnification of 2.4 times. Therefore, description of the basic configuration of the image display device is omitted.

【0032】本実施の形態における補間データ演算生成
回路では、図4に示すように、画像データをA、B、
C、D、Eという5個のデータ単位のブロックに分割し
た後、1ブロック内のデータ収容場所を12個に増や
し、そのうちの10個に原画像データA、B、C、D、
Eを2個ずつ収容する。この際、原画像データA、B、
C、D、Eの各々に最も相関の近い2個のデータ割り当
て位置に2個ずつの原画像データA、B、C、D、Eを
それぞれ収容する(図4中矢印で示す)。
In the interpolation data calculation and generation circuit according to the present embodiment, as shown in FIG.
After division into five data unit blocks C, D, and E, the number of data storage locations in one block is increased to 12, and the original image data A, B, C, D,
E is accommodated two by two. At this time, the original image data A, B,
Two pieces of original image data A, B, C, D, and E are accommodated in two data allocation positions closest to C, D, and E, respectively (indicated by arrows in FIG. 4).

【0033】次に、原画像データAとBの間、DとEの
間の2個の補間データX、Yの収容場所に、隣接する収
容場所の2つの原画像データAおよびB、DおよびEを
用いた演算結果X、Yを収容する(図4中矢印で示
す)。本実施の形態の場合、X=A×0.5+B×0.
5、Y=D×0.5+E×0.5とする。この結果、デ
ータ変換前に対するデータ変換後の個々の画像データの
拡大倍率は、Aが2.5倍、Bが2.5倍、Cが2.0
倍、Dが2.5倍、Eが2.5倍となる。
Next, the two original image data A and B, D, and D in the adjacent storage locations are stored in the storage locations of the two pieces of interpolation data X and Y between the original image data A and B and between D and E. The calculation results X and Y using E are stored (indicated by arrows in FIG. 4). In the case of the present embodiment, X = A × 0.5 + B × 0.
5, Y = D × 0.5 + E × 0.5. As a result, the enlargement magnification of individual image data after data conversion with respect to that before data conversion is 2.5 times for A, 2.5 times for B, and 2.0 times for C.
Times, D is 2.5 times, and E is 2.5 times.

【0034】本実施の形態の画像表示装置においても、
データ変換時に原画像データの欠損が生じないため、原
画像のコントラストを維持することができるという第
1、第2の実施の形態と同様の効果を奏することができ
る。また、補間処理前の各原画像データに対する補間処
理後の対応する各原画像データの倍率はA、B、C、
D、Eでそれぞれ2.5倍、2.5倍、2.0倍、2.
5倍、2.5倍であるから、これら倍率の最大値(2.
5倍)と最小値(2.0倍)の差の値(0.5倍)が上
記最大値に対して20%である。これによりデータ変換
前の原画像の平均輝度を維持することができる。
In the image display device of the present embodiment,
Since the original image data is not lost at the time of data conversion, the same effect as that of the first and second embodiments that the contrast of the original image can be maintained can be obtained. Further, the magnification of each corresponding original image data after the interpolation processing with respect to each original image data before the interpolation processing is A, B, C,
2.5 times, 2.5 times, 2.0 times, and 2.
Since they are 5 times and 2.5 times, the maximum value of these magnifications (2.
The difference (0.5 times) between the minimum value (5 times) and the minimum value (2.0 times) is 20% of the maximum value. This makes it possible to maintain the average luminance of the original image before data conversion.

【0035】[第4の実施の形態]以下、本発明の第4
の実施の形態を図5を参照して説明する。図5は本実施
の形態の画像表示装置におけるデータ補間処理前後のデ
ータの形態を示す図である。本実施の形態は、第1およ
び第2の実施の形態と同様、VGA仕様の映像信号を
1.6倍の変換倍率でXGA用表示パネルに拡大する例
である。第1ないし第3の実施の形態においては、1水
平画素ライン内のデータを用いた演算により補間データ
を生成し、データ数を増やしていた。これに対して、本
実施の形態の画像表示装置は、1水平画素ライン内のデ
ータで演算を行うのではなく、補間データの割り当て位
置に隣接する2個の原画像データのいずれかを隣接する
水平画素ラインによって切り替えることにより補間デー
タを生成するものである。なお、本実施の形態において
も、画像表示装置の基本構成は図1に示したものと同様
であり、説明は省略する。
[Fourth Embodiment] Hereinafter, a fourth embodiment of the present invention will be described.
The embodiment will be described with reference to FIG. FIG. 5 is a diagram illustrating a form of data before and after data interpolation processing in the image display device according to the present embodiment. This embodiment is an example in which a video signal of the VGA specification is enlarged to a display panel for XGA at a conversion magnification of 1.6 times, similarly to the first and second embodiments. In the first to third embodiments, interpolation data is generated by an operation using data in one horizontal pixel line to increase the number of data. On the other hand, the image display device according to the present embodiment does not perform an operation on data within one horizontal pixel line, but instead adjoins one of two original image data adjacent to the allocation position of the interpolation data. Interpolation data is generated by switching between horizontal pixel lines. Note that, also in the present embodiment, the basic configuration of the image display device is the same as that shown in FIG. 1, and a description thereof will be omitted.

【0036】本実施の形態における補間データ演算生成
回路では、図5に示すように、1水平画素ラインあたり
640個の画像データをA、B、C、D、Eという5個
のデータ単位のブロックに分割する。次に、1ブロック
内に補間データの収容場所を3個作り、1ブロック内の
データ収容場所を8個に増やす。そして、8個のデータ
収容場所のうち、原画像データA、B、C、D、Eの各
々に最も相関の近いデータ割り当て位置に原画像データ
A、B、C、D、Eをそのまま収容する。
In the interpolation data calculation and generation circuit according to the present embodiment, as shown in FIG. 5, 640 image data per horizontal pixel line are divided into five data unit blocks A, B, C, D and E. Divided into Next, three storage locations for interpolation data are created in one block, and the number of data storage locations in one block is increased to eight. Then, the original image data A, B, C, D, and E are directly stored in the data allocation positions having the closest correlation to each of the original image data A, B, C, D, and E among the eight data storage locations. .

【0037】次に、AとBとの間、CとDとの間、Dと
Eとの間の3箇所の補間データの割り当て位置にそれぞ
れ対応するデータX、Y、Zに対して、これら各割り当
て位置に隣接する割り当て位置に収容されている2つの
原画像データのいずれかを映像信号の隣接水平画素ライ
ンによって切り替えて収容する。すなわち、第1水平画
素ラインにおいて、補間データXにAを、補間データY
にCを、補間データZにDを収容したら、それに隣接す
る第2水平画素ラインにおいては、補間データXにB
を、補間データYにDを、補間データZにEを収容す
る。以降の水平画素ラインでも同様に、第n水平画素ラ
インとそれに隣接する第(n+1)水平画素ラインにお
いて、補間データX、Y、Zに収容するデータをAと
B、CとD、DとEの間でそれぞれ切り替える(図5
中、1点鎖線の枠P1内に示す)。
Next, the data X, Y, and Z corresponding to the three interpolated data allocation positions between A and B, between C and D, and between D and E, respectively, will be described. Either of the two original image data stored in the allocation positions adjacent to each allocation position is switched and stored by the adjacent horizontal pixel line of the video signal. That is, in the first horizontal pixel line, A is added to the interpolation data X, and
Is stored in the interpolation data Z, and D is stored in the interpolation data X in the second horizontal pixel line adjacent thereto.
Is stored in the interpolation data Y, and E is stored in the interpolation data Z. Similarly, in the subsequent horizontal pixel lines, the data contained in the interpolation data X, Y, and Z are stored in A and B, C and D, and D and E in the nth horizontal pixel line and the (n + 1) th horizontal pixel line adjacent thereto. (Figure 5
(Shown in the dashed-dotted frame P1).

【0038】本実施の形態の場合、図1に示した画像表
示装置の構成で言えば、補間データ演算生成回路5中の
演算器は不要となるが、水平画素ラインごとに補間デー
タ割り当て位置に収容するデータを交互に切り替えるべ
くセレクタを制御するように、データ数変換回路4から
補間データ演算生成回路5へのセレクタ制御信号を変更
すればよい。
In the case of the present embodiment, in the configuration of the image display device shown in FIG. 1, an arithmetic unit in the interpolation data operation generation circuit 5 is not necessary, but the interpolation data allocation position is set for each horizontal pixel line. What is necessary is just to change the selector control signal from the data number conversion circuit 4 to the interpolation data operation generation circuit 5 so as to control the selector so as to alternately switch the data to be accommodated.

【0039】本実施の形態の場合、第1ないし第3の実
施の形態と異なり、1水平画素ライン内のデータの演算
により補間処理を行うわけではないが、上記のように1
水平画素ライン毎にデータを交互に切り替える補間処理
を行うことによって、使用者の目には、補間データの割
り当て位置でX=A×0.5+B×0.5、Y=C×
0.5+D×0.5、Z=D×0.5+E×0.5とい
う演算行われたのと等価になる。したがって、表示パネ
ル全体で平均的に見ると、データ変換前に対するデータ
変換後の個々の画像データの拡大倍率は、Aが1.5
倍、Bが1.5倍、Cが1.5倍、Dが2.0倍、Eが
1.5倍となり、第2の実施の形態と同様になる。
In the present embodiment, unlike the first to third embodiments, the interpolation processing is not performed by calculating the data in one horizontal pixel line.
By performing an interpolation process for alternately switching data for each horizontal pixel line, the user sees X = A × 0.5 + B × 0.5, Y = C ×
This is equivalent to the calculation of 0.5 + D × 0.5 and Z = D × 0.5 + E × 0.5. Therefore, looking at the entire display panel on average, the enlargement magnification of each image data after data conversion before the data conversion is 1.5%.
, B is 1.5 times, C is 1.5 times, D is 2.0 times, and E is 1.5 times, which is the same as in the second embodiment.

【0040】本実施の形態の画像表示装置においては、
補間データの生成方法が第1ないし第3の実施の形態と
異なるものの、個々の原画像データがそのまま残ってい
る点では上記実施の形態と同様であり、データ変換時に
原画像データの欠損が生じないため、原画像のコントラ
ストを維持することができるという第1ないし第3の実
施の形態と同様の効果を奏することができる。
In the image display device of the present embodiment,
Although the method of generating interpolation data is different from the first to third embodiments, it is the same as the above embodiment in that each original image data remains as it is, and loss of the original image data occurs during data conversion. Therefore, the same effect as that of the first to third embodiments that the contrast of the original image can be maintained can be obtained.

【0041】[第5の実施の形態]以下、本発明の第5
の実施の形態を図6を参照して説明する。図6は本実施
の形態の画像表示装置におけるデータ補間処理前後のデ
ータの形態を示す図である。本実施の形態は、第4の実
施の形態と同様、VGA仕様の映像信号を1.6倍の変
換倍率でXGA用表示パネルに拡大する例である。ただ
し、第4の実施の形態では、補間データの割り当て位置
に隣接する2個の原画像データのいずれかを隣接する水
平画素ラインによって切り替えることにより補間データ
を生成したのに対し、本実施の形態では、補間データの
割り当て位置に隣接する2個の原画像データのいずれか
を1画面を構成するフレーム毎に切り替えることにより
補間データを生成する点が異なっている。なお、本実施
の形態においても、画像表示装置の基本構成は図1に示
したものと同様であり、説明は省略する。
[Fifth Embodiment] Hereinafter, a fifth embodiment of the present invention will be described.
The embodiment will be described with reference to FIG. FIG. 6 is a diagram showing the form of data before and after data interpolation processing in the image display device of the present embodiment. This embodiment is an example in which a video signal of the VGA specification is enlarged to an XGA display panel at a conversion magnification of 1.6 times, as in the fourth embodiment. However, in the fourth embodiment, the interpolation data is generated by switching one of the two original image data adjacent to the allocation position of the interpolation data by the adjacent horizontal pixel line. Is different in that interpolation data is generated by switching one of two original image data adjacent to the allocation position of the interpolation data for each frame constituting one screen. Note that, also in the present embodiment, the basic configuration of the image display device is the same as that shown in FIG. 1, and a description thereof will be omitted.

【0042】本実施の形態における補間データ演算生成
回路では、図6に示すように、1水平画素ラインあたり
640個の画像データをA、B、C、D、Eという5個
のデータ単位のブロックに分割する。次に、1ブロック
内に補間データの収容場所を3個作り、1ブロック内の
データ収容場所を8個に増やす。そして、8個のデータ
収容場所のうち、原画像データA、B、C、D、Eの各
々に最も相関の近いデータ割り当て位置に原画像データ
A、B、C、D、Eをそのまま収容する。
In the interpolation data calculation and generation circuit according to the present embodiment, as shown in FIG. 6, 640 pieces of image data per one horizontal pixel line are divided into five data unit blocks A, B, C, D and E. Divided into Next, three storage locations for interpolation data are created in one block, and the number of data storage locations in one block is increased to eight. Then, the original image data A, B, C, D, and E are directly stored in the data allocation positions having the closest correlation to each of the original image data A, B, C, D, and E among the eight data storage locations. .

【0043】次に、AとBとの間、CとDとの間、Dと
Eとの間の3箇所の補間データの割り当て位置にそれぞ
れ対応するデータX、Y、Zに対して、これら各割り当
て位置に隣接する割り当て位置に収容されている2つの
原画像データのいずれかを1画面を構成するフレーム毎
に切り替えて収容する。すなわち、任意の1水平画素ラ
インに着目したときに、第nフレームにおいて、補間デ
ータXにAを、補間データYにCを、補間データZにD
を収容したら、このフレームと時間的に隣接する第(n
+1)フレームにおいては、補間データXにBを、補間
データYにDを、補間データZにEを収容する。このよ
うに、補間データX、Y、Zに収容するデータをAと
B、CとD、DとEの間でフレーム毎にそれぞれ切り替
える(図6中、1点鎖線の枠P2内に示す)。
Next, the data X, Y, and Z corresponding to the three interpolated data allocation positions between A and B, between C and D, and between D and E, respectively, will be described. Either of the two original image data stored in the allocation positions adjacent to each allocation position is switched and stored for each frame constituting one screen. That is, when focusing on any one horizontal pixel line, in the n-th frame, A is used for the interpolation data X, C is used for the interpolation data Y, and D is used for the interpolation data Z.
Is accommodated, the (n)
In the (+1) frame, the interpolation data X contains B, the interpolation data Y contains D, and the interpolation data Z contains E. In this manner, the data contained in the interpolation data X, Y, and Z is switched between A and B, C and D, and D and E on a frame-by-frame basis (shown in a dashed-dotted frame P2 in FIG. 6). .

【0044】本実施の形態の場合、図1に示した画像表
示装置の構成で言えば、補間データ演算生成回路5中の
演算器は不要となるが、フレームメモリ1に入力するリ
ードイネーブル信号の変更によりフレーム毎の補間デー
タの切り替えが可能になる。
In the case of the present embodiment, in the configuration of the image display device shown in FIG. 1, an arithmetic unit in the interpolation data operation generating circuit 5 is unnecessary, but the read enable signal input to the frame memory 1 is not required. The change enables switching of interpolation data for each frame.

【0045】本実施の形態の場合、1フレーム毎にデー
タを交互に切り替えるといった補間処理を行うことによ
って、第4の実施の形態と同様、使用者の目には、補間
データの割り当て位置でX=A×0.5+B×0.5、
Y=C×0.5+D×0.5、Z=D×0.5+E×
0.5という演算が行われたのと等価になる。したがっ
て、表示パネル全体で平均的に見ると、データ変換前に
対するデータ変換後の個々の画像データの拡大倍率は、
Aが1.5倍、Bが1.5倍、Cが1.5倍、Dが2.
0倍、Eが1.5倍となる。その結果、原画像のコント
ラストを維持することができるという上記実施の形態と
同様の効果を奏することができる。
In the case of the present embodiment, by performing an interpolation process such that data is alternately switched for each frame, the user sees X at the assigned position of the interpolation data, as in the fourth embodiment. = A × 0.5 + B × 0.5,
Y = C × 0.5 + D × 0.5, Z = D × 0.5 + E ×
This is equivalent to the calculation of 0.5 being performed. Therefore, when viewed averagely in the entire display panel, the enlargement ratio of individual image data after data conversion before data conversion is
A is 1.5 times, B is 1.5 times, C is 1.5 times, and D is 2.
0 times and E becomes 1.5 times. As a result, an effect similar to that of the above-described embodiment in that the contrast of the original image can be maintained can be obtained.

【0046】[第6の実施の形態]以下、本発明の第6
の実施の形態を図7を参照して説明する。図7は本実施
の形態の画像表示装置におけるデータ補間処理前後のデ
ータの形態を示す図である。上記第1ないし第5の実施
の形態では専ら水平方向のデータ拡大方法について説明
したが、本実施の形態では垂直方向のデータ拡大方法に
ついて説明する。本実施の形態の画像表示装置では、原
画像データを1.6倍の変換倍率で垂直方向に拡大す
る。なお、画像表示装置の基本構成は上記第1ないし第
5の実施の形態と同様であり、説明を省略する。
[Sixth Embodiment] Hereinafter, a sixth embodiment of the present invention will be described.
The embodiment will be described with reference to FIG. FIG. 7 is a diagram illustrating a form of data before and after data interpolation processing in the image display device according to the present embodiment. In the first to fifth embodiments, the data expansion method in the horizontal direction has been exclusively described, but in the present embodiment, the data expansion method in the vertical direction will be described. In the image display device according to the present embodiment, the original image data is vertically enlarged at a conversion magnification of 1.6 times. Note that the basic configuration of the image display device is the same as in the first to fifth embodiments, and a description thereof will be omitted.

【0047】本実施の形態における補間データ演算生成
回路では、図7に示すように、原画像データをA、B、
C、D、Eという5水平画素ライン単位のブロックに分
割した後、1ブロック内のデータ収容ラインを8ライン
に増やし、そのうちの5ラインに原画像データA、B、
C、D、Eをそのまま収容する(図7中矢印で示す)。
この際には、原画像データA、B、C、D、Eの各々に
最も相関の近いライン(データ割り当て位置)に原画像
データA、B、C、D、Eを収容する。またこの際、垂
直方向のデータ拡大に加えて水平方向のデータ拡大を行
う場合には、フレームメモリ1もしくはラインメモリ2
のいずれか一方の原画像データを使用して上記実施の形
態で述べた水平方向のデータ補間処理を補間データ演算
生成回路5にて行う。
In the interpolation data calculation and generation circuit according to this embodiment, as shown in FIG.
After being divided into blocks of 5 horizontal pixel lines of C, D, and E, the number of data accommodating lines in one block is increased to 8 lines, and the original image data A, B,
C, D, and E are stored as they are (indicated by arrows in FIG. 7).
At this time, the original image data A, B, C, D, and E are accommodated in lines (data allocation positions) having the closest correlation to each of the original image data A, B, C, D, and E. At this time, when performing horizontal data expansion in addition to vertical data expansion, the frame memory 1 or the line memory 2
The horizontal data interpolation processing described in the above embodiment is performed by the interpolation data calculation generation circuit 5 using either one of the original image data.

【0048】次に、補間データを収容する3ラインに、
これら各ラインに隣接する2つのラインにおける原画像
データAおよびB、CおよびD、DおよびEを用いた演
算結果を補間データとしてそれぞれ収容する。本実施の
形態の場合、演算式はそれぞれ、A×0.5+B×0.
5、C×(11/16)+D×(5/16)、D×(5
/16)+E×(11/16)とする。この際、1ライ
ン前のデータが保持されているラインメモリ2とフレー
ムメモリ1の2ライン分の原画像データを使用して上記
の演算式による垂直方向の補間処理を補間データ演算生
成回路5にて行うとともに、水平方向の補間処理も行う
場合には上記実施の形態で述べた水平方向のデータ補間
処理を合わせて行う。垂直方向の補間処理の結果、デー
タ変換前に対するデータ変換後の個々のラインのデータ
の拡大倍率は、Aが1.5倍、Bが1.5倍、Cが1.
6875倍、Dが1.625倍、Eが1.6875倍と
なる。
Next, three lines containing interpolation data are:
Calculation results using the original image data A and B, C and D, D and E in two lines adjacent to each of these lines are stored as interpolation data. In the case of the present embodiment, the arithmetic expressions are A × 0.5 + B × 0.
5, C × (11/16) + D × (5/16), D × (5
/ 16) + E × (11/16). At this time, the interpolation processing in the vertical direction according to the above-described arithmetic expression is performed by the interpolation data arithmetic generation circuit 5 using the original image data of two lines in the line memory 2 and the frame memory 1 in which the data of the previous line is held. When the horizontal interpolation process is also performed, the horizontal data interpolation process described in the above embodiment is also performed. As a result of the interpolation process in the vertical direction, the enlargement magnification of the data of each line after data conversion with respect to the data before data conversion is 1.5 times for A, 1.5 times for B, and 1.
6875 times, D is 1.625 times, and E is 1.6875 times.

【0049】本実施の形態の画像表示装置においては、
垂直方向のデータ補間処理を行うに際して原画像データ
のラインがそのまま残っており、原画像データの欠損が
生じないため、原画像のコントラストを維持することが
できる。また、補間処理前の各原画像データに対する補
間処理後の対応する各原画像データの拡大倍率はA、
B、C、D、Eでそれぞれ1.5倍、1.5倍、1.6
875倍、1.625倍、1.6875倍であるから、
これら倍率の最大値(1.6875倍)と最小値(1.
5倍)の差の値(0.1875倍)が上記最大値に対し
て約11%である。これによりデータ変換前の原画像の
平均輝度を維持することができる。
In the image display device of the present embodiment,
When performing the data interpolation process in the vertical direction, the lines of the original image data remain as they are, and no loss of the original image data occurs, so that the contrast of the original image can be maintained. In addition, the enlargement ratio of each corresponding original image data after the interpolation process with respect to each original image data before the interpolation process is A,
1.5 times, 1.5 times, 1.6 times for B, C, D and E, respectively
Since it is 875 times, 1.625 times, 1.6875 times,
The maximum value (1.6875 times) and the minimum value (1.
The difference value (5 times) (0.1875 times) is about 11% of the maximum value. This makes it possible to maintain the average luminance of the original image before data conversion.

【0050】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば第6の実施の形態においては、垂直方向のデータ補
間処理を行う際に水平画素ライン単位で一括して演算処
理を行うようにした。この構成に代えて、垂直方向に並
ぶ1列の画素(上記特許請求の範囲および課題を解決す
る手段の「一垂直画素カラム」に対応)のみを取り出
し、第1ないし第5の実施の形態での水平方向のデータ
補間処理と同様の処理を行うようにしてもよい。すなわ
ち、補間データの割り当て位置に垂直方向に隣接する割
り当て位置に収容される2つの原画像データに基づい
て、2つのデータの演算により補間データを生成する形
態、隣接垂直画素カラムによって2つのデータを切り替
えて補間データとする形態、フレーム毎に2つのデータ
を切り替えて補間データとする形態、のいずれかを採用
することが可能である。
The technical scope of the present invention is not limited to the above embodiment, and various changes can be made without departing from the spirit of the present invention. For example, in the sixth embodiment, when performing data interpolation processing in the vertical direction, arithmetic processing is performed collectively for each horizontal pixel line. Instead of this configuration, only one column of pixels (corresponding to "one vertical pixel column" in the claims and the means for solving the problem described above) arranged in the vertical direction is taken out, and the first to fifth embodiments are described. The same processing as the horizontal data interpolation processing may be performed. That is, a form in which interpolation data is generated by calculating two data based on two original image data accommodated in an allocation position vertically adjacent to the allocation position of the interpolation data. It is possible to adopt either a mode in which the data is switched to be interpolated data or a mode in which two data are switched for each frame to be interpolated data.

【0051】[0051]

【発明の効果】以上、詳細に説明したように、本発明の
画像処理装置によれば、原画像データの各々に最も相関
の近い位置に原画像データの各々をそのまま残すように
収容し、残りの割り当て位置には隣接する2つの原画像
データのいずれかもしくは隣接する2つの原画像データ
の演算結果を収容するようにしたため、従来の方法のよ
うにデータ補間処理時に原画像データ中のデータの欠損
が生じることがなく、原画像のコントラストを維持した
状態で表示パネルに拡大画像を表示することが可能にな
る。
As described above in detail, according to the image processing apparatus of the present invention, each of the original image data is stored so as to be left at the position closest to the correlation with each of the original image data. Is assigned to contain either one of the two adjacent original image data or the operation result of the two adjacent original image data, so that the data in the original image data is not subjected to the data interpolation processing as in the conventional method. The enlarged image can be displayed on the display panel while maintaining the contrast of the original image without any loss.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1の実施の形態である画像処理装
置の概略構成を示すブロック図である。
FIG. 1 is a block diagram illustrating a schematic configuration of an image processing apparatus according to a first embodiment of the present invention.

【図2】 同、実施の形態における画像データの補間処
理前後のデータの形態を示す図である。
FIG. 2 is a diagram showing a form of data before and after interpolation processing of image data in the embodiment.

【図3】 本発明の第2の実施の形態における画像デー
タの補間処理前後のデータの形態を示す図である。
FIG. 3 is a diagram illustrating a form of data before and after interpolation processing of image data according to a second embodiment of the present invention.

【図4】 本発明の第3の実施の形態における画像デー
タの補間処理前後のデータの形態を示す図である。
FIG. 4 is a diagram illustrating a form of data before and after interpolation processing of image data according to a third embodiment of the present invention.

【図5】 本発明の第4の実施の形態における画像デー
タの補間処理前後のデータの形態を示す図である。
FIG. 5 is a diagram illustrating a form of data before and after interpolation processing of image data according to a fourth embodiment of the present invention.

【図6】 本発明の第5の実施の形態における画像デー
タの補間処理前後のデータの形態を示す図である。
FIG. 6 is a diagram illustrating a form of data before and after interpolation processing of image data according to a fifth embodiment of the present invention.

【図7】 本発明の第6の実施の形態における画像デー
タの補間処理前後のデータの形態を示す図である。
FIG. 7 is a diagram illustrating a form of data before and after interpolation processing of image data according to a sixth embodiment of the present invention.

【図8】 従来の画像表示装置における信号拡大方法の
第1の例を示す図である。
FIG. 8 is a diagram illustrating a first example of a signal enlargement method in a conventional image display device.

【図9】 同、第1の例における各信号の形態を示す図
である。
FIG. 9 is a diagram showing a form of each signal in the first example.

【図10】 従来の画像表示装置における信号拡大方法
の第2の例を示す図である。
FIG. 10 is a diagram illustrating a second example of a signal enlargement method in a conventional image display device.

【符号の説明】[Explanation of symbols]

1 フレームメモリ 2 ラインメモリ 3 解像度判別回路 4 データ数変換回路 5 補間データ演算生成回路 6 表示パネル 1 frame memory 2 line memory 3 resolution discrimination circuit 4 data number conversion circuit 5 interpolation data calculation generation circuit 6 display panel

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 5/373 H04N 1/387 101 H04N 1/387 101 G06F 15/66 355C (72)発明者 斉藤 潤一 宮城県仙台市泉区明通三丁目31番地 株式 会社フロンテック内 Fターム(参考) 5B057 CA16 CB16 CD06 CH18 5C006 AA22 AB01 AF04 AF31 AF34 AF42 AF47 AF71 AF84 BB11 BF02 BF05 BF15 FA04 FA05 FA08 FA54 5C076 AA21 BA08 BB04 CB04 5C080 BB05 DD01 EE21 EE29 EE30 FF12 GG13 GG17 KK02 5C082 AA01 BA26 BA29 BA39 BB22 BB27 BB51 BC06 BC16 BC19 BD09 CA33 CA38 DA65 MM06 MM10 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09G 5/373 H04N 1/387 101 H04N 1/387 101 G06F 15/66 355C (72) Inventor Junichi Saito Miyagi 3-31, Akimitsu, Izumi-ku, Sendai, Japan F-term in Frontec Co., Ltd. (Reference) BB05 DD01 EE21 EE29 EE30 FF12 GG13 GG17 KK02 5C082 AA01 BA26 BA29 BA39 BB22 BB27 BB51 BC06 BC16 BC19 BD09 CA33 CA38 DA65 MM06 MM10

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 所定の水平画素数と垂直画素数が各々設
定された表示パネルにおいて映像信号の水平画素数より
も前記表示パネルの水平画素数が多い場合に前記映像信
号の一水平画素ラインをなす複数個の原画像データの各
々に最も相関の近いデータ割り当て位置に前記原画像デ
ータの各々をそのまま収容するとともに、残りのデータ
割り当て位置には該割り当て位置に隣接する割り当て位
置に収容される2つの原画像データから得られる演算結
果を収容する補間データ演算生成回路を具備したことを
特徴とする画像表示装置。
In a display panel in which a predetermined number of horizontal pixels and a predetermined number of vertical pixels are respectively set, one horizontal pixel line of the video signal is set when the number of horizontal pixels of the display panel is larger than the number of horizontal pixels of the video signal. Each of the original image data is accommodated as it is in a data allocation position closest to each of the plurality of original image data to be formed, and the remaining data allocation positions are accommodated in allocation positions adjacent to the allocation position. An image display device, comprising: an interpolation data calculation generation circuit that stores calculation results obtained from two original image data.
【請求項2】 所定の水平画素数と垂直画素数が各々設
定された表示パネルにおいて映像信号の水平画素数より
も前記表示パネルの水平画素数が多い場合に前記映像信
号の一水平画素ラインをなす複数個の原画像データの各
々に最も相関の近いデータ割り当て位置に前記原画像デ
ータの各々をそのまま収容するとともに、残りのデータ
割り当て位置には該割り当て位置に隣接する割り当て位
置に収容される2つの原画像データのいずれかを前記映
像信号の隣接水平画素ラインによって切り換えて収容す
る補間データ演算生成回路を具備したことを特徴とする
画像表示装置。
2. In a display panel in which a predetermined number of horizontal pixels and a predetermined number of vertical pixels are respectively set, when the number of horizontal pixels of the display panel is larger than the number of horizontal pixels of the video signal, one horizontal pixel line of the video signal is used. Each of the original image data is accommodated as it is in a data allocation position closest to each of the plurality of original image data to be formed, and the remaining data allocation positions are accommodated in allocation positions adjacent to the allocation position. An image display device, comprising: an interpolation data calculation generation circuit for storing any one of the original image data by switching between adjacent horizontal pixel lines of the video signal.
【請求項3】 所定の水平画素数と垂直画素数が各々設
定された表示パネルにおいて映像信号の水平画素数より
も前記表示パネルの水平画素数が多い場合に前記映像信
号の一水平画素ラインをなす複数個の原画像データの各
々に最も相関の近いデータ割り当て位置に前記原画像デ
ータの各々をそのまま収容するとともに、残りのデータ
割り当て位置には該割り当て位置に隣接する割り当て位
置に収容される2つの原画像データのいずれかを1画面
を構成するフレーム毎に切り換えて収容する補間データ
演算生成回路を具備したことを特徴とする画像表示装
置。
3. In a display panel in which a predetermined number of horizontal pixels and a predetermined number of vertical pixels are respectively set, when the number of horizontal pixels of the display panel is larger than the number of horizontal pixels of the video signal, one horizontal pixel line of the video signal is set. Each of the original image data is accommodated as it is in a data allocation position closest to each of the plurality of original image data to be formed, and the remaining data allocation positions are accommodated in allocation positions adjacent to the allocation position. An image display device, comprising: an interpolation data operation generation circuit that switches and accommodates any one of the two original image data for each frame constituting one screen.
【請求項4】 前記補間データ演算生成回路において、
前記残りのデータ割り当て位置に前記2つの原画像デー
タのうちの一方のデータに係数を乗じたものと他方のデ
ータに係数を乗じたものとを加算した結果を収容し、補
間処理前の各原画像データに対する補間処理後の対応す
る各原画像データの倍率の最大値と最小値の差が前記最
大値に対して25%以下となるよう前記各係数を設定し
たことを特徴とする請求項1記載の画像表示装置。
4. In the interpolation data operation generation circuit,
The remaining data allocation position contains a result obtained by adding a value obtained by multiplying one of the two original image data by a coefficient and a result obtained by multiplying the other data by a coefficient. 2. The coefficients are set such that a difference between a maximum value and a minimum value of magnification of each corresponding original image data after interpolation processing on image data is 25% or less of the maximum value. The image display device as described in the above.
【請求項5】 所定の水平画素数と垂直画素数が各々設
定された表示パネルにおいて映像信号の垂直画素数より
も前記表示パネルの垂直画素数が多い場合に前記映像信
号の一垂直画素カラムをなす複数個の原画像データの各
々に最も相関の近いデータ割り当て位置に前記原画像デ
ータの各々をそのまま収容するとともに、残りのデータ
割り当て位置には該割り当て位置に隣接する割り当て位
置に収容される2つの原画像データから得られる演算結
果を収容する補間データ演算生成回路を具備したことを
特徴とする画像表示装置。
5. In a display panel in which a predetermined number of horizontal pixels and a predetermined number of vertical pixels are respectively set, one vertical pixel column of the video signal is set when the number of vertical pixels of the display panel is larger than the number of vertical pixels of the video signal. Each of the original image data is accommodated as it is in a data allocation position closest to each of the plurality of original image data to be formed, and the remaining data allocation positions are accommodated in allocation positions adjacent to the allocation position. An image display device, comprising: an interpolation data calculation generation circuit that stores calculation results obtained from two original image data.
【請求項6】 所定の水平画素数と垂直画素数が各々設
定された表示パネルにおいて映像信号の垂直画素数より
も前記表示パネルの垂直画素数が多い場合に前記映像信
号の一垂直画素カラムをなす複数個の原画像データの各
々に最も相関の近いデータ割り当て位置に前記原画像デ
ータの各々をそのまま収容するとともに、残りのデータ
割り当て位置には該割り当て位置に隣接する割り当て位
置に収容される2つの原画像データのいずれかを前記映
像信号の隣接垂直画素カラムによって切り換えて収容す
る補間データ演算生成回路を具備したことを特徴とする
画像表示装置。
6. In a display panel in which a predetermined number of horizontal pixels and a predetermined number of vertical pixels are respectively set, one vertical pixel column of the video signal is set when the number of vertical pixels of the display panel is larger than the number of vertical pixels of the video signal. Each of the original image data is accommodated as it is in a data allocation position closest to each of the plurality of original image data to be formed, and the remaining data allocation positions are accommodated in allocation positions adjacent to the allocation position. An image display device, comprising: an interpolation data operation generation circuit for storing any one of the two original image data by switching the adjacent image data by an adjacent vertical pixel column of the video signal.
【請求項7】 所定の水平画素数と垂直画素数が各々設
定された表示パネルにおいて映像信号の垂直画素数より
も前記表示パネルの垂直画素数が多い場合に前記映像信
号の一垂直画素カラムをなす複数個の原画像データの各
々に最も相関の近いデータ割り当て位置に前記原画像デ
ータの各々をそのまま収容するとともに、残りのデータ
割り当て位置には該割り当て位置に隣接する割り当て位
置に収容される2つの原画像データのいずれかを1画面
を構成するフレーム毎に切り換えて収容する補間データ
演算生成回路を具備したことを特徴とする画像表示装
置。
7. In a display panel in which a predetermined number of horizontal pixels and a predetermined number of vertical pixels are respectively set, one vertical pixel column of the video signal is set when the number of vertical pixels of the display panel is larger than the number of vertical pixels of the video signal. Each of the original image data is accommodated as it is in a data allocation position closest to each of the plurality of original image data to be formed, and the remaining data allocation positions are accommodated in allocation positions adjacent to the allocation position. An image display device, comprising: an interpolation data operation generation circuit that switches and accommodates any one of the two original image data for each frame constituting one screen.
【請求項8】 前記補間データ演算生成回路において、
前記残りのデータ割り当て位置に前記2つの原画像デー
タのうちの一方のデータに係数を乗じたものと他方のデ
ータに係数を乗じたものとを加算した結果を収容し、補
間処理前の各原画像データに対する補間処理後の対応す
る各原画像データの倍率の最大値と最小値の差が前記最
大値に対して25%以下となるよう前記各係数を設定し
たことを特徴とする請求項5記載の画像表示装置。
8. The interpolation data operation generation circuit,
The remaining data allocation position contains a result obtained by adding a value obtained by multiplying one of the two original image data by a coefficient and a result obtained by multiplying the other data by a coefficient. 6. The respective coefficients are set such that the difference between the maximum value and the minimum value of the magnification of each corresponding original image data after interpolation processing on the image data is 25% or less of the maximum value. The image display device as described in the above.
JP10190838A 1988-07-06 1998-07-06 Picture display device Pending JP2000020014A (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP10190838A JP2000020014A (en) 1998-07-06 1998-07-06 Picture display device
US09/286,864 US6331862B1 (en) 1988-07-06 1999-04-06 Image expansion display and driver
EP07002772A EP1783727A3 (en) 1998-04-07 1999-04-07 Image display device and driver circuit with resolution adjustment
EP07002774.3A EP1783729B1 (en) 1998-04-07 1999-04-07 Image display device and driver circuit with resolution adjustment
EP99302605A EP0949602B1 (en) 1998-04-07 1999-04-07 Image display device and driver circuit with resolution adjustment
EP07002773A EP1783728A3 (en) 1998-04-07 1999-04-07 Image display device and driver circuit with resolution adjustment
EP03020828A EP1376519B1 (en) 1998-04-07 1999-04-07 Image display device and driver circuit with resolution adjustment
US09/966,628 US6593939B2 (en) 1998-04-07 2001-09-28 Image display device and driver circuit therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10190838A JP2000020014A (en) 1998-07-06 1998-07-06 Picture display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005172669A Division JP2005338864A (en) 2005-06-13 2005-06-13 Image display device

Publications (1)

Publication Number Publication Date
JP2000020014A true JP2000020014A (en) 2000-01-21

Family

ID=16264617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10190838A Pending JP2000020014A (en) 1988-07-06 1998-07-06 Picture display device

Country Status (1)

Country Link
JP (1) JP2000020014A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004309657A (en) * 2003-04-03 2004-11-04 Sharp Corp Data holding display device and driving method thereof
JP2006011015A (en) * 2004-06-25 2006-01-12 Sanyo Electric Co Ltd Display driving device
JP2013065926A (en) * 2011-09-15 2013-04-11 Dainippon Printing Co Ltd Resolution conversion apparatus and resolution conversion method
JP2016118781A (en) * 2014-12-22 2016-06-30 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Display device and drive method of the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004309657A (en) * 2003-04-03 2004-11-04 Sharp Corp Data holding display device and driving method thereof
JP2006011015A (en) * 2004-06-25 2006-01-12 Sanyo Electric Co Ltd Display driving device
JP2013065926A (en) * 2011-09-15 2013-04-11 Dainippon Printing Co Ltd Resolution conversion apparatus and resolution conversion method
JP2016118781A (en) * 2014-12-22 2016-06-30 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Display device and drive method of the same

Similar Documents

Publication Publication Date Title
US4709393A (en) Video processing systems
EP1783729B1 (en) Image display device and driver circuit with resolution adjustment
US7336317B2 (en) Frame rate conversion device, overtaking prediction method for use in the same, display control device and video receiving display device
US5459477A (en) Display control device
EP0608053A2 (en) Colour display system
KR100851707B1 (en) Image signal processing method and device
WO2000045367A1 (en) Image display
JPH0856336A (en) Line generator and its method
JPH06295338A (en) Method for producing picture
US6549682B2 (en) Image data processing apparatus and method, and provision medium
JP3300059B2 (en) Image processing system
JP2000020014A (en) Picture display device
JP2000324337A (en) Image magnification and reducing device
JP4746912B2 (en) Image signal processing circuit and image display device
JP2609628B2 (en) Memory address controller
US20070263977A1 (en) Image processing apparatus
JP2883031B2 (en) Screen vertical enlargement circuit and method
KR950012663B1 (en) Cross-bar network picture image system and access control method thereof
US7006713B1 (en) Image-processing apparatus and image-displaying apparatus
JPH08129356A (en) Display device
JPH0764524A (en) Image display device
JP2005338864A (en) Image display device
JPS63684A (en) Interpolation enlargement arithmetic circuit
JP2000338948A (en) Image display device
JP2000020709A (en) Video signal processor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050613

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050630

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080414