JP2000013022A - Multilayer wiring circuit board and method of manufacturing the same - Google Patents
Multilayer wiring circuit board and method of manufacturing the sameInfo
- Publication number
- JP2000013022A JP2000013022A JP17744498A JP17744498A JP2000013022A JP 2000013022 A JP2000013022 A JP 2000013022A JP 17744498 A JP17744498 A JP 17744498A JP 17744498 A JP17744498 A JP 17744498A JP 2000013022 A JP2000013022 A JP 2000013022A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- main body
- circuit board
- fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 配線パターンの更なる高密度化を図ることが
でき、且つ製造工程を簡略化し得る多層配線回路基板を
提案する。
【解決手段】 絶縁層を介して多層に積層された配線パ
ターンの各々が、前記絶縁層を貫通するヴィアによって
電気的に接続されて成る多層配線回路基板において、該
多層配線回路基板の本体部を形成する本体部基板10の
少なくとも一面側に、本体部基板10に形成された本体
部配線パターン16よりも微細な微細配線パターン22
が形成されたフィルム状基板12が接着層24により接
着されていると共に、本体部配線パターン16と微細配
線パターン22とが、フィルム状基板12及び接着層2
4を貫通し、且つ本体部基板10に形成されたヴィア1
8よりも微細な微細ヴィア26により電気的に接続され
ていることを特徴とする。
(57) [Problem] To provide a multilayer wiring circuit board capable of further increasing the density of wiring patterns and simplifying a manufacturing process. SOLUTION: In a multilayer wiring circuit board in which wiring patterns laminated in multiple layers via an insulating layer are electrically connected by vias penetrating the insulating layer, a main body of the multilayer wiring circuit board is formed. On at least one surface side of the main body substrate 10 to be formed, a fine wiring pattern 22 finer than the main body wiring pattern 16 formed on the main body substrate 10.
Is adhered by an adhesive layer 24, and the main body wiring pattern 16 and the fine wiring pattern 22 are bonded to the film substrate 12 and the adhesive layer 2.
4 and a via 1 formed in the main body substrate 10.
It is characterized by being electrically connected by a fine via 26 finer than 8.
Description
【0001】[0001]
【発明の属する技術分野】本発明は多層配線回路基板及
びその製造方法に関し、更に詳細には絶縁層を介して多
層に積層された配線パターンの各々が、前記絶縁層を貫
通するヴィアによって電気的に接続されて成る多層配線
回路基板及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring circuit board and a method of manufacturing the same, and more particularly, to a wiring pattern laminated in multiple layers with an insulating layer interposed therebetween, wherein each of the wiring patterns is electrically connected by a via passing through the insulating layer. And a method for manufacturing the same.
【0002】[0002]
【従来の技術】半導体装置等の電子部品が実装される多
層配線回路基板(以下、単に配線基板と称することがあ
る)には、図8に示す如く、絶縁層300、300・・
を介して配線パターン302、302・・が積層された
配線基板が使用される。図8に示す配線基板では、配線
パターン302、302・・の相互を電気的に接続する
ヴィア304が形成されている。このヴィア304は、
ドリル等の工作具を用いて絶縁層300、300・・に
穿設した透孔の内壁面にめっきを施して形成されたもの
である。尚、ヴィア304は、必要に応じて導電性接着
剤等の充填材が充填されることもある。2. Description of the Related Art As shown in FIG. 8, a multilayer wiring circuit board (hereinafter sometimes simply referred to as a wiring board) on which electronic components such as semiconductor devices are mounted is provided with insulating layers 300, 300,.
Are used, a wiring board on which wiring patterns 302, 302,. In the wiring board shown in FIG. 8, a via 304 for electrically connecting the wiring patterns 302, 302,... Is formed. This via 304
It is formed by plating the inner wall surfaces of the through holes formed in the insulating layers 300 using a tool such as a drill. The via 304 may be filled with a filler such as a conductive adhesive as needed.
【0003】かかる図8に示す配線基板は、ヴィア径等
がドリル等の工作具の大きさで決定されるためヴィア3
04の微細化に限界がある。このため、配線パターン3
02を構成するラインのライン幅の細幅化等にはヴィア
304の径との関係で限界あり、配線パターン302の
微細化にも限界が存在する。一方、配線基板に搭載され
る半導体装置等の電子部品は、その小型化等が進展し電
子部品に設けられる外部接続端子の高密度化も同時に進
展してきている。このため、配線基板の配線パターン、
特に半導体装置等の電子部品が実装される実装面側の配
線パターンの高密度化が要求されつつある。かかる要求
に応えるべく、図9に示すビルドアップ法で製造される
配線基板が提案されている。このビルドアップ法では、
樹脂層100の両面に接合された金属箔としての銅箔1
01、101に、フォトリソ法等によってパターニング
を施して所望の配線パターン102、102・・を形成
する〔図9(a)(b)の工程〕。更に、形成した配線
パターン102、102・・上に絶縁層としての樹脂層
104、104を形成した後、エッチング等により所定
箇所にヴィア形成用の凹部103、103・・を形成す
る〔図9(c)の工程〕。この凹部104の底面には配
線パターン102が露出している。In the wiring board shown in FIG. 8, the via diameter is determined by the size of a tool such as a drill.
There is a limit to the miniaturization of 04. Therefore, the wiring pattern 3
There is a limit to the reduction of the line width of the line constituting the line 02 in relation to the diameter of the via 304, and there is a limit to the miniaturization of the wiring pattern 302. On the other hand, electronic components such as semiconductor devices mounted on a wiring board have been reduced in size and the like, and the density of external connection terminals provided on the electronic components has also been increasing at the same time. For this reason, the wiring pattern of the wiring board,
In particular, there is a demand for higher density wiring patterns on the mounting surface side on which electronic components such as semiconductor devices are mounted. To meet such demands, a wiring board manufactured by a build-up method shown in FIG. 9 has been proposed. In this build-up method,
Copper foil 1 as metal foil bonded to both sides of resin layer 100
Patterns 01, 101 are formed by a photolithography method or the like to form desired wiring patterns 102, 102,... (Steps in FIGS. 9A and 9B). Further, after forming resin layers 104, 104 as insulating layers on the formed wiring patterns 102, 102,..., Via-forming recesses 103, 103,. Step c)). The wiring pattern 102 is exposed at the bottom of the recess 104.
【0004】次いで、凹部104、104・・を形成し
た樹脂層103、103の両面の全面(凹部104、1
04・・の各々の内壁面を含む)に無電解めっき又はス
パッタリングにより銅層105、105を形成した後、
銅層105、105にフォトリソ法等によって所望の配
線パターン106、106・・を形成する〔図9(d)
(e)の工程〕。形成された配線パターン106は、凹
部104の内壁に沿って銅層105が形成されたヴィア
107によって、配線パターン102と接続されてい
る。その後、配線パターン106、106・・上に樹脂
層108、108を形成した後、エッチング等により所
定箇所にヴィア形成用の凹部109、109・・を形成
し〔図9(f)〕、更に図9(d)(e)の工程を繰り
返すことによって、多層の配線基板を形成できる。Next, the entire surfaces of the resin layers 103, 103 on which the recesses 104, 104,.
After forming the copper layers 105 and 105 by electroless plating or sputtering on
Desired wiring patterns 106, 106,... Are formed on the copper layers 105, 105 by a photolithography method or the like [FIG.
Step (e)]. The formed wiring pattern 106 is connected to the wiring pattern 102 by a via 107 having a copper layer 105 formed along the inner wall of the recess 104. Then, after forming the resin layers 108 on the wiring patterns 106, 106,..., Recesses 109, 109,... For forming vias are formed at predetermined locations by etching or the like (FIG. 9 (f)). By repeating steps 9 (d) and (e), a multilayer wiring board can be formed.
【0005】[0005]
【発明が解決しようとする課題】図9に示すビルドアッ
プ法によって得た多層の配線基板は、ドリル等の工作具
を使用してヴィアを形成した多層の配線基板よりも配線
パターンを高密度に形成できる。しかし、その製造工程
は複雑であり、得られる配線基板は従来の配線基板より
も高価となる。このため、本発明者等は、配線基板の製
造工程の簡略化を図るべく、図10に示す様に、熱可塑
性樹脂又は半硬化された熱硬化樹脂から成り、加熱処理
によって接着性を呈し得る樹脂層(以下、Bステージの
樹脂層と称することがある)の一面側に銅箔が接合され
て成るフィルムを用いることを試みた。図10において
は、図9に示すビルドアップ法と同様に、樹脂層100
の両面に接合された銅箔101、101をフォトリソ法
等によって所望の配線パターン102、102・・に形
成した後、Bステージの樹脂層200の一面側に銅箔2
01が接合されたフィルムを、樹脂層100の両面に接
合する〔図9(a)の工程〕。この接合は、樹脂層10
0の配線パターン形成面に樹脂層200を押圧しつつ加
熱処理することによって、Bステージの樹脂層200の
接着能を発現させることにより接合できる。尚、図10
においては、樹脂層100の片面側に配線パターンを積
層する状態を示す。The multilayer wiring board obtained by the build-up method shown in FIG. 9 has a higher density wiring pattern than the multilayer wiring board having vias formed by using a tool such as a drill. Can be formed. However, the manufacturing process is complicated, and the obtained wiring board is more expensive than the conventional wiring board. For this reason, as shown in FIG. 10, the present inventors made of a thermoplastic resin or a semi-cured thermosetting resin, and can exhibit adhesiveness by a heat treatment in order to simplify the manufacturing process of the wiring board. An attempt was made to use a film in which a copper foil was bonded to one side of a resin layer (hereinafter, sometimes referred to as a B-stage resin layer). In FIG. 10, as in the build-up method shown in FIG.
Are formed into desired wiring patterns 102, 102,... By a photolithography method or the like, and then the copper foil 2
The film to which No. 01 is bonded is bonded to both surfaces of the resin layer 100 (step of FIG. 9A). This joining is performed by the resin layer 10.
By performing a heat treatment while pressing the resin layer 200 on the wiring pattern formation surface of No. 0, bonding can be achieved by expressing the adhesive ability of the resin layer 200 in the B stage. Note that FIG.
5 shows a state in which a wiring pattern is laminated on one side of the resin layer 100.
【0006】図10(a)の工程で配線パターン102
に積層した樹脂層200には、ヴィア形成箇所の銅箔部
分をエッチング等で除去した後、銅箔201から露出し
た樹脂層部分をレーザー等で除去してヴィア形成用の凹
部202・・を形成する〔図10(b)〕。かかる凹部
202・・の内壁面及び銅箔201の全面に、無電解め
っき又はスパッタリング等により銅層203を形成した
後、銅層203が積層された銅箔201にフォトリソ法
等によって所望の配線パターン204・・を形成する
〔図10(c)(d)の工程〕。形成された配線パター
ン204は、凹部202の内壁に沿って銅層203が形
成されたヴィア205によって、配線パターン102と
接続されている。その後、図10(a)〜(d)の工程
を繰り返すことによって多層の配線基板を得ることがで
きる。[0006] In the step of FIG.
In the resin layer 200 laminated on the substrate, after removing the copper foil portion of the via formation portion by etching or the like, the resin layer portion exposed from the copper foil 201 is removed by a laser or the like to form a recess 202 for via formation. [FIG. 10 (b)]. After a copper layer 203 is formed on the inner wall surface of the concave portion 202 and the entire surface of the copper foil 201 by electroless plating or sputtering, a desired wiring pattern is formed on the copper foil 201 on which the copper layer 203 is laminated by a photolithography method or the like. Are formed [steps in FIGS. 10C and 10D]. The formed wiring pattern 204 is connected to the wiring pattern 102 by a via 205 having a copper layer 203 formed along the inner wall of the recess 202. Thereafter, by repeating the steps of FIGS. 10A to 10D, a multilayer wiring board can be obtained.
【0007】この様な、図10に示す方法によれは、図
9に示すビルドアップ法に比較して製造工程を簡略化で
きる。しかしながら、銅箔201上に更に銅層203を
形成するため、配線パターン204を形成するためのエ
ッチング等を施す金属層が厚くなる。このため、図10
の方法で得られる配線基板の配線パターンは、図9に示
すビルドアップ法で形成し得る配線パターンの形成密度
よりも低密度となることが判明した。しかも、ヴィア形
成用の凹部に樹脂を充填するため、樹脂の収縮等に因っ
て配線基板の表面が凹凸面となり易いことも併せて判明
した。そこで、本発明の課題は、配線パターンの更なる
高密度化を図ることができ、且つ製造工程を簡略化し得
る多層配線回路基板及びその製造方法を提案することに
ある。According to the method shown in FIG. 10, the manufacturing process can be simplified as compared with the build-up method shown in FIG. However, since the copper layer 203 is further formed on the copper foil 201, the metal layer to be etched or the like for forming the wiring pattern 204 becomes thick. Therefore, FIG.
It has been found that the wiring pattern of the wiring board obtained by the above method has a lower density than the wiring pattern that can be formed by the build-up method shown in FIG. In addition, it was also found that since the resin is filled in the via-forming recesses, the surface of the wiring board is likely to be uneven due to shrinkage of the resin. Therefore, an object of the present invention is to propose a multilayer wiring circuit board capable of further increasing the density of a wiring pattern and simplifying a manufacturing process, and a method of manufacturing the same.
【0008】[0008]
【課題を解決するための手段】本発明者等は前記課題を
解決すべく検討したところ、図8に示す配線基板は、図
9及び図10に示す方法で得られる配線基板に比較して
低コストで且つ簡略した製造工程で得ることができる。
また、電子部品が実装される配線基板の実装面側に比較
して、実装面に対して反対面で且つ配線基板の外部接続
端子等が装着される外部接続端子装着面側の配線パター
ンは、実装面側よりも高密度であることを要せず、図8
に示す配線基板で充分に対応できる。このため、本発明
者は、前記課題を解決するには、配線基板の実装面側
に、図8に示す配線基板に形成された配線パターン及び
ヴィア比較して、微細な微細配線パターンとヴィアとを
形成し得るフィルム状基板を接着することが有効である
と考え検討を重ねた結果、本発明に到達した。The present inventors have studied to solve the above-mentioned problems. As a result, the wiring board shown in FIG. 8 is lower than the wiring board obtained by the method shown in FIGS. It can be obtained at low cost and with a simple manufacturing process.
Also, compared to the mounting surface side of the wiring board on which the electronic components are mounted, the wiring pattern on the side opposite to the mounting surface and on the external connection terminal mounting surface side on which the external connection terminals and the like of the wiring board are mounted is: FIG. 8 does not require a higher density than the mounting surface side.
The wiring board shown in FIG. For this reason, the present inventor, in order to solve the above-mentioned problem, compared the wiring pattern and via formed on the wiring board shown in FIG. The inventors of the present invention have thought that it is effective to bond a film-like substrate capable of forming a film, and as a result, have arrived at the present invention.
【0009】すなわち、本発明は、絶縁層を介して多層
に積層された配線パターンの各々が、前記絶縁層を貫通
するヴィアによって電気的に接続されて成る多層配線回
路基板において、該多層配線回路基板の本体部を形成す
る本体部基板の少なくとも一面側に、前記本体部基板に
形成された本体部配線パターンよりも微細な微細配線パ
ターンが形成されたフィルム状基板が接着層によって接
着されていると共に、前記本体部配線パターンと微細配
線パターンとが、前記フィルム状基板及び接着層を貫通
し、且つ前記本体部基板に形成されたヴィアよりも微細
な微細ヴィアによって電気的に接続されていることを特
徴とする多層配線回路基板にある。また、本発明は、絶
縁層を介して多層に積層された配線パターンの各々が、
前記絶縁層を貫通するヴィアにより電気的に接続されて
成る多層配線回路基板を製造する際に、該多層配線回路
基板の本体部を形成する本体部基板の少なくとも一面側
に、前記本体部基板に形成された本体部配線パターンよ
りも微細な微細配線パターンが形成されたフィルム状基
板を接着層によって接着すると共に、前記本体部配線パ
ターンと微細配線パターンとを、前記フィルム状基板及
び接着層を貫通し、且つ前記本体部基板に形成したヴィ
アよりも微細な微細ヴィアによって電気的に接続するこ
とを特徴とする多層配線回路基板の製造方法でもある。
ここで、「本体部配線パターンよりも微細な微細配線パ
ターン」とは、微細配線パターンを構成するラインのラ
イン幅及びライン間のスペースが、本体部配線パターン
を構成するラインのライン幅及びライン間のスペースよ
りも狭いことを意味する。That is, the present invention relates to a multilayer wiring circuit board in which wiring patterns laminated in multiple layers via an insulating layer are electrically connected by vias penetrating the insulating layer. A film-like substrate on which a fine wiring pattern finer than the main body wiring pattern formed on the main body substrate is formed is bonded to at least one surface of the main body substrate forming the main body of the substrate by an adhesive layer. In addition, the main unit wiring pattern and the fine wiring pattern penetrate the film substrate and the adhesive layer, and are electrically connected by fine vias finer than vias formed in the main unit substrate. The multilayer wiring circuit board is characterized in that: Further, according to the present invention, each of the wiring patterns stacked in multiple layers with an insulating layer interposed therebetween,
When manufacturing a multilayer wiring circuit board which is electrically connected by vias penetrating the insulating layer, at least one surface side of the main body substrate forming the main body of the multilayer wiring circuit board, the main body substrate A film substrate on which a fine wiring pattern finer than the formed main body wiring pattern is formed is adhered by an adhesive layer, and the main body wiring pattern and the fine wiring pattern are penetrated through the film substrate and the bonding layer. And a method of manufacturing a multilayer wiring circuit board, wherein electrical connection is made by fine vias finer than vias formed in the main body substrate.
Here, the “fine wiring pattern finer than the main body wiring pattern” means that the line width and the space between the lines constituting the fine wiring pattern are equal to the line width and the space between the lines forming the main body wiring pattern. Means smaller than the space.
【0010】本願発明に係る多層配線回路基板は、多層
配線回路基板の本体部を形成する本体部基板の少なくと
も一面側に、この本体部基板に形成された本体部配線パ
ターン及びヴィアよりも微細な微細配線パターン及びヴ
ィアが形成されたフィルム状基板を、本体部配線パター
ンと微細配線パターンとを電気的に接続しつつ、接着層
によって接着して成るものである。このため、例えば、
半導体装置等の電子部品が実装される実装面側に、チッ
プサイズパッケージ(CSP)等の小型化された半導体
装置やその他の電子部品を実装し得るように、所望パタ
ーンの微細配線パターンを形成できる。更に、本発明に
係る多層配線回路基板を主として形成する本体部基板に
は、絶縁層を介して多層に積層された本体部配線パター
ンを、例えばドリル等の工作具を用いて穿設した絶縁層
を貫通する透孔の内壁に、めっき金属皮膜を形成したヴ
ィアによって電気的に接続して成る本体部基板を用いる
ことができ、多層配線回路基板を安価に製造できる。こ
の様に、本発明によれば、例えば、CSP等の小型化さ
れた半導体装置等の電子部品を容易に実装し得る多層配
線回路基板を安価に提供できる。The multilayer wiring circuit board according to the present invention has a finer pattern than the main body wiring pattern and the via formed on the main body substrate on at least one surface side of the main body substrate forming the main body of the multilayer wiring circuit board. The film-like substrate on which the fine wiring pattern and the via are formed is bonded by an adhesive layer while electrically connecting the main body wiring pattern and the fine wiring pattern. Thus, for example,
A fine wiring pattern of a desired pattern can be formed on a mounting surface side on which electronic components such as a semiconductor device are mounted so that a miniaturized semiconductor device such as a chip size package (CSP) or other electronic components can be mounted. . Further, the main body substrate mainly forming the multilayer wiring circuit board according to the present invention has an insulating layer in which a main body wiring pattern laminated in multiple layers via an insulating layer is perforated using a tool such as a drill. Can be used, and a multilayer wiring circuit board can be manufactured at a low cost. Thus, according to the present invention, for example, a multilayer wiring circuit board on which electronic components such as miniaturized semiconductor devices such as CSPs can be easily mounted can be provided at low cost.
【0011】[0011]
【発明の実施の形態】本発明に係る多層配線回路基板
(配線基板)は、図1に示す様に、本体部基板10とフ
ィルム状基板12とから構成されている。かかる本体部
基板10は、絶縁層14、14・・を介して本体部配線
パターン16、16・・が積層されている。この本体部
基板10では、本体部配線パターン16の相互を電気的
に接続するヴィア18は、ドリル等の工作具を用いて絶
縁層14、14・・に穿設した透孔の内壁にめっきを施
して形成されたものである。尚、ヴィア18は、必要に
応じて導電性接着剤等の充填材が充填されていてもよ
い。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A multilayer wiring circuit board (wiring board) according to the present invention comprises a main body substrate 10 and a film substrate 12, as shown in FIG. In the main body substrate 10, the main body wiring patterns 16, 16,... Are laminated via insulating layers 14, 14,. In the main body substrate 10, the vias 18 for electrically connecting the main body wiring patterns 16 to each other are formed by plating the inner walls of the through holes formed in the insulating layers 14, 14. It is formed by applying. The via 18 may be filled with a filler such as a conductive adhesive as needed.
【0012】かかる本体部基板10の一面側に接着され
るフィルム状基板12は、ポリイミド等の樹脂から成る
フィルム20から成る。このフィルム20の一面側に
は、本体部基板10に形成された本体部配線パターン1
6よりも微細な微細配線パターン22が形成されている
と共に、フィルム20の他面側には、熱可塑性樹脂から
成る接着層24が形成されている。更に、微細配線パタ
ーン22に一端が接続されたヴィア26、26・・も、
フィルム20及び接着層24を貫通して形成されてい
る。このヴィア26は、本体部基板10に形成されたヴ
ィア18よりも微細である。この様な、本体部基板10
とフィルム状基板12とは、フィルム状基板12に形成
された接着層24によって接着される。かかる接着の際
に、フィルム状基板12の一面側に形成されたヴィア2
6の他端が本体部基板10の一面側に形成された本体部
配線パターン16に当接し、フィルム状基板12の一面
側に形成された微細配線パターン22と本体部配線パタ
ーン16とは電気的に接続される。The film substrate 12 adhered to one surface of the main body substrate 10 is made of a film 20 made of a resin such as polyimide. On one side of the film 20, the main body wiring pattern 1 formed on the main body substrate 10 is provided.
A fine wiring pattern 22 finer than 6 is formed, and an adhesive layer 24 made of a thermoplastic resin is formed on the other surface of the film 20. Further, vias 26, 26,... Having one ends connected to the fine wiring pattern 22,
It is formed penetrating the film 20 and the adhesive layer 24. The via 26 is finer than the via 18 formed in the main body substrate 10. Such a main body substrate 10
The film substrate 12 is bonded to the film substrate 12 by an adhesive layer 24 formed on the film substrate 12. At the time of such bonding, the via 2 formed on one surface side of the film-like substrate 12 is formed.
The other end of 6 contacts body wiring pattern 16 formed on one surface of body substrate 10, and fine wiring pattern 22 formed on one surface of film-like substrate 12 and body wiring pattern 16 are electrically connected. Connected to.
【0013】図1に示す配線基板を形成する本体部基板
10は、ヴィア18が、ドリル等の工作具によって穿設
した透孔の内壁に、めっき金属皮膜によって形成された
ものであり、図9に示すビルドアップ法等によって形成
された配線基板よりも安価に得ることができる。但し、
本体部基板10では、前述した様に、ヴィア径等がドリ
ル等の工作具の大きさ等で決定されるためにヴィア18
の微細化には限界があり、本体部配線パターン16の微
細化にも限界が存在する。この点、図1に示す配線基板
では、本体部基板10の一面側に、本体部基板10の本
体部配線パターン16及びヴィア18よりも微細な微細
配線パターン22及びヴィア26が形成されたフィルム
状基板12を接着することによって、小型化され外部接
続端子が高密度に配設されているCSP等の電子部品の
実装を可能にしている。その結果、図1に示す配線基板
によれば、図9に示すビルドアップ法等によって形成さ
れた配線基板よりも安価に得ることができ、且つCSP
等の小型化された電子部品の実装を可能とする。The main body substrate 10 forming the wiring board shown in FIG. 1 has a via 18 formed by plating a metal film on the inner wall of a through hole formed by a tool such as a drill. It can be obtained at lower cost than the wiring board formed by the build-up method shown in FIG. However,
In the main body substrate 10, as described above, the via diameter and the like are determined by the size and the like of the tool such as a drill.
There is a limit to miniaturization, and there is also a limit to miniaturization of the main body wiring pattern 16. In this regard, in the wiring board shown in FIG. 1, a film-like structure in which a fine wiring pattern 22 and a via 26 finer than the main body wiring pattern 16 and the via 18 of the main body substrate 10 are formed on one surface side of the main body substrate 10. By bonding the substrate 12, it is possible to mount an electronic component such as a CSP having a small size and external connection terminals arranged at a high density. As a result, the wiring board shown in FIG. 1 can be obtained at a lower cost than the wiring board formed by the build-up method shown in FIG.
It is possible to mount electronic components miniaturized such as
【0014】図1に示す配線基板は、図2に示す様に、
本体部基板10の一面側に、フィルム状基板12を接着
層24により接着することによって得ることができる。
かかる接着の際に、本体部配線パターン16と微細配線
パターン22とをヴィア26によって電気的に接続させ
つつ、本体部基板10とフィルム状基板12とを接着す
べく、一端が微細配線パターン22に接続されたヴィア
26の他端を本体部配線パターン16に当接させると共
に、本体部基板10の一面側に、フィルム状基板12の
熱可塑性樹脂から成る接着層24を当接させる。次い
で、両基板が当接した状態を保持して加圧しつつ、接着
層24を形成する熱可塑性樹脂の接着力が発現する温度
に加熱することによって、両基板を接着できる。The wiring board shown in FIG. 1 is, as shown in FIG.
It can be obtained by bonding the film substrate 12 to one surface side of the main body substrate 10 with the adhesive layer 24.
At the time of such bonding, one end is connected to the fine wiring pattern 22 in order to bond the main body substrate 10 and the film-like substrate 12 while electrically connecting the main body wiring pattern 16 and the fine wiring pattern 22 by the via 26. The other end of the connected via 26 is brought into contact with the main body wiring pattern 16, and the adhesive layer 24 made of a thermoplastic resin of the film substrate 12 is brought into contact with one surface of the main body substrate 10. Next, the two substrates can be bonded by heating to a temperature at which the adhesive force of the thermoplastic resin forming the adhesive layer 24 is developed while maintaining the state where the two substrates are in contact with each other and applying pressure.
【0015】ここで、図1及び図2に示す本体部基板1
0は、従来から知られている方法で製造することができ
る。例えば、一面側に所定形状の本体部配線パターン1
6が形成された複数枚の樹脂板を積層した後、ドリル等
の工作具によって透孔を形成し、次いで透孔の内壁にめ
っきを施してヴィア18を形成する。このめっきでは、
先ず無電解めっき等によって、透孔の内壁面に銅等のフ
ラッシュめっきを行った後、フラッシュめっきを電極の
一方とする電解めっきによって透孔の内壁面に銅層を形
成してヴィア18とする。尚、積層する樹脂板のうち、
一部の樹脂板を積層した後、透孔を穿設してヴィア18
を形成し、その後、残りの樹脂板を積層してもよい。Here, the main body substrate 1 shown in FIGS.
0 can be produced by a conventionally known method. For example, a main body wiring pattern 1 having a predetermined shape is formed on one surface side.
After laminating a plurality of resin plates formed with 6, through holes are formed with a tool such as a drill, and then plating is applied to the inner walls of the through holes to form vias 18. In this plating,
First, after performing flash plating of copper or the like on the inner wall surface of the through hole by electroless plating or the like, a copper layer is formed on the inner wall surface of the through hole by electrolytic plating using flash plating as one of the electrodes to form the via 18. . In addition, of the resin plates to be laminated,
After laminating some resin plates, the through holes
After that, the remaining resin plates may be laminated.
【0016】かかる本体部基板10の一面側に接着され
るフィルム状基板12は、図3に示す方法で得ることが
できる。先ず、一面側に銅箔等の金属箔28が形成され
ている共に、他面側に熱可塑性樹脂から成る接着層24
が形成されたポリイミド樹脂等の樹脂から成るフィルム
20に、接着層24側に開口し且つ底面に金属箔28が
露出する凹部30を形成する〔図3(a)(b)〕。こ
の凹部30は、炭酸ガスレーザ等のレーザ加工によって
形成できる。次いで、形成した凹部30には、金属箔2
8を電極の一方とする電解めっきによって、銅等の金属
32を充填する〔図3(c)〕。金属32は、凹部30
の開口面まで充填してもよいが、図3(c)に示す様
に、凹部30の開口面よりも下方で金属32の充填を停
止し、残存凹部33を残すことが好ましい。The film substrate 12 adhered to one surface of the main body substrate 10 can be obtained by the method shown in FIG. First, a metal foil 28 such as a copper foil is formed on one side, and an adhesive layer 24 made of a thermoplastic resin is formed on the other side.
In the film 20 made of a resin such as a polyimide resin on which is formed a concave portion 30 which is opened on the adhesive layer 24 side and the metal foil 28 is exposed on the bottom surface (FIGS. 3A and 3B). The recess 30 can be formed by laser processing such as a carbon dioxide laser. Next, the metal foil 2
A metal 32 such as copper is filled by electrolytic plating using 8 as one of the electrodes [FIG. 3 (c)]. The metal 32 is in the recess 30
3C, it is preferable to stop filling the metal 32 below the opening surface of the concave portion 30 and leave the remaining concave portion 33, as shown in FIG.
【0017】この残存凹部33には、金属箔28及び金
属32を電極の一方として、接着層24を形成する熱可
塑性樹脂の溶融温度以下で溶融するはんだ等の低融点金
属34を電解めっきにより充填し、ヴィア26を形成す
る〔図3(d)〕。その後、金属箔28にフォトリソ法
等によってパターニングを施して微細配線パターン22
を形成する。更に、形成した微細配線パターン22の所
定箇所に、金めっき等の所要のめっきを施してもよい。
尚、低融点金属としては、はんだ以外にも接着層24を
形成する熱可塑性樹脂の溶融温度よりも低温で溶融する
低融点金属、具体的には錫、鉛、亜鉛、ビスマス、アン
チモン、インジウム等の単体又は二種以上の金属から成
る合金であって、融点が400℃以下の金属を用いるこ
とができる。The remaining concave portion 33 is filled with a low melting point metal 34 such as solder which is melted at a temperature lower than the melting temperature of the thermoplastic resin forming the adhesive layer 24 by electrolytic plating using the metal foil 28 and the metal 32 as one of the electrodes. Then, a via 26 is formed (FIG. 3D). Thereafter, the metal foil 28 is patterned by a photolithography method or the like to form the fine wiring pattern 22.
To form Further, predetermined plating such as gold plating may be applied to a predetermined portion of the formed fine wiring pattern 22.
In addition, as the low melting point metal, other than the solder, a low melting point metal that melts at a temperature lower than the melting temperature of the thermoplastic resin forming the adhesive layer 24, specifically, tin, lead, zinc, bismuth, antimony, indium, etc. Or a metal alloy having a melting point of 400 ° C. or less can be used.
【0018】この様に、ヴィア26の先端部を低融点金
属34によって形成することによって、本体部基板10
の一面側にフィルム状基板12を熱圧着して接着する際
に、ヴィア26の先端部を形成する低融点金属34が溶
融して本体部配線パターン16にヴィア26を確実に接
着することができる。更に、低融点金属34として、金
属箔28にフォトリソ法等によってパターニングを施し
て微細配線パターン22を形成する際に、エッチング液
に対して保護層となる低融点金属、例えばはんだを選択
することが好ましい。かかる保護層によって、ヴィア2
6の露出面をマスクによって覆うことを必要としないた
め、フィルム状基板12の製造工程を簡略化できる。As described above, by forming the tip of the via 26 with the low melting point metal 34, the main body substrate 10 is formed.
When the film substrate 12 is bonded to one surface side by thermocompression bonding, the low melting point metal 34 forming the tip of the via 26 is melted, and the via 26 can be securely bonded to the main body wiring pattern 16. . Further, when forming the fine wiring pattern 22 by patterning the metal foil 28 by a photolithography method or the like, a low-melting-point metal, for example, a solder that serves as a protective layer against an etchant may be selected as the low-melting-point metal 34. preferable. Via 2 protects via 2
Since it is not necessary to cover the exposed surface 6 with a mask, the manufacturing process of the film substrate 12 can be simplified.
【0019】フィルム状基板12に形成するヴィア26
としては、図4(a)に示す様に、凹部30の金属箔2
8が露出する底面に、保護金属36を充填した後、銅等
の金属32を電解めっき充填し、更に前述した低融点金
属34を充填して三層構造としてもよい。かかる三層構
造のうち、銅等の金属32から成る層が主としてヴィア
26を形成する。かかる保護金属36は、低融点金属3
4と同一金属であってもよく、異なる金属であってもよ
いが、ニッケル、錫、はんだを好適に使用できる。この
様に、凹部30の底面に保護金属36から成る層を形成
することによって、金属箔28にフォトリソ法等によっ
てパターニングを施して微細配線パターン22を形成す
る際に、図4(b)に示す様に、ヴィア26を形成する
位置がずれて微細配線パターン22からヴィア26の一
部がはみ出しても、ヴィア26は保護金属36によって
エッチング液から保護することができる。尚、図5に示
す様に、凹部30に前述した低融点金属38のみを電解
めっきによって充填してヴィア26を形成してもよい。Via 26 formed on film substrate 12
As shown in FIG. 4A, the metal foil 2
After the protective metal 36 is filled in the bottom surface where the surface 8 is exposed, a metal 32 such as copper is filled by electrolytic plating, and the low melting point metal 34 described above is filled to form a three-layer structure. In such a three-layer structure, a layer made of a metal 32 such as copper mainly forms the via 26. The protective metal 36 is a low melting metal 3
4, but may be different metals, but nickel, tin, and solder can be suitably used. By forming the layer made of the protective metal 36 on the bottom surface of the concave portion 30 in this manner, when forming the fine wiring pattern 22 by patterning the metal foil 28 by photolithography or the like, as shown in FIG. As described above, even if the position where the via 26 is formed is shifted and a part of the via 26 protrudes from the fine wiring pattern 22, the via 26 can be protected from the etching solution by the protective metal 36. As shown in FIG. 5, the via 26 may be formed by filling only the low melting point metal 38 into the recess 30 by electrolytic plating.
【0020】図3〜図5に示す工程で形成されたフィル
ム状基板12は、図2に示す様に、本体部基板10の一
面側に加熱圧着されて一体化され、図1に示す配線基板
を得ることができる。更に、図1に示す配線基板には、
その電子部品が実装される実装面を、図6に示す様に、
電子部品の外部接続端子と接合される部分を除いてソル
ダレジスト等の樹脂から成る保護膜40によって覆うこ
とが好ましい。微細配線パターン22等の酸化等を保護
膜40によって防止できるためである。As shown in FIG. 2, the film-like substrate 12 formed in the steps shown in FIGS. Can be obtained. Further, the wiring board shown in FIG.
The mounting surface on which the electronic component is mounted is as shown in FIG.
It is preferable to cover the electronic component with a protective film 40 made of a resin such as a solder resist except for a portion joined to the external connection terminal. This is because the protection film 40 can prevent oxidation and the like of the fine wiring pattern 22 and the like.
【0021】図1〜図6においては、単層のフィルム状
基板12について説明してきたが、図7に示す様に、フ
ィルム状基板12を多層フィルム状基板としてもよい。
図7に示す多層フィルム状基板12は、第1層のフィル
ム状基板12aと第2層のフィルム状基板12bとが、
第2層のフィルム状基板12bに形成された接着層24
によって接着されているものである。かかる多層フィル
ム状基板12の微細配線パターン22の相互は、フィル
ム20及び接着24を貫通するヴィア26によって電気
的に接続されている。この様に、フィルム状基板12を
多層化することによって、微細配線パターンを更に微細
化、高密度化できる。以上、説明してきた図1〜図7に
示す配線基板によれば、フィルム状基板12に微細配線
パターン22を形成でき、本体部基板10に微細配線パ
ターンを造り込むをことを要しないため、CSP等の小
型化された電子部品を実装できる配線基板を安価に且つ
容易に形成できる。また、本体部基板10とフィルム状
基板12との各々について、導通試験等の試験を実施し
て良品のみを一体化できるため、図9に示すビルトアッ
プ法に比較して配線基板の累積歩留りを向上できる。
尚、これまでの説明は、CSP等の小型化された電子部
品を実装できる配線基板について説明してきたが、本発
明に係る配線基板を半導体素子を搭載する半導体装置用
配線基板にも適用できる。In FIGS. 1 to 6, a single-layer film substrate 12 has been described. However, as shown in FIG. 7, the film substrate 12 may be a multilayer film substrate.
The multilayer film substrate 12 shown in FIG. 7 includes a first layer film substrate 12a and a second layer film substrate 12b.
Adhesive layer 24 formed on second layer film substrate 12b
It is what is adhered by. The fine wiring patterns 22 of the multilayer film substrate 12 are electrically connected to each other by vias 26 penetrating the film 20 and the adhesive 24. In this way, by forming the film-like substrate 12 into multiple layers, the fine wiring pattern can be further miniaturized and increased in density. According to the wiring board shown in FIGS. 1 to 7 described above, the fine wiring pattern 22 can be formed on the film-like substrate 12, and it is not necessary to form the fine wiring pattern on the main body substrate 10. A wiring board on which a miniaturized electronic component such as the above can be mounted can be easily formed at low cost. In addition, since a non-defective product can be integrated by conducting a test such as a continuity test on each of the main body substrate 10 and the film substrate 12, the cumulative yield of the wiring substrate can be reduced as compared with the built-up method shown in FIG. Can be improved.
Although the description so far has been directed to a wiring board on which a miniaturized electronic component such as a CSP can be mounted, the wiring board according to the present invention can also be applied to a wiring board for a semiconductor device on which a semiconductor element is mounted.
【0022】[0022]
【実施例】実施例1 一面側に銅箔28が接合されていると共に、他面側に熱
可塑性樹脂から成る接着層24が形成されている、厚さ
25μmのポリイミドフィルム20を用いてフィルム状
基板12を形成した。このフィルム状基板12は、先
ず、接着層24及びポリイミドフィルム20に、炭酸ガ
スレーザによって口径約100μmの凹部30を形成し
た。この凹部30の底面には、銅箔28が露出してい
る。次いで、銅箔28を電極の一方とする電解めっきに
よって、共晶組成の錫鉛合金を凹部30に充填してヴィ
ア26を形成した後、銅箔28にフォトリソ法等によっ
てパターニングを施して微細配線パターン22を形成し
てフィルム状基板12を形成した。フィルム状基板12
に形成された微細配線パターン22は、ライン幅が30
μmで且つライン間のスペース幅が30μmのものであ
った。EXAMPLE 1 A 25 μm thick polyimide film 20 having a copper foil 28 bonded on one side and an adhesive layer 24 made of a thermoplastic resin formed on the other side is used. Substrate 12 was formed. In this film-shaped substrate 12, first, a concave portion 30 having a diameter of about 100 μm was formed in the adhesive layer 24 and the polyimide film 20 by a carbon dioxide gas laser. The copper foil 28 is exposed at the bottom of the recess 30. Next, the vias 26 are formed by filling the recesses 30 with a eutectic tin-lead alloy by electrolytic plating using the copper foil 28 as one of the electrodes, and then the copper foil 28 is patterned by photolithography or the like to form fine wiring. The film 22 was formed by forming the pattern 22. Film substrate 12
The fine wiring pattern 22 formed in
μm and the space width between lines was 30 μm.
【0023】その後、得られたフィルム状基板12を、
プリント基板である本体部基板10の一面側に形成され
た本体部配線パターン16にヴィア26が当接するよう
に位置合わせてして積層し、圧力15kgf/cm2 、最高温
度約200℃で真空プレスして一体化し、図1に示す配
線基板を得た。得れた配線基板を切断して切断面を観察
したところ、フィルム状基板12に形成したヴィア26
の先端部は、本体部基板10の本体部配線パターン16
に溶着されていた。ここで用いた本体部基板10には、
ライン幅が80μmで且つライン間のスペース幅が80
μmの本体部配線パターン16が、樹脂から成る絶縁層
14を介して積層されていると共に、本体部配線パター
ン16の相互は絶縁層14を貫通する内径300μmの
ヴィア18によって電気的に接続されている。この様
に、フィルム状基板12に形成された微細配線パターン
22及びヴィア26は、本体部基板10に形成された本
体部配線パターン16及びヴィア18に比較して微細な
ものである。Thereafter, the obtained film-like substrate 12 is
The printed wiring board 16 is aligned and laminated so that the via 26 is in contact with the main body wiring pattern 16 formed on one surface side of the main body substrate 10, and is vacuum-pressed at a pressure of 15 kgf / cm 2 and a maximum temperature of about 200 ° C. Then, the wiring substrate shown in FIG. 1 was obtained. When the obtained wiring substrate was cut and the cut surface was observed, the via 26 formed in the film-like substrate 12 was formed.
Of the main body wiring pattern 16 of the main body substrate 10.
Was welded to. The main body substrate 10 used here includes:
The line width is 80 μm and the space width between the lines is 80
A main body wiring pattern 16 of μm is laminated via an insulating layer 14 made of resin, and the main body wiring patterns 16 are electrically connected to each other by a via 18 having an inner diameter of 300 μm penetrating the insulating layer 14. I have. As described above, the fine wiring patterns 22 and the vias 26 formed on the film substrate 12 are finer than the main wiring patterns 16 and the vias 18 formed on the main body substrate 10.
【0024】本実施例では、図1に示す配線基板の電子
部品の実装面を、電子部品の外部接続端子と接続される
微細配線パターン22の部分を除き、感光性ソルダレジ
ストを塗布して形成した保護膜40によって覆い図6に
示す配線基板とした。更に、保護膜40を形成しなかっ
た微細配線パターン22の部分には、ニッケルめっきを
施した後、更に金めっきを施した。最終的に得られた配
線基板には、チップサイプパーケージ(CSP)を実装
することができた。In this embodiment, the mounting surface of the electronic component of the wiring board shown in FIG. 1 is formed by applying a photosensitive solder resist except for the fine wiring pattern 22 connected to the external connection terminals of the electronic component. The wiring board shown in FIG. Further, the portion of the fine wiring pattern 22 where the protective film 40 was not formed was subjected to nickel plating, and further to gold plating. A chip sip package (CSP) could be mounted on the finally obtained wiring board.
【0025】実施例2 実施例1において、フィルム状基板12に形成するヴィ
ア26を形成する際に、銅箔28を電極の一方とする電
解めっきによって、錫めっきを施した後、銅めっきを施
し、更にはんだめっきを施して三層構造のヴィア26を
形成した他は、実施例1と同様にして配線基板を得た。
得れた配線基板を切断して切断面を観察したところ、ヴ
ィア26は主として銅によって形成されているものであ
り、はんだ34から成るヴィア26の先端部は本体部基
板10の本体部配線パターン16に溶着されていた。最
終的に得られた配線基板には、チップサイプパーケージ
(CSP)を実装することができるものであった。Example 2 In Example 1, when forming the via 26 to be formed on the film-like substrate 12, tin plating was performed by electrolytic plating using a copper foil 28 as one of the electrodes, and then copper plating was performed. A wiring board was obtained in the same manner as in Example 1, except that the via 26 having a three-layer structure was formed by further performing solder plating.
When the obtained wiring board was cut and the cut surface was observed, the via 26 was mainly formed of copper, and the tip of the via 26 made of solder 34 was the main body wiring pattern 16 of the main body substrate 10. Was welded to. A chip sip package (CSP) could be mounted on the finally obtained wiring board.
【0026】実施例3 実施例1において、フィルム状基板12に形成するヴィ
ア26を形成する際に、銅箔28を電極の一方とする電
解めっきによって、銅めっきを施した後、はんだめっき
を施して二層構造のヴィア26を形成した他は、実施例
1と同様にして配線基板を得た。得れた配線基板を切断
して切断面を観察したところ、ヴィア26は主として銅
によって形成されているものであり、はんだ34から成
るヴィア26の先端部は本体部基板10の本体部配線パ
ターン16に溶着されていた。最終的に得られた配線基
板には、チップサイプパーケージ(CSP)を実装する
ことができるものであった。Example 3 In Example 1, when forming the via 26 formed on the film-like substrate 12, copper plating was performed by electrolytic plating using a copper foil 28 as one of the electrodes, and then solder plating was performed. A wiring board was obtained in the same manner as in Example 1, except that the via 26 having a two-layer structure was formed. When the obtained wiring board was cut and the cut surface was observed, the via 26 was mainly formed of copper, and the tip of the via 26 made of solder 34 was the main body wiring pattern 16 of the main body substrate 10. Was welded to. A chip sip package (CSP) could be mounted on the finally obtained wiring board.
【0027】[0027]
【発明の効果】本発明に係る配線基板は、その電子部品
の実装面側に、微細化された配線パターンが形成された
フィルム状基板が本体部基板に接着されて成るものであ
るため、CSP等の小型化された電子部品を実装するこ
とができる。更に、フィルム状基板が接着される本体部
基板としては、絶縁層を介して多層に積層された本体部
配線パターンの相互が、ドリル等の工作具を用いて穿設
された絶縁層を貫通する透孔の内壁に、めっき等を施し
て形成されたヴィアによって電気的に接続されて成る安
価な本体部基板を用いることができる。このため、最終
的に得られる配線基板も、ビルドアップ法によって形成
された配線基板に比較して、製造コストを安価とするこ
とができる。The wiring board according to the present invention is formed by adhering a film-like substrate having a fine wiring pattern formed on the mounting surface side of the electronic component to the main body substrate. And other miniaturized electronic components can be mounted. Further, as the main body substrate to which the film-like substrate is adhered, the main body wiring patterns laminated in multiple layers via the insulating layer penetrate through the insulating layer pierced using a tool such as a drill. An inexpensive main body substrate formed by electrically connecting the inner wall of the through-hole with a via formed by plating or the like can be used. Therefore, the finally obtained wiring board can also be manufactured at a lower cost as compared with a wiring board formed by the build-up method.
【図1】本発明に係る配線基板の部分断面図である。FIG. 1 is a partial cross-sectional view of a wiring board according to the present invention.
【図2】図1に示す配線基板の製造方法を説明するため
の説明図である。FIG. 2 is an explanatory diagram for explaining a method for manufacturing the wiring board shown in FIG. 1;
【図3】図1に示す配線基板を形成するフィルム状基板
の製造工程を説明する工程図である。FIG. 3 is a process chart for explaining a manufacturing process of a film-like substrate for forming the wiring board shown in FIG. 1;
【図4】図3に示すフィルム状基板の他の例を説明する
ための部分断面図である。FIG. 4 is a partial cross-sectional view for explaining another example of the film-like substrate shown in FIG.
【図5】図3に示すフィルム状基板の他の例を説明する
ための部分断面図である。FIG. 5 is a partial cross-sectional view for explaining another example of the film-like substrate shown in FIG.
【図6】本発明に係る配線基板の他の例を説明するため
の部分断面図である。FIG. 6 is a partial cross-sectional view for explaining another example of the wiring board according to the present invention.
【図7】本発明に係る配線基板の他の例を説明するため
の部分断面図である。FIG. 7 is a partial cross-sectional view for explaining another example of the wiring board according to the present invention.
【図8】従来の配線基板の部分断面図である。FIG. 8 is a partial cross-sectional view of a conventional wiring board.
【図9】ビルトアップ法による配線基板の製造工程を示
す部分断面図である。FIG. 9 is a partial cross-sectional view showing a step of manufacturing a wiring board by a built-up method.
【図10】図9に示すビルトアップ法による配線基板の
製造を改良した改良方法を説明するための工程図であ
る。FIG. 10 is a process chart for describing an improved method for improving the manufacture of the wiring board by the built-up method shown in FIG.
10 本体部基板 12 フィルム状基板 14 絶縁層 16 本体部配線パターン 18、26 ビア 20 フィルム 22 微細配線パターン 24 接着層 28 金属層 30 凹部 32 金属 34、36、38 低融点金属 40 保護膜 DESCRIPTION OF SYMBOLS 10 Main-body board | substrate 12 Film-shaped board 14 Insulating layer 16 Main-body wiring pattern 18, 26 Via 20 Film 22 Fine wiring pattern 24 Adhesive layer 28 Metal layer 30 Depression 32 Metal 34, 36, 38 Low melting metal 40 Protection film
フロントページの続き Fターム(参考) 5E346 AA02 AA16 AA26 AA43 CC08 CC10 CC32 CC33 CC37 CC40 CC41 DD03 DD12 DD17 DD25 DD32 EE12 EE13 EE18 EE33 EE38 EE44 FF06 FF07 FF15 FF18 GG15 GG28 HH26 Continued on the front page F term (reference) 5E346 AA02 AA16 AA26 AA43 CC08 CC10 CC32 CC33 CC37 CC40 CC41 DD03 DD12 DD17 DD25 DD32 EE12 EE13 EE18 EE33 EE38 EE44 FF06 FF07 FF15 FF18 GG15 GG28 HH26
Claims (12)
ターンの各々が、前記絶縁層を貫通するヴィアによって
電気的に接続されて成る多層配線回路基板において、 該多層配線回路基板の本体部を形成する本体部基板の少
なくとも一面側に、前記本体部基板に形成された本体部
配線パターンよりも微細な微細配線パターンが形成され
たフィルム状基板が接着層によって接着されていると共
に、 前記本体部配線パターンと微細配線パターンとが、前記
フィルム状基板及び接着層を貫通し、且つ前記本体部基
板に形成されたヴィアよりも微細な微細ヴィアによって
電気的に接続されていることを特徴とする多層配線回路
基板。1. A multi-layer printed circuit board in which wiring patterns stacked in multiple layers with an insulating layer interposed therebetween are electrically connected by vias penetrating the insulating layer. A film substrate on which a fine wiring pattern finer than the main body wiring pattern formed on the main body substrate is adhered to at least one surface side of the main body substrate forming the main body substrate by an adhesive layer; The wiring pattern and the fine wiring pattern penetrate the film-shaped substrate and the adhesive layer, and are electrically connected by fine vias finer than vias formed in the main body substrate. Multilayer wiring circuit board.
絶縁層を貫通する透孔の内壁にめっき金属皮膜が形成さ
れて成るヴィアによって、電気的に接続されている請求
項1記載の多層配線回路基板。2. The main body part wiring pattern of the main body part substrate,
2. The multilayer wiring circuit board according to claim 1, wherein the multilayer wiring circuit board is electrically connected by a via formed by forming a plated metal film on an inner wall of a through hole penetrating the insulating layer.
る接着層が、熱可塑性樹脂により形成されている請求項
1又は請求項2記載の多層配線回路基板。3. The multilayer wiring circuit board according to claim 1, wherein the bonding layer for bonding the main body substrate and the film substrate is formed of a thermoplastic resin.
接着層とがフィルムを介して一体に形成されていると共
に、前記フィルム及び接着層を貫通して微細ヴィアが形
成されて成るフィルム状基板である請求項1〜3のいず
れか一項記載の多層配線回路基板。4. A film-like substrate, wherein a fine wiring pattern and an adhesive layer are integrally formed via a film, and fine vias are formed through the film and the adhesive layer. The multilayer wiring circuit board according to claim 1.
微細配線パターンに一端部が接続された微細ヴィアの他
端部が、接着層を形成する樹脂の溶融温度以下で溶融す
るはんだ等の低融点金属によって形成されている請求項
1〜4のいずれか一項記載の多層配線回路基板。5. The low-melting point of a solder or the like in which the other end of the fine via having one end connected to the fine wiring pattern formed on the film of the film-like substrate is melted at or below the melting temperature of the resin forming the adhesive layer. The multilayer wiring circuit board according to any one of claims 1 to 4, which is formed of a metal.
形成された複数のフィルム状基板が接着層を介して多層
に積層されて成る多層フィルム状基板である請求項1〜
5のいずれか一項記載の多層配線回路基板。6. The film-like substrate according to claim 1, wherein the film-like substrate is a multilayer film-like substrate formed by laminating a plurality of film-like substrates on which fine wiring patterns are formed via an adhesive layer.
6. The multilayer wiring circuit board according to claim 5.
ターンの各々が、前記絶縁層を貫通するヴィアにより電
気的に接続されて成る多層配線回路基板を製造する際
に、 該多層配線回路基板の本体部を形成する本体部基板の少
なくとも一面側に、前記本体部基板に形成された本体部
配線パターンよりも微細な微細配線パターンが形成され
たフィルム状基板を接着層によって接着すると共に、 前記本体部配線パターンと微細配線パターンとを、前記
フィルム状基板及び接着層を貫通し、且つ前記本体部基
板に形成したヴィアよりも微細な微細ヴィアによって電
気的に接続することを特徴とする多層配線回路基板の製
造方法。7. When manufacturing a multilayer wiring circuit board in which wiring patterns laminated in multiple layers via an insulating layer are electrically connected by vias penetrating the insulating layer, the multilayer wiring circuit is used. At least one surface side of the main body substrate forming the main body of the substrate, a film substrate on which a fine wiring pattern finer than the main body wiring pattern formed on the main body substrate is adhered by an adhesive layer, The multilayer wiring, wherein the main body wiring pattern and the fine wiring pattern penetrate the film-shaped substrate and the adhesive layer, and are electrically connected by fine vias finer than vias formed in the main body substrate. Manufacturing method of printed circuit board.
の各々を、絶縁層を貫通する透孔の内壁に、めっき金属
皮膜を形成して成る微細ヴィアにより電気的に接続した
本体部基板を用いる請求項7記載の多層配線回路基板の
製造方法。8. A main body substrate in which each of the main body wiring patterns is electrically connected to an inner wall of a through hole penetrating the insulating layer by a fine via formed with a plated metal film is used as the main body substrate. A method for manufacturing a multilayer wiring circuit board according to claim 7.
フィルム状基板に形成した接着層によって接着する請求
項7又は請求項8記載の多層配線回路基板の製造方法。9. The method for manufacturing a multilayer wiring circuit board according to claim 7, wherein the main body substrate and the film substrate are adhered to each other by an adhesive layer formed on the film substrate.
ーンと接着層とをフィルムを介して一体に形成すると共
に、前記フィルム及び接着層を貫通して微細ヴィアを形
成して成るフィルム状基板を用いる請求項7〜9のいず
れか一項記載の多層配線回路基板の製造方法。10. A film-like substrate formed by integrally forming a fine wiring pattern and an adhesive layer via a film and forming a fine via through the film and the adhesive layer as the film-like substrate. Item 10. The method for manufacturing a multilayer wiring circuit board according to any one of Items 7 to 9.
ターンに一端部が接続された微細ヴィアの他端部を、接
着層を形成する樹脂の溶融温度以下で溶融するはんだ等
の低融点金属によって形成する請求項7〜10のいずれ
か一項記載の多層配線回路基板の製造方法。11. The other end of a fine via having one end connected to a fine wiring pattern formed on a film-like substrate is formed of a low-melting metal such as solder which is melted at a melting temperature of a resin forming an adhesive layer or lower. The method for manufacturing a multilayer wiring circuit board according to any one of claims 7 to 10.
ーンが形成された複数のフィルム状基板を接着層を介し
て多層に積層して成る多層フィルム状基板を用いる請求
項7〜11のいずれか一項記載の多層配線回路基板の製
造方法。12. The multi-layer film substrate according to claim 7, wherein a plurality of film substrates on which fine wiring patterns are formed are laminated in multiple layers via an adhesive layer. A method for manufacturing the multilayer wiring circuit board according to the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17744498A JP2000013022A (en) | 1998-06-24 | 1998-06-24 | Multilayer wiring circuit board and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17744498A JP2000013022A (en) | 1998-06-24 | 1998-06-24 | Multilayer wiring circuit board and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000013022A true JP2000013022A (en) | 2000-01-14 |
Family
ID=16031064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17744498A Pending JP2000013022A (en) | 1998-06-24 | 1998-06-24 | Multilayer wiring circuit board and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000013022A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100758963B1 (en) * | 2000-03-30 | 2007-09-17 | 신꼬오덴기 고교 가부시키가이샤 | Surface-mounting substrate and structure comprising substrate and part mounted on the substrate |
| JP2013065874A (en) * | 2004-01-29 | 2013-04-11 | Atotech Deutsche Gmbh | Method of manufacturing circuit carrier and use of the same |
-
1998
- 1998-06-24 JP JP17744498A patent/JP2000013022A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100758963B1 (en) * | 2000-03-30 | 2007-09-17 | 신꼬오덴기 고교 가부시키가이샤 | Surface-mounting substrate and structure comprising substrate and part mounted on the substrate |
| JP2013065874A (en) * | 2004-01-29 | 2013-04-11 | Atotech Deutsche Gmbh | Method of manufacturing circuit carrier and use of the same |
| US8927899B2 (en) | 2004-01-29 | 2015-01-06 | Atotech Deutschland Gmbh | Method of manufacturing a circuit carrier and the use of the method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8177577B2 (en) | Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density | |
| WO2007034629A1 (en) | Production method for component built-in module and component built-in module | |
| JP2001036253A (en) | Multilayer wiring circuit board and method of manufacturing the same | |
| JP2020102593A (en) | Substrate, method for manufacturing substrate, and electronic device | |
| JP5261756B1 (en) | Multilayer wiring board | |
| JP4945974B2 (en) | Component built-in wiring board | |
| JP2001332866A (en) | Circuit board and method of manufacturing the same | |
| JPWO2004105454A1 (en) | Wiring board manufacturing method | |
| JP3299679B2 (en) | Multilayer wiring board and method of manufacturing the same | |
| JP5170570B2 (en) | Resin multilayer module and method for manufacturing resin multilayer module | |
| JP3693060B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| JP2001189561A (en) | Multilayer wiring board and manufacturing method therefor | |
| JP2000013022A (en) | Multilayer wiring circuit board and method of manufacturing the same | |
| KR20070068268A (en) | Manufacturing method of wiring board | |
| JP2002190549A (en) | Multilayer wiring board and method of manufacturing multilayer wiring board | |
| US6449839B1 (en) | Electrical circuit board and a method for making the same | |
| JP2005347414A (en) | Adhesive sheet, and double printed board or multilayer printed board using the same | |
| JP4002117B2 (en) | Multilayer substrate and manufacturing method thereof | |
| JP2011249457A (en) | Wiring board having embedded component, and manufacturing method for the same | |
| JP2006049536A (en) | Multilayer circuit board | |
| JP2001332860A (en) | Multilayer wiring board, semiconductor device, electronic device, and manufacturing method thereof | |
| KR100821596B1 (en) | Semiconductor device using multilayer wiring board and multilayer wiring board | |
| JP2004221567A (en) | Solder joint part and multilayer wiring board | |
| JP2011071560A (en) | Manufacturing method of component built-in wiring board | |
| JP2009278050A (en) | Electronic module, wiring board, method for manufacturing electronic module, and method for manufacturing wiring board |