JP2000012485A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000012485A JP2000012485A JP10176456A JP17645698A JP2000012485A JP 2000012485 A JP2000012485 A JP 2000012485A JP 10176456 A JP10176456 A JP 10176456A JP 17645698 A JP17645698 A JP 17645698A JP 2000012485 A JP2000012485 A JP 2000012485A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- semiconductor device
- semiconductor substrate
- metal thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10W20/4432—
-
- H10W72/90—
-
- H10W72/29—
-
- H10W72/59—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 多層配線構造の半導体装置において、金めっ
きを施す場合に、高融点金属のエッチングを簡便に行
い、嵩高い金めっきの側壁を良好に覆うことのできる層
間絶縁膜を有する半導体装置およびその製造方法を提供
する。 【解決手段】 半導体基板と、半導体基板上に形成され
た導電性部と、導電性部上に形成された金属薄膜と、金
属薄膜上に形成された金めっき部と、導電性部、金属薄
膜および金めっき部の形成されていない半導体基板上
に、導電性部、金属薄膜および金めっき部の側壁に接触
するようにして形成された層間絶縁膜と、金めっき部を
覆うように形成された高融点金属膜と、電気的接続部と
なる高融点金属膜の一部を除いて層間絶縁膜および高融
点金属膜を覆うように形成された保護膜とを少なくとも
具備する半導体装置およびその製造方法。
きを施す場合に、高融点金属のエッチングを簡便に行
い、嵩高い金めっきの側壁を良好に覆うことのできる層
間絶縁膜を有する半導体装置およびその製造方法を提供
する。 【解決手段】 半導体基板と、半導体基板上に形成され
た導電性部と、導電性部上に形成された金属薄膜と、金
属薄膜上に形成された金めっき部と、導電性部、金属薄
膜および金めっき部の形成されていない半導体基板上
に、導電性部、金属薄膜および金めっき部の側壁に接触
するようにして形成された層間絶縁膜と、金めっき部を
覆うように形成された高融点金属膜と、電気的接続部と
なる高融点金属膜の一部を除いて層間絶縁膜および高融
点金属膜を覆うように形成された保護膜とを少なくとも
具備する半導体装置およびその製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に係り、特に金めっきを用いた化合物半導
体装置およびその製造方法に関する。
その製造方法に係り、特に金めっきを用いた化合物半導
体装置およびその製造方法に関する。
【０００２】
【従来の技術】半導体デバイスの高密度化と高集積化に
伴い、これを実現する手段として多層配線技術が広く用
いられている。多層配線には、集積度を高めるばかりで
なく、配線パターンの設計が容易になる等の利点があ
る。しかし、一方で多層配線であるがゆえに工程が増え
たり、表面の凹凸が著しくなるという欠点を有してい
る。凹凸が激しいと断線やマイグレーションの原因とな
る。従って多層配線においては表面の平坦化が重要視さ
れている。
伴い、これを実現する手段として多層配線技術が広く用
いられている。多層配線には、集積度を高めるばかりで
なく、配線パターンの設計が容易になる等の利点があ
る。しかし、一方で多層配線であるがゆえに工程が増え
たり、表面の凹凸が著しくなるという欠点を有してい
る。凹凸が激しいと断線やマイグレーションの原因とな
る。従って多層配線においては表面の平坦化が重要視さ
れている。
【０００３】多層配線は、基板にコンタクトホールを形
成し、金属を被着してパターンとし、これに絶縁層を被
着する、という工程を繰り返し、所望の層数となったら
ボンディングパッドを形成することによって完成する。
成し、金属を被着してパターンとし、これに絶縁層を被
着する、という工程を繰り返し、所望の層数となったら
ボンディングパッドを形成することによって完成する。
【０００４】多層配線に用いられる薄膜材料は金属膜と
絶縁膜である。金属膜の望ましい特性としては、ステッ
プカバレージが良好であること、低抵抗性であること、
基板へのオーミックコンタクトが優れていること、絶縁
膜下地への密着性が良好であること、パターン加工性に
優れていること、均一で均質な膜であること、マイグレ
ーションを起こしにくいこと、化学的および熱的に安定
であること等が挙げられる。また、絶縁膜として望まし
い特性としては、ステップカバレージが良好であるこ
と、優れた絶縁性を有していること、金属への密着性が
良好であること、金属との反応性が低いこと、汚染に対
する優れたパッシベーション効果を有していること等が
挙げられる。
絶縁膜である。金属膜の望ましい特性としては、ステッ
プカバレージが良好であること、低抵抗性であること、
基板へのオーミックコンタクトが優れていること、絶縁
膜下地への密着性が良好であること、パターン加工性に
優れていること、均一で均質な膜であること、マイグレ
ーションを起こしにくいこと、化学的および熱的に安定
であること等が挙げられる。また、絶縁膜として望まし
い特性としては、ステップカバレージが良好であるこ
と、優れた絶縁性を有していること、金属への密着性が
良好であること、金属との反応性が低いこと、汚染に対
する優れたパッシベーション効果を有していること等が
挙げられる。
【０００５】金属膜としては、例えば、Ａｌ、Ａｌ合
金、Ｔｉ、Ｐｔ、Ｍｏ、Ｗおよびこれらの合金等が例示
される。また、絶縁膜としてはＳｉＯ2 、ＰＳＧ、Ｓｉ
Ｏ2 −ＰＳＧ、ＳｉＯ2 −プラズマＳｉ3 Ｎ4 、Ａｌ2
Ｏ3 、ポリイミド等が例示される。
金、Ｔｉ、Ｐｔ、Ｍｏ、Ｗおよびこれらの合金等が例示
される。また、絶縁膜としてはＳｉＯ2 、ＰＳＧ、Ｓｉ
Ｏ2 −ＰＳＧ、ＳｉＯ2 −プラズマＳｉ3 Ｎ4 、Ａｌ2
Ｏ3 、ポリイミド等が例示される。
【０００６】多層配線構造においては、配線抵抗を下げ
るために、また、高さをかせぐために、金属に金めっき
を施す場合があるが、金めっきはその上に形成されるＣ
ＶＤパッシベーション膜との密着性が悪い。このため、
金めっきとパッシベーション膜の間にＴｉを形成してパ
ッシベーション膜との密着性を改善する必要がある。
るために、また、高さをかせぐために、金属に金めっき
を施す場合があるが、金めっきはその上に形成されるＣ
ＶＤパッシベーション膜との密着性が悪い。このため、
金めっきとパッシベーション膜の間にＴｉを形成してパ
ッシベーション膜との密着性を改善する必要がある。
【０００７】従来の多層配線構造の半導体装置の製造方
法を図３を参照して説明する。
法を図３を参照して説明する。
【０００８】まず、ＧａＡｓ半導体基板１上に、Ａｕ／
Ｐｔ／Ｔｉ（１０，０００／３００／５００Ａの膜厚）
からなる金属膜２を形成し（図３（ａ））、アンダーレ
ジスト３をフォトエッチングプロセスにより形成して
（図３（ｂ））、ハードベークし（図３（ｃ））、ハー
ドベークしたアンダーレジスト３上に、Ａｕ／Ｔｉ
（１，０００／５０Ａの膜厚）からなるめっき下地金属
膜４を形成する（図３（ｄ））。めっきするために、ト
ップレジスト５をフォトエッチングプロセスにより形成
する（図３（ｅ））。金めっき６をトップレジスト５の
ない部分に４μｍの厚さに電解析出させ（図３
（ｆ））、トップレジスト５を剥離した後、アンダーレ
ジスト３も除去する（図３（ｇ））。次に、Ｔｉ８を全
面に蒸着させて形成し、マスクを介してフォトエッチン
グプロセスを行い、Ｔｉ８をエッチングしてレジスト９
を剥離する（図３（ｈ））。すると、Ｔｉ８がめっき下
地金属膜４上に髭状に残ってしまう。さらに、この後、
Ｔｉ８の上にＣＶＤパッシベーション膜等を、嵩高い金
めっきの側壁をカバレッジよく形成するのは難しい。
Ｐｔ／Ｔｉ（１０，０００／３００／５００Ａの膜厚）
からなる金属膜２を形成し（図３（ａ））、アンダーレ
ジスト３をフォトエッチングプロセスにより形成して
（図３（ｂ））、ハードベークし（図３（ｃ））、ハー
ドベークしたアンダーレジスト３上に、Ａｕ／Ｔｉ
（１，０００／５０Ａの膜厚）からなるめっき下地金属
膜４を形成する（図３（ｄ））。めっきするために、ト
ップレジスト５をフォトエッチングプロセスにより形成
する（図３（ｅ））。金めっき６をトップレジスト５の
ない部分に４μｍの厚さに電解析出させ（図３
（ｆ））、トップレジスト５を剥離した後、アンダーレ
ジスト３も除去する（図３（ｇ））。次に、Ｔｉ８を全
面に蒸着させて形成し、マスクを介してフォトエッチン
グプロセスを行い、Ｔｉ８をエッチングしてレジスト９
を剥離する（図３（ｈ））。すると、Ｔｉ８がめっき下
地金属膜４上に髭状に残ってしまう。さらに、この後、
Ｔｉ８の上にＣＶＤパッシベーション膜等を、嵩高い金
めっきの側壁をカバレッジよく形成するのは難しい。
【０００９】
【発明が解決しようとする課題】上述した通り、多層配
線構造の半導体装置において、金めっきを施す場合に
は、金とＣＶＤパッシベーション膜との密着性を高める
ためのＴｉ等の高融点金属を蒸着する場合、嵩高い金め
っきの側壁のカバレージに問題があった。
線構造の半導体装置において、金めっきを施す場合に
は、金とＣＶＤパッシベーション膜との密着性を高める
ためのＴｉ等の高融点金属を蒸着する場合、嵩高い金め
っきの側壁のカバレージに問題があった。
【００１０】本発明は、多層配線構造の半導体装置にお
いて、金めっきを施す場合に、高融点金属のエッチング
を簡便に行い、嵩高い金めっきの側壁を良好に覆うこと
のできる層間絶縁膜を有する半導体装置およびその製造
方法を提供することを目的とする。
いて、金めっきを施す場合に、高融点金属のエッチング
を簡便に行い、嵩高い金めっきの側壁を良好に覆うこと
のできる層間絶縁膜を有する半導体装置およびその製造
方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板と、前記半導体基板上に形成された導電性部
と、前記導電性部上に形成された金属薄膜と、前記金属
薄膜上に形成された金めっき部と、前記導電性部、前記
金属薄膜および前記金めっき部の形成されていない前記
半導体基板上に、前記導電性部、前記金属薄膜および前
記金めっき部の側壁に接触するようにして形成された層
間絶縁膜と、前記金めっき部を覆うように形成された高
融点金属膜と、前記高融点金属膜の一部を電気的接続部
として露出させつつ前記層間絶縁膜および前記高融点金
属膜を覆うように形成された保護膜とを少なくとも具備
することを特徴としている。
半導体基板と、前記半導体基板上に形成された導電性部
と、前記導電性部上に形成された金属薄膜と、前記金属
薄膜上に形成された金めっき部と、前記導電性部、前記
金属薄膜および前記金めっき部の形成されていない前記
半導体基板上に、前記導電性部、前記金属薄膜および前
記金めっき部の側壁に接触するようにして形成された層
間絶縁膜と、前記金めっき部を覆うように形成された高
融点金属膜と、前記高融点金属膜の一部を電気的接続部
として露出させつつ前記層間絶縁膜および前記高融点金
属膜を覆うように形成された保護膜とを少なくとも具備
することを特徴としている。
【００１２】本発明の半導体装置の製造方法は、半導体
基板上に導電性膜を堆積させパターニングして導電性部
を形成する工程と、前記導電性部上に金属薄膜を堆積す
る工程と、前記金属薄膜上に金めっき部を形成する工程
と、前記半導体基板、前記導電性部、前記金属薄膜およ
び前記金めっき部を層間絶縁膜で覆う工程と、前記金め
っき部の上部のみが露出するよう層間絶縁膜をパターニ
ングする工程と、前記露出した金めっき部に高融点金属
膜を堆積する工程と、前記層間絶縁膜および前記高融点
金属膜に保護膜を堆積する工程と、前記保護膜に開口部
を形成して、前記高融点金属膜の一部を電気的接続部と
して露出させる工程とを少なくとも具備することを特徴
としている。
基板上に導電性膜を堆積させパターニングして導電性部
を形成する工程と、前記導電性部上に金属薄膜を堆積す
る工程と、前記金属薄膜上に金めっき部を形成する工程
と、前記半導体基板、前記導電性部、前記金属薄膜およ
び前記金めっき部を層間絶縁膜で覆う工程と、前記金め
っき部の上部のみが露出するよう層間絶縁膜をパターニ
ングする工程と、前記露出した金めっき部に高融点金属
膜を堆積する工程と、前記層間絶縁膜および前記高融点
金属膜に保護膜を堆積する工程と、前記保護膜に開口部
を形成して、前記高融点金属膜の一部を電気的接続部と
して露出させる工程とを少なくとも具備することを特徴
としている。
【００１３】本発明の半導体およびその製造方法によれ
ば、層間絶縁膜を嵩高い金めっき部の側壁に設けること
で、その上に形成される保護膜のカバレージが良好とな
る。また、この層間絶縁膜を堆積させた後、金めっき部
上部を露出させて高融点金属を蒸着させているため、高
融点金属のエッチングを簡便にかつ精度よく行うことが
できる。
ば、層間絶縁膜を嵩高い金めっき部の側壁に設けること
で、その上に形成される保護膜のカバレージが良好とな
る。また、この層間絶縁膜を堆積させた後、金めっき部
上部を露出させて高融点金属を蒸着させているため、高
融点金属のエッチングを簡便にかつ精度よく行うことが
できる。
【００１４】本発明の半導体装置およびその製造方法に
おいて、層間絶縁膜は厚い膜を平坦性良くつけられるも
のであれば特に限定されないが、有機膜、例えば、ベン
ゾシクロブテン、ポリイミド等の樹脂が挙げられる。
おいて、層間絶縁膜は厚い膜を平坦性良くつけられるも
のであれば特に限定されないが、有機膜、例えば、ベン
ゾシクロブテン、ポリイミド等の樹脂が挙げられる。
【００１５】この層間絶縁膜はめっき膜厚の倍程度の厚
い膜として塗布する。これにより、段差の少ない構造と
なり、Ｔｉを表面に均一につけることができる。さら
に、段差が少ないことから絶縁膜を良好に堆積すること
ができ、ステップカバレージの問題が解決される。
い膜として塗布する。これにより、段差の少ない構造と
なり、Ｔｉを表面に均一につけることができる。さら
に、段差が少ないことから絶縁膜を良好に堆積すること
ができ、ステップカバレージの問題が解決される。
【００１６】ベンゾシクロブテンは図２に示すような構
造を有していて、開環重合により重合して硬化する。ベ
ンゾシクロブテン重合後の熱分解温度は４００℃であ
り、ガラス転移温度も３５０℃で耐熱性に優れている。
さらに、カバレージ（表面平坦化能力）も良好で、膜厚
を１から２５μｍまで変化させることができる。
造を有していて、開環重合により重合して硬化する。ベ
ンゾシクロブテン重合後の熱分解温度は４００℃であ
り、ガラス転移温度も３５０℃で耐熱性に優れている。
さらに、カバレージ（表面平坦化能力）も良好で、膜厚
を１から２５μｍまで変化させることができる。
【００１７】ポリイミド樹脂は脱水縮重合により形成さ
れるため、膜減りを起こす点で平坦化はあまり良好では
なく、耐湿性の面においてもベンゾシクロブテンより劣
るが、本発明のように配線部分において露出しない構造
とすれば十分使用可能である。
れるため、膜減りを起こす点で平坦化はあまり良好では
なく、耐湿性の面においてもベンゾシクロブテンより劣
るが、本発明のように配線部分において露出しない構造
とすれば十分使用可能である。
【００１８】ベンゾシクロブテン層の表面にカーボンが
付着すると、ベンゾシクロブテン層と金属配線（例え
ば、Ｃｕ、Ｔｉ、Ａｌ、Ｃｒ）との密着力が著しく落ち
るため、エッチングガスとしてはカーボンを生成しない
ようなものが望ましく、例えば、ＳＦ6 とＯ2 の混合ガ
スを用いると、この混合ガスが解離してカーボンが生成
することはない。さらに、反応生成物やラジカルがベン
ゾシクロブテン層表面に付着しないよう、ＳＦ6 とＯ2
の混合ガスに不活性ガスＡｒを添加してもよい。
付着すると、ベンゾシクロブテン層と金属配線（例え
ば、Ｃｕ、Ｔｉ、Ａｌ、Ｃｒ）との密着力が著しく落ち
るため、エッチングガスとしてはカーボンを生成しない
ようなものが望ましく、例えば、ＳＦ6 とＯ2 の混合ガ
スを用いると、この混合ガスが解離してカーボンが生成
することはない。さらに、反応生成物やラジカルがベン
ゾシクロブテン層表面に付着しないよう、ＳＦ6 とＯ2
の混合ガスに不活性ガスＡｒを添加してもよい。
【００１９】本発明の半導体装置およびその製造方法に
おいて、導電性部である金属膜はＡｌ、Ａｌ合金、Ｔ
ｉ、Ｐｔ、Ｍｏ、Ｗおよびこれらの合金等が例示され
る。
おいて、導電性部である金属膜はＡｌ、Ａｌ合金、Ｔ
ｉ、Ｐｔ、Ｍｏ、Ｗおよびこれらの合金等が例示され
る。
【００２０】本発明の半導体装置およびその製造方法に
おいて、金属薄膜はめっき下地金属として機能するもの
であり、Ａｕ、Ｐｔなどの貴金属が例示される。ただ
し、Ａｕ、Ｐｔなどは下層配線との密着性が悪いため、
一層目にＴｉなどの密着性を向上させる金属膜を形成す
る。
おいて、金属薄膜はめっき下地金属として機能するもの
であり、Ａｕ、Ｐｔなどの貴金属が例示される。ただ
し、Ａｕ、Ｐｔなどは下層配線との密着性が悪いため、
一層目にＴｉなどの密着性を向上させる金属膜を形成す
る。
【００２１】本発明の半導体装置およびその製造方法に
おいて、高融点金属膜は、金めっきと保護膜の密着性を
高める金属であればよく、例えば、Ｔｉ、Ｍｏ、Ｗ等が
例示される。
おいて、高融点金属膜は、金めっきと保護膜の密着性を
高める金属であればよく、例えば、Ｔｉ、Ｍｏ、Ｗ等が
例示される。
【００２２】また、本発明の半導体装置およびその製造
方法において、保護膜は、窒化シリコン膜等のＣＶＤパ
ッシベーション膜であり、プラズマＣＶＤ法により形成
される。
方法において、保護膜は、窒化シリコン膜等のＣＶＤパ
ッシベーション膜であり、プラズマＣＶＤ法により形成
される。
【００２３】本発明の半導体装置およびその製造方法
は、金めっきをした配線であれば適用可能であるが、例
えば、ガリウム砒素半導体基板を用いた高周波集積回路
に用いることができる。
は、金めっきをした配線であれば適用可能であるが、例
えば、ガリウム砒素半導体基板を用いた高周波集積回路
に用いることができる。
【００２４】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図１を参照して説明する。
いて図１を参照して説明する。
【００２５】ＧａＡｓ半導体基板１上に、Ａｕ／Ｐｔ／
Ｔｉ（１０，０００／３００／５００Ａの膜厚）からな
る金属膜２を形成し（図１（ａ））、アンダーレジスト
３をフォトエッチングプロセスにより１．５μｍの厚さ
で形成して（図１（ｂ））、ハードベークし（図１
（ｃ））、ハードベークしたアンダーレジスト３上に、
Ａｕ／Ｔｉ（１，０００／５０Ａの膜厚）からなるめっ
き下地金属膜４を形成する（図１（ｄ））。
Ｔｉ（１０，０００／３００／５００Ａの膜厚）からな
る金属膜２を形成し（図１（ａ））、アンダーレジスト
３をフォトエッチングプロセスにより１．５μｍの厚さ
で形成して（図１（ｂ））、ハードベークし（図１
（ｃ））、ハードベークしたアンダーレジスト３上に、
Ａｕ／Ｔｉ（１，０００／５０Ａの膜厚）からなるめっ
き下地金属膜４を形成する（図１（ｄ））。
【００２６】めっきするために、トップレジスト５をフ
ォトエッチングプロセスにより６μｍ程度の厚さで形成
する（図１（ｅ））。
ォトエッチングプロセスにより６μｍ程度の厚さで形成
する（図１（ｅ））。
【００２７】金めっき６を４μｍの厚さに流し込み（図
１（ｆ））、トップレジスト５を剥離する（図１
（ｇ））。
１（ｆ））、トップレジスト５を剥離する（図１
（ｇ））。
【００２８】さらに、めっき下地金属膜４をエッチング
し（図１（ｈ））、アンダーレジスト３を除去する（図
１（ｉ））。
し（図１（ｈ））、アンダーレジスト３を除去する（図
１（ｉ））。
【００２９】次に、層間絶縁膜として本実施例において
はベンゾシクロブテン（ダウケミカル社製ＣＹＣＬＯＴ
ＥＮＥ）膜７を全面に８μｍの厚さで塗布する。これ
を、７５℃のオーブンに２０分間程度入れ、３００から
５００ｍＪ／ｃｍ2 で露光して硬化させる。（図１
（ｊ））。
はベンゾシクロブテン（ダウケミカル社製ＣＹＣＬＯＴ
ＥＮＥ）膜７を全面に８μｍの厚さで塗布する。これ
を、７５℃のオーブンに２０分間程度入れ、３００から
５００ｍＪ／ｃｍ2 で露光して硬化させる。（図１
（ｊ））。
【００３０】ベンゾシクロブテン膜７のエッチバック用
レジスト（図示せず）を１．５μｍの厚さで塗布し、Ｃ
Ｆ4 ／Ｏ2 ガスを用いて反応性イオンエッチングにより
エッチバックする。このとき、金めっき６はエッチング
されないため、上部が露出する。この露出高さは次工程
のフォトエッチングプロセスを考慮して０．５から１．
０μｍ程度とする（図１（ｋ））。
レジスト（図示せず）を１．５μｍの厚さで塗布し、Ｃ
Ｆ4 ／Ｏ2 ガスを用いて反応性イオンエッチングにより
エッチバックする。このとき、金めっき６はエッチング
されないため、上部が露出する。この露出高さは次工程
のフォトエッチングプロセスを考慮して０．５から１．
０μｍ程度とする（図１（ｋ））。
【００３１】金めっき６とトップパッシベーション膜で
あるＳｉＮ膜１０との密着性向上のため、Ｔｉ８を５０
Ａ程度の厚さで全面に蒸着により堆積させる。Ｔｉの蒸
着後、金めっき６の幅より広くフォトエッチングプロセ
スを行い、金めっき６部分をレジストにてマスクする。
このレジストの厚さは５０Ａから１００Ａ程度とする。
その後、マスクした以外の不要なＴｉ８をＮＨ4 Ｆでエ
ッチングして除去する（図１（ｌ））。
あるＳｉＮ膜１０との密着性向上のため、Ｔｉ８を５０
Ａ程度の厚さで全面に蒸着により堆積させる。Ｔｉの蒸
着後、金めっき６の幅より広くフォトエッチングプロセ
スを行い、金めっき６部分をレジストにてマスクする。
このレジストの厚さは５０Ａから１００Ａ程度とする。
その後、マスクした以外の不要なＴｉ８をＮＨ4 Ｆでエ
ッチングして除去する（図１（ｌ））。
【００３２】レジストをフォトエッチングプロセスによ
り剥離した後、プラズマＣＶＤにてトップパッシベーシ
ョン膜であるＳｉＮ膜１０を４０００Ａ程度の厚さに堆
積させる（図１（ｍ））。
り剥離した後、プラズマＣＶＤにてトップパッシベーシ
ョン膜であるＳｉＮ膜１０を４０００Ａ程度の厚さに堆
積させる（図１（ｍ））。
【００３３】この工程を必要なだけ繰り返して多層配線
とし、金めっき６上にボンディングパッド部分を開口１
１して半導体装置を完成させる。
とし、金めっき６上にボンディングパッド部分を開口１
１して半導体装置を完成させる。
【００３４】この開口部はＴｉ８とＳｉＮ膜１０からな
るため、密着性が良好で、水分等が染み込むことがな
い。また、ＦＥＴ部においてはベンゾシクロブテン膜７
とＳｉＮ膜１０でパッシベーションされるため、樹脂パ
ッケージを用いても良好な耐湿性が得られる。
るため、密着性が良好で、水分等が染み込むことがな
い。また、ＦＥＴ部においてはベンゾシクロブテン膜７
とＳｉＮ膜１０でパッシベーションされるため、樹脂パ
ッケージを用いても良好な耐湿性が得られる。
【００３５】
【発明の効果】本発明によれば、金めっきを用いても優
れた平坦性を保つことができ、保護膜のカバレージも良
好な半導体装置を提供することができる。また、電気的
接続部分である開口部においては、高融点金属であるＴ
ｉとＳｉＮからなる保護膜の組み合わせとなっているた
め、水分等が染み込む恐れがない。さらに、ＦＥＴ部は
ベンゾシクロブテンからなる層間絶縁膜とＳｉＮからな
る保護膜でパッシベーションされるため、樹脂パッケー
ジを用いても良好な耐湿性が得られる。
れた平坦性を保つことができ、保護膜のカバレージも良
好な半導体装置を提供することができる。また、電気的
接続部分である開口部においては、高融点金属であるＴ
ｉとＳｉＮからなる保護膜の組み合わせとなっているた
め、水分等が染み込む恐れがない。さらに、ＦＥＴ部は
ベンゾシクロブテンからなる層間絶縁膜とＳｉＮからな
る保護膜でパッシベーションされるため、樹脂パッケー
ジを用いても良好な耐湿性が得られる。
【図１】本発明の半導体装置の製造工程を示す図。
【図２】本発明の半導体装置の層間絶縁膜として用いる
ベンゾシクロブテンの構造およびその重合機構を示す
図。
ベンゾシクロブテンの構造およびその重合機構を示す
図。
【図３】従来の金めっきを用いた半導体装置の製造工程
を示す図。
を示す図。
１…半導体基板 ２…金属膜 ３…アンダーレジスト ４…めっき下地金属膜 ５…トップレジスト ６…金めっき ７…ベンゾシクロブテン膜 ８…Ｔｉ ９…レジスト １０…ＳｉＮ膜 １１…開口部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA04 BB14 CC01 DD08 DD20 DD52 DD53 EE06 EE17 EE18 FF06 FF17 GG13 HH12 HH20 5F033 AA05 AA13 AA63 AA66 BA15 BA16 BA35 BA38 DA07 DA15 DA34 DA36 DA38 EA03 EA05 EA12 EA28 EA29 5F058 AA06 AB02 AC03 AC07 AF04 AG01 AG04 AG09 AH02 BA07 BB02 BC08 BF07 BJ02 BJ03
Claims (8)
- 【請求項１】 半導体基板と、 前記半導体基板上に形成された導電性部と、 前記導電性部上に形成された金属薄膜と、 前記金属薄膜上に形成された金めっき部と、 前記導電性部、前記金属薄膜および前記金めっき部の形
成されていない前記半導体基板上に、前記導電性部、前
記金属薄膜および前記金めっき部の側壁に接触するよう
にして形成された層間絶縁膜と、 前記金めっき部を覆うように形成された高融点金属膜
と、 前記高融点金属膜の一部を電気的接続部として露出させ
つつ前記層間絶縁膜および前記高融点金属膜を覆うよう
に形成された保護膜とを少なくとも具備することを特徴
とする半導体装置。 - 【請求項２】 前記層間絶縁膜は有機膜であることを特
徴とする請求項１記載の半導体装置。 - 【請求項３】 前記保護膜は窒化シリコン膜であること
を特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記半導体基板はガリウム砒素基板であ
ることを特徴とする請求項１記載の半導体装置。 - 【請求項５】 半導体基板上に導電性膜を堆積させパタ
ーニングして導電性部を形成する工程と、前記導電性部
上に金属薄膜を堆積する工程と、前記金属薄膜上に金め
っき部を形成する工程と、前記半導体基板、前記導電性
部、前記金属薄膜および前記金めっき部を層間絶縁膜で
覆う工程と、前記金めっき部の上部のみが露出するよう
層間絶縁膜をパターニングする工程と、前記露出した金
めっき部に高融点金属膜を堆積する工程と、前記層間絶
縁膜および前記高融点金属膜に保護膜を堆積する工程
と、前記保護膜に開口部を形成して、前記高融点金属膜
の一部を電気的接続部として露出させる工程とを少なく
とも具備することを特徴とする半導体装置の製造方法。 - 【請求項６】 前記層間絶縁膜は有機膜であることを特
徴とする請求項５記載の半導体装置の製造方法。 - 【請求項７】 前記保護膜は窒化シリコン膜であること
を特徴とする請求項５記載の半導体装置の製造方法。 - 【請求項８】 前記半導体基板はガリウム砒素基板であ
ることを特徴とする請求項１記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17645698A JP3378505B2 (ja) | 1998-06-23 | 1998-06-23 | 半導体装置およびその製造方法 |
| US09/337,672 US6208032B1 (en) | 1998-06-23 | 1999-06-22 | Semiconductor device and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17645698A JP3378505B2 (ja) | 1998-06-23 | 1998-06-23 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000012485A true JP2000012485A (ja) | 2000-01-14 |
| JP3378505B2 JP3378505B2 (ja) | 2003-02-17 |
Family
ID=16014026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17645698A Expired - Fee Related JP3378505B2 (ja) | 1998-06-23 | 1998-06-23 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6208032B1 (ja) |
| JP (1) | JP3378505B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010278154A (ja) * | 2009-05-27 | 2010-12-09 | Sumitomo Electric Ind Ltd | 半導体レーザ素子の製造方法及び半導体レーザ素子 |
| JP2014110280A (ja) * | 2012-11-30 | 2014-06-12 | Mitsubishi Electric Corp | 電子デバイス及びその製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6700076B2 (en) * | 2000-09-28 | 2004-03-02 | Eic Corporation | Multi-layer interconnect module and method of interconnection |
| US20080122107A1 (en) * | 2006-09-22 | 2008-05-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Poly silicon hard mask |
| JP2008091639A (ja) * | 2006-10-02 | 2008-04-17 | Nec Electronics Corp | 電子装置およびその製造方法 |
| US20110291264A1 (en) | 2010-06-01 | 2011-12-01 | Daesik Choi | Integrated circuit packaging system with posts and method of manufacture thereof |
| DE102015107160A1 (de) * | 2015-05-07 | 2016-11-10 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen eines Halbleiterbauelements |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3161228D1 (en) * | 1980-04-17 | 1983-11-24 | Post Office | Gold metallisation in semiconductor devices |
| JPH01302842A (ja) * | 1988-05-31 | 1989-12-06 | Nec Corp | 多層配線構造の半導体装置 |
| JPH04174541A (ja) | 1990-03-28 | 1992-06-22 | Nec Corp | 半導体集積回路及びその製造方法 |
| JPH05206301A (ja) * | 1991-11-19 | 1993-08-13 | Nec Corp | 金属の埋め込み構造およびその製造方法 |
| US5262353A (en) * | 1992-02-03 | 1993-11-16 | Motorola, Inc. | Process for forming a structure which electrically shields conductors |
| JP2861629B2 (ja) * | 1992-05-27 | 1999-02-24 | 日本電気株式会社 | 半導体装置 |
| JP2773578B2 (ja) * | 1992-10-02 | 1998-07-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5834845A (en) * | 1995-09-21 | 1998-11-10 | Advanced Micro Devices, Inc. | Interconnect scheme for integrated circuits |
| US6020640A (en) * | 1996-12-19 | 2000-02-01 | Texas Instruments Incorporated | Thick plated interconnect and associated auxillary interconnect |
-
1998
- 1998-06-23 JP JP17645698A patent/JP3378505B2/ja not_active Expired - Fee Related
-
1999
- 1999-06-22 US US09/337,672 patent/US6208032B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010278154A (ja) * | 2009-05-27 | 2010-12-09 | Sumitomo Electric Ind Ltd | 半導体レーザ素子の製造方法及び半導体レーザ素子 |
| JP2014110280A (ja) * | 2012-11-30 | 2014-06-12 | Mitsubishi Electric Corp | 電子デバイス及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6208032B1 (en) | 2001-03-27 |
| JP3378505B2 (ja) | 2003-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040004288A1 (en) | Semiconductor device and manufacturing method of the same | |
| JPS6161258B2 (ja) | ||
| US5550427A (en) | Substrate contact electrode having refractory metal bump structure with reinforcement sidewall film | |
| JP2536377B2 (ja) | 半導体装置およびその製造方法 | |
| JP3378505B2 (ja) | 半導体装置およびその製造方法 | |
| US3562040A (en) | Method of uniformally and rapidly etching nichrome | |
| EP0628998A1 (en) | Wiring layer for semi conductor device and method for manufacturing the same | |
| US7714354B2 (en) | Electroformed metal structure | |
| US6548386B1 (en) | Method for forming and patterning film | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| EP0203800A2 (en) | Method for producing semiconductor device | |
| JPH05206301A (ja) | 金属の埋め込み構造およびその製造方法 | |
| US20060183312A1 (en) | Method of forming chip-type low-k dielectric layer | |
| KR20030001756A (ko) | 구리배선의 표면 처리방법 | |
| JPH0897214A (ja) | 半導体装置の製造方法 | |
| JP3166912B2 (ja) | 半導体装置の製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH0394451A (ja) | 半導体装置の配線構造 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6113375B2 (ja) | ||
| JP2882065B2 (ja) | 半導体装置の製造方法 | |
| JPH06291194A (ja) | 半導体装置の製造方法 | |
| JPS6262469B2 (ja) | ||
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JP2842528B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021119 |
|
| LAPS | Cancellation because of no payment of annual fees |