[go: up one dir, main page]

JP2000003948A - Non-volatile memory device and its manufacture - Google Patents

Non-volatile memory device and its manufacture

Info

Publication number
JP2000003948A
JP2000003948A JP11105061A JP10506199A JP2000003948A JP 2000003948 A JP2000003948 A JP 2000003948A JP 11105061 A JP11105061 A JP 11105061A JP 10506199 A JP10506199 A JP 10506199A JP 2000003948 A JP2000003948 A JP 2000003948A
Authority
JP
Japan
Prior art keywords
data
stored
storage
value
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11105061A
Other languages
Japanese (ja)
Inventor
Kiyoshi Nishimura
清 西村
Takaaki Fuchigami
貴昭 淵上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP11105061A priority Critical patent/JP2000003948A/en
Publication of JP2000003948A publication Critical patent/JP2000003948A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a non-volatile memory element which is subjected to reformation and prevented from deteriorating in data holding properties before delivery. SOLUTION: After a memory device is subjected to a data holding property test (step S4) in a wafer state, test data are rewritten to data of reverse pattern (step S6). Thereafter, a package sealing process is carried out (step S8). Then, conditions of a data holding property test carried out after packaging area set (step S10). A condition setting is carried out by calculating a data pattern, a heating temperature, and a heating time in a following storage state heating process resting on stress calculated for each data pattern as to the steps S4 and S8 which are previously carried out. Conditions for a following storage state heating process are set so as to make the total sum of stress of each data pattern as equal to each other as possible, whereby a ferroelectric memory can be less reformed through all storage state heating process.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は不揮発性記憶装置
および不揮発性記憶装置の製造方法に関し、特に、不揮
発性記憶装置のデータ保持特性の改善に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nonvolatile memory device and a method of manufacturing the nonvolatile memory device, and more particularly, to an improvement in data retention characteristics of the nonvolatile memory device.

【0002】[0002]

【従来の技術】電源を切ってもデータを保持し得る半導
体メモリとして、不揮発性メモリが知られている。不揮
発性メモリの製造工程においては、一般に、データ保持
特性試験が行なわれる。データ保持特性試験は、不揮発
性メモリを構成する各メモリ素子に、データとして、”
0”または”1”を書込み、各メモリ素子が書込まれた
データをどのくらいの期間保持することができるかを検
査するためにおこなわれる。
2. Description of the Related Art A non-volatile memory is known as a semiconductor memory capable of retaining data even when power is turned off. In a manufacturing process of a nonvolatile memory, a data retention characteristic test is generally performed. In the data retention characteristic test, the data is stored in each memory element constituting the nonvolatile memory as data.
This is performed to write “0” or “1” to check how long each memory element can hold the written data.

【0003】メモリ素子が書込まれたデータを保持し得
る期間は、極めて長い。一方、メモリ素子を加熱する
と、データを保持し得る期間は短くなる。そこで、加熱
下においてデータ保持特性試験を行なうことにより、試
験期間の短縮化を図っている。
The period during which a memory element can hold written data is extremely long. On the other hand, when the memory element is heated, the period during which data can be held is shortened. Therefore, the data retention characteristic test is performed under heating to shorten the test period.

【0004】[0004]

【発明が解決しようとする課題】しかし、上記のような
従来の不揮発性メモリの製造工程には、次のような問題
点があった。従来の不揮発性メモリの製造工程において
は、図6に示すように、まず、不揮発性メモリにテスト
データを書込み(ステップST2)、ウエハの状態にお
いて、加熱下で、データ保持特性試験を行なう(ステッ
プST4)。データ保持特性試験の際書込まれたデータ
が保持されたまま、パッケージ封止工程が実施される
(ステップST6)。パッケージ封止工程も、加熱下に
おいて行なわれる。
However, the conventional manufacturing process of the above-mentioned nonvolatile memory has the following problems. In the conventional manufacturing process of a nonvolatile memory, as shown in FIG. 6, first, test data is written into the nonvolatile memory (step ST2), and a data retention characteristic test is performed under heating in a wafer state (step ST2). ST4). The package sealing step is performed while the data written during the data retention characteristic test is retained (step ST6). The package sealing step is also performed under heating.

【0005】パッケージ封止工程の後、再び、データ保
持特性試験が行なわれる(ステップST8)。このデー
タ保持特性試験においても、先に行なわれた、ウエハの
状態におけるデータ保持特性試験の際書込まれたデータ
と同一のデータが、各メモリ素子に書込まれ、同様に、
加熱下で、データ保持特性試験が行なわれる。したがっ
て、各メモリ素子は、同一のデータを保持したまま、3
回の加熱工程を経ることになる。
After the package sealing step, a data retention characteristic test is performed again (step ST8). In this data retention characteristic test, the same data as the data written in the data retention characteristic test in the state of the wafer previously performed is written in each memory element.
Under heating, a data retention property test is performed. Therefore, each memory element holds the same data while holding the same data.
The heating process will be repeated twice.

【0006】一方、メモリ素子の中には、強誘電体を用
いたメモリ素子のように、「くせ付け」が行なわれるメ
モリ素子があることが知られている。くせ付けとは、同
一のデータ(例えば”1”)を保持したまま、長期間放
置されるか加熱されることにより、保持されたデータと
逆のデータ(上述の例では”0”)を保持する保持特性
が劣化する現象をいう。
[0006] On the other hand, it is known that there is a memory element to which "having effect" is performed, such as a memory element using a ferroelectric substance. The customization means that the same data (for example, “1”) is held and the data that is opposite to the held data (“0” in the above example) is held by being left or heated for a long period of time. This refers to a phenomenon in which the retention characteristics deteriorate.

【0007】このため、このようなくせ付けが行なわれ
るメモリ素子については、上述の従来の不揮発性メモリ
の製造工程によっては、出荷前に、データ保持特性の劣
化を生ずるおそれがある。
[0007] For this reason, in the memory element subjected to such shaving, there is a possibility that data retention characteristics may be deteriorated before shipment depending on the above-mentioned conventional non-volatile memory manufacturing process.

【0008】この発明は、このような従来の不揮発性メ
モリなど不揮発性記憶装置の製造方法の問題点を解決
し、「くせ付け」が行なわれる不揮発性記憶装置につい
て、出荷前におけるデータ保持特性の劣化の少ない不揮
発性記憶装置およびその製造方法を提供することを目的
とする。
The present invention solves the problem of such a conventional method of manufacturing a nonvolatile memory device such as a nonvolatile memory, and provides a nonvolatile memory device which is subjected to “having” a data retention characteristic before shipment. It is an object of the present invention to provide a nonvolatile memory device with less deterioration and a method for manufacturing the same.

【0009】[0009]

【課題を解決するための手段】請求項1の不揮発性記憶
装置の製造方法は、記憶すべきデータの各値に対応する
データ保持特性が、記憶されたデータの値、データを記
憶している時間およびデータを記憶している状態におい
て印加された温度の影響を受ける記憶素子を有する不揮
発性記憶装置の製造方法であって、データを記憶してい
る状態で加熱を行なう記憶状態加熱工程を2以上設け、
少なくとも1つの記憶状態加熱工程における記憶データ
の値を、他の記憶状態加熱工程における記憶データの値
と異なる値とするよう構成したこと、を特徴とする。
According to a first aspect of the present invention, there is provided a method of manufacturing a nonvolatile memory device, wherein a data holding characteristic corresponding to each value of data to be stored stores the value and data of the stored data. What is claimed is: 1. A method for manufacturing a nonvolatile memory device having a storage element which is affected by an applied temperature in a state where time and data are stored, comprising: Provided above,
The storage data value in at least one storage state heating step is different from the storage data value in another storage state heating step.

【0010】請求項2の不揮発性記憶装置の製造方法
は、請求項1の不揮発性記憶装置の製造方法において、
少なくとも1つの記憶状態加熱工程における、データを
記憶している時間およびデータを記憶している状態にお
いて印加された温度のうちいずれかまたは双方を調整す
ることにより、記憶すべきデータの各値に対応するデー
タ保持特性相互をより近い値とするよう構成したこと、
を特徴とする。
According to a second aspect of the present invention, there is provided a method of manufacturing a nonvolatile memory device according to the first aspect.
By adjusting one or both of the time during which the data is stored and the temperature applied while the data is stored in at least one storage state heating step, each value of the data to be stored is adjusted. Data retention characteristics that are configured to be closer to each other,
It is characterized by.

【0011】請求項3の不揮発性記憶装置の製造方法
は、請求項1または請求項2の不揮発性記憶装置の製造
方法において、記憶状態加熱工程のうち少なくとも1つ
が、データ保持特性試験であること、を特徴とする。
According to a third aspect of the present invention, in the method for manufacturing a nonvolatile storage device according to the first or second aspect, at least one of the storage state heating steps is a data retention characteristic test. , Is characterized.

【0012】請求項4の不揮発性記憶装置の製造方法
は、請求項1から請求項3のいずれかの請求項に記載の
不揮発性記憶装置の製造方法において、不揮発性記憶装
置が、強誘電体を用いた記憶素子を有すること、を特徴
とする。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a nonvolatile memory device according to any one of the first to third aspects, wherein the nonvolatile memory device comprises a ferroelectric material. And a storage element using the same.

【0013】請求項5の不揮発性記憶装置は、記憶すべ
きデータの各値に対応するデータ保持特性が、記憶され
たデータの値、データを記憶している時間およびデータ
を記憶している状態において印加された温度の影響を受
ける記憶素子を有する不揮発性記憶装置であって、2以
上の工程において、データを記憶している状態で加熱さ
れるとともに、少なくとも1つの前記工程における記憶
データの値を、他の前記工程における記憶データの値と
異なる値とするよう構成したこと、を特徴とする。
According to a fifth aspect of the present invention, in the nonvolatile storage device, the data holding characteristic corresponding to each value of the data to be stored stores the value of the stored data, the time during which the data is stored, and the data. A non-volatile storage device having a storage element that is affected by the temperature applied in step 2, wherein the storage element is heated in a state where data is stored in two or more steps, and the value of the stored data in at least one of the steps Is set to a value different from the value of the stored data in the other steps.

【0014】請求項6の不揮発性記憶装置は、記憶すべ
きデータの各値に対応するデータ保持特性が、記憶され
たデータの値、データを記憶している時間およびデータ
を記憶している状態において印加された温度の影響を受
ける記憶素子を有する不揮発性記憶装置であって、記憶
すべきデータの各値に対応するデータ保持特性をほぼ同
一とするよう構成したこと、を特徴とする。
According to a sixth aspect of the present invention, in the nonvolatile storage device, the data holding characteristic corresponding to each value of the data to be stored stores the value of the stored data, the time during which the data is stored, and the data. A non-volatile storage device having a storage element affected by the temperature applied thereto, characterized in that data storage characteristics corresponding to respective values of data to be stored are made substantially the same.

【0015】[0015]

【発明の効果】請求項1の不揮発性記憶装置の製造方法
および請求項5の不揮発性記憶装置は、少なくとも1つ
の記憶状態加熱工程における記憶データの値を、他の記
憶状態加熱工程における記憶データの値と異なる値とす
るよう構成したことを特徴とする。
According to the first aspect of the present invention, there is provided a method of manufacturing a nonvolatile storage device, comprising: storing a value of storage data in at least one storage state heating step; Characterized in that it is configured to be different from the value of.

【0016】したがって、記憶データの値を、全ての記
憶状態加熱工程において同一の値とする場合に比し、メ
モリ素子のくせ付けが生じにくい。このため、記憶すべ
きデータの各値に対応するデータ保持特性相互が、より
近い値となる。すなわち、出荷前におけるデータ保持特
性の劣化を防止することができる。
Therefore, compared to the case where the value of the stored data is the same in all the storage state heating steps, the memory element is less likely to be deformed. Therefore, the data holding characteristics corresponding to the respective values of the data to be stored are closer to each other. That is, it is possible to prevent the data retention characteristics from deteriorating before shipment.

【0017】請求項2の不揮発性記憶装置の製造方法
は、さらに、記憶状態加熱工程における、データを記憶
している時間および温度のうちいずれかまたは双方を調
整することにより、記憶すべきデータの各値に対応する
データ保持特性相互をより近い値とするよう構成したこ
とを特徴とする。
According to a second aspect of the present invention, in the method of manufacturing a non-volatile memory device, the data storage time is adjusted by adjusting one or both of the data storage time and the temperature in the storage state heating step. The data holding characteristics corresponding to the respective values are configured to be closer to each other.

【0018】したがって、メモリ素子のくせ付けがより
生じ難くなるよう、記憶状態加熱工程の条件を調整する
ことができる。このため、記憶すべきデータの各値に対
応するデータ保持特性相互が、さらに、より近い値とな
る。すなわち、出荷前におけるデータ保持特性の劣化
を、さらに防止することができる。
Therefore, it is possible to adjust the conditions of the storage state heating step so that the memory elements are less likely to be habituated. For this reason, the data holding characteristics corresponding to the respective values of the data to be stored are closer to each other. That is, it is possible to further prevent the data retention characteristics from deteriorating before shipment.

【0019】請求項3の不揮発性記憶装置の製造方法
は、請求項1または請求項2の不揮発性記憶装置の製造
方法において、記憶状態加熱工程のうち少なくとも1つ
が、データ保持特性試験であることを特徴とする。
According to a third aspect of the present invention, in the method for manufacturing a nonvolatile storage device according to the first or second aspect, at least one of the storage state heating steps is a data retention characteristic test. It is characterized by.

【0020】したがって、高温下において行なわれるデ
ータ保持特性試験において、メモリ素子のくせ付けが加
速されることはない。すなわち、データ保持特性試験が
必要な不揮発性記憶装置においても、出荷前におけるデ
ータ保持特性の劣化を防止することができる。
Therefore, in the data retention characteristic test performed at a high temperature, the habit of the memory element is not accelerated. That is, even in a nonvolatile storage device that requires a data retention characteristic test, it is possible to prevent the data retention characteristic from deteriorating before shipment.

【0021】請求項4の不揮発性記憶装置の製造方法
は、請求項1から請求項3のいずれかの請求項に記載の
不揮発性記憶装置の製造方法において、不揮発性記憶装
置が、強誘電体を用いた記憶素子を有することを特徴と
する。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a nonvolatile memory device according to any one of the first to third aspects, wherein the nonvolatile memory device comprises a ferroelectric material. Characterized by having a storage element using

【0022】したがって、くせ付けを起こしやすい強誘
電体を用いた記憶素子においても、くせ付けを軽減する
ことができる。すなわち、くせ付けを起こしやすい強誘
電体を用いた記憶素子を有する不揮発性記憶装置におい
ても、出荷前におけるデータ保持特性の劣化を防止する
ことができる。
Therefore, even in a memory element using a ferroelectric material which is apt to cause habit, the habit can be reduced. That is, even in a non-volatile storage device having a storage element using a ferroelectric material that is apt to cause habit, deterioration of data retention characteristics before shipment can be prevented.

【0023】請求項6の不揮発性記憶装置は、記憶すべ
きデータの各値に対応するデータ保持特性をほぼ同一と
するよう構成したことを特徴とする。
According to a sixth aspect of the present invention, the nonvolatile storage device is characterized in that data holding characteristics corresponding to respective values of data to be stored are substantially the same.

【0024】したがって、記憶すべきデータの値にかか
わらずデータ保持特性がほぼ一定となる。すなわち、デ
ータ保持特性に関し、信頼性の高い不揮発性記憶装置を
実現することができる。
Therefore, the data holding characteristic becomes almost constant irrespective of the value of the data to be stored. That is, a nonvolatile storage device with high data retention characteristics can be realized.

【0025】[0025]

【発明の実施の形態】図1に、この発明の一実施形態に
よる不揮発正記憶装置の製造方法である強誘電体メモリ
(以下「メモリ」と略記する)の製造方法の一部を、フ
ローチャートの形で示す。
FIG. 1 is a flowchart showing a part of a method of manufacturing a ferroelectric memory (hereinafter abbreviated as "memory") as a method of manufacturing a nonvolatile primary memory device according to an embodiment of the present invention. Shown in form.

【0026】図1に示すように、まず、ウエハの状態に
おいて、強誘電体メモリに記憶データであるテストデー
タを書込む(ステップS2)。テストデータは、たとえ
ば、”0100101110...”のような2進数のパ
タンで与えられ、2進数の各ビットが、強誘電体メモリ
を構成する各強誘電体メモリ素子に記憶される。便宜
上、上述のテストデータのパタンを第1パタンと呼ぶ。
As shown in FIG. 1, first, test data, which is storage data, is written in a ferroelectric memory in a state of a wafer (step S2). The test data is given in a binary pattern such as “0100101110...”, And each bit of the binary number is stored in each ferroelectric memory element constituting the ferroelectric memory. For convenience, the above-described test data pattern is referred to as a first pattern.

【0027】つぎに、第1パタンのテストデータを書込
んだ状態のまま、記憶状態加熱工程であるデータ保持特
性試験を行なう(ステップS4)。データ保持特性試験
は、ウエハを加熱下に一定時間放置し、その後、強誘電
体メモリがデータを保持しているか否かについて検査す
ることにより行なう。
Next, while the test data of the first pattern is written, a data retention characteristic test, which is a heating step of a storage state, is performed (step S4). The data retention characteristic test is performed by leaving the wafer under heating for a certain period of time and then inspecting whether or not the ferroelectric memory retains data.

【0028】つぎに、ステップS2において強誘電体メ
モリに書込んだ第1パタンのデータを逆パタンのデータ
に書き換える(ステップS6)。たとえば、ステップS
2において”0”を書込んだ強誘電体メモリ素子につい
ては、”1”に書き換える。上述の例(”010010
1110...”)では、”1011010001...”と
いうパタンに書き換える。便宜上、このテストデータの
パタンを第2パタンと呼ぶ。
Next, the data of the first pattern written in the ferroelectric memory in step S2 is rewritten to the data of the reverse pattern (step S6). For example, step S
The ferroelectric memory element in which “0” is written in 2 is rewritten to “1”. The above example ("010010"
1110...) Is rewritten to a pattern of “1011010001...” For convenience, this pattern of test data is referred to as a second pattern.

【0029】つぎに、記憶状態加熱工程であるパッケー
ジ封止工程を実施する(ステップS8)。パッケージ封
止工程では、第2パタンのデータを保持したまま、強誘
電体メモリに熱が加えられる。
Next, a package sealing step, which is a storage state heating step, is performed (step S8). In the package sealing step, heat is applied to the ferroelectric memory while retaining the data of the second pattern.

【0030】つぎに、つぎの記憶状態加熱工程である、
パッケージ後のデータ保持特性試験の条件を設定する
(ステップS10)。ステップS10の工程を、図2に
詳述する。この工程においては、図2に示すように、ま
ず、既に行なった記憶状態加熱工程、すなわち、ステッ
プS4のウエハ状態におけるデータ保持特性試験および
ステップS8のパッケージ封止工程について、データパ
タンごとに、ストレスの算出を行なう(ステップS10
2)。
Next, the next storage state heating step is as follows:
The conditions for the data retention characteristic test after packaging are set (step S10). The step S10 is described in detail in FIG. In this step, first, as shown in FIG. 2, in the storage state heating step already performed, that is, in the data holding characteristic test in the wafer state in step S4 and the package sealing step in step S8, stress is applied to each data pattern. (Step S10)
2).

【0031】データパタンごとの、ストレスを算出する
式を示す、 S1=Σi=1,n(D1i×exp(Ea/k×(1/Ta−1/Tb1i))) S2=Σi=1,m(D2i×exp(Ea/k×(1/Ta−1/Tb2i))) ...式1。
[0031] for each data pattern, indicating an equation for calculating the stress, S1 = Σ i = 1, n (D1 i × exp (Ea / k × (1 / Ta-1 / Tb1 i))) S2 = Σ i = 1, m (D2 i × exp (Ea / k × (1 / Ta-1 / Tb2 i))) ... equation 1.

【0032】上式において、 S1:第1パタンにおけるストレス S2:第2パタンにおけるストレス n:第1パタンを保持した既処理記憶状態加熱工程の数 m:第2パタンを保持した既処理記憶状態加熱工程の数 D1i:第1パタンを保持した第i記憶状態加熱工程の加
熱時間 D2i:第2パタンを保持した第i記憶状態加熱工程の加
熱時間 Tb1i:第1パタンを保持した第i記憶状態加熱工程の
加熱温度(絶対温度) Tb2i:第2パタンを保持した第i記憶状態加熱工程の
加熱温度(絶対温度) Ea:強誘電体メモリ素子を構成する材料の活性化エネ
ルギ k:ボルツマン定数(8.62×10-5eV/゜K) Ta:常温(絶対温度) である。ここで、Σi=1,h(Ci)=C1+C2+...+Ch
を表わす。
In the above formula, S1: stress in the first pattern S2: stress in the second pattern n: number of heating steps in the already-stored storage state holding the first pattern m: heating in the already-stored storage state holding the second pattern Number of steps D1 i : heating time of the ith memory state heating step holding the first pattern D2 i : heating time of the ith memory state heating step holding the second pattern Tb1 i : i- th holding the first pattern Heating temperature (absolute temperature) of the memory state heating step Tb2 i : Heating temperature (absolute temperature) of the i-th memory state heating step holding the second pattern Ea: Activation energy of the material constituting the ferroelectric memory element k: Boltzmann constant (8.62 × 10 −5 eV / ゜ K) Ta: room temperature (absolute temperature). Here, Σ i = 1, h (C i ) = C 1 + C 2 + ... + C h
Represents

【0033】つぎに、つぎの記憶状態加熱工程であるパ
ッケージ後のデータ保持特性試験のデータパタン、加熱
温度、加熱時間の設定を行なう(ステップS104)。
Next, the data pattern, the heating temperature, and the heating time for the data retention characteristic test after packaging, which is the next storage state heating step, are set (step S104).

【0034】算出した各データパタンのストレスの差d
S dS=(S1−S2) を算出し、dSの正負により、パッケージ後のデータ保
持特性試験のデータパタンを設定する。たとえば、dS
が正の場合には、パッケージ後のデータ保持特性試験の
データパタンを第2パタンに設定する。つぎに、dSの
絶対値に基づいて、パッケージ後のデータ保持特性試験
のデータパタン、加熱温度、加熱時間の設定を行なう。
たとえば、パッケージ後のデータ保持特性試験のデータ
パタンを第2パタンに設定する場合は、 パッケージ後
のデータ保持特性試験により強誘電体メモリに生ずるス
トレスS2m+1が、上で算出したストレスの差dSにでき
るだけ近づくよう、加熱温度Tb2m+1、加熱時間D2m+1
の設定を行なう。
The calculated difference d in the stress of each data pattern
S dS = (S1−S2) is calculated, and the data pattern of the data retention characteristic test after packaging is set according to the sign of dS. For example, dS
Is positive, the data pattern of the data retention characteristic test after packaging is set to the second pattern. Next, based on the absolute value of dS, a data pattern, a heating temperature, and a heating time of a data retention characteristic test after packaging are set.
For example, when the data pattern of the data retention characteristic test after packaging is set to the second pattern, the stress S2 m + 1 generated in the ferroelectric memory by the data retention characteristic test after packaging is the difference between the stress calculated above. The heating temperature Tb2 m + 1 and the heating time D2 m + 1 so as to be as close as possible to dS.
Make the settings for

【0035】パッケージ後のデータ保持特性試験により
強誘電体メモリに生ずるストレスS2m+1を、次式に示
す、 S2m+1=D2m+1×exp(Ea/k×(1/Ta−1/Tb2
m+1))。
The stress S2 m + 1 generated in the ferroelectric memory by the data retention characteristic test after packaging is expressed by the following equation: S2 m + 1 = D2 m + 1 × exp (Ea / k × (1 / Ta− 1 / Tb2
m + 1 )).

【0036】このようにして、つぎの記憶状態加熱工程
である、パッケージ後のデータ保持特性試験の条件を設
定した後、図1に示すように、強誘電体メモリに、ステ
ップS104で設定したテストデータを書込む(ステッ
プS12)。
After the conditions for the data retention characteristic test after packaging, which is the next storage state heating step, are set as described above, the test set in step S104 is applied to the ferroelectric memory as shown in FIG. Data is written (step S12).

【0037】つぎに、ステップS104で設定した加熱
温度Tb2m+1、加熱時間D2m+1の下に、パッケージ後の
データ保持特性試験を行なう(ステップS14)。この
ように、データパタンごとのストレスの総和ができるだ
け等しくなるよう記憶状態加熱工程の条件を設定するこ
とにより、記憶状態加熱工程における「くせ付け」を少
なくすることができる。
Next, a data retention characteristic test after packaging is performed under the heating temperature Tb2 m + 1 and the heating time D2 m + 1 set in step S104 (step S14). In this way, by setting the conditions of the storage state heating step so that the total sum of the stresses for each data pattern is as equal as possible, it is possible to reduce the “habit” in the storage state heating step.

【0038】図7に、上述の方法により製造された不揮
発性記憶装置である強誘電体メモリの断面構成を示す。
強誘電体メモリは、基板SBに設けられたソースSとド
レインDとの間に形成されたチャネル領域CHの上に、
絶縁体により構成されたゲート酸化膜GMと、導電体に
より構成されたフローティングゲートFGと、強誘電体
により構成された強誘電体層FMと、導電体により構成
されたコントロールゲートCGとを、この順に積み上げ
るよう構成されている。ソースSとドレインDには配線
SE、DEがそれぞれ接続されている。
FIG. 7 shows a sectional structure of a ferroelectric memory which is a nonvolatile memory device manufactured by the above method.
The ferroelectric memory is formed on a channel region CH formed between a source S and a drain D provided on a substrate SB.
The gate oxide film GM made of an insulator, the floating gate FG made of a conductor, the ferroelectric layer FM made of a ferroelectric, and the control gate CG made of a conductor are It is configured to stack in order. Wirings SE and DE are connected to the source S and the drain D, respectively.

【0039】上述のように、この強誘電体メモリは、デ
ータパタンごとのストレスの総和ができるだけ等しくな
るよう、調整されている。したがって、記憶すべきデー
タの各値に対応するデータ保持特性は、ほぼ同一となっ
ている。
As described above, this ferroelectric memory is adjusted so that the sum of stresses for each data pattern is as equal as possible. Therefore, the data holding characteristics corresponding to each value of the data to be stored are almost the same.

【0040】なお、上述の実施例においては、ステップ
S6において、ステップS2で強誘電体メモリに書込ん
だ第1パタンのデータを逆パタンのデータに書き換える
よう構成したが、ステップS6において、ステップS2
で強誘電体メモリに書込んだ第1パタンのデータを書き
換えずに、そのまま、ステップS8以降の処理を実行す
るよう構成することもできる。
In the above-described embodiment, in step S6, the data of the first pattern written in the ferroelectric memory in step S2 is configured to be rewritten with the data of the reverse pattern.
It is also possible to execute the processing of step S8 and subsequent steps without rewriting the data of the first pattern written in the ferroelectric memory.

【0041】また、ステップS10において、ステップ
S4およびステップS8の両記憶状態加熱工程のストレ
スの合計を求め、これに基づき3番目の記憶状態加熱工
程の条件を求めるよう構成したが、1つの記憶状態加熱
工程が終了するごとに、次の記憶状態加熱工程の条件を
求めるよう構成することもできる。
In step S10, the sum of the stresses in both the storage state heating processes in steps S4 and S8 is calculated, and based on this, the condition of the third storage state heating process is calculated. Each time the heating step is completed, the condition of the next storage state heating step may be determined.

【0042】つぎに、図3に、この発明の他の実施形態
による強誘電体メモリの製造方法の一部を、フローチャ
ートの形で示す。
FIG. 3 is a flowchart showing a part of a method for manufacturing a ferroelectric memory according to another embodiment of the present invention.

【0043】図3に示す強誘電体メモリの製造方法は、
最初に全ての記憶状態加熱工程の条件を設定した後、設
定した条件にしたがって、各記憶状態加熱工程を実施す
る点で、条件を設定せずに1または2以上の記憶状態加
熱工程を実施し、その後、これらの既処理記憶状態加熱
工程によるストレスに基づいて、次の記憶状態加熱工程
の条件を定める図1に示す強誘電体メモリの製造方法と
異なる。
The method of manufacturing the ferroelectric memory shown in FIG.
First, after setting the conditions for all the stored state heating steps, one or more stored state heating steps are performed without setting the conditions, in that each stored state heating step is performed according to the set conditions. Thereafter, the method differs from the method for manufacturing a ferroelectric memory shown in FIG. 1 in which the conditions for the next storage state heating step are determined based on the stress caused by these processed storage state heating steps.

【0044】この、製造方法においては、図3に示すよ
うに、まず、想定される全ての記憶状態加熱工程の条件
を設定する(ステップS22)。記憶状態加熱工程の条
件の設定は、式1により算出したストレスS1とストレ
スS2とができるだけ等しくなるよう、各記憶状態加熱
工程におけるテストデータのパタン、D1i、Tb1i、D2
i、Tb2iを設定する。
In this manufacturing method, as shown in FIG. 3, first, conditions of all assumed storage state heating steps are set (step S22). The conditions of the storage state heating step are set so that the stress S1 and the stress S2 calculated by the equation 1 are equalized as much as possible, and the test data patterns, D1 i , Tb1 i , and D2 in each storage state heating step are set.
i, Tb2 i are set.

【0045】ただし、式1において、 n:第1パタンを保持した記憶状態加熱工程の総数 m:第2パタンを保持した記憶状態加熱工程の総数 をあらわす。In the equation (1), n represents the total number of stored state heating steps holding the first pattern, and m represents the total number of stored state heating steps holding the second pattern.

【0046】つぎに、ステップS22で設定された条件
に基づき、各テストデータの書込み(ステップS24、
S28、S32)、および、各記憶状態加熱工程(ステ
ップS26、S30、S34)の処理を実行する。
Next, based on the conditions set in step S22, each test data is written (step S24,
S28, S32) and the processing of each storage state heating step (steps S26, S30, S34) are executed.

【0047】つぎに、図4に、この発明のさらに他の実
施形態による強誘電体メモリの製造方法の一部を、フロ
ーチャートの形で示す。
FIG. 4 is a flowchart showing a part of a method for manufacturing a ferroelectric memory according to still another embodiment of the present invention.

【0048】図4に示す強誘電体メモリの製造方法は、
製造工程上不可欠な記憶状態加熱工程が、パッケージ後
におけるデータ保持特性試験のみである点で、図1に示
す強誘電体メモリの製造方法と異なる。また、加熱だけ
を目的とするダミー加熱工程を設けた点で、図1に示す
強誘電体メモリの製造方法と異なる。
The method of manufacturing the ferroelectric memory shown in FIG.
The method differs from the method for manufacturing a ferroelectric memory shown in FIG. 1 in that a storage state heating step indispensable in a manufacturing process is only a data retention characteristic test after packaging. 1 is different from the method of manufacturing a ferroelectric memory shown in FIG. 1 in that a dummy heating step for heating only is provided.

【0049】この、製造方法においては、図4に示すよ
うに、まず、強誘電体メモリにテストデータの書込みを
行ない(ステップS42)、つぎに、パッケージ後にお
けるデータ保持特性試験を行なう(ステップS44)。
In this manufacturing method, as shown in FIG. 4, first, test data is written into the ferroelectric memory (step S42), and then a data retention characteristic test after packaging is performed (step S44). ).

【0050】つぎに、ダミー記憶状態加熱工程の条件設
定を行ない(ステップS46)、強誘電体メモリのデー
タパタンを逆パタンのデータに書き換え(ステップS4
8)、ステップS46で求めた条件にしたがって、ダミ
ー加熱工程を実施する(ステップS50)。この製造方
法におけるステップS46〜S50は、図1に示す強誘
電体メモリの製造方法におけるステップS10〜S14
と、ほぼ同様の手順である。
Next, the conditions for the heating step of the dummy storage state are set (step S46), and the data pattern of the ferroelectric memory is rewritten with the reverse pattern data (step S4).
8) A dummy heating step is performed according to the conditions obtained in step S46 (step S50). Steps S46 to S50 in this manufacturing method correspond to steps S10 to S14 in the method for manufacturing a ferroelectric memory shown in FIG.
This is almost the same procedure.

【0051】この、製造方法においては、図4に示すよ
うに、製造工程上不可欠な記憶状態加熱工程は、ステッ
プS44のみである。したがって、ダミー加熱工程を設
けないとすると、記憶状態加熱工程において保持される
データパタンは、ただひとつとなり、ストレスが一つの
データパタンに偏る。これを防止し、ストレスを各デー
タパタンに分散させることにより、記憶状態加熱工程に
おける「くせ付け」を防止している。
In this manufacturing method, as shown in FIG. 4, the only memory state heating step essential for the manufacturing process is step S44. Therefore, if the dummy heating step is not provided, only one data pattern is held in the storage state heating step, and the stress is biased to one data pattern. This is prevented, and the stress is distributed to each data pattern, thereby preventing “habitation” in the storage state heating step.

【0052】なお、この実施形態においては、製造工程
上不可欠な記憶状態加熱工程が一つである場合を例に説
明したが、製造工程上不可欠な記憶状態加熱工程が2以
上ある場合にも、ダミー加熱工程を設けることができ
る。たとえば、図1に示す実施形態において、なんらか
の理由によりステップS14の記憶状態加熱工程のみで
は、既処理記憶状態加熱工程のストレスの分散が図れな
い場合に、ステップS14の前後に、ダミー加熱工程を
付加することができる。
In this embodiment, the case where the number of storage state heating steps indispensable in the manufacturing process is one has been described as an example. A dummy heating step can be provided. For example, in the embodiment shown in FIG. 1, a dummy heating step is added before and after step S14 if the stress in the already-processed stored state heating step cannot be dispersed by only the storage state heating step in step S14 for some reason. can do.

【0053】つぎに、図5に、この発明のさらに他の実
施形態による強誘電体メモリの製造方法の一部を、フロ
ーチャートの形で示す。図5に示す強誘電体メモリの製
造方法は、つぎの記憶状態加熱工程の条件を設定するス
テップを、特に設けない点で、図1に示す強誘電体メモ
リの製造方法と異なる。
Next, FIG. 5 is a flowchart showing a part of a method for manufacturing a ferroelectric memory according to still another embodiment of the present invention. The method for manufacturing a ferroelectric memory shown in FIG. 5 differs from the method for manufacturing a ferroelectric memory shown in FIG. 1 in that a step for setting conditions for the next storage state heating step is not particularly provided.

【0054】図5に示すように、この製造方法において
は、図1に示す製造方法同様、強誘電体メモリへのテス
トデータの書込み(ステップS62)、ウエハ状態にお
けるデータ保持特性試験(ステップS64)、テストデ
ータの逆パタンデータへの書き換え(ステップS6
6)、パッケージ封止工程(ステップS68)を実施す
る。
As shown in FIG. 5, in this manufacturing method, similarly to the manufacturing method shown in FIG. 1, test data is written to the ferroelectric memory (step S62), and a data holding characteristic test in a wafer state (step S64). , Rewriting test data to reverse pattern data (step S6)
6) A package sealing step (Step S68) is performed.

【0055】つぎに、つぎの記憶状態加熱工程の条件を
設定することなく、強誘電体メモリのデータパタンを、
ステップS62で設定したデータパタンに戻し(ステッ
プS70)、パッケージ後におけるデータ保持特性試験
を行なう(ステップS72)。
Next, without setting the conditions for the next storage state heating step, the data pattern of the ferroelectric memory is
The data pattern is returned to the data pattern set in step S62 (step S70), and a data retention characteristic test after packaging is performed (step S72).

【0056】このように構成することにより、複雑な計
算を要する次記憶状態加熱工程の条件設定を行なうこと
なく、ある程度、各データパタンのストレスを分散させ
ることができる。
With this configuration, the stress of each data pattern can be dispersed to some extent without setting conditions for the next storage state heating step that requires complicated calculations.

【0057】なお、上述の各実施形態においては、記憶
状態加熱工程のうち少なくとも1つがデータ保持特性試
験である場合を例に説明したが、この発明は、記憶状態
加熱工程にデータ保持特性試験を含まない場合にも、適
用することができる。
In each of the above-described embodiments, the case where at least one of the storage state heating steps is a data retention characteristic test has been described as an example. Even when not including, it can be applied.

【0058】また、不揮発性記憶装置が、強誘電体メモ
リである場合を例に説明したが、不揮発性記憶装置が強
誘電体メモリ以外の場合にも、この発明を適用すること
ができる。
Although the case where the nonvolatile memory device is a ferroelectric memory has been described as an example, the present invention can be applied to a case where the nonvolatile memory device is other than a ferroelectric memory.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一の実施形態による不揮発正記憶装
置の製造方法である強誘電体メモリの製造方法の一部を
示すフローチャートである。
FIG. 1 is a flowchart showing a part of a method of manufacturing a ferroelectric memory, which is a method of manufacturing a nonvolatile primary storage device according to an embodiment of the present invention.

【図2】図1のステップS10の工程の詳細なフローチ
ャートである。
FIG. 2 is a detailed flowchart of a process of step S10 in FIG. 1;

【図3】この発明の他の実施形態による強誘電体メモリ
の製造方法の一部を示すフローチャートである。
FIG. 3 is a flowchart showing a part of a method of manufacturing a ferroelectric memory according to another embodiment of the present invention.

【図4】この発明のさらに他の実施形態による強誘電体
メモリの製造方法の一部を示すフローチャートである。
FIG. 4 is a flowchart showing a part of a method of manufacturing a ferroelectric memory according to still another embodiment of the present invention.

【図5】この発明のさらに他の実施形態による強誘電体
メモリの製造方法の一部を示すフローチャートである。
FIG. 5 is a flowchart showing a part of a method of manufacturing a ferroelectric memory according to still another embodiment of the present invention.

【図6】従来の強誘電体メモリの製造方法の一部を示す
フローチャートである。
FIG. 6 is a flowchart showing a part of a conventional method of manufacturing a ferroelectric memory.

【図7】この発明の一の実施形態による不揮発正記憶装
置である強誘電体メモリの断面構造の一部を示す図面で
ある。
FIG. 7 is a diagram showing a part of a cross-sectional structure of a ferroelectric memory which is a nonvolatile primary storage device according to an embodiment of the present invention.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/792 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 29/792

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】記憶すべきデータの各値に対応するデータ
保持特性が、記憶されたデータの値、データを記憶して
いる時間およびデータを記憶している状態において印加
された温度の影響を受ける記憶素子を有する不揮発性記
憶装置の製造方法であって、 データを記憶している状態で加熱を行なう記憶状態加熱
工程を2以上設け、 少なくとも1つの記憶状態加熱工程における記憶データ
の値を、他の記憶状態加熱工程における記憶データの値
と異なる値とするよう構成したこと、 を特徴とする不揮発性記憶装置の製造方法。
1. A data holding characteristic corresponding to each value of data to be stored, the value of the stored data, the time during which the data is stored, and the influence of the temperature applied in a state where the data is stored. A method of manufacturing a non-volatile storage device having a storage element for receiving, wherein two or more storage state heating steps for heating while storing data are provided, and a value of storage data in at least one storage state heating step A method different from the value of the storage data in the other storage state heating step.
【請求項2】請求項1の不揮発性記憶装置の製造方法に
おいて、 少なくとも1つの記憶状態加熱工程における、データを
記憶している時間およびデータを記憶している状態にお
いて印加された温度のうちいずれかまたは双方を調整す
ることにより、記憶すべきデータの各値に対応するデー
タ保持特性相互をより近い値とするよう構成したこと、 を特徴とするもの。
2. The method for manufacturing a nonvolatile memory device according to claim 1, wherein at least one of a storage state heating step includes a time for storing data and a temperature applied in a state for storing data. Or by adjusting both of them to make the data holding characteristics corresponding to each value of data to be stored closer to each other.
【請求項3】請求項1または請求項2の不揮発性記憶装
置の製造方法において、 記憶状態加熱工程のうち少なくとも1つが、データ保持
特性試験であること、を特徴とするもの。
3. The method for manufacturing a nonvolatile memory device according to claim 1, wherein at least one of the storage state heating steps is a data retention characteristic test.
【請求項4】請求項1から請求項3のいずれかの請求項
に記載の不揮発性記憶装置の製造方法において、 不揮発性記憶装置が、強誘電体を用いた記憶素子を有す
ること、 を特徴とするもの。
4. The method for manufacturing a nonvolatile memory device according to claim 1, wherein the nonvolatile memory device has a storage element using a ferroelectric material. What to do.
【請求項5】記憶すべきデータの各値に対応するデータ
保持特性が、記憶されたデータの値、データを記憶して
いる時間およびデータを記憶している状態において印加
された温度の影響を受ける記憶素子を有する不揮発性記
憶装置であって、 2以上の工程において、データを記憶している状態で加
熱されるとともに、 少なくとも1つの前記工程における記憶データの値を、
他の前記工程における記憶データの値と異なる値とする
よう構成したこと、 を特徴とする不揮発性記憶装置。
5. A data holding characteristic corresponding to each value of data to be stored, the value of the stored data, the time during which the data is stored, and the influence of the temperature applied in the state where the data is stored. A non-volatile storage device having a storage element for receiving data in at least two steps, wherein the storage element is heated while storing data, and the value of the storage data in at least one of the steps is:
A value different from the value of the storage data in the other steps described above.
【請求項6】記憶すべきデータの各値に対応するデータ
保持特性が、記憶されたデータの値、データを記憶して
いる時間およびデータを記憶している状態において印加
された温度の影響を受ける記憶素子を有する不揮発性記
憶装置であって、 記憶すべきデータの各値に対応するデータ保持特性をほ
ぼ同一とするよう構成したこと、 を特徴とするもの。
6. A data holding characteristic corresponding to each value of data to be stored, the value of the stored data, the time during which the data is stored, and the influence of the temperature applied in the state where the data is stored. A non-volatile storage device having a storage element for receiving data, wherein data storage characteristics corresponding to respective values of data to be stored are configured to be substantially the same.
JP11105061A 1999-04-13 1999-04-13 Non-volatile memory device and its manufacture Pending JP2000003948A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11105061A JP2000003948A (en) 1999-04-13 1999-04-13 Non-volatile memory device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11105061A JP2000003948A (en) 1999-04-13 1999-04-13 Non-volatile memory device and its manufacture

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP7236953A Division JP3026308B2 (en) 1995-09-14 1995-09-14 Nonvolatile storage device and method of manufacturing nonvolatile storage device

Publications (1)

Publication Number Publication Date
JP2000003948A true JP2000003948A (en) 2000-01-07

Family

ID=14397466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11105061A Pending JP2000003948A (en) 1999-04-13 1999-04-13 Non-volatile memory device and its manufacture

Country Status (1)

Country Link
JP (1) JP2000003948A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611450B2 (en) 2001-03-05 2003-08-26 Kabushiki Kaisha Toshiba Ferroelectric random access memory
US7817477B2 (en) 2007-03-30 2010-10-19 Oki Semiconductor Co., Ltd. Manufacturing method, remanufacturing method and reshipping method for a semiconductor memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611450B2 (en) 2001-03-05 2003-08-26 Kabushiki Kaisha Toshiba Ferroelectric random access memory
US7817477B2 (en) 2007-03-30 2010-10-19 Oki Semiconductor Co., Ltd. Manufacturing method, remanufacturing method and reshipping method for a semiconductor memory device

Similar Documents

Publication Publication Date Title
JP4274870B2 (en) System using dynamic reference in 2-bit cell memory
US6005270A (en) Semiconductor nonvolatile memory device and method of production of same
US7619932B2 (en) Algorithm for charge loss reduction and Vt distribution improvement
US8077511B2 (en) Hybrid non-volatile memory
KR100719219B1 (en) Manufacturing Method of Semiconductor Device
US20030103384A1 (en) Semiconductor memory and method of driving the same
TW200400601A (en) Memory manufacturing process with bitline isolation
US7315603B2 (en) Semiconductor storage device, method for protecting predetermined memory element and portable electronic equipment
US7009884B2 (en) Semiconductor storage device, display device and portable electronic equipment
JPH07153761A (en) Method for manufacturing wiring of semiconductor element
JP3026308B2 (en) Nonvolatile storage device and method of manufacturing nonvolatile storage device
US5808943A (en) Semiconductor memory and method of manufacturing the same
JP2000003948A (en) Non-volatile memory device and its manufacture
US6813188B2 (en) Non-volatile semiconductor memory device having a memory cell which stably retains information
US7160740B2 (en) Methods of controlling properties and characteristics of a gate insulation layer based upon electrical test data, and system for performing same
JP3497154B2 (en) Method of manufacturing ferroelectric memory and ferroelectric memory
US6989319B1 (en) Methods for forming nitrogen-rich regions in non-volatile semiconductor memory devices
KR102882799B1 (en) Physical unclonable function code generating apparatus and method
TW594741B (en) Semiconductor memory device and operation thereof and semiconductor memory array
US6437396B1 (en) Nonvolatile memory
JP2001189085A (en) Erasing method of stored information in flash memory element
JP3206106B2 (en) Semiconductor storage device
US5324677A (en) Method of making memory cell and a peripheral circuit
US6919247B1 (en) Method of fabricating a floating gate
JP4764723B2 (en) Manufacturing method of semiconductor device