[go: up one dir, main page]

JP2000099455A - First-come priority bus competition control system - Google Patents

First-come priority bus competition control system

Info

Publication number
JP2000099455A
JP2000099455A JP10266951A JP26695198A JP2000099455A JP 2000099455 A JP2000099455 A JP 2000099455A JP 10266951 A JP10266951 A JP 10266951A JP 26695198 A JP26695198 A JP 26695198A JP 2000099455 A JP2000099455 A JP 2000099455A
Authority
JP
Japan
Prior art keywords
priority
bus
bus use
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10266951A
Other languages
Japanese (ja)
Inventor
Akira Goto
亮 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10266951A priority Critical patent/JP2000099455A/en
Publication of JP2000099455A publication Critical patent/JP2000099455A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a first-come priority bus arbitrating system capable of using buses in the order of bus use request generation without performing bus arbitration according to the fixedly determined priority. SOLUTION: Concerning the bus competition control system for a processor with which plural input/output device are connected to the buses, this system is provided with a first-come fixed priority arbitrating part 2 for performing the priority selection of bus use request signals from the respective input/output devices in the order of arrival for the unit of clock, a change detecting part 3 for detecting the change of priority output from the first-come fixed priority arbitrating part 2, a priority storage part 4 for storing the priority output from the change detecting part 3 until the end of bus use, a bus use permit signal synchronizing part 5 for outputting a bus use permit signal, and an arbitration control part 6 for controlling the output of the bus use permit signal from the bus use permit signal synchronizing part 5 corresponding to the output state of the bus use permit signal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、特に複数の入出力
装置がバス接続された処理装置におけるバス競合制御の
ために用いる先着優先バス競合制御方式に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a first-come-first-served bus contention control method used for bus contention control in a processing device in which a plurality of input / output devices are connected to a bus.

【0002】[0002]

【従来の技術】従来のバス競合制御方式について図面を
参照して説明する。図3は従来のバス競合方式の構成を
示すブロック図、図4は従来のバス競合における動作タ
イムチャートである。
2. Description of the Related Art A conventional bus contention control system will be described with reference to the drawings. FIG. 3 is a block diagram showing a configuration of a conventional bus contention system, and FIG. 4 is an operation time chart in a conventional bus contention system.

【0003】従来、複数の入出力装置がバス接続された
処理装置におけるバス競合制御方式としては、一般的に
図3のようなバス競合方式構成になっている。いま、優
先順位が入出力装置A〜Dの順に固定的に決められてい
るとすると、優先順位の高い入出力装置がバス使用中は
優先順位の低い他の入出力装置は待たされ、順位の高い
入出力装置がバス使用終了時点で固定的に決められた優
先順位に従ってバス調停を行う方式である。
Conventionally, a bus contention control system in a processing device in which a plurality of input / output devices are connected by a bus generally has a bus contention system configuration as shown in FIG. Now, assuming that the priority order is fixedly determined in the order of the input / output devices A to D, while the input / output device having the higher priority is using the bus, the other input / output devices having the lower priority are kept waiting, and In this method, a high input / output device performs bus arbitration in accordance with a fixed priority determined at the end of bus use.

【0004】具体的には、図4に示すバス競合動作タイ
ムチャートに見られるように、入出力装置A〜Dそれぞ
れからのバス使用要求信号REQの着順位に関係なく、
決められた固定的な優先順位に従って、それぞれのバス
使用終了後のクロック到来時刻T2、時刻T4、時刻T
6、時刻T8でのみバス調停を実施する。したがって、
決められた優先順位が低い入出力装置Dは、時刻T1と
時刻T2の間にバス使用要求を送出したにもかかわらず
後回しにされ、時刻T8までバス使用権が得られない。
時刻T1から時刻T7の間に、優先順位の高い他の入出
力装置A〜Cからのバス使用要求が周期的に発生する
と、その間は入出力装置Dにはバス権が渡らない。
More specifically, as seen in the bus contention operation time chart shown in FIG. 4, regardless of the order of arrival of the bus use request signals REQ from the input / output devices A to D,
The clock arrival time T2, time T4, and time T after each bus use end according to the determined fixed priority.
6. Bus arbitration is performed only at time T8. Therefore,
The input / output device D having the determined lower priority has been postponed even though the bus use request has been transmitted between the time T1 and the time T2, and the bus use right cannot be obtained until the time T8.
If a bus use request is periodically generated from the other input / output devices A to C having a higher priority between the time T1 and the time T7, the bus right is not transferred to the input / output device D during that time.

【0005】このように、従来のバス競合方式では、優
先順位の低い入出力装置にバス使用権がなかなか渡され
ず、その間に入出力装置側のバス監視タイマのタイムア
ウトが発生してしまうという欠点がある。
As described above, in the conventional bus contention method, the right to use the bus is not easily transferred to the I / O device having a low priority, and the bus monitoring timer of the I / O device times out during that time. There is.

【0006】また、一方では、近年の処理データの増加
と高速化により、入出力装置毎のバススループットに合
わせた優先順位の決定自体が難しくなってきている。
[0006] On the other hand, with the increase and speeding up of processed data in recent years, it has become difficult to determine the priority itself in accordance with the bus throughput of each input / output device.

【0007】[0007]

【発明が解決しようとする課題】本発明の目的は、従来
技術の上記問題点に鑑み、従来のようなバス使用終了し
た時点で固定的に決められた優先順位に従ってバス調停
を行うのではなく、バス使用要求が発生した順番にバス
が使用できる先着優先バス調停方式を提供するものであ
る。
SUMMARY OF THE INVENTION In view of the above problems of the prior art, it is an object of the present invention to perform bus arbitration in accordance with a fixed priority determined at the end of use of the bus as in the prior art. And a bus arbitration system in which the buses can be used in the order in which the bus use requests are generated.

【0008】[0008]

【課題を解決するための手段】本発明の先着優先バス調
停方式は、上記の問題を解決するため、バス調停の部分
に先着固定優先調停部、変化検出部、優先順位記憶部、
調停制御部を設けることにより、各入出力装置からのバ
ス使用要求信号の到着順に先着優先選択を行い、さらに
単位クロック内に同時に到着したバス使用要求信号につ
いては固定優先順位により選択することで、優先順位の
低い入出力装置にも先着順によるバス権が渡されること
を特徴としている。
In order to solve the above problem, the first-arrived priority bus arbitration system of the present invention includes a first-arrival fixed priority arbitration unit, a change detection unit, a priority storage unit, and a bus arbitration unit.
By providing an arbitration control unit, first-come-first-served selection is performed in the order of arrival of bus use request signals from each input / output device, and bus use request signals arriving simultaneously within a unit clock are selected by fixed priority. It is characterized in that a bus right is transferred to an input / output device having a low priority in a first-come-first-served order.

【0009】本発明によれば、優先順位の高い入出力装
置がバスを占有し、優先順位の低い入出力装置がバス権
が得られないという状態を防止し、バス使用要求が到着
した順にバス権が与えられるという効果が得られる。
According to the present invention, it is possible to prevent a situation in which an I / O device having a higher priority occupies the bus and an I / O device having a lower priority cannot obtain a bus right. The effect is that the right is granted.

【0010】[0010]

【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。
Embodiments of the present invention will be described with reference to the drawings.

【0011】図1は本発明の実施形態であるバス競合方
式の構成を示すブロック図、図2は本発明の実施形態の
バス競合における動作タイムチャートである。
FIG. 1 is a block diagram showing a configuration of a bus contention system according to an embodiment of the present invention, and FIG. 2 is an operation time chart in a bus contention according to the embodiment of the present invention.

【0012】本実施形態であるバス競合方式の特徴は、
図1に示すように、先着固定優先調停部2でバス使用要
求信号REQを1クロック単位に先着順が優先するよう
調停選択し、固定優先よりも先着優先を主にして調停す
る結果の優先順位の変化を変化検出部3で検出し、検出
した優先順位を優先順位記憶部4に記憶する。
The features of the bus contention system according to the present embodiment are as follows.
As shown in FIG. 1, the first-come first-served priority arbitration unit 2 selects arbitration for the bus use request signal REQ such that the first-come-first-served order is prioritized in units of one clock, and the precedence of the result of arbitration with the first-come first-served priority over the fixed priority. Are detected by the change detecting unit 3 and the detected priorities are stored in the priority storing unit 4.

【0013】調停制御部6では一次バス使用許可信号A
K1と二次バス使用許可信号AK2の条件により、先着
固定優先調停部2へのバス使用要求信号の入力を禁止す
るマスク信号MSKや優先順位記憶部4に対する出力制
御を行う。
In the arbitration control unit 6, the primary bus use permission signal A
Based on the conditions of K1 and the secondary bus use permission signal AK2, output control to the mask signal MSK for inhibiting the input of the bus use request signal to the first-come-first-served priority arbitration unit 2 and the priority order storage unit 4 is performed.

【0014】この先着固定優先調停部2では、バスの使
用が終了した時点でバス調停を行うのではなく、バスが
使用中であっても1クロック単位にバス使用要求信号に
よる先着優先選択を実行する。原則はバス使用要求信号
の到着順に先着優先選択を行うが、単位クロック内に同
時に到着したバス使用要求信号については固定優先順位
により選択する決まりとする。
The first-come first-served priority arbitration unit 2 does not perform bus arbitration at the end of use of the bus, but executes first-come first-served selection by a bus use request signal in units of one clock even when the bus is in use. I do. In principle, first-come, first-served selection is performed in the order of arrival of the bus use request signals. However, bus use request signals that arrive at the same time within a unit clock are selected according to a fixed priority.

【0015】図1を参照すると、複数の入出力装置(不
図示)からのバス使用要求信号REQは、信号線9a〜
9dを介してバス要求信号同期化部1に入力される。同
一クロックに同期化されたバス使用要求信号は信号線1
0a〜10dを介して先着固定優先調停部2に入力され
る。
Referring to FIG. 1, bus use request signals REQ from a plurality of input / output devices (not shown) are transmitted through signal lines 9a to 9a.
The signal is input to the bus request signal synchronizer 1 via 9d. The bus use request signal synchronized with the same clock is signal line 1
It is input to the first-come-first-served priority arbitration unit 2 via 0a to 10d.

【0016】先着固定優先調停部2では、固定的に決め
られた固定優先順位と調停制御部6からのマスク条件と
に従ってバス調停を行う。変化検出部3では、先着固定
優先調停部2からの出力信号の変化を検出し、変化があ
った場合に信号線11a〜11dを介して優先順位記憶
部4に調停結果を記憶すると同時に調停制御部6に一次
バス使用許可状態を通知する。
The first-arrival fixed priority arbitration unit 2 performs bus arbitration in accordance with a fixed priority determined fixedly and a mask condition from the arbitration control unit 6. The change detection unit 3 detects a change in the output signal from the first-come-first-served priority arbitration unit 2, and when there is a change, stores the arbitration result in the priority order storage unit 4 via the signal lines 11 a to 11 d and performs arbitration control at the same time. The unit 6 is notified of the primary bus use permission state.

【0017】調停制御部6では、一次バス使用許可ある
いは二次バス使用許可が得られている入出力装置からの
バス使用要求信号入力を禁止するマスク信号14を先着
固定優先調停部2に出力する。また、調停制御部6では
二次バス使用許可信号ACK2がネゲートされた時、出
力指示信号15を優先順位記憶部4に入力し、優先順位
信号を出力するようにする。
The arbitration control unit 6 outputs to the first-come-first-served priority arbitration unit 2 a mask signal 14 for inhibiting input of a bus use request signal from an input / output device for which the primary bus use permission or the secondary bus use permission has been obtained. . Also, when the secondary bus use permission signal ACK2 is negated, the arbitration control unit 6 inputs the output instruction signal 15 to the priority storage unit 4 and outputs the priority signal.

【0018】次に、本実施形態におけるバス調停の処理
について、図面を参照して説明する。
Next, a bus arbitration process according to this embodiment will be described with reference to the drawings.

【0019】図2において、時刻T0では入出力装置A
がバスを使用している。時刻T1では入出力装置Cから
のみバス使用要求信号C-REQが到着しているので、
一次バス使用許可信号C-AK1が変化検出部3を経て優
先順位記憶部4に出力される。
In FIG. 2, at time T0, input / output device A
Is using the bus. At time T1, since the bus use request signal C-REQ has arrived only from the input / output device C,
The primary bus use permission signal C-AK1 is output to the priority storage unit 4 via the change detection unit 3.

【0020】時刻T2では、入出力装置Bからのバス使
用要求信号B-REQと入出力装置Cのバス使用要求信
号C-REQと入出力装置Dからのバス使用要求信号D-
REQが入力されている。しかし、入出力装置Cについ
ては、既に一次バス使用許可信号C-AK1を獲得して
いるので、時刻T1には調停制御部6からのマスク信号
MSKによりバス要求信号同期化部1からの入力は禁止
されている。また、単位クロック内に同時に到着したバ
ス使用要求信号については固定優先順位により選択する
決まりにより入出力装置Bと入出力装置Dでは、時刻T
2で入出力装置Bが先ず選択され、入出力装置Bの一次
バス使用許可信号B-AK1が変化検出部3へ出力され
る。次の時刻T3に、入出力装置Dの一次バス使用許可
信号D-AK1が変化検出部3へ出力される。そして、
時刻T2には入出力装置B、また時刻T3には入出力装
置Dからのバス使用要求信号REQの受付が禁止され
る。
At time T2, a bus use request signal B-REQ from the input / output device B, a bus use request signal C-REQ from the input / output device C, and a bus use request signal D-REQ from the input / output device D
REQ is input. However, as for the input / output device C, since the primary bus use permission signal C-AK1 has already been acquired, the input from the bus request signal synchronizer 1 at the time T1 by the mask signal MSK from the arbitration controller 6 is performed. prohibited. In addition, the bus use request signals arriving at the same time within the unit clock are selected according to the fixed priority, so that the input / output devices B and D
2, the input / output device B is selected first, and the primary bus use permission signal B-AK1 of the input / output device B is output to the change detection unit 3. At the next time T3, the primary bus use permission signal D-AK1 of the input / output device D is output to the change detection unit 3. And
At the time T2, the reception of the bus use request signal REQ from the input / output device B and from the input / output device D at the time T3 are prohibited.

【0021】また、時刻T1と時刻T2の間に入出力装
置Aの二次バス使用許可信号A-AK2がネゲートされ
ると、優先順位記憶部4に記憶された入出力装置Cのバ
ス使用許可信号C-AK1が読み出され時刻T2で二次
バス使用許可信号C-AK2が出力される。
When the secondary bus use permission signal A-AK2 of the input / output device A is negated between the time T1 and the time T2, the bus use of the input / output device C stored in the priority storage unit 4 is permitted. The signal C-AK1 is read, and the secondary bus use permission signal C-AK2 is output at time T2.

【0022】続いて時刻T3と時刻T4の間に入出力装
置Cの二次バス使用許可信号C-AK2がネゲートされ
ると、優先順位記憶部4に記憶された入出力装置Bのバ
ス使用許可信号B-AK1が読み出され、時刻T4で二
次バス使用許可信号B-AK2が出力される。時刻T4
では、前述の入出力装置Cの場合と同様に、入出力装置
Dのバス使用要求信号の入力は禁止されている。時刻T
5までに、再び入出力装置Aからバス使用要求信号C-
REQが到着しているので、一次バス使用許可信号C-
AK1が出力されると同時に、入出力装置Aのバス使用
要求信号の入力は禁止される。
Subsequently, when the secondary bus use permission signal C-AK2 of the input / output device C is negated between the time T3 and the time T4, the bus use of the input / output device B stored in the priority storage unit 4 is permitted. The signal B-AK1 is read, and the secondary bus use permission signal B-AK2 is output at time T4. Time T4
As in the case of the input / output device C, the input of the bus use request signal of the input / output device D is prohibited. Time T
5, the bus use request signal C-
Since the REQ has arrived, the primary bus use permission signal C-
At the same time as the output of AK1, the input of the bus use request signal of the input / output device A is prohibited.

【0023】時刻T5と時刻T6の間に入出力装置Bの
二次バス使用許可信号B-AK2がネゲートされると、
優先順位記憶部4に記憶された入出力装置Dのバス使用
許可信号D-AK1が読み出され、時刻T6では、最も
優先度の低い入出力装置Dに先着優先による順位になっ
て、二次バス使用許可信号D-AK2が出力される。
When the secondary bus use permission signal B-AK2 of the input / output device B is negated between time T5 and time T6,
The bus use permission signal D-AK1 of the input / output device D stored in the priority storage unit 4 is read out, and at time T6, the input / output device D with the lowest priority is given priority on a first-come, first-served basis, The bus use permission signal D-AK2 is output.

【0024】時刻T7と時刻T8の間に入出力装置Dの
二次バス使用許可信号D-AK2がネゲートされると、
優先順位記憶部4に記憶された入出力装置Aのバス使用
許可信号A-AK1が読み出され、時刻T8で二次バス
使用許可信号A-AK2が出力される。
When the secondary bus use permission signal D-AK2 of the input / output device D is negated between time T7 and time T8,
The bus use permission signal A-AK1 of the input / output device A stored in the priority storage unit 4 is read out, and the secondary bus use permission signal A-AK2 is output at time T8.

【0025】本発明の他の実施形態として、その基本的
構成は上記の実施形態の通りであるが、優先順位記憶部
4からの出力指示を契機として、二次バス使用許可信号
ネゲート条件についてさらに工夫してバス調停速度の高
速化をするため、二次バス使用許可信号アサート中の入
出力装置からのバス使用要求信号9a〜9dのネゲート
とによりバス使用終了と判断し優先順位記憶部からの出
力指示を行うことでもよい。
As another embodiment of the present invention, the basic configuration is the same as that of the above embodiment, but the output instruction from the priority order storage unit 4 triggers the secondary bus use permission signal negation condition. In order to increase the bus arbitration speed by devising it, the bus use request signals 9a to 9d from the input / output device during the assertion of the secondary bus use permission signal are judged to be the end of the bus use, and the priority order storage unit is used. An output instruction may be given.

【0026】上記各実施形態では、入出力装置A〜Dの
4装置として説明しているが、入出力装置の数は4装置
に限ることなく任意でよい。また、優先順位記憶部につ
いては、ファーストイン・ファーストアウトのFIFO
と同等の機能を持つことで構成できる。
In each of the above embodiments, the four input / output devices A to D have been described. However, the number of input / output devices is not limited to four and may be any number. For the priority order storage unit, a first-in first-out FIFO is used.
It can be configured by having the same function as.

【0027】[0027]

【発明の効果】このように、本発明の先着固定優先バス
競合制御方式では、任意の入出力装置のバス使用が終了
した時点でバス調停を行うのではなく、バス使用中であ
っても1クロック単位に先着優先条件に応じてバス調停
を実施しているのでバス使用要求が発生した順番にバス
が使用できる。
As described above, in the first-come-first-served fixed-priority bus contention control method of the present invention, bus arbitration is not performed when the bus use of an arbitrary input / output device is completed, but one bus is used even when the bus is being used. Since bus arbitration is performed in units of clocks according to the first-come-first-served priority condition, buses can be used in the order in which bus use requests are generated.

【0028】従って、優先順位の高い入出力装置がバス
を占有し、優先順位の低い入出力装置がバス権が得られ
ないという状態を防止し、バス使用要求が到着した順に
バス権が与えられるという効果が得られる。
Therefore, it is possible to prevent a situation in which an I / O device having a higher priority occupies the bus and an I / O device having a lower priority cannot obtain the bus right, and the bus right is granted in the order in which the bus use request arrives. The effect is obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態であるバス競合方式の構成を
示すブロック図
FIG. 1 is a block diagram showing a configuration of a bus contention system according to an embodiment of the present invention.

【図2】本発明の実施形態のバス競合における動作タイ
ムチャート
FIG. 2 is an operation time chart in a bus contention according to the embodiment of the present invention.

【図3】従来のバス競合方式の構成を示すブロック図FIG. 3 is a block diagram showing a configuration of a conventional bus contention system.

【図4】従来のバス競合における動作タイムチャートFIG. 4 is an operation time chart in a conventional bus competition.

【符号の説明】[Explanation of symbols]

1 バス要求信号同期化部 2 先着固定優先調停部 3 変化検出部 4 優先順位記憶部 5 バス使用許可信号同期化部 6 調停制御部 7 入出力装置 8 処理装置 20 バス要求信号同期化部 21 固定優先調停部 22 バス使用許可信号同期化部 23 入出力装置 24 処理装置 DESCRIPTION OF SYMBOLS 1 Bus request signal synchronizing part 2 First-arrival fixed priority arbitration part 3 Change detection part 4 Priority storage part 5 Bus use permission signal synchronizing part 6 Arbitration control part 7 I / O device 8 Processing device 20 Bus request signal synchronizing part 21 Fixed Priority arbitration unit 22 bus use permission signal synchronization unit 23 input / output device 24 processing device

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 複数の入出力装置がバス接続された処理
装置におけるバス競合制御方式において、 各入出力装置からのバス使用要求信号についてクロック
単位に先着順で優先選択を行う先着固定優先調停部と、
該先着固定優先調停部からの優先順位出力の変化を検出
する変化検出部と、該変化検出部からの優先順位出力を
バス使用終了時まで記憶する優先順位記憶部と、バス使
用許可信号を出力するバス使用許可信号同期化部と、バ
ス使用許可信号の出力状態に応じて前記バス使用許可信
号同期化部からのバス使用許可信号を出力制御する調停
制御部とを有することを特徴とする先着優先バス競合制
御方式。
In a bus contention control method in a processing device in which a plurality of input / output devices are connected to a bus, a first-come first-served priority arbitration unit that performs priority selection in a clock unit on a bus use request signal from each of the input / output devices. When,
A change detection unit that detects a change in the priority output from the first-come-first-served priority arbitration unit; a priority storage unit that stores the priority output from the change detection unit until the end of bus use; and outputs a bus use permission signal. And a arbitration control unit that controls the output of the bus use permission signal from the bus use permission signal synchronization unit according to the output state of the bus use permission signal. Priority bus contention control method.
【請求項2】 各入出力装置からのバス使用要求信号に
ついて単一クロック内に同じに到着した場合には、予め
決めた優先順位に基づいて優先選択を行う先着固定優先
調停部を有することを特徴とする請求項1記載の先着優
先バス競合制御方式。
2. A fixed priority arbitration unit for performing priority selection based on a predetermined priority when a bus use request signal from each input / output device arrives at the same time within a single clock. The first priority bus contention control system according to claim 1, wherein:
【請求項3】 先着固定優先調停部からは一次バス使用
許可信号を変化検出部へ出力することを特徴とする請求
項1乃至2に記載の先着優先バス競合制御方式。
3. The first priority bus contention control system according to claim 1, wherein the first priority fixed priority arbitration unit outputs a primary bus use permission signal to the change detection unit.
【請求項4】 バス使用許可信号同期化部からは二次バ
ス使用許可信号を出力することを特徴とする請求項1乃
至3のいずれか1項に記載の先着優先バス競合制御方
式。
4. The first priority bus contention control method according to claim 1, wherein a secondary bus use permission signal is output from the bus use permission signal synchronization unit.
【請求項5】 調停制御部は、一次バス使用許可あるい
は二次バス使用許可が得られている入出力装置からのバ
ス使用要求信号入力を禁止するマスク信号を先着固定優
先調停部に出力することを特徴とする請求項1乃至4の
いずれか1項に記載の先着優先バス競合制御方式。
5. The arbitration control unit outputs a mask signal for inhibiting input of a bus use request signal from an input / output device for which a primary bus use permission or a secondary bus use permission has been obtained to a first-come-first-served priority arbitration unit. The first-come-first-served bus contention control method according to any one of claims 1 to 4, wherein:
JP10266951A 1998-09-21 1998-09-21 First-come priority bus competition control system Pending JP2000099455A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10266951A JP2000099455A (en) 1998-09-21 1998-09-21 First-come priority bus competition control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10266951A JP2000099455A (en) 1998-09-21 1998-09-21 First-come priority bus competition control system

Publications (1)

Publication Number Publication Date
JP2000099455A true JP2000099455A (en) 2000-04-07

Family

ID=17437964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10266951A Pending JP2000099455A (en) 1998-09-21 1998-09-21 First-come priority bus competition control system

Country Status (1)

Country Link
JP (1) JP2000099455A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6961793B2 (en) 2001-11-20 2005-11-01 Nec Corporation Bus arbiter and bus access arbitrating method
WO2010035698A1 (en) * 2008-09-25 2010-04-01 日本電気株式会社 Adjusting circuit, adjusting method used in the adjusting circuit, semiconductor circuit having the adjusting circuit, and digital system
JP2010282352A (en) * 2009-06-03 2010-12-16 Renesas Electronics Corp DMA transfer control device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6961793B2 (en) 2001-11-20 2005-11-01 Nec Corporation Bus arbiter and bus access arbitrating method
WO2010035698A1 (en) * 2008-09-25 2010-04-01 日本電気株式会社 Adjusting circuit, adjusting method used in the adjusting circuit, semiconductor circuit having the adjusting circuit, and digital system
JP2010282352A (en) * 2009-06-03 2010-12-16 Renesas Electronics Corp DMA transfer control device

Similar Documents

Publication Publication Date Title
JP3604398B2 (en) High-speed parallel packetized module arbitration control and data bus
EP0383475A2 (en) Shared resource arbitration
US8140727B2 (en) Bus arbitration apparatus and method
KR100708096B1 (en) How to adjust the bus system and its execution order
US7007138B2 (en) Apparatus, method, and computer program for resource request arbitration
KR102549085B1 (en) Bus control circuit
JP2000099455A (en) First-come priority bus competition control system
JP2000194683A (en) Arbitration circuit and method for shared memory
JP5239769B2 (en) Request order control system, request order control method, and request order control program
JP5677007B2 (en) Bus arbitration device and bus arbitration method
US6105082A (en) Data processor used in a data transfer system which includes a detection circuit for detecting whether processor uses bus in a forthcoming cycle
US7167939B2 (en) Asynchronous system bus adapter for a computer system having a hierarchical bus structure
JPH03263158A (en) Common bus arbitration control system
JP2003218871A (en) Polling device and communication device
JPH0573483A (en) Bus use right control method
JP3747020B2 (en) Crossbar mediation system
JP3667504B2 (en) Arbitration circuit
JP2006053613A (en) Data transfer controller and data transfer control method
JP4170506B2 (en) Arbitration circuit and method
JP3050131B2 (en) Arbitration method
US20070283065A1 (en) Resource use management device, resource use management system, and control method for a resource use management device
JPH11143822A (en) Request processor
JPH04333160A (en) bus coupling system
JPS58217071A (en) Information processing system
JPH0520261A (en) Priority control cirucit