[go: up one dir, main page]

JP2000098420A - アクティブマトリクス型液晶表示装置 - Google Patents

アクティブマトリクス型液晶表示装置

Info

Publication number
JP2000098420A
JP2000098420A JP26841598A JP26841598A JP2000098420A JP 2000098420 A JP2000098420 A JP 2000098420A JP 26841598 A JP26841598 A JP 26841598A JP 26841598 A JP26841598 A JP 26841598A JP 2000098420 A JP2000098420 A JP 2000098420A
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
auxiliary capacitance
crystal display
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26841598A
Other languages
English (en)
Inventor
Tetsuya Iizuka
哲也 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP26841598A priority Critical patent/JP2000098420A/ja
Publication of JP2000098420A publication Critical patent/JP2000098420A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】この発明の目的は、画素欠陥不良の増加を抑え
ながらも、十分な補助容量を付加することにより、良好
な表示品位を得ることが可能なアクティブマトリクス型
液晶表示装置を提供することにある。 【解決手段】補助容量を形成するために、補助容量線5
2の一部が画素領域内に延出されることによって形成さ
れた電極部52Aは、複数の開孔部52Bを有してい
る。補助容量電極61は、電極部52Aの開孔部52B
を含め、電極部52Aを覆うように配置されている。こ
のような構造では、補助容量線52の電極部52Aから
の斜め電界が開孔部52Bに対向する補助容量電極61
との間に生じ、電極部52Aと補助容量電極61とが直
接対向する部分以外、すなわち開孔部52Bと補助容量
電極61との間の領域も補助容量として機能させること
ができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、薄膜トランジス
タをスイッチング素子とした画素電極がマトリクス状に
形成されたアレイ基板を備えるアクティブマトリクス型
液晶表示装置に関する。
【0002】
【従来の技術】近年、高密度かつ大容量でありながら、
高機能、高精細な表示が得られる液晶表示装置の実用化
が進められている。この液晶表示装置には、各種方式が
あるが、中でも薄膜トランジスタすなわちTFTをスイ
ッチング素子とした画素電極がマトリクス状に設けられ
たアレイ基板を備えるアクティブマトリクス型液晶表示
装置が注目されている。このアクティブマトリクス型液
晶表示装置は、隣接画素間のクロストークが小さく、高
コントラストの表示が得られ、透過型表示が可能であ
り、かつ大面積化も容易などの利点を有している。
【0003】このアクティブマトリクス型液晶表示装置
に適用されるアレイ基板は、絶縁基板上に互いに交差す
る方向に複数本の走査線と複数本の信号線とを備えてい
る。また、アレイ基板は、これらの走査線と信号線との
交差部にTFTを備え、さらに、走査線と信号線とによ
り区画された複数の領域すなわち画素領域に画素電極が
マトリクス状に設けられている。
【0004】アクティブマトリクス型液晶表示装置にお
いては、走査線が選択された期間に書き込まれた画素電
極の電位が、非選択期間に、寄生容量やTFT素子のオ
フリーク電流によって、隣接信号線の電位変動の影響を
受けることにより、クロストークの発生やコントラスト
比の低下を引き起こす。こうした画質の劣化を抑制する
ため、この種の液晶表示装置においては、画素電極と電
気的に並列に補助容量を形成する構成が一般的である。
【0005】このようなアクティブマトリクス型液晶表
示装置では、画素領域間の光漏れを防ぐ目的でブラック
マトリクスすなわちBMが設けられている。このブラッ
クマトリクスは、一般に、カラーフィルタ用の着色層と
ともに、液晶層を介してアレイ基板に対向配置される対
向基板に配置される。このため、アレイ基板と対向基板
との合わせずれを考慮する必要が有り、合わせずれが発
生した場合には、光を透過する開口部分の割合すなわち
開口率が低下する。
【0006】こうした問題点を解決するため、近年、ア
レイ基板上にマトリクス状に設けられた走査線や信号線
などの配線部の上に遮光性の有機絶縁膜を設けてブラッ
クマトリクスとして利用する配線BM構造が提案されて
いる。この配線BM構造では、画素電極が画素領域の最
上層に設けられ、かつ画素電極の端部がマトリクス状に
設けられた配線部に重ねられている。また、有機絶縁膜
の代わりに、従来対向基板に形成されていたカラーフィ
ルタの着色層を配線部の上に設けてブラックマトリクス
として利用する配線BM構造も提案されている。これら
の配線BM構造では、アレイ基板と対向基板との合わせ
ずれによる開口率低下が無いため、高開口率を実現でき
る。
【0007】
【発明が解決しようとする課題】しかしながら、このよ
うな配線BM構造においては、以下に述べるような欠点
を有している。すなわち、有機絶縁膜や着色層を挟んで
配線部と画素電極とを重ね合わせる方式は、信号線と画
素電極とを所定距離の間隔をおいて配置して開口部を対
向基板に配置したブラックマトリクスで規定する方式と
比較して、信号線と画素電極との寄生容量が大きくなる
ため、画素電極の電位が隣接信号線の影響を受けやすく
なる。このため、より大きな補助容量を付加する必要が
生じる。アレイ基板を構成する膜質を変えることなく補
助容量を増加するためには、補助容量を形成するための
電極の面積を増加するか、補助容量を形成する誘電体の
膜厚を薄くすることが必要となる。
【0008】アクティブマトリクス型液晶表示装置にお
いては、TFTに電気的に接続された画素電極が数十万
画素から百万画素以上マトリクス状に配列されている。
このため、全てのアレイ基板の全画素領域を無欠陥に製
造することは非常に困難であり、ある割合で画素欠陥が
生じる。この画素欠陥の原因は、様々であるが、補助容
量を形成する電極間の短絡による不良が、画素欠陥不良
の多くを占めることが、不良解析により明らかとなって
いる。
【0009】補助容量電極間の短絡による不良は、補助
容量を形成する電極の面積にほぼ比例して発生し、又、
誘電体の膜厚を薄くしても不良の発生が増加するため、
補助容量の増加は直接画素欠陥不良の増加に結びついて
しまう。
【0010】また、補助容量を形成する電極は、少なく
とも一方の電極が遮光性の金属膜によって形成されてい
るため、電極の面積を増大すると、画素領域の開口率の
低下を招くといった問題が発生する。
【0011】このように、画質劣化を防止するために、
十分な補助容量を付加しようとすると、画素欠陥不良が
頻発して歩留まりを低下させてしまうとともに、画素領
域の開口率を低下させてしまうといった問題が発生す
る。
【0012】そこで、この発明の目的は、上述した問題
点に鑑みなされたものであって、画素欠陥不良の増加を
抑えながらも、十分な補助容量を付加することにより、
良好な表示品位を得ることが可能なアクティブマトリク
ス型液晶表示装置を提供することにある。
【0013】
【課題を解決するための手段】上記課題を解決し目的を
達成するために、この発明は、絶縁性基板上に形成され
た走査線と、前記走査線に交差する信号線と、前記走査
線と前記信号線との交点近傍に配置された薄膜トランジ
スタを介して前記信号線に電気的に接続された画素電極
と、前記画素電極に電気的に接続された第1電極と、こ
の第1電極に絶縁膜を介して対向配置されることにより
補助容量を形成する第2電極と、を有するアレイ基板
と、液晶組成物を介して前記画素電極に対向配置された
対向電極を有する対向基板と、を備えたアクティブマト
リクス型液晶表示装置において、前記第1電極及び第2
電極のいずれか一方の電極は、複数の開孔部を有し、他
方の電極は、前記複数の開孔部を連続的に覆うように配
置されたことを特徴とするアクティブマトリクス型液晶
表示装置を提供するものである。
【0014】この発明のアクティブマトリクス型液晶表
示装置によれば、補助容量を形成するための第1電極の
電極部は、複数の開孔部を有し、第2電極は、前記第1
電極の開孔部を含め、前記電極部を覆うように配置され
ている。
【0015】このような構造では、第1電極からの斜め
電界が開孔部に対向する第2電極との間に生じ、第1電
極と第2電極とが直接対向する部分以外の領域も補助容
量として機能させることができる。これにより、補助容
量を形成する電極が直接重なる面積に対して、より大き
い容量を形成することが可能となる。
【0016】このため、補助容量を形成するための一対
の電極の間の重なり面積を増加させること無く容量のみ
を増加することが出来る。このため、画素欠陥不良によ
る歩留まりの低下を抑えることができるとともに、十分
な補助容量を形成することが可能となり、良好な表示品
位をもつアクティブマトリクス型液晶表示装置を実現す
ることができる。また、遮光性の第1電極配線に開孔部
を形成することにより、開口率を向上することが可能と
なる。
【0017】
【発明の実施の形態】以下、この発明のアクティブマト
リクス型液晶表示装置の実施の形態について図面を参照
して説明する。図1は、この発明の実施の形態に係るア
クティブマトリクス型液晶表示装置の1画素領域を概略
的に示す平面図である。図2は、図1に示したアクティ
ブマトリクス型液晶表示装置の補助容量電極を含む領域
を拡大した拡大平面図である。図3は、図2中の一点鎖
線A−B−C−Dに沿って切断した断面を概略的に示す
断面図である。図4は、図2中の一点鎖線E−Fに沿っ
て切断した断面を概略的に示す断面図である。
【0018】図1乃至図4に示すように、アレイ基板8
6の1画素領域内において、信号線50は、層間絶縁膜
76を介して、走査線51及び第1電極としての補助容
量線52に対して直交するように配置されている。この
補助容量線51は、遮光性の金属膜によって形成されて
いる。補助容量線52は、走査線51と同一の層に設け
られているとともに、走査線51に対して平行に並列し
て形成されている。
【0019】信号線50及び補助容量線52によって区
画された領域は、開口部を規定し、1画素領域に相当す
る。補助容量線52の一部は、酸化シリコン膜からなる
ゲート絶縁膜62を介して光透過性のポリシリコン膜に
よって形成された第2電極としての補助容量電極61に
対向配置され、補助容量線52と補助容量電極61との
間で補助容量を形成する電極部52Aとして機能する。
また、この補助容量線52の電極部52Aは、複数の開
孔部52Bを有するような櫛形の形状に形成されてい
る。この開孔部52Bは、信号線50に沿った長辺と、
走査線51に沿った短辺とを有する長方形状に形成され
ている。この開孔部52Bは、走査線51に沿って並列
に配置されている。
【0020】補助容量を形成するための補助容量線52
の開孔部52Bを含む電極部52Aと、補助容量電極6
1とは、ともに補助容量線52から画素領域内に延出さ
れた領域に配置されている。
【0021】画素電極53は、信号線50及び補助容量
線52の上にその周縁部を重ねるように配置されてい
る。スイッチング素子として機能する薄膜トランジスタ
すなわちTFT75は、信号線50と走査線51の交点
近傍に配置されている。このTFT75としては、Nチ
ャネル型Lightly Doped Drain、す
なわちNch型LDD構造の素子を利用している。
【0022】TFT75は、補助容量電極61と同層の
ポリシリコン膜によって形成されたドレイン領域66及
びソース領域67を有する半導体膜87と、ゲート絶縁
膜62を介して配置された走査線51の一部からなるゲ
ート電極63とを備えている。ドレイン領域66は、コ
ンタクトホール77を介して、信号線50に電気的に接
続され、ドレイン電極88を形成している。ソース領域
67は、コンタクトホール78を介して、コンタクト電
極80により、画素電極53に電気的に接続され、ソー
ス電極89を形成している。
【0023】このコンタクト電極80は、TFT75の
ソース電極89、画素電極53、および、補助容量電極
61を電気的に接続している。すなわち、ソース領域6
7は、コンタクトホール78を介して第1コンタクト電
極67Cに電気的に接続されている。画素電極53は、
コンタクトホール83A、83Bを介して第2コンタク
ト電極53Cに電気的に接続されている。補助容量電極
61のコンタクト領域68は、コンタクトホール79を
介して第3コンタクト電極61Cに電気的に接続されて
いる。
【0024】これら第1コンタクト電極67C、第2コ
ンタクト電極53C、および第3コンタクト電極61C
は、延在されたコンタクト電極80により連結され、電
気的に接続されている。これにより、TFT75のソー
ス電極89、画素電極53、及び補助容量電極61は、
同電位となる。
【0025】このアクティブマトリクス型液晶表示装置
の補助容量は、ソース電極89及び画素電極53と同電
位の補助容量電極61と、ゲート絶縁膜62を介してこ
の補助容量電極61に対向配置された補助容量線52の
電極部52Aとの間の電位差により形成される。電極部
52Aは、複数の開孔部52Bを有する櫛形状に形成さ
れているが、この開孔部52Bも含めて電極部52Aを
覆うように補助容量電極61が対向配置されている。櫛
形の電極部52Aのピッチは、補助容量電極61との間
の電位差の大きさにもよるが、例えば、3乃至4μmで
ある。
【0026】このような構造では、補助容量線52の電
極部52Aからの斜め電界が開孔部52Bに対向する補
助容量電極61との間に生じ、電極部52Aと補助容量
電極61とが直接対向する部分以外、すなわち開孔部5
2Bと補助容量電極61との間の領域も補助容量として
機能させることができる。
【0027】これにより、補助容量を形成する電極が直
接重なる面積に対して、より大きい容量を形成すること
が可能となる。このため、補助容量を形成するための一
対の電極の間の重なり面積を増加させること無く容量の
みを増加することが出来る。このため、画素欠陥不良に
よる歩留まりの低下を抑えることができるとともに、十
分な補助容量を形成することが可能となり、良好な表示
品位をもつアクティブマトリクス型液晶表示装置を実現
することができる。
【0028】また、画素領域内に位置する遮光性を有す
る金属膜によって形成された電極部52Aに開孔部を形
成することにより、画素領域の開口率を向上することが
可能となる。
【0029】次に、図1乃至図3を参照して、上述した
構造のアクティブマトリクス型液晶表示装置の製造方法
について説明する。まず、高歪点ガラス基板や石英基板
などの透明な絶縁性の基板60上に、CVD法などによ
りアモルファスシリコン膜すなわちa−Sl膜を50n
m程度被着する。そして、450℃で1時間、アニール
を行った後、エキシマレーザビームを照射し、a−Si
膜を多結晶化する。
【0030】その後に、多結晶化されたシリコン膜すな
わちポリシリコン膜を、フォトエッチング法によりパタ
ーニングして、表示領域内における各画素領域にそれぞ
れ設けられるTFTすなわち画素TFT75のチャネル
層、及び駆動回路領域に設けられるTFTすなわち回路
TFT69、72のチャネル層を形成するとともに、補
助容量を形成するための補助容量電極61を形成する。
【0031】続いて、CVD法により、基板60の全面
にシリコン酸化膜すなわちSiOx膜を100nm程度
被着して、ゲート絶縁膜62を形成する。続いて、ゲー
ト絶縁膜62上の全面にタンタル(Ta)、クロム(C
r)、アルミニウム(Al)、モリブデン(Mo)、タ
ングステン(W)、銅(Cu)などの単体、または、こ
れらの積層膜、あるいは、これらの合金膜を400nm
程度被着し、フォトエッチング法により所定の形状にパ
ターニングする。
【0032】これにより、走査線51、走査線51を延
在してなる画素TFT75のゲート電極63、補助容量
線52、補助容量線52を延在してなるとともにゲート
絶縁膜62を介して補助容量電極61に対向する開孔部
52Bを含む電極部52A、回路TFT69、72のゲ
ート電極64、65、および、駆動回路領域内の各種配
線を形成する。このパターニングにより、補助容量線5
2の電極部52Aを櫛形とし、開孔部52Bを形成す
る。
【0033】続いて、これらのゲート電極63、64、
65をマスクとして、イオン注入法やイオンドーピング
法によりポリシリコン膜に対して不純物を注入する。こ
れにより、画素TFT75のドレイン領域66及びソー
ス領域67、補助容量電極61のコンタクト領域68、
及びNch型の回路TFT69のソース領域70及びド
レイン領域71を形成する。この実施の形態では、例え
ば加速電圧80keVで5×1015atoms/cm2
のドーズ量で、PH3 /H2 の条件でリンを高濃度注入
した。
【0034】続いて、画素TFT75、駆動回路領域の
Nch型の回路TFT69に、不純物が注入されないよ
うにレジストで被覆した後、Pch型の回路TFT72
のゲート電極64をマスクとして、ポリシリコン膜に対
して不純物を注入する。これにより、Pch型の回路T
FT72のソース領域73及びドレイン領域74を形成
する。この実施の形態では、加速電圧80keVで5×
1015atoms/cm2 のドーズ量で、B26 /H
2 の条件でボロンを高濃度注入した。
【0035】続いて、画素TFT75及び回路TFT6
9にNch型LDD領域を形成するために、不純物を注
入し、基板全体をアニールすることにより不純物を活性
化する。
【0036】続いて、基板60の全面に二酸化シリコン
膜すなわちSiO2 を500nm程度被着し、層間絶縁
膜76を形成する。続いて、ゲート絶縁膜62及び層間
絶縁膜76に、フォトエッチング法により、画素TFT
75のドレイン領域66に至るコンタクトホール77及
びソース領域67に至るコンタクトホール78と、補助
容量電極61のコンタクト領域68に至るコンタクトホ
ール79と、回路TFT69,72のソース領域70,
73及びドレイン領域71,74にそれぞれ至るコンタ
クトホールとを形成する。
【0037】続いて、Ta,Cr,Al,Mo,W,C
uなどの単体、または、これらの積層膜、あるいは、こ
れらの合金膜を500nm程度被着し、フォトエッチン
グ法により所定の形状にパターニングする。
【0038】これにより、信号線50を形成するととも
に、画素TFT75のドレイン領域66と信号線50と
を電気的に接続し、ドレイン電極88を形成する。ま
た、同時に、画素TFT75のソース領域67に電気的
に接続された第1コンタクト電極67C、後に形成され
る画素電極53に電気的に接続される第2コンタクト電
極53C、および、補助容量電極61に電気的に接続さ
れた第3コンタクト電極61Cを形成する。このとき、
ソース領域67と第1コンタクト電極67Cを電気的に
接続し、ソース電極89を形成する。
【0039】さらに、同時に、第1コンタクト電極67
C、第2コンタクト電極53C、および第3コンタクト
電極61Cとを電気的に接続するコンタクト電極80を
形成する。またさらに、同時に、駆動回路領域内の回路
TFT69、72の各種配線を形成する。第1コンタク
ト電極67C、第2コンタクト電極53C、第3コンタ
クト電極61C、及びコンタクト電極80は、すべて一
体に形成される。
【0040】続いて、基板60の全面にシリコン窒化膜
すなわちSiNxを成膜し、保護絶縁膜82を形成す
る。そして、この保護絶縁膜82に、フォトエッチング
法により、第2コンタクト電極53Cに至るコンタクト
ホール83Aを形成する。
【0041】続いて、例えば赤、青、緑のそれぞれの顔
料を分散させた着色層84R、84G、84Bを各画素
領域毎に2μm程度の厚さに形成する。そして、後述す
る画素電極53から第2コンタクト電極53Cに至るコ
ンタクトホール83Bを形成する。
【0042】続いて、透明導電性部材、例えばインジウ
ム−ティン−オキサイドすなわちITOをスパッタ法に
より、全面に100nm程度の厚さで成膜し、フォトエ
ッチング法により所定の形状にパターニングする。これ
により、画素電極53を形成するとともに、画素電極5
3と第2コンタクト電極53Cとを電気的に接続し、コ
ンタクト電極80を介して画素TFT75のソース電極
67と画素電極53とを電気的に接続するとともに、画
素電極53と補助容量電極61とを電気的に接続する。
【0043】以上のような工程を経て、アクティブマト
リクス型液晶表示装置のアレイ基板86が得られる。一
方、透明な絶縁性基板として例えばガラス基板90上
に、スパッタ法により例えばITOを成膜し、パターニ
ングすることにより透明電極である対向電極91を形成
する。
【0044】このような工程を経て、アクティブマトリ
クス型液晶表示装置の対向基板92が得られる。続い
て、アレイ基板86の画素電極53側と、対向基板92
の対向電極91側の全面に低音キュア型のポリイミドを
印刷塗布し、両基板86,92を対向させた時に、互い
の配向軸が90°となるようにラビング処理を施すこと
により、配向膜85,93を形成する。
【0045】続いて、両基板86,92の間に球状スペ
ーサ55を配置することにより、両基板の間に所定の幅
のギャップを保持し、両基板を対向して組み立てて、セ
ル化する。そして、そのギャップに注入口からネマティ
ック液晶100を注入し封止する。そして、両基板8
6,92の絶縁基板60,90上に偏向板を貼り付ける
ことにより、アクティブマトリクス型液晶表示装置が得
られる。
【0046】このようにして構成されたアレイ基板86
においては、画素領域内で補助容量を形成する一対の電
極52、61のうち、少なくとも一方の電極61を光透
過性の電極で構成し、一方の電極61に対してゲート絶
縁膜62を介して対向配置された他方の電極52Aを櫛
形形状とするように所定サイズの開孔部52Bが設けら
れている。
【0047】補助容量は、一方の電極61と他方の電極
52Aとの間の電界によって形成される。また、他方の
電極52Aからの斜め電界が開孔部52Bに対向する一
方の電極61との間に生じ、一方の電極61と他方の電
極61とが直接対向する部分以外の領域も補助容量とし
て機能させることができる。
【0048】すなわち、補助容量は、櫛形電極52Aか
ら開孔部52B側に向かって電極61に到達するような
斜め電界の影響を受けるため、補助容量を形成する一対
の電極が直接重なる面積に対し、より大きい容量を形成
することが可能となる。言い換えると、このような構造
の一対の電極間に形成される補助容量は、一方の電極面
積が開孔部の分だけ面積が縮小しているにもかかわら
ず、開孔部を持たない一対の電極で形成される補助容量
とほぼ同等である。
【0049】このとき、形成される容量は、櫛形電極5
2Aと開孔部52Bとのピッチが3乃至4μm程度であ
れば、同電位差の場合、開孔部を持たない電極形状と同
等の容量となることが確認されている。
【0050】この実施の形態においては、補助容量を形
成するための一方の電極61が光透過性のポリシリコン
膜のため、遮光性の金属膜によって形成された電極52
Aを櫛形とすることにより、一部の光が透過する。この
とき、これら一対の電極61,52Aは、画素領域内に
配置されており、櫛形電極52Aの上層に画素電極53
を配置しているため、透過した一部の光が画素領域内を
通過し、開口率の改善効果が期待できる。
【0051】このため、電極面積を拡大することなくよ
り十分な補助容量を形成することが可能となり、画質の
劣化を防止することが可能となるとともに、画素欠陥不
良の発生を抑え、歩留まりを向上することが可能とな
る。
【0052】また、電極面積を縮小しても縮小前の状態
とほぼ同等の補助容量を形成することが可能となるた
め、開口率を向上することが可能となる。また、この実
施の形態では、着色層84(R、G、B)をアレイ基板
上に配置した場合について説明をしたが、有機絶縁膜を
用いた場合においても同様の効果が得られる。
【0053】次に、この発明の他の実施の形態に係るア
クティブマトリクス型液晶表示装置に適用されるアレイ
基板の構造について説明する。図5は、この発明の他の
実施の形態に係るアクティブマトリクス型液晶表示装置
の補助容量電極を含む領域を拡大した拡大平面図であ
る。なお、ここでは、上述した実施の形態と同一の構成
については、同一の参照番号を付して詳細な説明を省略
する。
【0054】すなわち、図5に示すように、補助容量を
形成するための一対の電極は、補助容量線52から画素
領域内に延出された電極部52Cと、ゲート絶縁膜62
を介してこの電極部52Cに対向配置された補助容量電
極61とからなる。
【0055】補助容量電極61は、ガラス基板60上
に、TFT75の半導体膜87と同層に配置されたポリ
シリコン膜によって形成されている。また、電極部52
Cは、補助容量電極61上に配置されたゲート絶縁膜6
2上に、TFT75のゲート電極63と同層に配置され
たタンタル、クロム、アルミニウム、モリブデン、タン
グステン、銅などの単体、または、これらの積層膜、あ
るいは、これらの合金膜によって形成されている。
【0056】電極部52Cは、開孔部52Dを含んでい
る。この開孔部52Dは、走査線51に沿った長辺と、
信号線50に沿った短辺とを有する長方形状に形成され
ている。この長方形状の開孔部52Dは、信号線50の
延出方向に沿って並列に配置されている。
【0057】このような形状としても、電極部52C及
び開孔部52Dのピッチを適当に設定することにより、
開孔部を持たない一対の電極間に形成される補助容量と
ほぼ同等の容量を形成することが可能となる。
【0058】これにより、上述した実施の形態と同様
に、電極面積を拡大することなくより十分な補助容量を
形成することが可能となり、画質の劣化を防止すること
が可能となるとともに、画素欠陥不良の発生を抑え、歩
留まりを向上することが可能となる。
【0059】また、電極面積を縮小しても縮小前の状態
とほぼ同等の補助容量を形成することが可能となるた
め、開口率を向上することが可能となる。次に、この発
明の他の実施の形態に係るアクティブマトリクス型液晶
表示装置に適用されるアレイ基板の構造について説明す
る。
【0060】図6は、この発明の他の実施の形態に係る
アクティブマトリクス型液晶表示装置の補助容量電極を
含む領域を拡大した拡大平面図である。なお、ここで
は、上述した実施の形態と同一の構成については、同一
の参照番号を付して詳細な説明を省略する。
【0061】すなわち、図6に示すように、補助容量を
形成するための一対の電極は、補助容量線52から画素
領域内に延出された電極部52Eと、ゲート絶縁膜62
を介してこの電極部52Eに対向配置された補助容量電
極61とからなる。
【0062】補助容量電極61は、ガラス基板60上
に、TFT75の半導体膜87と同層に配置されたポリ
シリコン膜によって形成されている。また、電極部52
Eは、補助容量電極61上に配置されたゲート絶縁膜6
2上に、TFT75のゲート電極63と同層に配置され
たタンタル、クロム、アルミニウム、モリブデン、タン
グステン、銅などの単体、または、これらの積層膜、あ
るいは、これらの合金膜によって形成されている。
【0063】電極部52Eは、開孔部52Fを含んでい
る。この開孔部52Fは、ほぼ正方形状に形成され、マ
トリクス状に配置されている。このような形状として
も、電極部52E及び開孔部52Fのピッチを適当に設
定することにより、開孔部を持たない一対の電極間に形
成される補助容量とほぼ同等の容量を形成することが可
能となる。
【0064】これにより、上述した実施の形態と同様
に、電極面積を拡大することなくより十分な補助容量を
形成することが可能となり、画質の劣化を防止すること
が可能となるとともに、画素欠陥不良の発生を抑え、歩
留まりを向上することが可能となる。
【0065】また、電極面積を縮小しても縮小前の状態
とほぼ同等の補助容量を形成することが可能となるた
め、開口率を向上することが可能となる。上述したよう
に、この発明のアクティブマトリクス型液晶表示装置に
よれば、補助容量を形成するための第1電極としての補
助容量線の電極部は、複数の開孔部を有し、第2電極と
しての補助容量電極は、電極部の開孔部を含め、電極部
を覆うように配置されている。
【0066】このような構造では、第1電極からの斜め
電界が開孔部に対向する第2電極との間に生じ、第1電
極と第2電極とが直接対向する部分以外、すなわち開孔
部と第2電極との間の領域も補助容量として機能させる
ことができる。
【0067】これにより、補助容量を形成する電極が直
接重なる面積に対して、より大きい容量を形成すること
が可能となる。このため、補助容量を形成するための一
対の電極の間の重なり面積を増加させること無く容量の
みを増加することが出来る。このため、画素欠陥不良に
よる歩留まりの低下を抑えることができるとともに、十
分な補助容量を形成することが可能となり、良好な表示
品位をもつアクティブマトリクス型液晶表示装置を実現
することができる。
【0068】また、遮光性の電極部に開孔部を形成する
ことにより、開口率を向上することが可能となる。な
お、上述したすべての実施の形態では、TFTの半導体
層としてポリシリコン膜を用いたアクティブマトリクス
型液晶表示装置に関して説明したが、この発明は、半導
体層として例えばアモルファスシリコン膜等の他の半導
体層を用いたアクティブマトリクス型液晶表示装置につ
いても適用できることは言うまでもない。
【0069】
【発明の効果】以上説明したように、この発明によれ
ば、画素欠陥不良の増加を抑えながらも、十分な補助容
量を付加することにより、良好な表示品位を得ることが
可能なアクティブマトリクス型液晶表示装置を提供する
ことができる。
【図面の簡単な説明】
【図1】図1は、この発明の実施の形態に係るアクティ
ブマトリクス型液晶表示装置の1画素領域を概略的に示
す平面図である。
【図2】図2は、図1に示したアクティブマトリクス型
液晶表示装置の補助容量電極を含む領域を拡大した拡大
平面図である。
【図3】図3は、図2中の一点鎖線A−B−C−Dに沿
って切断した断面を概略的に示す断面図である。
【図4】図4は、図2中の一点鎖線E−Fに沿って切断
した断面を概略的に示す断面図である。
【図5】図5は、この発明の他の実施の形態に係るアク
ティブマトリクス型液晶表示装置の補助容量電極を含む
領域を拡大した拡大平面図である。
【図6】図6は、この発明の他の実施の形態に係るアク
ティブマトリクス型液晶表示装置の補助容量電極を含む
領域を拡大した拡大平面図である。
【符号の説明】
50…信号線 51…走査線 52…補助容量線 52A…電極部 52B…開孔部 53…画素電極 60…絶縁性基板 61…補助容量電極 62…ゲート絶縁膜 75…薄膜トランジスタ 80…コンタクト電極 86…アレイ基板 92…対向基板 100…液晶組成物
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 KA04 KA07 KA16 KA18 KB14 KB23 MA07 MA14 MA15 MA16 MA18 MA19 MA20 MA22 MA28 MA35 MA37 MA41 NA07 NA24 NA25 NA27 NA28 NA29 PA06 PA08 QA07

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】絶縁性基板上に形成された走査線と、前記
    走査線に交差する信号線と、前記走査線と前記信号線と
    の交点近傍に配置された薄膜トランジスタを介して前記
    信号線に電気的に接続された画素電極と、前記画素電極
    に電気的に接続された第1電極と、この第1電極に絶縁
    膜を介して対向配置されることにより補助容量を形成す
    る第2電極と、を有するアレイ基板と、 液晶組成物を介して前記画素電極に対向配置された対向
    電極を有する対向基板と、を備えたアクティブマトリク
    ス型液晶表示装置において、 前記第1電極及び第2電極のいずれか一方の電極は、複
    数の開孔部を有し、 他方の電極は、前記複数の開孔部を連続的に覆うように
    配置されたことを特徴とするアクティブマトリクス型液
    晶表示装置。
  2. 【請求項2】前記他方の電極は、光透過性の電極によっ
    て形成されたことを特徴とする請求項1に記載のアクテ
    ィブマトリクス型液晶表示装置。
  3. 【請求項3】前記他方の第2電極は、前記薄膜トランジ
    スタのチャネルと同層の半導体膜によって形成されたこ
    とを特徴とする請求項2に記載のアクティブマトリクス
    型液晶表示装置。
  4. 【請求項4】前記他方の第2電極は、多結晶シリコン薄
    膜からなる半導体膜であることを特徴とする請求項3に
    記載のアクティブマトリクス型液晶表示装置。
  5. 【請求項5】前記他方の電極は、前記画素電極とコンタ
    クト電極を介して接続されたことを特徴とする請求項1
    に記載のアクティブマトリクス型液晶表示装置。
  6. 【請求項6】前記コンタクト電極は、前記薄膜トランジ
    スタと前記画素電極とを電気的に接続するコンタクト電
    極と同層に形成されたことを特徴とする請求項5に記載
    のアクティブマトリクス型液晶表示装置。
  7. 【請求項7】前記一方の電極は、遮光性の金属膜によっ
    て形成されたことを特徴とする請求項1に記載のアクテ
    ィブマトリクス型液晶表示装置。
  8. 【請求項8】前記一方の電極は、前記走査線と同層に形
    成されたことを特徴とする請求項7に記載のアクティブ
    マトリクス型液晶表示装置。
  9. 【請求項9】前記一方の電極は、櫛形形状であることを
    特徴とする請求項1に記載のアクティブマトリクス型液
    晶表示装置。
JP26841598A 1998-09-22 1998-09-22 アクティブマトリクス型液晶表示装置 Pending JP2000098420A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26841598A JP2000098420A (ja) 1998-09-22 1998-09-22 アクティブマトリクス型液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26841598A JP2000098420A (ja) 1998-09-22 1998-09-22 アクティブマトリクス型液晶表示装置

Publications (1)

Publication Number Publication Date
JP2000098420A true JP2000098420A (ja) 2000-04-07

Family

ID=17458174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26841598A Pending JP2000098420A (ja) 1998-09-22 1998-09-22 アクティブマトリクス型液晶表示装置

Country Status (1)

Country Link
JP (1) JP2000098420A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446387B1 (ko) * 2001-08-29 2004-09-01 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치 및 그 제조방법
KR100759282B1 (ko) 2005-01-31 2007-09-17 미쓰비시덴키 가부시키가이샤 액티브 매트릭스 기판 및 그 제조 방법
CN100437318C (zh) * 2005-11-24 2008-11-26 统宝光电股份有限公司 像素结构及其修补方法
US8451393B2 (en) 2009-10-28 2013-05-28 Samsung Display Co., Ltd. Liquid crystal display
CN111108432A (zh) * 2018-02-11 2020-05-05 华为技术有限公司 一种显示屏及终端设备

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446387B1 (ko) * 2001-08-29 2004-09-01 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치 및 그 제조방법
KR100759282B1 (ko) 2005-01-31 2007-09-17 미쓰비시덴키 가부시키가이샤 액티브 매트릭스 기판 및 그 제조 방법
CN100437318C (zh) * 2005-11-24 2008-11-26 统宝光电股份有限公司 像素结构及其修补方法
US8451393B2 (en) 2009-10-28 2013-05-28 Samsung Display Co., Ltd. Liquid crystal display
CN111108432A (zh) * 2018-02-11 2020-05-05 华为技术有限公司 一种显示屏及终端设备

Similar Documents

Publication Publication Date Title
US5953088A (en) Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes
KR100657387B1 (ko) 박막 트랜지스터 및 그 제조방법과 그것을 구비한 액정표시장치
KR100675631B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
JP2776376B2 (ja) アクティブマトリクス液晶表示パネル
US5940151A (en) Liquid crystal display and method for fabricating the same
US6812975B2 (en) Active matrix type display
KR100330363B1 (ko) 액티브 매트릭스형 액정표시장치
US5827760A (en) Method for fabricating a thin film transistor of a liquid crystal display device
JPH11242244A (ja) 液晶表示装置
US7362389B2 (en) Liquid crystal display device and fabrication method thereof
JP3076030B2 (ja) アクティブマトリクス型液晶表示装置
JPH06130418A (ja) アクティブマトリクス基板
JP3669082B2 (ja) 液晶表示素子用薄膜トランジスタアレイ
JP2001142077A (ja) 液晶表示装置
JP2003050400A (ja) アクティブマトリクス型液晶表示装置及びその製造方法
US6362030B1 (en) Method of manufacturing an active matrix substrate
JP4703258B2 (ja) 薄膜トランジスタ基板及び液晶表示パネル
JPH10260400A (ja) 液晶表示素子
KR100621534B1 (ko) 액정 표시장치
JP2000098420A (ja) アクティブマトリクス型液晶表示装置
KR101153297B1 (ko) 액정표시장치 및 그 제조방법
JP4585071B2 (ja) アクティブマトリクス型液晶表示装置
JP2000267130A (ja) アクティブマトリクス型液晶表示装置
JP2001228491A (ja) 液晶表示装置
JP2001154205A (ja) アクティブマトリクス型の液晶表示装置