JP2000092695A - 突入電流抑制回路および素子 - Google Patents

Abstract

(57)【要約】 【課題】 電源が遮断されてから短時間の後に再投入さ
れる場合や、短時間周期で電源の投入／遮断が繰り返さ
れる場合でも、多数の部品を必要とせずに、突入電流を
確実に抑制する突入電流抑制回路および素子を提供す
る。 【解決手段】 ２接点リレーの駆動コイルＬ１と負特性
サーミスタＲｔ２の直列回路を電源ライン間に接続し、
Ｒｔ２に熱的に結合したパワーサーミスタＲｔ１とリレ
ーの第１接点Ｐ１の並列回路を電源ラインの一方に直列
に接続し、リレーの第２接点Ｐ２を負特性サーミスタＲ
ｔ２に並列に接続する。この構造により、電源投入後パ
ワーサーミスタＲｔ１の発熱に伴い負特性サーミスタＲ
ｔ２の温度が上昇して抵抗値が低下することによりリレ
ーが駆動し、接点Ｐ１，Ｐ２が共にオンし、負特性サー
ミスタＲｔ２およびパワーサーミスタＲｔ１の温度が速
やかに低下して次の電源遮断後の再投入に備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電源投入時に生
じる突入電流を抑制する回路および素子に関するもので
ある。

【０００２】

【従来の技術】商用（ＡＣ）電源を入力し、整流平滑す
るコンデンサインプット型の整流回路の例を図５に示
す。このような回路においては、電源投入時（スイッチ
ＳＷ１投入時）には、通常平滑用コンデンサＣ１に電荷
が蓄積されていないため、この平滑用コンデンサＣ１の
インピーダンスはほぼ０Ωであり、電源ラインには、ス
イッチＳＷ１およびヒューズの抵抗（合わせて通常数十
ｍΩ）のみで規定される大電流（突入電流）が流れる。
ＡＣ１００Ｖラインの場合、突入電流は通常数十〜数百
Ａに達し、ヒューズの溶断、スイッチＳＷ１の接点の焼
損などの不具合が生じる。また、突入電流によってフリ
ッカ雑音が生じ、電源ラインに不要なノイズが重畳され
ることになる。

【０００３】上記突入電流の問題を解消するために、図
６に示すように、平滑コンデンサＣ１に直列に電力用負
特性サーミスタ（以下、パワーサーミスタという。）Ｒ
ｔ１を挿入して、突入電流を抑制する方法が一般に用い
られている。このパワーサーミスタの抵抗温度特性は、
常温時には約１０Ωの抵抗値を示し、通常運転時には自
己発熱により約１２０℃に発熱し、１Ω以下の抵抗値と
なる。このため、電源投入時には、約１０Ωの抵抗値に
より突入電流が抑制され、通常運転時にはパワーサーミ
スタによる電力損失が抑えられる。

【０００４】

【発明が解決しようとする課題】しかし、図６に示した
ようなパワーサーミスタを用いた突入電流抑制回路にお
いては、電源が遮断されてから短時間の後に再投入され
た場合や、電源が短時間に投入／遮断が繰り返されるよ
うな場合には、次に述べるように不都合が生じる。

【０００５】図７は図６に示した各部の状態を示す波形
図であり、図中の破線はパワーサーミスタが無い場合の
突入電流を示している。図７に示すように、パワーサー
ミスタＲｔ１の抵抗値が高い(a) で電源を投入すれば、
突入電流は充分に抑制される。しかし(b) で電源を遮断
し、例えば５秒程度の短時間経過後、(c) でスイッチＳ
Ｗ１を再投入した場合、パワーサーミスタＲｔ１の抵抗
値が十分に増大していなくて、通常運転時の抵抗値との
差がΔＲと大きい状態で電源が再投入されることになる
ため、パワーサーミスタによる突入電流抑制効果がほと
んどなくなり、過大な突入電流が流れる。また、(c) 〜
(e) に示すように、電源を短時間に断続した場合にもＲ
ｔ１の抵抗値が充分に回復しない状態で使用することに
なるため、その都度突入電流が流れる。

【０００６】一方、突入電流抑制用の素子としてパワー
サーミスタ以外に、図８に示すように抵抗器とその抵抗
器を流れる電流をバイパスするリレー接点とによって構
成したものもあった。図８においてＬ１は外部制御回路
により駆動されるリレーの駆動コイル、Ｐ１はその接点
である。この種の突入電流抑制回路としては特開平９−
９４９７号公報が挙げられる。ところが、このように定
常状態において、突入電流抑制用の抵抗器の両端をリレ
ー接点でバイパスするようにした回路においては、電源
が遮断されてから短時間経過後の再投入に対してもリレ
ーを正しく動作させるために、多数の回路素子を用いた
複雑な外部制御回路を設けなければならなかった。

【０００７】この発明の目的は、多数の部品を必要とせ
ずに、電源が遮断されてから短時間の後に再投入される
場合や、短時間周期で電源の投入／遮断が繰り返される
場合でも突入電流を確実に抑制するようにした突入電流
抑制回路および素子を提供することにある。

【０００８】

【課題を解決するための手段】この発明の突入電流抑制
回路は、電源ライン間に、リレーの駆動コイルと負特性
サーミスタの直列回路を接続し、前記負特性サーミスタ
に熱的に結合した抵抗器と前記リレーの第１接点の並列
回路を前記電源ラインの一方に直列に接続し、前記リレ
ーの第２接点を前記負特性サーミスタに並列に接続する
とともに、前記抵抗器に定常電流が通電されている状態
で前記リレーの第１・第２の接点が導通状態となるよう
に前記負特性サーミスタの特性を定める。

【０００９】この構成により、電源投入時に抵抗器を介
して負荷に電流が流れると共に、リレーの駆動コイルと
負特性サーミスタとの直列回路に電流が流れ、その後抵
抗器の発熱により、これと熱的に結合している負特性サ
ーミスタの抵抗値が低下し、リレーの第１・第２の接点
がそれぞれ導通する。これにより第１接点が抵抗器をバ
イパスして、抵抗器による電力損失および発熱を防止す
る。その後、抵抗器の温度が低下するに伴い、負特性サ
ーミスタの抵抗値が上昇する。このとき第２の接点が導
通状態であるため、リレーの駆動コイルへの通電状態は
保たれる。その後、電源が遮断されるとリレーの第１・
第２の接点が直ちにオフし、短時間の後に再投入されて
も、負特性サーミスタの抵抗値はすでに高くなっている
ため、抵抗器を介して負荷に電流が通電されて、再び突
入電流が抑えれることになる。

【００１０】また、この発明の突入電流抑制回路は上記
抵抗器を負特性サーミスタとする。この構造によれば、
電源投入後からの上記負特性サーミスタの抵抗値変化が
比較的緩慢に変化し、抵抗値が十分に低下した状態でリ
レーの第１接点が導通するようにできるため、リレーの
第１接点の導通時の突入電流はほとんどなくなる。

【００１１】また、この発明の突入電流抑制素子は、上
記構成の回路を１つのケース内に収納して、電源ライン
に接続する端子を設ける。この構成によれば、少ない部
品点数で回路を構成するため、突入電流抑制素子全体を
非常に小型に構成することができ、１つの素子として回
路基板上に実装することが可能となる。

【００１２】

【発明の実施の形態】この発明の第１の実施形態に係る
突入電流抑制回路および突入電流抑制素子の構成を図１
〜図３を参照して説明する。

【００１３】図１は突入電流抑制回路を含む電源回路部
分の回路図である。図１においてＡＣ１００Ｖは商用電
源であり、電源スイッチＳＷ１およびヒューズを介して
ダイオードブリッジＤＢの交流入力端子に入力し、その
直流出力端子間に平滑コンデンサＣ１を接続して整流平
滑回路部分を構成している。ダイオードブリッジＤＢと
平滑コンデンサＣ１との間の電源ラインには直列にパワ
ーサーミスタＲｔ１を接続している。また、この電源ラ
イン間には２接点リレーの駆動コイルＬ１と負特性サー
ミスタＲｔ２の直列回路を接続している。このリレーの
駆動コイルＬ１にはバックラッシュカレント吸収用ダイ
オードＤ１を接続している。リレーの第１接点Ｐ１はパ
ワーサーミスタＲｔ１に並列に接続し、第２接点Ｐ２は
負特性サーミスタＲｔ２に対して並列接続している。ま
た、負特性サーミスタＲｔ２はパワーサーミスタＲｔ１
に近接配置することによって両者を熱的に結合してい
る。

【００１４】図３は負特性サーミスタＲｔ２の抵抗温度
特性を示す図である。このように、負特性サーミスタで
あるので、温度の上昇に伴い抵抗値が低下する。この例
では室温２５℃で抵抗値（Ｒａ）は５ｋΩであり、７０
℃では１．８５ｋΩである。

【００１５】図１に示した回路の動作は次の通りであ
る。先ず、入力電源電圧ＡＣ１００Ｖがダイオードブリ
ッジＤＢにより整流されてほぼ１４０Ｖの直流電圧が発
生する。リレーとしてはＤＣ１００Ｖ駆動のものを使用
し、リレーの駆動コイルＬ１の抵抗値を５ｋΩとする
と、負特性サーミスタには室温２５℃での抵抗値（Ｒ
ａ）が５ｋΩのものを使用する。この時の常温時のリレ
ーの駆動コイルにはＶ１＝１４０・（５ｋΩ／（５ｋΩ
＋５ｋΩ））＝７０〔Ｖ〕の電圧がかかる。

【００１６】この状態では、リレーの駆動コイルに対し
て動作電流不足のため、リレー接点Ｐ１，Ｐ２は開放状
態のままである。

【００１７】その後、パワーサーミスタＲｔ１が発熱し
て、負特性サーミスタＲｔ２の温度が上昇すると、その
抵抗値は低下する。負特性サーミスタＲｔ２の温度が例
えば７０℃となった時、その抵抗値は１．８５ｋΩとな
る。この時、リレーの駆動コイルＬ１にはＶ２＝１４０
・（５ｋΩ／（５ｋΩ＋１．８５ｋΩ））≒１００
〔Ｖ〕の電圧がかかる。これによりリレーが駆動し、接
点Ｐ１，Ｐ２がともに導通する。

【００１８】図２は、図１に示した回路各部の状態変化
を示す波形図である。以上に述べた動作を図２を参照し
て説明すると、(a) の時点でパワーサーミスタの自己発
熱によりパワーサーミスタＲｔ１の温度が上昇し、（抵
抗値が下がり）これと熱的に結合された負特性サーミス
タＲｔ２の温度が上昇し、（抵抗値が下がり）、或る抵
抗値（１．８５ｋΩ）となった時リレーは動作する。こ
の時間ΔＴは、負特性サーミスタＲｔ２の室温２５℃で
の抵抗値Ｒａと抵抗温度特性のＢ定数の値や、パワーサ
ーミスタＲｔ１と負特性サーミスタＲｔ２の熱結合条件
によって種々設定可能であるが、通常は数秒〜十数秒程
度とするのが望ましい。

【００１９】図２において、(b) でスイッチＳＷ１を一
旦オフした後、直ちに(c) で再投入した場合、パワーサ
ーミスタＲｔ１の抵抗値は、この時点ですでに十分高く
なっているため、(a) での投入時と同様の突入電流抑制
効果を示す。因みに図７に示した従来の突入電流抑制回
路では、パワーサーミスタの温度が動作状態（高温）か
らほとんど低下していない間に再投入されることになる
ため、突入電流抑制効果が非常に小さい。また、(c) 〜
(e) に示すように、断続的な電源投入／遮断動作に対し
ても、従来のパワーサーミスタのみよる場合では図７に
示したようにその都度突入電流が流れるのに対し、本願
発明によれば、図２に示すように突入電流は確実に抑制
される。

【００２０】また、ダイオードＤ１をリレーの駆動コイ
ルＬ１に接続しているため、スイッチＳＷ１がオフして
駆動コイルＬ１への通電電流が遮断された時、ダイオー
ドＤ１と駆動コイルＬ１による閉ループに還流電流が流
れて、バックラッシュカレントが吸収される。そのため
サージが生じることはない。

【００２１】なお、上述の例では、定格電圧としてＤＣ
１００Ｖで駆動するリレーを用いたが、実際には定格電
圧より低い、たとえば９０Ｖでも導通を開始する。した
がってリレー接点が導通するしきい値電圧が所定値とな
るようにリレーを選定し、回路定数を定めればよい。

【００２２】図１において、パワーサーミスタＲｔ１、
負特性サーミスタＲｔ２、２接点リレーおよびダイオー
ドＤ１部分が突入電流抑制素子を構成している。この例
では、電源ライン間に挿入する形で使用する４端子型の
素子としている。２つの電源ラインのコールド側（接地
電位側）の２つの端子は共通であるので、これを１端子
にして、３端子型の突入電流抑制素子として構成するこ
ともできる。

【００２３】次に、第２の実施形態に係る突入電流抑制
回路の構成を図４に示す。図１に示した回路と異なり、
この例では、突入電流抑制用の抵抗として通常の電力用
抵抗器Ｒ１を用いている。このように、温度依存性のほ
とんどない通常の抵抗器を用いても、その抵抗器Ｒ１に
通電される期間は、電源が投入されてからリレー接点Ｐ
１が導通するまでの期間であるので電力損失を小さく抑
えることができる。

【００２４】なお、以上に示した実施形態ではコンデン
サインプット型の整流平滑回路における平滑コンデンサ
への突入電流を抑制する回路を例としたが、本願発明は
ハロゲンランプなどの発熱抵抗体への突入電流を抑制す
る回路に対しても同様に適用できる。

【００２５】

【発明の効果】請求項１に係る発明によれば、電源投入
時の突入電流の抑制が終了する時点でリレー接点が導通
して負特性サーミスタへの通電が絶たれるため、負特性
サーミスタの抵抗値は速やかに増大する。そのため、一
旦電源が遮断されてから短時間の後に再投入されても、
負特性サーミスタの抵抗値はすでに高くなっているた
め、抵抗器を介して負荷に電流が通電されることにな
り、突入電流が確実に抑えれる。

【００２６】請求項２に係る発明によれば、電源投入後
からの負特性サーミスタの抵抗値変化が比較的緩慢に変
化し、抵抗値が十分に低下した状態でリレーの第１接点
が導通するようにできるため、突入電流を制限する負特
性サーミスタによる電力損失および発熱を有効に抑える
ことができ、しかもリレーの第１接点の導通時の突入電
流も殆どなくなる。

【００２７】請求項３に係る発明によれば、少ない部品
点数で回路を構成するため、全体に非常に小型の突入電
流抑制素子を構成することができ、１つの素子として回
路基板上に容易に実装できるようになる。

【図面の簡単な説明】

【図１】第１の実施形態に係る突入電流抑制回路の回路
図

【図２】図１各部の動作状態を示す波形図

【図３】負特性サーミスタの抵抗温度特性の例を示す図

【図４】第２の実施形態に係る突入電流抑制回路の構成
を示す図

【図５】一般的なコンデンサインプット型整流回路の構
成を示す図

【図６】従来の突入電流抑制回路を備えた整流回路の構
成を示す図

【図７】同回路の動作状態を示す波形図

【図８】従来の突入電流抑制回路を備えた他の整流回路
の構成を示す図

【符号の説明】

ＤＢ−ダイオードブリッジ Ｃ１−平滑コンデンサ Ｒｔ１−パワーサーミスタ（負特性サーミスタ） Ｒｔ２−負特性サーミスタ Ｌ１−リレーの駆動コイル Ｐ１−リレーの第１接点 Ｐ２−リレーの第２接点 Ｄ１−ダイオード

Claims (3)

【特許請求の範囲】
1. 【請求項１】 電源ライン間に、リレーの駆動コイルと
   負特性サーミスタの直列回路を接続し、前記負特性サー
   ミスタに熱的に結合した抵抗器と前記リレーの第１接点
   の並列回路を前記電源ラインの一方に直列に接続し、前
   記リレーの第２接点を前記負特性サーミスタに並列に接
   続するとともに、前記抵抗器に定常電流が通電されてい
   る状態で前記リレーの第１・第２の接点が導通状態とな
   るように前記負特性サーミスタの特性を定めたことを特
   徴とする突入電流抑制回路。
2. 【請求項２】 前記抵抗器を負特性サーミスタとした請
   求項１に記載の突入電流抑制回路。
3. 【請求項３】 請求項１または２に記載の回路を１つの
   ケース内に収納し、前記電源ラインに接続する端子を設
   けた突入電流抑制素子。