[go: up one dir, main page]

JP2000091864A - 自動利得制御回路およびその回路を備えた受信装置、受信装置における自動利得制御方法、並びに、記録媒体 - Google Patents

自動利得制御回路およびその回路を備えた受信装置、受信装置における自動利得制御方法、並びに、記録媒体

Info

Publication number
JP2000091864A
JP2000091864A JP10261680A JP26168098A JP2000091864A JP 2000091864 A JP2000091864 A JP 2000091864A JP 10261680 A JP10261680 A JP 10261680A JP 26168098 A JP26168098 A JP 26168098A JP 2000091864 A JP2000091864 A JP 2000091864A
Authority
JP
Japan
Prior art keywords
automatic gain
gain control
control signal
signal
variable gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10261680A
Other languages
English (en)
Inventor
Nozomi Miura
望 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10261680A priority Critical patent/JP2000091864A/ja
Priority to US09/394,490 priority patent/US6229397B1/en
Priority to CN99118839.XA priority patent/CN1122359C/zh
Priority to EP99118273A priority patent/EP0987819A3/en
Publication of JP2000091864A publication Critical patent/JP2000091864A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3052Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3036Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

(57)【要約】 【課題】 自動利得制御ループの共通化を行うことによ
り回路規模を縮小し、回路基板の実装面積の増大や回路
の消費電流の増大を回避した自動利得制御回路およびそ
の回路を備えた受信装置を提供することを目的とする。 【解決手段】 複数の受信系統を持つ自動利得制御回路
において、レベル検波を行う受信系統を一本に絞り、ま
た、可変利得増幅器11a,11bの利得を制御する帰
還データについて、各受信系統の可変利得増幅器11
a,11bの温度特性のばらつきをサーミスタ31を使
用して補正することにより、受信系統数分の自動利得制
御ループを具備することなく、自動利得制御ループの一
部を共通化する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は自動利得制御回路お
よびその回路を備えた受信装置、受信装置における自動
利得制御方法、並びに、該自動利得制御方法を実行させ
るためのプログラムを記録した記録媒体に係り、特に、
自動利得制御ループの共通化を行うことにより回路規模
を縮小し、回路基板の実装面積の増大や回路の消費電流
の増大を回避した自動利得制御回路およびその回路を備
えた受信装置に関し、また特に、ソフトウエアプログラ
ムによって複数の受信系統の自動利得制御を行う場合に
おいても、処理時間の増大や、それに伴う消費電流の増
大を回避し得る受信装置における自動利得制御方法およ
び記録媒体に関する。
【0002】
【従来の技術】従来の受信装置における自動利得制御回
路としては、例えば図10に示すような構成の自動利得
制御回路が知られている。同図において、従来の自動利
得制御回路は、可変利得増幅器11、復調部12、A/
Dコンバータ13、レベル検波器14、平均化部21、
収束値差分算出用加算器22、ループ利得制御用乗算器
23、積分回路部加算器24、積分回路部ラッチ回路2
5、演算部26およびD/Aコンバータ27を備えて構
成されている。
【0003】本従来例の自動利得制御回路では、受信信
号Riが入力されると、受信信号Riは可変利得増幅器
11にて増幅され、復調部12で復調された後、A/D
コンバータ13によってディジタル値に変換されて復調
出力Rdとされる。復調出力Rdの一部は、レベル検波
器14によってレベル検波され自動利得制御ループに取
り込まれる。
【0004】レベル検波されたデータは、平均化部21
によって一定時間平均化され、次にA/Dコンバータ1
3入力について収束するように、収束値差分算出用加算
器22において一定の目標レベルAに対する差分を取
り、さらにループ利得制御用乗算器23において当該自
動利得制御回路におけるループ利得制御値Bが乗算され
る。乗算器23の出力は直前までのデータとの変化分と
して、加算器24とラッチ回路25により構成されてい
る積分回路に入力され、ラッチタイミング制御値Dのタ
イミングでラッチ回路25に積分データがラッチされる
ことになる。該積分回路の積分データは、演算部26に
よって可変利得増幅器11の制御電圧相当のデータに変
換され、D/Aコンバータ27によってアナログ電圧に
変換された後に、可変利得増幅器11の制御電圧として
帰還されることとなる。
【0005】従来、図10に示した回路構成の自動利得
制御回路を使用して、複数の受信系統の自動利得制御を
行う場合には、その受信系統の数と同数の自動利得制御
ループを構成する必要があった。すなわち、図10の1
系統自動利得制御ループを使用して、複数の受信系統、
例えば2系統の受信系統を制御する場合には、図11に
示すように、図10の自動利得制御回路をそれぞれの受
信系統毎に備えた構成となる。
【0006】
【発明が解決しようとする課題】以上のように、上記従
来の自動利得制御回路およびその回路を備えた受信装置
では、n系統(nは2以上の正整数)の受信系統の自動
利得制御を行うとき、自動利得制御ループをハードウエ
ア処理、すなわち電子部品により構成した場合には、自
動利得制御ループブロックの回路規模が1系統の場合の
n倍と系統数に比例して大きくなり、回路基板の実装面
積が増大する、或いは、回路の消費電流が増大する等の
問題があった。
【0007】また、自動利得制御ループにDSP(デジ
タルシグナルプロセッサ)を使用し、ソフトウエアプロ
グラムによってn系統の受信系統の自動利得制御を行う
場合においても、自動利得制御に要する処理時間の増大
や、それに伴う消費電流の増大といった問題があった。
【0008】本発明は、上記従来の問題点に鑑みてなさ
れたものであって、複数の受信信号の振幅をそれぞれ制
御信号に基づいて制御する複数個の可変利得増幅器を備
えた自動利得制御回路において、自動利得制御ループの
共通化を行うことにより回路規模を縮小し、回路基板の
実装面積の増大や回路の消費電流の増大を回避した自動
利得制御回路およびその回路を備えた受信装置を提供す
ることを目的としている。
【0009】また、本発明の他の目的は、自動利得制御
ループにDSP(デジタルシグナルプロセッサ)を使用
し、ソフトウエアプログラムによって複数の受信系統の
自動利得制御を行う場合においても、処理時間の増大
や、それに伴う消費電流の増大を回避し得る受信装置に
おける自動利得制御方法および記録媒体を提供すること
にある。
【0010】
【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項1に係る自動利得制御回路は、n個
(nは2以上の正整数)の受信信号の振幅をそれぞれ制
御信号に基づいて制御するn個の可変利得増幅器を備え
た自動利得制御回路において、前記n個のうち一の受信
信号についてレベル検波を行い、帰還信号を生成して、
前記n個のうち一の可変利得増幅器の制御信号とする制
御信号生成手段と、前記制御信号生成手段で生成された
一の可変利得増幅器の制御信号に対して、前記n個のう
ち他の可変利得増幅器の温度特性のばらつき補正を行っ
て、該他の可変利得増幅器の制御信号とする第1補正手
段とを具備するものである。
【0011】また、請求項2に係る自動利得制御回路
は、請求項1に記載の自動利得制御回路において、前記
第1補正手段を、温度補償を行うサーミスタとしたもの
である。
【0012】また、請求項3に係る自動利得制御回路
は、n個(nは2以上の正整数)の受信信号の振幅をそ
れぞれ制御信号に基づいて制御するn個の可変利得増幅
器を備えた自動利得制御回路において、前記n個のうち
一の受信信号についてレベル検波を行い、帰還信号を生
成して、前記n個のうち一の可変利得増幅器の制御信号
とする制御信号生成手段と、前記制御信号生成手段で生
成された一の可変利得増幅器の制御信号に対して、前記
n個のうち他の可変利得増幅器の温度特性および周波数
特性のばらつき補正を行って、該他の可変利得増幅器の
制御信号とする第2補正手段とを具備するものである。
【0013】また、請求項4に係る自動利得制御回路
は、請求項3に記載の自動利得制御回路において、前記
第2補正手段を、前記一の可変利得増幅器の制御信号に
所定の補正値を加算する加算手段としたものである。
【0014】また、請求項5に係る自動利得制御回路
は、請求項1、2、3または4に記載の自動利得制御回
路において、前記制御信号生成手段は、前記n個の受信
信号のレベル検波を行うn個のレベル検波手段と、前記
n個の受信信号の検波レベルを比較する比較手段と、前
記比較手段の比較結果に基づき、最大の検波レベルを持
つレベル検波手段の出力を選択する選択手段とを具備す
るものである。
【0015】また、請求項6に係る受信装置は、請求項
1、2、3、4または5に記載の自動利得制御回路を具
備するものである。
【0016】また、請求項7に係る受信装置における自
動利得制御方法は、n個(nは2以上の正整数)の受信
信号の振幅をそれぞれ制御信号に基づいて制御するn個
の可変利得増幅器を備えた受信装置における自動利得制
御方法において、前記n個のうち一の受信信号について
レベル検波を行い、帰還信号を生成して、前記n個のう
ち一の可変利得増幅器の制御信号とする制御信号生成ス
テップと、前記制御信号生成ステップで生成された一の
可変利得増幅器の制御信号に対して、前記n個のうち他
の可変利得増幅器の温度特性のばらつき補正を行って、
該他の可変利得増幅器の制御信号とする第1補正ステッ
プとを具備するものである。
【0017】また、請求項8に係る受信装置における自
動利得制御方法は、n個(nは2以上の正整数)の受信
信号の振幅をそれぞれ制御信号に基づいて制御するn個
の可変利得増幅器を備えた受信装置における自動利得制
御方法において、前記n個のうち一の受信信号について
レベル検波を行い、帰還信号を生成して、前記n個のう
ち一の可変利得増幅器の制御信号とする制御信号生成ス
テップと、前記制御信号生成ステップで生成された一の
可変利得増幅器の制御信号に対して、前記n個のうち他
の可変利得増幅器の温度特性および周波数特性のばらつ
き補正を行って、該他の可変利得増幅器の制御信号とす
る第2補正ステップとを具備するものである。
【0018】また、請求項9に係る受信装置における自
動利得制御方法は、請求項7または8に記載の受信装置
における自動利得制御方法において、前記制御信号生成
ステップは、前記n個の受信信号のレベル検波を行うn
個のレベル検波ステップと、前記n個の受信信号の検波
レベルを比較する比較ステップと、前記比較ステップの
比較結果に基づき、最大の検波レベルを持つレベル検波
手段の出力を選択する選択ステップとを具備するもので
ある。
【0019】さらに、請求項10に係るコンピュータに
より読み取り可能な記録媒体は、請求項7、8または9
に記載の受信装置における自動利得制御方法をコンピュ
ータに実行させるためのプログラムとして記憶したもの
である。
【0020】本発明の請求項1および請求項2に係る自
動利得制御回路、請求項6に係る受信装置、請求項7に
係る受信装置における自動利得制御方法、並びに、請求
項10に係る記録媒体では、制御信号生成手段(制御信
号生成ステップ)により、n個の受信信号のうち一の受
信信号についてレベル検波を行い、帰還信号を生成し
て、n個のうち一の可変利得増幅器の制御信号とし、n
個のうち他の可変利得増幅器については、第1補正手段
(第1補正ステップ)により、制御信号生成手段(制御
信号生成ステップ)で生成された一の可変利得増幅器の
制御信号に対して、温度特性のばらつき補正を行ったも
のを該他の可変利得増幅器の制御信号としている。特
に、請求項2に係る自動制御回路では、第1補正手段を
温度補償を行うサーミスタによって実現している。
【0021】これにより、n個(nは2以上の正整数)
の受信信号の振幅をそれぞれ制御信号に基づいて制御す
るn個の可変利得増幅器を備えた自動利得制御回路およ
びその回路を備えた受信装置において、受信系統数分の
自動利得制御ループの回路を具備することなく回路の部
分的な共通化を行うことができ、回路規模を縮小し、回
路基板の実装面積の増大や回路の消費電流の増大を回避
することができる。また、自動利得制御ループにDSP
(デジタルシグナルプロセッサ)等を使用してソフトウ
エアプログラムによってn個の受信系統の自動利得制御
を行う受信装置における自動利得制御方法および記録媒
体においても、使用データを共通化することができ、処
理時間の増大や、それに伴う消費電流の増大を回避する
ことができる。
【0022】また、本発明の請求項3および請求項4に
係る自動利得制御回路、請求項6に係る受信装置、請求
項8に係る受信装置における自動利得制御方法、並び
に、請求項10に係る記録媒体では、制御信号生成手段
(制御信号生成ステップ)により、n個の受信信号のう
ち一の受信信号についてレベル検波を行い、帰還信号を
生成して、n個のうち一の可変利得増幅器の制御信号と
し、n個のうち他の可変利得増幅器については、第2補
正手段(第2補正ステップ)により、制御信号生成手段
(制御信号生成ステップ)で生成された一の可変利得増
幅器の制御信号に対して、温度特性および周波数特性の
ばらつき補正を行ったものを該他の可変利得増幅器の制
御信号としている。特に、請求項4に係る自動制御回路
では、第1補正手段を一の可変利得増幅器の制御信号に
所定の補正値を加算する加算手段によって実現してい
る。
【0023】これにより、n個(nは2以上の正整数)
の受信信号の振幅をそれぞれ制御信号に基づいて制御す
るn個の可変利得増幅器を備えた自動利得制御回路およ
びその回路を備えた受信装置において、受信系統数分の
自動利得制御ループの回路を具備することなく回路の部
分的な共通化を行うことができ、回路規模を縮小し、回
路基板の実装面積の増大や回路の消費電流の増大を回避
することができる。また、自動利得制御ループにDSP
(デジタルシグナルプロセッサ)等を使用してソフトウ
エアプログラムによってn個の受信系統の自動利得制御
を行う受信装置における自動利得制御方法および記録媒
体においても、使用データを共通化することができ、処
理時間の増大や、それに伴う消費電流の増大を回避する
ことができる。
【0024】さらに、本発明の請求項5に係る自動利得
制御回路、請求項6に係る受信装置、請求項9に係る受
信装置における自動利得制御方法、並びに、請求項10
に係る記録媒体では、制御信号生成手段(制御信号生成
ステップ)において、n個のレベル検波手段(レベル検
波ステップ)によりn個の受信信号のレベル検波を行
い、比較手段(比較ステップ)によりn個の受信信号の
検波レベルを比較し、選択手段(選択ステップ)では比
較手段(比較ステップ)の比較結果に基づき、最大の検
波レベルを持つレベル検波手段の出力を選択するのが望
ましい。
【0025】これにより、複数信号間においてフェージ
ングやマルチパスなどの影響により異なった受信信号レ
ベルが入力されても、常に一番大きいレベルの信号が選
択されて可変利得増幅器の利得制御信号が生成されるた
め、選択されていない信号系の可変利得増幅器後段に通
常設置されるA/Dコンバータに、過大入力が供給され
て該A/Dコンバータが飽和するといった不具合を回避
することができる。
【0026】
【発明の実施の形態】以下、本発明の自動利得制御回路
およびその回路を備えた受信装置、受信装置における自
動利得制御方法、並びに、記録媒体の実施の形態につい
て、〔第1の実施形態〕から〔第5の実施形態〕まで
を、順に図面を参照して詳細に説明する。なお、それぞ
れの実施形態の説明では、本発明に係る自動利得制御回
路およびその回路を備えた受信装置、並びに、受信装置
における自動利得制御方法について詳述するが、本発明
に係る記録媒体については、自動利得制御方法を実行さ
せるためのプログラムを記録した記録媒体であることか
ら、その説明は以下の自動利得制御方法の説明に含まれ
るものである。
【0027】〔第1の実施形態〕図1は本発明の第1の
実施形態に係る自動利得制御回路の構成図であり、本発
明の自動利得制御方法が適用される自動利得制御回路で
ある。同図において、図10(従来例)と重複する部分
には同一の符号を附する。また本実施形態では、複数の
受信系統を持つ自動利得制御回路として、2系統の受信
系統を持つ受信回路について説明を行う。
【0028】同図において、本実施形態の自動利得制御
回路は、可変利得増幅器11a,11b、復調部12
a,12b、A/Dコンバータ13a,13b、レベル
検波器14、平均化部21、収束値差分算出用加算器2
2、ループ利得制御用乗算器23、積分回路部加算器2
4、積分回路部ラッチ回路25、演算部26、D/Aコ
ンバータ27およびサーミスタ31を備えて構成されて
いる。
【0029】ここで、第1可変利得増幅器11a、第1
復調部12aおよび第1A/Dコンバータ13aは、第
1受信信号Ri1を入力して第1復調信号Rd1を出力
する第1受信系統を形成し、第2可変利得増幅器11
b、第2復調部12bおよび第2A/Dコンバータ13
bは、第2受信信号Ri2を入力して第2復調信号Rd
2を出力する第2受信系統を形成し、さらに、レベル検
波器14、平均化部21、収束値差分算出用加算器2
2、ループ利得制御用乗算器23、積分回路部加算器2
4、積分回路部ラッチ回路25、演算部26、D/Aコ
ンバータ27およびサーミスタ31は自動利得制御ルー
プを形成している。
【0030】まず、第1および第2受信系統では、可変
利得増幅器11a,11bは、それぞれ自動利得制御ル
ープにより生成された制御信号GC1,GC2の電位に
応じて利得を変化させることが可能である。また復調部
12a,12bは、それぞれ増幅された第1および第2
受信信号(Ri1,Ri2)を復調し、A/Dコンバー
タ13a,13bは、それぞれ復調後の信号をディジタ
ル信号に変換して第1および第2復調信号Rd1,Rd
2を出力する。
【0031】また、自動利得制御ループでは、まず、レ
ベル検波器14により第1復調信号Rd1の信号レベル
を検出する。次に、平均化部21では検出された信号レ
ベルを一定時間だけ平均化する。収束値差分算出用加算
器22では、平均化部21の出力データとA/Dコンバ
ータ13aの入力の収束レベル目標値Aとの差分演算を
行う。またループ利得制御用乗算器23では、ループ利
得制御値Bを乗算して自動利得制御ループにおけるルー
プ利得を制御する。積分回路部加算器24および積分回
路部ラッチ回路25では、ラッチタイミング制御値Dに
よるタイミングで加算結果をラッチしてデータの積分を
行う。
【0032】さらに、演算部26では、積分データから
第1可変利得増幅器11aの制御電圧データを生成す
る。この制御電圧データは、さらにD/Aコンバータ2
7によってアナログ値に変換され、自動利得制御ループ
により決定された電位を持つ制御信号GC1として、第
1受信系統の第1可変利得増幅器11aに供給される。
またサーミスタ31では、第2受信系統の第2可変利得
増幅器11bの温度特性のばらつき補正を行って、補正
後の制御信号GC2の電位によって第2可変利得増幅器
11bの利得を制御する。
【0033】次に、本実施形態の自動利得制御回路にお
ける動作について、図1を参照して説明する。まず、第
1受信信号Ri1および第2受信信号Ri2が入力され
ると、それぞれ可変利得増幅器11aおよび11bによ
って増幅され、復調部12aおよび12bによって復調
され、さらにA/Dコンバータ13aおよび13bによ
ってディジタル値に変換され、第1復調信号Rd1およ
び第2復調信号Rd2として出力される。ここで、入力
を第1受信信号Ri1とする第1受信系統においての
み、出力である第1復調信号Rd1の一部をレベル検波
器14によってレベル検波して、自動利得制御ループに
取り込む。
【0034】レベル検波器14によってレベル検波され
たデータは、平均化部21によってある一定の時間だけ
平均化処理される。例えば、0.625[ms]の間、区
間平均した後にラッチを行い、以降、0.625[ms]
の整数倍の間について移動平均を行う。次に、A/Dコ
ンバータ13aの入力について収束するように、加算器
22において、一定の目標レベル目標値A(例えば0.
5[Vp-p])に対する差分を取り、さらに乗算器23に
おいて、ループ利得制御値Bを乗算することにより自動
利得制御ループにおけるループ利得を制御する。そして
乗算器23の出力は、直前まで自動利得制御ループから
出力されていたループ利得データとの変化分として、加
算器24とラッチ回路25により構成されている積分回
路に入力される。
【0035】積分回路によって積分されたデータは、演
算部26において、第1可変利得増幅器11aの制御電
圧相当のデータに変換される。該演算結果は、さらにD
/Aコンバータ27によってアナログ値に変換され、該
データに基づく各可変利得増幅器11a,11bの制御
電圧として帰還される。ここで、各可変利得増幅器11
a,11bに帰還する際には、レベル検波を行っている
第1受信系統の第1可変利得増幅器11aに対しては、
D/Aコンバータ27の出力GC1をそのまま使用し、
また、レベル検波を行っていない第2受信系統の第2可
変利得増幅器11bに対しては、第1可変利得増幅器1
1aと第2可変利得増幅器11bの温度特性のばらつき
補正を行うために、サーミスタ31を介した出力GC2
を使用する。
【0036】なお、平均化部21における区間平均およ
び移動平均のパラメータは、DSP等の演算処理から算
出したものを使用しても良いし、或いは、ROM等に書
き込まれた数値変換表の参照テーブルを参照したものを
使用しても良い。また、他のパラメータに関し、加算器
22で加算される目標値A、乗算器23で乗算されるル
ープ利得制御値B、並びに、ラッチ回路25に供給され
るラッチタイミング制御値D等も同様に、DSP等の演
算処理から算出したものを使用しても良いし、或いは、
ROM等に書き込まれた数値変換表の参照テーブルを参
照したものを使用しても良い。
【0037】次に、本実施形態の自動利得制御回路にお
ける自動利得制御ループにデジタルシグナルプロセッサ
(DSP)を使用した場合には、例えば図1のレベル検
波器14、平均化部21、収束値差分算出用加算器2
2、ループ利得制御用乗算器23、積分回路部加算器2
4、積分回路部ラッチ回路25、演算部26およびD/
Aコンバータ27の構成がDSPで実現されることとな
るが、この時、該DSP上で実行されるソフトウエアプ
ログラム(自動利得制御方法)の手順を図2のフローチ
ャートを参照して説明する。
【0038】まず、第1受信信号Ri1および第2受信
信号Ri2が入力されると、ステップS201a,20
1bでは、それぞれの入力信号が可変利得増幅器11a
および11bによって増幅され、復調部12aおよび1
2bによって復調され、さらにA/Dコンバータ13a
および13bによってディジタル値に変換され、第1復
調信号Rd1および第2復調信号Rd2として出力され
る。ここでDSPでは、入力が第1受信信号Ri1であ
る第1受信系統について、第1復調信号Rd1の一部を
取り込む。
【0039】ステップS202ではレベル検波を行い、
次にステップS203では、レベル検波されたデータ
を、ある一定の時間だけ平均化処理する。例えば、0.
625[ms]の間、区間平均した後にラッチを行い、以
降、0.625[ms]の整数倍の間について移動平均を
行う。次に、ステップS204では、A/Dコンバータ
13aの入力について収束するように、一定の目標レベ
ル目標値A(例えば0.5[Vp-p])に対する差分を取
り、さらにステップS205において、ループ利得制御
値Bを乗算することにより自動利得制御ループにおける
ループ利得を制御する。そしてステップS206では、
ステップS205の乗算結果を直前まで自動利得制御ル
ープから出力されていたループ利得データとの変化分と
して、前回制御データに加算(積分)していく。
【0040】ステップS206で積分されたデータは、
ステップS207において、第1可変利得増幅器11a
の制御電圧相当のデータ(アナログ値)に変換され、各
可変利得増幅器11a,11bの制御電圧として帰還さ
れ、ステップS209a,209bで利得制御が行われ
る。ここで、各可変利得増幅器11a,11bに帰還す
る際には、レベル検波を行っている第1受信系統の第1
可変利得増幅器11aに対しては出力GC1をそのまま
使用(ステップS209a)し、また、レベル検波を行
っていない第2受信系統の第2可変利得増幅器11bに
対しては、ステップS208において、サーミスタ31
を介した出力GC2を使用して、第1可変利得増幅器1
1aと第2可変利得増幅器11bの温度特性のばらつき
補正を行う(ステップS209b)ようにしている。な
お、区間平均および移動平均のパラメータ、ステップS
204の目標値A、並びに、ステップS205のループ
利得制御値B等については、上述の自動利得制御回路に
おけるものと同様である。
【0041】以上説明したように、本実施形態の自動利
得制御回路によれば、複数の受信系統を持つ自動利得制
御回路においても、レベル検波を行う受信系統を一本に
絞ることにより、また、可変利得増幅器の利得を制御す
る帰還データについて、各受信系統の可変利得増幅器の
温度特性のばらつきをサーミスタ31を使用して補正す
ることにより、従来のように受信系統数分の自動利得制
御ループを具備することなく、自動利得制御ループの一
部を共通化することができ、自動利得制御ループを回路
によって構成する自動利得制御回路においては、電子回
路部品の削減が図れることにより回路規模を縮小できる
と共に、回路基板の実装面積の増大や回路の消費電流の
増大を回避することができる。
【0042】また、自動利得制御ループにデジタルシグ
ナルプロセッサ(DSP)を使用して、ソフトウエアプ
ログラムによって複数の受信系統の自動利得制御を行う
場合においても、使用データを共通化することができ、
処理時間の増大や、それに伴う消費電流の増大を回避す
ることができる。
【0043】なお、本実施形態では、第1および第2の
2つの受信系統を備えた自動利得制御回路について説明
したが、3系統以上の受信系統を備えた自動利得制御回
路においても同様の効果を得ることができる。
【0044】〔第2の実施形態〕図3は本発明の第2の
実施形態に係る自動利得制御回路の構成図であり、本発
明の自動利得制御方法が適用される自動利得制御回路で
ある。同図において、図1(第1の実施形態)と重複す
る部分には同一の符号を附して詳しい説明を省略する。
また本実施形態では、第1の実施形態と同様に、複数の
受信系統を持つ自動利得制御回路として、2系統の受信
系統を持つ受信回路について説明を行う。
【0045】同図において、本実施形態の自動利得制御
回路は、可変利得増幅器11a,11b、復調部12
a,12b、A/Dコンバータ13a,13b、レベル
検波器14、平均化部21、収束値差分算出用加算器2
2、ループ利得制御用乗算器23、積分回路部加算器2
4、積分回路部ラッチ回路25、演算部26、補正用加
算器32およびD/Aコンバータ27a,27bを備え
て構成されている。
【0046】ここで、第1可変利得増幅器11a、第1
復調部12aおよび第1A/Dコンバータ13aは、第
1受信信号Ri1を入力して第1復調信号Rd1を出力
する第1受信系統を形成し、第2可変利得増幅器11
b、第2復調部12bおよび第2A/Dコンバータ13
bは、第2受信信号Ri2を入力して第2復調信号Rd
2を出力する第2受信系統を形成し、さらに、レベル検
波器14、平均化部21、収束値差分算出用加算器2
2、ループ利得制御用乗算器23、積分回路部加算器2
4、積分回路部ラッチ回路25、演算部26、補正用加
算器32およびD/Aコンバータ27a,27bは自動
利得制御ループを形成している。
【0047】各受信系統における増幅、復調の動作につ
いては、第1の実施形態の自動利得制御回路と同等であ
る。また、自動利得制御ループにおいても、第1の実施
形態と同様に、レベル検波器14による第1復調信号R
d1の信号レベル検出、平均化部21による信号レベル
の一定時間平均化、収束値差分算出用加算器22による
目標値Aとの差分演算、ループ利得制御用乗算器23に
よるループ利得制御、積分回路部加算器24および積分
回路部ラッチ回路25によるデータ積分、といった一連
の処理が順次行われる。
【0048】さらに、演算部26では、積分データから
第1可変利得増幅器11aの制御電圧データが生成さ
れ、D/Aコンバータ27aによってアナログ値に変換
される。すなわち、第1の実施形態と同様に、該アナロ
グ変換された信号が自動利得制御ループにより決定され
た電位を持つ制御信号GC1として、第1受信系統の第
1可変利得増幅器11aに供給される。一方、第2受信
系統の第2可変利得増幅器11bへの制御信号GC2に
ついては、加算器32において、演算部26で生成され
た制御電圧データに受信信号間補正値Cを加算すること
により、可変利得増幅器11a,11b間の温度特性お
よび周波数特性のばらつき補正を行って、さらにD/A
コンバータ27bによってアナログ変換した信号を用
い、該制御信号GC2の電位によって第2可変利得増幅
器11bの利得を制御する。
【0049】なお、受信信号間補正値Cについては、他
のパラメータ(A,B,D等)と同様に、DSP等の演
算処理から算出したものを使用しても良いし、或いは、
ROM等に書き込まれた数値変換表の参照テーブルを参
照したものを使用しても良い。
【0050】次に、本実施形態の自動利得制御回路にお
ける動作について、図3を参照して説明する。まず、各
受信系統において、第1の実施形態と同様に、第1受信
信号Ri1および第2受信信号Ri2を増幅、復調、デ
ィジタル変換して、第1復調信号Rd1および第2復調
信号Rd2を出力する。そして同様に、第1受信系統の
第1復調信号Rd1の一部をレベル検波器14によって
レベル検波して、自動利得制御ループに取り込む。
【0051】自動利得制御ループにおいては、第1の実
施形態と同様に、レベル検波器14によるレベル検波、
平均化部21による平均化処理、加算器22による目標
値Aとの差分処理、乗算器23におけるループ利得制御
値Bの乗算によるループ利得制御、加算器24およびラ
ッチ回路25による積分処理、演算部26によるデータ
変換処理が順次行われていく。
【0052】演算部26において、第1可変利得増幅器
11aの制御電圧相当のデータに変換された信号は、D
/Aコンバータ27aによってアナログ値に変換され、
該データに基づく各可変利得増幅器11a,11bの制
御電圧として帰還される。ここで、各可変利得増幅器1
1a,11bに帰還する際には、レベル検波を行ってい
る第1受信系統の第1可変利得増幅器11aに対して
は、D/Aコンバータ27aの出力GC1をそのまま使
用し、また、レベル検波を行っていない第2受信系統の
第2可変利得増幅器11bに対しては、第1可変利得増
幅器11aと第2可変利得増幅器11bの温度特性およ
び周波数特性のばらつき補正を行うべく、加算器32で
受信信号間補正値Cを加算し、D/Aコンバータ27b
によってアナログ変換した制御信号GC2を使用する。
【0053】次に、本実施形態の自動利得制御回路にお
ける自動利得制御ループにデジタルシグナルプロセッサ
(DSP)を使用した場合には、例えば図3のレベル検
波器14、平均化部21、収束値差分算出用加算器2
2、ループ利得制御用乗算器23、積分回路部加算器2
4、積分回路部ラッチ回路25、演算部26、補正用加
算器32およびD/Aコンバータ27a,27bの構成
がDSPで実現されることとなるが、この時、該DSP
上で実行されるソフトウエアプログラム(自動利得制御
方法)の手順を図4のフローチャートを参照して説明す
る。
【0054】まずステップS401a,401bでは、
図2(第1の実施形態)におけるステップS201a,
201bと同様に、第1および第2受信信号Ri1,R
i2について可変利得増幅器11aおよび11bによる
増幅、復調部12aおよび12bによる復調、A/Dコ
ンバータ13aおよび13bによるディジタル変換が行
われ、第1復調信号Rd1および第2復調信号Rd2が
出力される。ここでDSPでは、入力が第1受信信号R
i1である第1受信系統について、第1復調信号Rd1
の一部を取り込む。
【0055】ステップS402のレベル検波、ステップ
S403の平均化処理、ステップS404の目標値Aに
対する差分、ステップS405のループ利得制御、ステ
ップS406の積分処理、ステップS407の制御電圧
相当データへの変換処理については、それぞれ図2(第
1の実施形態)におけるステップS202〜S207と
同様に処理される。
【0056】そして、レベル検波を行っている第1受信
系統に対しては、ステップS407で制御電圧相当デー
タに変換された出力GC1をそのまま使用して第1可変
利得増幅器11aの利得制御を行う(ステップS409
a)。また、レベル検波を行っていない第2受信系統に
対しては、ステップS408において、ステップS40
7で変換された制御電圧相当データに受信信号間補正値
Cを加算した出力GC2を使用して、第1可変利得増幅
器11aと第2可変利得増幅器11bの温度特性のばら
つき補正を行う(ステップS409b)ようにしてい
る。なお、受信信号間補正値Cについては、上述の自動
利得制御回路におけるものと同様である。
【0057】以上説明したように、本実施形態の自動利
得制御回路によれば、複数の受信系統を持つ自動利得制
御回路においても、レベル検波を行う受信系統を一本に
絞ることにより、また、可変利得増幅器の利得を制御す
る帰還データについて、各受信系統の可変利得増幅器の
温度特性および周波数特性のばらつき補正を加算器32
を使用して補正値Cの加算によって行う構成を採ること
により、従来のように受信系統数分の自動利得制御ルー
プを具備することなく、自動利得制御ループの一部を共
通化することができ、自動利得制御ループを回路によっ
て構成する自動利得制御回路においては、電子回路部品
の削減が図れることにより回路規模を縮小できると共
に、回路基板の実装面積の増大や回路の消費電流の増大
を回避することができる。
【0058】また、自動利得制御ループにデジタルシグ
ナルプロセッサ(DSP)を使用して、ソフトウエアプ
ログラムによって複数の受信系統の自動利得制御を行う
場合においても、使用データを共通化することができ、
処理時間の増大や、それに伴う消費電流の増大を回避す
ることができる。
【0059】なお、本実施形態では、第1および第2の
2つの受信系統を備えた自動利得制御回路について説明
したが、3系統以上の受信系統を備えた自動利得制御回
路においても同様の効果を得ることができる。
【0060】〔第3の実施形態〕図5は本発明の第3の
実施形態に係る自動利得制御回路の構成図であり、本発
明の自動利得制御方法が適用される自動利得制御回路で
ある。同図において、図1(第1の実施形態)と重複す
る部分には同一の符号を附して詳しい説明を省略する。
また本実施形態では、第1および第2の実施形態と同様
に、複数の受信系統を持つ自動利得制御回路として、2
系統の受信系統を持つ受信回路について説明を行う。
【0061】同図において、本実施形態の自動利得制御
回路は、可変利得増幅器11a,11b、復調部12
a,12b、A/Dコンバータ13a,13b、レベル
検波器14a,14b、比較器15、切替回路16、平
均化部21、収束値差分算出用加算器22、ループ利得
制御用乗算器23、積分回路部加算器24、積分回路部
ラッチ回路25、演算部26、D/Aコンバータ27お
よびサーミスタ31を備えて構成されている。
【0062】ここで、第1可変利得増幅器11a、第1
復調部12aおよび第1A/Dコンバータ13aは、第
1受信信号Ri1を入力して第1復調信号Rd1を出力
する第1受信系統を形成し、第2可変利得増幅器11
b、第2復調部12bおよび第2A/Dコンバータ13
bは、第2受信信号Ri2を入力して第2復調信号Rd
2を出力する第2受信系統を形成し、さらに、レベル検
波器14a,14b、比較器15、切替回路16、平均
化部21、収束値差分算出用加算器22、ループ利得制
御用乗算器23、積分回路部加算器24、積分回路部ラ
ッチ回路25、演算部26、D/Aコンバータ27およ
びサーミスタ31は自動利得制御ループを形成してい
る。
【0063】各受信系統における増幅、復調の動作につ
いては、第1の実施形態の自動利得制御回路と同等であ
る。また、自動利得制御ループでは、まず、第1レベル
検波器14aにより第1復調信号Rd1の信号レベルを
検出し、第2レベル検波器14bにより第2復調信号R
d2の信号レベルを検出する。比較器15では、第1レ
ベル検波器14aおよび第2レベル検波器14bでそれ
ぞれ検出した信号レベルを比較し、該比較結果に基づ
き、切替回路16によって信号レベルの大きい方の受信
系統の復調信号のレベル検出結果が選択される。
【0064】次に、選択された復調信号のレベル検出結
果について、第1の実施形態と同様に、平均化部21に
よる信号レベルの一定時間平均化、収束値差分算出用加
算器22による目標値Aとの差分演算、ループ利得制御
用乗算器23によるループ利得制御、積分回路部加算器
24および積分回路部ラッチ回路25によるデータ積
分、といった一連の処理が順次行われる。
【0065】さらに、演算部26では、積分データから
第1可変利得増幅器11aの制御電圧データを生成し、
さらにD/Aコンバータ27によってアナログ値に変換
され、自動利得制御ループにより決定された電位を持つ
制御信号GC1として、第1受信系統の第1可変利得増
幅器11aに供給される。またサーミスタ31では、第
1可変利得増幅器11aおよび第2可変利得増幅器11
bの温度特性のばらつき補正を行って、補正後の制御信
号GC2の電位によって第2受信系統の第2可変利得増
幅器11bの利得を制御する。なお、各種パラメータ
(A,B,D等)については第1の実施形態と同様に、
DSP等の演算処理から算出したものを使用しても良い
し、或いは、ROM等に書き込まれた数値変換表の参照
テーブルを参照したものを使用しても良い。
【0066】次に、本実施形態の自動利得制御回路にお
ける動作について、図5を参照して説明する。まず、各
受信系統において、第1の実施形態と同様に、第1受信
信号Ri1および第2受信信号Ri2を増幅、復調、デ
ィジタル変換して、第1復調信号Rd1および第2復調
信号Rd2を出力する。
【0067】そして、自動利得制御ループにおいては、
まず、第1受信系統の第1復調信号Rd1の一部を第1
レベル検波器14aによってレベル検波し、第2受信系
統の第2復調信号Rd2の一部を第2レベル検波器14
bによってレベル検波する。次に比較器15では、第1
レベル検波器14aおよび第2レベル検波器14bでそ
れぞれ検出した信号レベルを比較し、該比較結果に基づ
き、切替回路16によって信号レベルの大きい方の受信
系統の復調信号のレベル検出結果が選択される。
【0068】次に、選択された復調信号のレベル検出結
果について、第1の実施形態と同様に、レベル検波器1
4によるレベル検波、平均化部21による平均化処理、
加算器22による目標値Aとの差分処理、乗算器23に
おけるループ利得制御値Bの乗算によるループ利得制
御、加算器24およびラッチ回路25による積分処理、
演算部26によるデータ変換処理が順次行われていく。
【0069】積分回路によって積分されたデータは、演
算部26において、第1可変利得増幅器11aの制御電
圧相当のデータに変換される。該演算結果は、さらにD
/Aコンバータ27によってアナログ値に変換され、該
データに基づく各可変利得増幅器11a,11bの制御
電圧として帰還される。ここで、各可変利得増幅器11
a,11bに帰還する際には、第1受信系統の第1可変
利得増幅器11aに対しては、D/Aコンバータ27の
出力GC1をそのまま使用し、また、第2受信系統の第
2可変利得増幅器11bに対しては、第1可変利得増幅
器11aと第2可変利得増幅器11bの温度特性のばら
つき補正を行うために、サーミスタ31を介した出力G
C2を使用する。
【0070】次に、本実施形態の自動利得制御回路にお
ける自動利得制御ループにデジタルシグナルプロセッサ
(DSP)を使用した場合には、例えば図5のレベル検
波器14a,14b、比較器15、切替回路16、平均
化部21、収束値差分算出用加算器22、ループ利得制
御用乗算器23、積分回路部加算器24、積分回路部ラ
ッチ回路25、演算部26およびD/Aコンバータ27
の構成がDSPで実現されることとなるが、この時、該
DSP上で実行されるソフトウエアプログラム(自動利
得制御方法)の手順を図6のフローチャートを参照して
説明する。
【0071】まず、ステップS601a,601bで
は、図2(第1の実施形態)におけるステップS201
a,201bと同様に、第1および第2受信信号Ri
1,Ri2について可変利得増幅器11aおよび11b
による増幅、復調部12aおよび12bによる復調、A
/Dコンバータ13aおよび13bによるディジタル変
換が行われ、第1復調信号Rd1および第2復調信号R
d2が出力される。
【0072】次に、ステップS601a,601bで
は、第1受信系統の第1復調信号Rd1および第2受信
系統の第2復調信号Rd2の一部をそれぞれレベル検波
する。次にステップS603では、ステップS601
a,601bでそれぞれ検出した信号レベルを比較し、
さらにステップS604では、ステップS603の比較
結果に基づき、最大振幅(信号レベルの大きい方)の受
信系統の復調信号のレベル検出結果を選択する。
【0073】ステップS602のレベル検波、ステップ
S603の平均化処理、ステップS604の目標値Aに
対する差分、ステップS605のループ利得制御、ステ
ップS606の積分処理、ステップS607の制御電圧
相当データへの変換処理については、それぞれ図2(第
1の実施形態)におけるステップS202〜S207と
同様に処理される。
【0074】そして、ステップS604において第1受
信系統のレベル検波出力が選択されたとすれば、第1受
信系統に対してはステップS610aでステップS61
2aに分岐して、ステップS609で制御電圧相当デー
タに変換された出力GC1をそのまま使用して第1可変
利得増幅器11aの利得制御を行う。また、レベル検波
出力が選択されていない第2受信系統に対しては、ステ
ップS610bでステップS611bに分岐して、第1
可変利得増幅器11aと第2可変利得増幅器11bの温
度特性のばらつき補正を行うべく、ステップS609で
変換された制御電圧相当データにサーミスタ31による
温度補償を施した信号GC2を使用し、ステップS61
2bにおいて、第2可変利得増幅器11bの利得制御を
行う。
【0075】なお、受信信号間補正値Cについては、上
述の自動利得制御回路におけるものと同様である。ま
た、ステップS604において第2受信系統のレベル検
波出力が選択されたとすれば、ステップS610a,6
10bにおける分岐先はそれぞれステップS611a,
S612bとなる。
【0076】以上説明したように、本実施形態の自動利
得制御回路によれば、複数の受信系統を持つ自動利得制
御回路においても、レベル検波の結果によって常に一番
大きいレベルの信号を選択して自動利得制御ループで使
用する受信系統を一本化することにより、また、可変利
得増幅器の利得を制御する帰還データについて、各受信
系統の可変利得増幅器の温度特性のばらつきをサーミス
タ31を使用して補正する構成を採ることにより、従来
のように受信系統数分の自動利得制御ループを具備する
ことなく、自動利得制御ループの一部を共通化すること
ができ、自動利得制御ループを回路によって構成する自
動利得制御回路においては、電子回路部品の削減が図れ
ることにより回路規模を縮小できると共に、回路基板の
実装面積の増大や回路の消費電流の増大を回避すること
ができる。
【0077】また、複数信号間において、フェージング
やマルチパスなどの影響により異なった受信信号レベル
が入力されても、比較器15と切替回路16によって常
に一番大きいレベルの信号が選択され、可変利得増幅器
11a,11bの利得制御電圧が生成されるため、切替
回路16によって選択されていない受信系統の可変利得
増幅器の後段に設置されるA/Dコンバータに過大な入
力が供給されて、A/Dコンバータが飽和するという不
具合を回避することができる。
【0078】さらに、自動利得制御ループにデジタルシ
グナルプロセッサ(DSP)を使用して、ソフトウエア
プログラムによって複数の受信系統の自動利得制御を行
う場合においても、使用データを共通化することがで
き、処理時間の増大や、それに伴う消費電流の増大を回
避することができる。
【0079】なお、本実施形態では、第1および第2の
2つの受信系統を備えた自動利得制御回路について説明
したが、3系統以上の受信系統を備えた自動利得制御回
路においても同様の効果を得ることができる。
【0080】〔第4の実施形態〕図7は本発明の第4の
実施形態に係る自動利得制御回路の構成図であり、本発
明の自動利得制御方法が適用される自動利得制御回路で
ある。同図において、図1、図3および図5(第1、第
2および第3の実施形態)と重複する部分には同一の符
号を附して詳しい説明を省略する。また本実施形態で
は、第1、第2および第3の実施形態と同様に、複数の
受信系統を持つ自動利得制御回路として、2系統の受信
系統を持つ受信回路について説明を行う。
【0081】同図において、本実施形態の自動利得制御
回路は、可変利得増幅器11a,11b、復調部12
a,12b、A/Dコンバータ13a,13b、レベル
検波器14a,14b、比較器15、切替回路16、平
均化部21、収束値差分算出用加算器22、ループ利得
制御用乗算器23、積分回路部加算器24、積分回路部
ラッチ回路25、演算部26、補正用加算器32および
D/Aコンバータ27a,27bを備えて構成されてい
る。
【0082】ここで、第1可変利得増幅器11a、第1
復調部12aおよび第1A/Dコンバータ13aは、第
1受信信号Ri1を入力して第1復調信号Rd1を出力
する第1受信系統を形成し、第2可変利得増幅器11
b、第2復調部12bおよび第2A/Dコンバータ13
bは、第2受信信号Ri2を入力して第2復調信号Rd
2を出力する第2受信系統を形成し、さらに、レベル検
波器14a,14b、比較器15、切替回路16、平均
化部21、収束値差分算出用加算器22、ループ利得制
御用乗算器23、積分回路部加算器24、積分回路部ラ
ッチ回路25、演算部26、補正用加算器32およびD
/Aコンバータ27a,27bは自動利得制御ループを
形成している。
【0083】各受信系統における増幅、復調の動作につ
いては、第1の実施形態の自動利得制御回路と同等であ
る。また、自動利得制御ループでは、第3の実施形態の
自動利得制御回路と同様に、まず、第1レベル検波器1
4aにより第1復調信号Rd1の信号レベルを検出し、
第2レベル検波器14bにより第2復調信号Rd2の信
号レベルを検出する。比較器15では、第1レベル検波
器14aおよび第2レベル検波器14bでそれぞれ検出
した信号レベルを比較し、該比較結果に基づき、切替回
路16によって信号レベルの大きい方の受信系統の復調
信号のレベル検出結果が選択される。
【0084】次に、選択された復調信号のレベル検出結
果について、第1の実施形態と同様に、平均化部21に
よる信号レベルの一定時間平均化、収束値差分算出用加
算器22による目標値Aとの差分演算、ループ利得制御
用乗算器23によるループ利得制御、積分回路部加算器
24および積分回路部ラッチ回路25によるデータ積
分、といった一連の処理が順次行われる。
【0085】さらに、演算部26では、積分データから
第1可変利得増幅器11aの制御電圧データが生成さ
れ、D/Aコンバータ27aによってアナログ値に変換
される。すなわち、第1の実施形態と同様に、該アナロ
グ変換された信号が自動利得制御ループにより決定され
た電位を持つ制御信号GC1として、第1受信系統の第
1可変利得増幅器11aに供給される。一方、第2受信
系統の第2可変利得増幅器11bへの制御信号GC2に
ついては、加算器32において、演算部26で生成され
た制御電圧データに受信信号間補正値Cを加算すること
により、可変利得増幅器11a,11b間の温度特性お
よび周波数特性のばらつき補正を行って、さらにD/A
コンバータ27bによってアナログ変換した信号を用
い、該制御信号GC2の電位によって第2可変利得増幅
器11bの利得を制御する。
【0086】なお、各種パラメータ(A,B,C,D
等)については第1および第2の実施形態と同様に、D
SP等の演算処理から算出したものを使用しても良い
し、或いは、ROM等に書き込まれた数値変換表の参照
テーブルを参照したものを使用しても良い。
【0087】次に、本実施形態の自動利得制御回路にお
ける動作について、図7を参照して説明する。まず、各
受信系統において、第1の実施形態と同様に、第1受信
信号Ri1および第2受信信号Ri2を増幅、復調、デ
ィジタル変換して、第1復調信号Rd1および第2復調
信号Rd2を出力する。
【0088】そして、自動利得制御ループにおいては、
第3の実施形態と同様に、まず、第1受信系統の第1復
調信号Rd1の一部を第1レベル検波器14aによって
レベル検波し、第2受信系統の第2復調信号Rd2の一
部を第2レベル検波器14bによってレベル検波する。
次に比較器15では、第1レベル検波器14aおよび第
2レベル検波器14bでそれぞれ検出した信号レベルを
比較し、該比較結果に基づき、切替回路16によって信
号レベルの大きい方の受信系統の復調信号のレベル検出
結果が選択される。
【0089】次に、選択された復調信号のレベル検出結
果について、第1の実施形態と同様に、レベル検波器1
4によるレベル検波、平均化部21による平均化処理、
加算器22による目標値Aとの差分処理、乗算器23に
おけるループ利得制御値Bの乗算によるループ利得制
御、加算器24およびラッチ回路25による積分処理、
演算部26によるデータ変換処理が順次行われていく。
【0090】そして、演算部26において、第1可変利
得増幅器11aの制御電圧相当のデータに変換された信
号は、D/Aコンバータ27aによってアナログ値に変
換され、該データに基づく各可変利得増幅器11a,1
1bの制御電圧として帰還される。ここで、各可変利得
増幅器11a,11bに帰還する際には、第1受信系統
の第1可変利得増幅器11aに対しては、D/Aコンバ
ータ27aの出力GC1をそのまま使用し、また、第2
受信系統の第2可変利得増幅器11bに対しては、第1
可変利得増幅器11aと第2可変利得増幅器11bの温
度特性および周波数特性のばらつき補正を行うべく、加
算器32で受信信号間補正値Cを加算し、D/Aコンバ
ータ27bによってアナログ変換した制御信号GC2を
使用する。
【0091】次に、本実施形態の自動利得制御回路にお
ける自動利得制御ループにデジタルシグナルプロセッサ
(DSP)を使用した場合には、例えば図7のレベル検
波器14a,14b、比較器15、切替回路16、平均
化部21、収束値差分算出用加算器22、ループ利得制
御用乗算器23、積分回路部加算器24、積分回路部ラ
ッチ回路25、演算部26、補正用加算器32およびD
/Aコンバータ27a,27bの構成がDSPで実現さ
れることとなるが、この時、該DSP上で実行されるソ
フトウエアプログラム(自動利得制御方法)の手順を図
8のフローチャートを参照して説明する。
【0092】まず、ステップS801a,801bで
は、図2(第1の実施形態)におけるステップS201
a,201bと同様に、第1および第2受信信号Ri
1,Ri2について可変利得増幅器11aおよび11b
による増幅、復調部12aおよび12bによる復調、A
/Dコンバータ13aおよび13bによるディジタル変
換が行われ、第1復調信号Rd1および第2復調信号R
d2が出力される。
【0093】次に、ステップS801a,801bで
は、第1受信系統の第1復調信号Rd1および第2受信
系統の第2復調信号Rd2の一部をそれぞれレベル検波
する。次にステップS803では、ステップS801
a,801bでそれぞれ検出した信号レベルを比較し、
さらにステップS804では、ステップS803の比較
結果に基づき、最大振幅(信号レベルの大きい方)の受
信系統の復調信号のレベル検出結果を選択する。
【0094】ステップS802のレベル検波、ステップ
S803の平均化処理、ステップS804の目標値Aに
対する差分、ステップS805のループ利得制御、ステ
ップS806の積分処理、ステップS807の制御電圧
相当データへの変換処理については、それぞれ図2(第
1の実施形態)におけるステップS202〜S207と
同様に処理される。
【0095】そして、ステップS804において第1受
信系統のレベル検波出力が選択されたとすれば、第1受
信系統に対してはステップS810aでステップS81
2aに分岐して、ステップS809で制御電圧相当デー
タに変換された出力GC1をそのまま使用して第1可変
利得増幅器11aの利得制御を行う。また、レベル検波
出力が選択されていない第2受信系統に対しては、ステ
ップS810bでステップS811bに分岐して、第1
可変利得増幅器11aと第2可変利得増幅器11bの温
度特性および周波数特性のばらつき補正を行うべく、ス
テップS809で変換された制御電圧相当データに受信
信号間補正値Cを加算した出力GC2を使用し、ステッ
プS812bにおいて、第2可変利得増幅器11bの利
得制御を行う。
【0096】なお、受信信号間補正値Cについては、上
述の自動利得制御回路におけるものと同様である。ま
た、ステップS804において第2受信系統のレベル検
波出力が選択されたとすれば、ステップS810a,8
10bにおける分岐先はそれぞれステップS811a,
S812bとなる。
【0097】以上説明したように、本実施形態の自動利
得制御回路によれば、複数の受信系統を持つ自動利得制
御回路においても、レベル検波の結果によって常に一番
大きいレベルの信号を選択して自動利得制御ループで使
用する受信系統を一本化することにより、また、可変利
得増幅器の利得を制御する帰還データについて、各受信
系統の可変利得増幅器の温度特性および周波数特性のば
らつき補正を加算器32を使用して補正値Cの加算によ
って行う構成を採ることにより、従来のように受信系統
数分の自動利得制御ループを具備することなく、自動利
得制御ループの一部を共通化することができ、自動利得
制御ループを回路によって構成する自動利得制御回路に
おいては、電子回路部品の削減が図れることにより回路
規模を縮小できると共に、回路基板の実装面積の増大や
回路の消費電流の増大を回避することができる。
【0098】また、複数信号間において、フェージング
やマルチパスなどの影響により異なった受信信号レベル
が入力されても、比較器15と切替回路16によって常
に一番大きいレベルの信号が選択され、可変利得増幅器
11a,11bの利得制御電圧が生成されるため、切替
回路16によって選択されていない受信系統の可変利得
増幅器の後段に設置されるA/Dコンバータに過大な入
力が供給されて、A/Dコンバータが飽和するという不
具合を回避することができる。
【0099】さらに、自動利得制御ループにデジタルシ
グナルプロセッサ(DSP)を使用して、ソフトウエア
プログラムによって複数の受信系統の自動利得制御を行
う場合においても、使用データを共通化することがで
き、処理時間の増大や、それに伴う消費電流の増大を回
避することができる。
【0100】なお、本実施形態では、第1および第2の
2つの受信系統を備えた自動利得制御回路について説明
したが、3系統以上の受信系統を備えた自動利得制御回
路においても同様の効果を得ることができる。
【0101】〔第5の実施形態〕図9は本発明の第5の
実施形態に係る受信装置の構成図である。本実施形態の
受信装置では、自動利得制御回路(AGC)として上述
した第1,第2,第3または第4の実施形態の自動利得
制御回路を使用している。また本実施形態では、第1、
第2、第3および第4の実施形態と同様に、2系統の受
信系統を持つ受信装置について説明を行う。
【0102】図9において、本実施形態の受信装置は、
送受信を行うためのアンテナ111a,111b、アン
テナ共用器112、高周波帯におけるバンドパスフィル
タ113a,113b、低雑音増幅器114a,114
b、高周波帯より中間周波数帯に周波数変換するための
ダウンミキサ115a,115b、中間周波数帯におけ
るバンドパスフィルタ116a,116b、自動利得制
御回路(AGC)110、送信回路121、周波数シン
セサイザ122、レシーバ123、受信装置の操作を行
うためのキー入力部124、マイクロフォン125、電
源部126、並びに、当該受信装置の制御を司る制御部
120を備えた構成である。
【0103】次に、本実施形態の受信装置における動作
について、図9を参照して説明する。まず、第1アンテ
ナ111aおよび第2アンテナ111bによって信号
(ここでは、例えば2[GHz]の信号を想定する)が受
信される。第1アンテナ111aを介して入力された信
号は高周波帯用バンドパスフィルタ113aによって、
また第2アンテナ111bを介して入力された信号は共
用器112を通過した後に高周波用バンドパスフィルタ
113bによって、それぞれ希望の周波数帯以外の信号
成分が減衰させられる。
【0104】バンドパスフィルタ113a,113bを
通過した信号は、それぞれ低雑音増幅器114a,11
4bによって増幅され、それぞれダウンミキサ115
a,115bによって中間周波数帯(例えば570[MH
z])に周波数変換され、中間周波数帯用バンドパスフ
ィルタ116a,116bを介して、自動利得制御回路
110に入力される。
【0105】自動利得制御回路110に入力された信号
は、自動利得制御回路110内に設けられている復調部
11a,11bによって復調され、ベースバンド信号と
して制御部120へと出力されて信号処理されこととな
る。また、自動利得制御回路110内の自動利得制御ル
ープでは、受信信号がレベル検波器14(14a,14
b)によってレベル検波され、以降、第1,第2,第3
または第4の実施形態において説明した信号処理がなさ
れ、可変利得増幅器11a,11bに供給すべき帰還電
圧(制御信号GC1,GC2)が生成される。
【0106】以上説明したように、本実施形態の受信装
置によれば、第1,第2,第3または第4の実施形態の
自動利得制御回路110を使用するので、複数の受信系
統を持つ場合でも、自動利得制御ループで使用する受信
系統を一本化し、また、可変利得増幅器の利得を制御す
る帰還データについて、各受信系統の可変利得増幅器の
温度特性または周波数特性のばらつき補正を行う構成を
採ることにより、自動利得制御ループの一部を共通化す
ることができ、電子回路部品の削減が図れることによっ
て回路規模を縮小できると共に、回路基板の実装面積の
増大や回路の消費電流の増大を回避することができる。
また自動利得制御回路110において、自動利得制御ル
ープにデジタルシグナルプロセッサ(DSP)を使用し
て、ソフトウエアプログラムによって複数の受信系統の
自動利得制御を行う場合においても、使用データを共通
化することができ、処理時間の増大や、それに伴う消費
電流の増大を回避することができる。
【0107】また、第3または第4の実施形態の自動利
得制御回路110を使用すれば、複数信号間において、
フェージングやマルチパスなどの影響により異なった受
信信号レベルが入力されても常に一番大きいレベルの信
号を選択して、可変利得増幅器11a,11bの利得制
御電圧を生成するため、切替回路16によって選択され
ていない受信系統の可変利得増幅器の後段に設置される
A/Dコンバータに過大な入力が供給されて、A/Dコ
ンバータが飽和するという不具合を回避することができ
る。
【0108】なお、本実施形態では、第1および第2の
2つの受信系統を備えた受信装置について説明したが、
3系統以上の受信系統を備えた受信装置においても同様
の効果を得ることができる。
【0109】
【発明の効果】以上説明したように、本発明の自動利得
制御回路およびその回路を備えた受信装置、受信装置に
おける自動利得制御方法、並びに、記録媒体によれば、
制御信号生成手段(制御信号生成ステップ)により、n
個の受信信号のうち一の受信信号についてレベル検波を
行い、帰還信号を生成して、n個のうち一の可変利得増
幅器の制御信号とし、n個のうち他の可変利得増幅器に
ついては、例えばサーミスタ等の第1補正手段(第1補
正ステップ)により、制御信号生成手段(制御信号生成
ステップ)で生成された一の可変利得増幅器の制御信号
に対して、温度特性のばらつき補正を行ったものを該他
の可変利得増幅器の制御信号としているので、自動利得
制御ループの回路の部分的な共通化を行うことができ、
結果として回路規模を縮小し、回路基板の実装面積の増
大や回路の消費電流の増大を回避することができる。ま
た、ソフトウエアプログラムによってn個の受信系統の
自動利得制御を行う受信装置における自動利得制御方法
および記録媒体においても、使用データを共通化するこ
とができ、処理時間の増大や、それに伴う消費電流の増
大を回避することができる。
【0110】また、本発明の自動利得制御回路およびそ
の回路を備えた受信装置、受信装置における自動利得制
御方法、並びに、記録媒体によれば、制御信号生成手段
(制御信号生成ステップ)により、n個の受信信号のう
ち一の受信信号についてレベル検波を行い、帰還信号を
生成して、n個のうち一の可変利得増幅器の制御信号と
し、n個のうち他の可変利得増幅器については、例えば
補正値を加算する加算手段等の第2補正手段(第2補正
ステップ)により、制御信号生成手段(制御信号生成ス
テップ)で生成された一の可変利得増幅器の制御信号に
対して、温度特性および周波数特性のばらつき補正を行
ったものを該他の可変利得増幅器の制御信号としている
ので、自動利得制御ループの回路の部分的な共通化を行
うことができ、結果として回路規模を縮小し、回路基板
の実装面積の増大や回路の消費電流の増大を回避するこ
とができる。また、ソフトウエアプログラムによってn
個の受信系統の自動利得制御を行う受信装置における自
動利得制御方法および記録媒体においても、使用データ
を共通化することができ、処理時間の増大や、それに伴
う消費電流の増大を回避することができる。
【0111】さらに、本発明の自動利得制御回路および
その回路を備えた受信装置、受信装置における自動利得
制御方法、並びに、記録媒体によれば、制御信号生成手
段(制御信号生成ステップ)において、n個のレベル検
波手段(レベル検波ステップ)によりn個の受信信号の
レベル検波を行い、比較手段(比較ステップ)によりn
個の受信信号の検波レベルを比較し、選択手段(選択ス
テップ)では比較手段(比較ステップ)の比較結果に基
づき、最大の検波レベルを持つレベル検波手段の出力を
選択することとしたので、複数信号間においてフェージ
ングやマルチパスなどの影響により異なった受信信号レ
ベルが入力されても、常に一番大きいレベルの信号が選
択されて可変利得増幅器の利得制御信号が生成されるた
め、選択されていない信号系の可変利得増幅器後段に通
常設置されるA/Dコンバータに、過大入力が供給され
て該A/Dコンバータが飽和するといった不具合を回避
することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る自動利得制御回
路の構成図である。
【図2】第1の実施形態のDSP上で実行されるソフト
ウエアプログラム(自動利得制御方法)の手順を説明す
るフローチャートである。
【図3】本発明の第2の実施形態に係る自動利得制御回
路の構成図である。
【図4】第2の実施形態のDSP上で実行されるソフト
ウエアプログラム(自動利得制御方法)の手順を説明す
るフローチャートである。
【図5】本発明の第3の実施形態に係る自動利得制御回
路の構成図である。
【図6】第3の実施形態のDSP上で実行されるソフト
ウエアプログラム(自動利得制御方法)の手順を説明す
るフローチャートである。
【図7】本発明の第4の実施形態に係る自動利得制御回
路の構成図である。
【図8】第4の実施形態のDSP上で実行されるソフト
ウエアプログラム(自動利得制御方法)の手順を説明す
るフローチャートである。
【図9】本発明の第5の実施形態に係る受信装置の構成
図である。
【図10】従来の受信装置における自動利得制御回路の
構成図である。
【図11】従来の2系統の受信系統を制御する場合の自
動利得制御回路の構成図である。
【符号の説明】
11,11a,11b 可変利得増幅器 12,12a,12b 復調部 13,13a,13b A/Dコンバータ 14,14a,14b レベル検波器 15 比較器 16 切替回路 21,21a,21b 平均化部 22,22a,22b 収束値差分算出用加算器 23,23a,23b ループ利得制御用乗算器 24,24a,24b 積分回路部加算器 25,25a,25b 積分回路部ラッチ回路 26,26a,26b 演算部 27,27a,27b D/Aコンバータ 101,102,103,104,110 自動利得
制御回路 31 サーミスタ 32 補正用加算器 Ri,Ri1,Ri2 受信信号入力 Rd,Rd1,Rd2 復調出力 A 目標値 B ループ利得制御値 C 受信信号間補正値 D ラッチタイミング制御値 GC,GC1,GC2 制御信号 111a,111b アンテナ 112 共用器 113a,113b 高周波用バンドパスフィルタ 114a,114b 低雑音増幅器 115a,115b ダウンミキサ 116a,116b 中間周波数用バンドパスフィル
タ 120 制御部 121 送信回路 122 周波数シンセサイザ 123 レシーバ 124 キー操作入力部 125 マイクロフォン 126 電源部
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J090 AA01 CA02 CA36 CA92 CN04 FA14 FN10 HA38 HA43 HN01 HN03 HN04 HN07 HN08 HN10 HN19 HN20 KA00 KA17 KA19 KA26 KA31 KA34 KA55 MA11 SA13 TA01 5J100 JA01 JA09 KA01 LA07 LA08 LA09 LA10 LA11 LA13 QA01 SA02 5K061 AA01 AA02 AA10 CC25 CC52 GG09 JJ00 JJ07

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 n個(nは2以上の正整数)の受信信号
    の振幅をそれぞれ制御信号に基づいて制御するn個の可
    変利得増幅器を備えた自動利得制御回路において、 前記n個のうち一の受信信号についてレベル検波を行
    い、帰還信号を生成して、前記n個のうち一の可変利得
    増幅器の制御信号とする制御信号生成手段と、 前記制御信号生成手段で生成された一の可変利得増幅器
    の制御信号に対して、前記n個のうち他の可変利得増幅
    器の温度特性のばらつき補正を行って、該他の可変利得
    増幅器の制御信号とする第1補正手段と、を有すること
    を特徴とする自動利得制御回路。
  2. 【請求項2】 前記第1補正手段は、温度補償を行うサ
    ーミスタであることを特徴とする請求項1に記載の自動
    利得制御回路。
  3. 【請求項3】 n個(nは2以上の正整数)の受信信号
    の振幅をそれぞれ制御信号に基づいて制御するn個の可
    変利得増幅器を備えた自動利得制御回路において、 前記n個のうち一の受信信号についてレベル検波を行
    い、帰還信号を生成して、前記n個のうち一の可変利得
    増幅器の制御信号とする制御信号生成手段と、 前記制御信号生成手段で生成された一の可変利得増幅器
    の制御信号に対して、前記n個のうち他の可変利得増幅
    器の温度特性および周波数特性のばらつき補正を行っ
    て、該他の可変利得増幅器の制御信号とする第2補正手
    段と、を有することを特徴とする自動利得制御回路。
  4. 【請求項4】 前記第2補正手段は、前記一の可変利得
    増幅器の制御信号に所定の補正値を加算する加算手段で
    あることを特徴とする請求項3に記載の自動利得制御回
    路。
  5. 【請求項5】 前記制御信号生成手段は、 前記n個の受信信号のレベル検波を行うn個のレベル検
    波手段と、 前記n個の受信信号の検波レベルを比較する比較手段
    と、 前記比較手段の比較結果に基づき、最大の検波レベルを
    持つレベル検波手段の出力を選択する選択手段と、 を有することを特徴とする請求項1、2、3または4に
    記載の自動利得制御回路。
  6. 【請求項6】 請求項1、2、3、4または5に記載の
    自動利得制御回路を有することを特徴とする受信装置。
  7. 【請求項7】 n個(nは2以上の正整数)の受信信号
    の振幅をそれぞれ制御信号に基づいて制御するn個の可
    変利得増幅器を備えた受信装置における自動利得制御方
    法において、 前記n個のうち一の受信信号についてレベル検波を行
    い、帰還信号を生成して、前記n個のうち一の可変利得
    増幅器の制御信号とする制御信号生成ステップと、 前記制御信号生成ステップで生成された一の可変利得増
    幅器の制御信号に対して、前記n個のうち他の可変利得
    増幅器の温度特性のばらつき補正を行って、該他の可変
    利得増幅器の制御信号とする第1補正ステップと、を有
    することを特徴とする受信装置における自動利得制御方
    法。
  8. 【請求項8】 n個(nは2以上の正整数)の受信信号
    の振幅をそれぞれ制御信号に基づいて制御するn個の可
    変利得増幅器を備えた受信装置における自動利得制御方
    法において、 前記n個のうち一の受信信号についてレベル検波を行
    い、帰還信号を生成して、前記n個のうち一の可変利得
    増幅器の制御信号とする制御信号生成ステップと、 前記制御信号生成ステップで生成された一の可変利得増
    幅器の制御信号に対して、前記n個のうち他の可変利得
    増幅器の温度特性および周波数特性のばらつき補正を行
    って、該他の可変利得増幅器の制御信号とする第2補正
    ステップと、を有することを特徴とする受信装置におけ
    る自動利得制御方法。
  9. 【請求項9】 前記制御信号生成ステップは、 前記n個の受信信号のレベル検波を行うn個のレベル検
    波ステップと、 前記n個の受信信号の検波レベルを比較する比較ステッ
    プと、 前記比較ステップの比較結果に基づき、最大の検波レベ
    ルを持つレベル検波手段の出力を選択する選択ステップ
    と、を有することを特徴とする請求項7または8に記載
    の受信装置における自動利得制御方法。
  10. 【請求項10】 請求項7、8または9に記載の受信装
    置における自動利得制御方法をコンピュータに実行させ
    るためのプログラムとして記憶したコンピュータにより
    読み取り可能な記録媒体。
JP10261680A 1998-09-16 1998-09-16 自動利得制御回路およびその回路を備えた受信装置、受信装置における自動利得制御方法、並びに、記録媒体 Pending JP2000091864A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10261680A JP2000091864A (ja) 1998-09-16 1998-09-16 自動利得制御回路およびその回路を備えた受信装置、受信装置における自動利得制御方法、並びに、記録媒体
US09/394,490 US6229397B1 (en) 1998-09-16 1999-09-13 Automatic gain control circuit receiving apparatus incorporating said circuit automatic gain control method adaptable to receiving apparatus and recording medium
CN99118839.XA CN1122359C (zh) 1998-09-16 1999-09-14 自动增益控制电路和方法及接收装置
EP99118273A EP0987819A3 (en) 1998-09-16 1999-09-14 Automatic gain control circuit, receiving apparatus incorporating said circuit, automatic gain control method adaptable to receiving apparatus and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10261680A JP2000091864A (ja) 1998-09-16 1998-09-16 自動利得制御回路およびその回路を備えた受信装置、受信装置における自動利得制御方法、並びに、記録媒体

Publications (1)

Publication Number Publication Date
JP2000091864A true JP2000091864A (ja) 2000-03-31

Family

ID=17365246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10261680A Pending JP2000091864A (ja) 1998-09-16 1998-09-16 自動利得制御回路およびその回路を備えた受信装置、受信装置における自動利得制御方法、並びに、記録媒体

Country Status (4)

Country Link
US (1) US6229397B1 (ja)
EP (1) EP0987819A3 (ja)
JP (1) JP2000091864A (ja)
CN (1) CN1122359C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006129234A (ja) * 2004-10-29 2006-05-18 Hitachi Kokusai Electric Inc 無線機及びその自動利得制御プログラム
JP2014523663A (ja) * 2011-06-01 2014-09-11 エプコス アーゲー アナログデータ処理ユニットを備えるアセンブリ及び当該アセンブリを使用する方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230644A (ja) * 2000-02-18 2001-08-24 Matsushita Electric Ind Co Ltd 自動利得制御装置及び方法、並びに自動利得制御機能を備える無線通信装置
JP2001251152A (ja) * 2000-03-03 2001-09-14 Matsushita Electric Ind Co Ltd 自動利得制御装置及び方法、並びに自動利得制御機能を備えた無線通信装置
US6424221B1 (en) * 2000-06-19 2002-07-23 Advanced Micro Devices, Inc. Programmable gain amplifier for use in data network
US6792282B1 (en) * 2000-09-21 2004-09-14 Skyworks Solutions, Inc. Multiple step switched translation loop for power amplifier feedback control
SE521838C2 (sv) * 2001-02-16 2003-12-09 Nat Semiconductor Corp Metod och anordning för automatisk förstärkningsreglering
US7190748B2 (en) * 2001-08-17 2007-03-13 Dsp Group Inc. Digital front-end for wireless communication system
JP2003101427A (ja) 2001-09-21 2003-04-04 Sanyo Electric Co Ltd 無線装置および利得制御方法
JP4244907B2 (ja) * 2004-10-25 2009-03-25 ソニー株式会社 光ディスク装置
US7873340B2 (en) * 2005-03-10 2011-01-18 Qualcomm Incorporated Method to track analog gain step magnitudes online during operation of wireless mobile devices
US7292114B2 (en) * 2005-08-01 2007-11-06 Marvell World Trade Ltd. Low-noise high-stability crystal oscillator
TWI318510B (en) * 2006-07-17 2009-12-11 Realtek Semiconductor Corp Apparatus and method for automatic gain control
CN101335546B (zh) * 2007-06-26 2013-06-05 中兴通讯股份有限公司 射频自动增益控制系统和方法
US8934858B2 (en) * 2011-01-17 2015-01-13 Nec Corporation Digital demodulation circuit using automatic gain control circuit having temperature compensation function
US9166641B1 (en) 2013-06-26 2015-10-20 Altera Corporation Method and apparatus for receiver VGA adaptation
US8958512B1 (en) 2013-10-18 2015-02-17 Altera Corporation System and method for receiver equalization adaptation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57115036A (en) * 1981-01-08 1982-07-17 Matsushita Electric Ind Co Ltd Tuner device
GB2149245B (en) * 1983-10-29 1986-11-12 Plessey Co Plc A.g.c. system
JP2844609B2 (ja) * 1988-09-05 1999-01-06 ソニー株式会社 Agc回路
US5451907A (en) * 1994-05-16 1995-09-19 Eni, Div. Of Astec America, Inc. Active bias for a pulsed power amplifier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006129234A (ja) * 2004-10-29 2006-05-18 Hitachi Kokusai Electric Inc 無線機及びその自動利得制御プログラム
JP2014523663A (ja) * 2011-06-01 2014-09-11 エプコス アーゲー アナログデータ処理ユニットを備えるアセンブリ及び当該アセンブリを使用する方法
US9780752B2 (en) 2011-06-01 2017-10-03 Tdk Corporation Assembly with an analog data processing unit and method of using same

Also Published As

Publication number Publication date
EP0987819A2 (en) 2000-03-22
US6229397B1 (en) 2001-05-08
CN1122359C (zh) 2003-09-24
CN1248094A (zh) 2000-03-22
EP0987819A3 (en) 2001-05-30

Similar Documents

Publication Publication Date Title
JP2000091864A (ja) 自動利得制御回路およびその回路を備えた受信装置、受信装置における自動利得制御方法、並びに、記録媒体
US6977976B1 (en) Complex filtering/AGC radio receiver architecture for low-IF or zero-IF
US6885851B1 (en) Automatic gain control circuit and receiver device having the automatic gain control circuit, and automatic gain control method
KR102260034B1 (ko) 적응 경로를 갖는 다중-경로 아날로그 프론트 엔드
JP4230762B2 (ja) ダイレクトコンバージョン受信機
US6392479B2 (en) Automatic gain controller and automatic gain control method, and radio communications apparatus equipped with automatic gain control function
KR20070026101A (ko) 고주파 수신 장치
JP2002016462A (ja) 受信回路及び受信利得制御方法
US8223900B2 (en) Receiver with mixed-mode automatic gain control
EP1553698A1 (en) Gain control method, gain controller, receiver having the gain controller, and mobile telephone
JP3569629B2 (ja) 自動利得制御回路および衛星放送受信チューナ
US20060071841A1 (en) Automatic gain control system and method
JP4241307B2 (ja) 複数のアンテナを有する受信装置及び複数アンテナの受信信号の増幅方法
JP2002314356A (ja) 自動利得制御回路
JP2001136447A (ja) デジタルテレビジョン受信用チューナ
JP2001352245A (ja) 受信機
JP4170381B2 (ja) ノイズキャンセラ
EP1928085B1 (en) Method and system for multimode DC offset compensation
JP4469515B2 (ja) ディジタルフィルタ
JP2002217806A (ja) 自動利得制御回路
JP2545060Y2 (ja) 復調回路
US20140266422A1 (en) DC Blocker for a High Gain Complex Circuit
JP2003152540A (ja) 信号レベル制御装置
JP2010074718A (ja) A/d変換装置
US8284876B2 (en) Automatic gain control circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040310