[go: up one dir, main page]

JP2000091274A - 半導体チップの形成方法およびそれを用いた半導体装置の製造方法 - Google Patents

半導体チップの形成方法およびそれを用いた半導体装置の製造方法

Info

Publication number
JP2000091274A
JP2000091274A JP26257598A JP26257598A JP2000091274A JP 2000091274 A JP2000091274 A JP 2000091274A JP 26257598 A JP26257598 A JP 26257598A JP 26257598 A JP26257598 A JP 26257598A JP 2000091274 A JP2000091274 A JP 2000091274A
Authority
JP
Japan
Prior art keywords
etching
semiconductor
semiconductor chip
semiconductor wafer
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26257598A
Other languages
English (en)
Inventor
Masaki Nakanishi
正樹 中西
一壽 ▲高▼島
Kazuhisa Takashima
Masayuki Morita
正行 森田
Kenji Hanada
賢次 花田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP26257598A priority Critical patent/JP2000091274A/ja
Publication of JP2000091274A publication Critical patent/JP2000091274A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 半導体チップの抗折強度の向上を図る。 【解決手段】 半導体ウェハ1をダイシングし、この半
導体ウェハ1のダイシングによって形成された切削部1
aを、ダイシング後、エッチングしてこの切削部1aの
表面層1bを除去することにより、半導体ウェハ1の切
削部1aに形成されたチッピングや結晶欠陥などの欠陥
を取り除き、これによって半導体ウェハ1から分離させ
て取得する半導体チップの抗折強度の向上を図ることが
できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、ダイシングによって形成された欠陥の除去
に適用して有効な技術に関する。
【0002】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【0003】半導体製造工程のダイシング工程では、半
導体ウェハの切削加工が行われる。ここでは、それぞれ
の半導体チップの領域に対応して格子状の切り溝が形成
される。
【0004】なお、ダイシングでは、切削ラインのエッ
ジにチッピングと呼ばれる不定形破断(カケ)が生じる
ことがあり、このチッピングへの対策として、ステップ
カットやベベルカットなどの切削方法が用いられてい
る。
【0005】ここで、ダイシング装置におけるステップ
カットやベベルカットなどの切削方法については、例え
ば、株式会社工業調査会発行、「超LSI製造・試験装
置ガイドブック<1998年版>、電子材料別冊(19
97年11月号別冊)」、23〜25頁に記載されてい
る。
【0006】
【発明が解決しようとする課題】ところが、前記した技
術のダイシング装置におけるステップカットやベベルカ
ットでは、チッピングや結晶欠陥などを完全に除去する
のは困難であることが問題とされる。
【0007】本発明の目的は、半導体チップの抗折強度
の向上を図る半導体チップの形成方法およびそれを用い
た半導体装置の製造方法を提供することにある。
【0008】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0009】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0010】すなわち、本発明による半導体チップの形
成方法は、半導体ウェハを切削して格子状の切り溝を形
成する工程と、前記切削によって形成された前記半導体
ウェハの切削部をエッチングして前記切削部の表面層を
除去する工程とを有し、前記切削部の前記表面層を除去
して前記半導体ウェハから形成する半導体チップの抗折
強度を向上し得るものである。
【0011】したがって、半導体ウェハの切削(ダイシ
ング)による切削部をエッチングして切削部の表面層を
除去することにより、結晶欠陥を除去することができ
る。
【0012】さらに、切削部に形成されたエッジ面を削
ることができるため、このエッジ面への応力集中を緩和
できるとともに、表面に形成された亀裂も削り取ること
ができる。
【0013】これにより、結晶欠陥を除去でき、かつエ
ッジ面への応力集中を緩和でき、その結果、半導体チッ
プの抗折強度の向上を図ることができる。
【0014】また、本発明による半導体装置の製造方法
は、前記半導体チップの形成方法を用いたものであり、
半導体集積回路を有する複数の半導体チップが形成され
た半導体ウェハを準備する工程と、前記半導体ウェハを
切削して前記半導体チップに対応した格子状の切り溝を
形成する工程と、前記切削によって形成された前記半導
体ウェハの切削部をエッチングして前記切削部の表面層
を除去する工程と、前記半導体ウェハから個々の前記半
導体チップを分離させる工程と、前記半導体チップとチ
ップ支持部材とを接合する工程と、前記半導体チップの
表面電極と外部端子に電気的に接続されるリード部とを
電気的に接続する工程とを有し、前記エッチングによっ
て前記半導体ウェハの前記切削部の前記表面層を除去し
て前記半導体チップの抗折強度を向上し得るものであ
る。
【0015】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【0016】(実施の形態1)図1は本発明の実施の形
態1の半導体チップの形成方法に用いられるダイシング
装置の要部の構造の一例を示す構成概略図、図2は図1
に示すダイシング装置によるダイシング時の半導体ウェ
ハの状態の一例を一部破断して示す部分斜視図、図3は
本発明の実施の形態1の半導体チップの形成方法に用い
られるエッチング装置の要部の構造の一例を示す構成概
略図、図4は本発明の実施の形態1の半導体装置の製造
方法を用いて製造される半導体装置の一例であるTCP
(Tape Carrier Package) の構造を示す断面図である。
【0017】本実施の形態1の半導体チップ2の形成方
法は、半導体ウェハ1をダイシング(切削)し、このダ
イシングを行った半導体ウェハ1に対してダイシングに
よって形成された切削部1aを、その後、エッチングし
てこの切削部1aの表面層1bを除去することにより、
半導体ウェハ1の切削部1aに形成された欠陥(例え
ば、ダイシングにより切削ラインのエッジ面に生じた不
定形破断(カケ)であるチッピングや結晶欠陥などの欠
陥)を取り除き、これによって半導体ウェハ1から分離
させて取得する半導体チップ2(図4参照)の抗折強度
の向上を図るものである。
【0018】まず、図1に示す本実施の形態1の半導体
チップ1の形成方法で用いるダイシング装置の要部の構
造について説明する。
【0019】前記ダイシング装置の要部は、図2に示す
半導体ウェハ1をチャッキングによって支持し、かつX
Y方向に移動自在に設置されたテーブル3と、高速回転
してテーブル3により支持された半導体ウェハ1の回路
形成面1cを切削する極薄切削刃4と、極薄切削刃4を
高速回転可能に支持するスピンドル5と、切削中、半導
体ウェハ1の切削部1aに冷却水7を供給するノズル6
と、極薄切削刃4の回転速度や移動量およびテーブル3
の移動量などを制御する制御部8とによって構成されて
いる。
【0020】なお、ダイシング工程では、半導体ウェハ
1は、ダイシング後に個々の半導体チップ2に分散しな
いように、図3に示すように、その裏面1dに粘着性の
ウェハテープ9(ダイシングテープともいう)が貼付さ
れており、このウェハテープ9はその外周部がリング状
のフレーム治具10に貼り付けられて保持されている。
【0021】したがって、フレーム治具10に貼付され
たウェハテープ9上に半導体ウェハ1が固定され、この
状態でダイシング工程に搬送され、さらに、ダイシング
工程後のエッチング工程に対しても半導体ウェハ1は、
ウェハテープ9上に配置されて搬送される。
【0022】これにより、ダイシング工程では、このダ
イシング装置を用いて、それぞれに半導体集積回路が形
成された半導体ウェハ1の複数のチップ領域1e(図3
参照)に対応させて格子状に切り溝である切削部1aを
形成する。
【0023】続いて、図3に示す本実施の形態1の半導
体チップ2の形成方法で用いるエッチング装置の要部の
構造について説明する。
【0024】本実施の形態1のエッチング装置は、ウェ
ット式のものであり、その要部は、半導体ウェハ1を真
空吸着などによって支持し、かつ回転自在に設置された
回転ステージ11と、エッチング中、回転ステージ11
に支持された半導体ウェハ1の切削部1aにエッチング
液12を供給する移動ノズル13と、回転ステージ11
の回転速度および移動ノズル13の移動速度および移動
量などを制御する制御部14とによって構成されてい
る。
【0025】これにより、前記エッチング装置は、ダイ
シングによって形成された半導体ウェハ1を回転ステー
ジ11によって支持し、この回転ステージ11を所定速
度で回転させながら移動ノズル13から半導体ウェハ1
の切削部1aに対してエッチング液12を供給して切削
部1aをエッチングするものである。
【0026】なお、切削部1aは、エッチングによりそ
の表面層1bが深さ2μm程度に亘って除去され、これ
により、切削部1aに形成されたチッピングや結晶欠陥
(結晶欠陥は1〜2μm程度の深さに形成される)など
の欠陥を取り除くことができる。
【0027】ここで、本実施の形態1の半導体チップ2
の形成方法におけるエッチング装置で使用するエッチン
グ液12は、例えば、HF、HNO3 またはH2 SO4
などの混合液である。
【0028】次に、本実施の形態1の半導体チップ2の
形成方法について説明する。
【0029】なお、本実施の形態1の半導体チップ2の
形成は、ダイシング(切削)を行った後にエッチングを
行うものである。
【0030】また、図3に示すエッチング装置を用いて
エッチングを行う前、好ましくはダイシング前の工程に
おいて、半導体ウェハ1の回路形成面1cに前記エッチ
ングに対する保護膜(例えば、前記エッチング液12に
対して強いレジスト膜)を形成しておき、この状態でダ
イシングおよびエッチングを行う。
【0031】まず、それぞれのチップ領域1eに半導体
集積回路が形成され、かつリング状のフレーム治具10
に貼付されたウェハテープ9上にその裏面1dが張りつ
けられて固定された半導体ウェハ1を準備し、この半導
体ウェハ1を図1に示すダイシング装置内に搬入する。
【0032】その後、ダイシング装置を用いて半導体ウ
ェハ1を切削(ダイシング)して格子状の切り溝である
切削部1aを形成する。
【0033】すなわち、回路形成面1cに前記レジスト
膜が塗布された半導体ウェハ1を図1に示すテーブル3
上にチャッキングし、極薄切削刃4(ブレードともい
う)の回転速度およびテーブル3の移動量などを制御部
8によって制御しながら、図2に示すように、ノズル6
から冷却水7を吐出させて格子状の切り溝である切削部
1aを形成する。
【0034】これにより、各チップ領域1eが区分けさ
れる。
【0035】ダイシング終了後、図1に示すダイシング
装置から半導体ウェハ1を取り出し、続いて、図3に示
すエッチング装置の所定箇所に搬送し、そこで半導体ウ
ェハ1の切削部1aのエッチングを行う。
【0036】まず、半導体ウェハ1を回転ステージ11
上に真空吸着によって固定する。
【0037】その後、制御部14によって回転ステージ
11の回転速度、移動ノズル13の移動量および速度、
移動ノズル13からのエッチング液12の吐出量などを
制御して半導体ウェハ1の表面(回路形成面1c)全体
にほぼ均一にエッチング液12が供給それるようにして
半導体ウェハ1の切削部1aをエッチング液12によっ
てエッチングする。
【0038】これにより、切削部1aの表面層1bを除
去する。
【0039】なお、ここで、用いられるエッチング液1
2は、例えば、HF、HNO3 またはH2 SO4 などの
混合液であり、エッチング温度は、常温である。
【0040】また、半導体ウェハ1の回路形成面1cに
は、予め、エッチング液12に対する保護膜(例えば、
エッチング液12に対して強いレジスト膜)が形成され
ているため、エッチング液12によって回路形成面1c
がエッチングされることはなく、ダイシングによって露
出した切削部1aのみがエッチングされる。
【0041】これにより、切削部1aにおける厚さ2μ
m程度の表面層1bを除去し、ダイシングによって形成
されたチッピングや結晶欠陥などの欠陥を除去できる。
【0042】その結果、この半導体ウェハ1から分離さ
せて取得する半導体チップ2(図4参照)の抗折強度を
向上させることができる。
【0043】その後、図3に示すエッチング装置が備え
る洗浄部(ただし、図3に示すエッチング装置が洗浄部
を備えていない場合は、他の洗浄装置)を用いて、半導
体ウェハ1を洗浄する。
【0044】ここでは、例えば、純水によって半導体ウ
ェハ1の洗浄を行う。
【0045】次に、本実施の形態1の半導体装置の製造
方法について説明する。
【0046】なお、前記半導体装置の製造方法は、前記
半導体チップの形成方法を用いたものであり、本実施の
形態1では、前記半導体装置の一例として薄形のパッケ
ージである図4に示すTCP15の場合を説明する。
【0047】ここで、本実施の形態1のTCP15は、
カード内に半導体装置を埋め込んで形成される薄形製品
であるIC(Integrated Circuit)カードなどに用いる
と有効なものであるが、その用途は前記ICカードに限
定されるものではない。
【0048】まず、TCP15の構成について説明する
と、半導体チップ2のパッド2a(表面電極)とバンプ
17を介して電気的に接続し、かつこのバンプ17を介
して半導体チップ2を支持するリード部16(チップ支
持部材)と、リード部16と繋がった外部端子である外
部リード18と、リード部16および外部リード18が
設けられた薄膜配線テープ19と、半導体チップ2の回
路形成面1cおよびリード部16を封止用樹脂によって
封止して形成した封止部20と、ポッティングによって
封止を行った際の前記封止用樹脂の流出を阻止するダム
部21とからなる。
【0049】なお、薄膜配線テープ19は、例えば、ポ
リイミドテープなどによって形成され、また、前記封止
用樹脂は、例えば、熱硬化性のエポキシ樹脂などであ
る。
【0050】次に、前記半導体チップ2の形成方法を含
むTCP15の製造方法について説明する。
【0051】なお、本実施の形態1で説明したダイシン
グ工程とエッチング工程とを含む半導体ウェハ1から半
導体チップ2を取得する際の手順については、前記半導
体チップ2の形成方法と全く同じであるため、その重複
説明は省略する。
【0052】すなわち、前記半導体チップ2の形成方法
により、ダイシングによる切削部1aをエッチングして
形成した半導体チップ2を準備する。
【0053】続いて、半導体チップ2とチップ支持部材
であるリード部16とを接合するチップマウント(ペレ
ットボンディングともいう)を行う。
【0054】TCP15の場合、半導体チップ2のパッ
ド2aに仮固定したバンプ17と薄膜配線テープ19の
リード部16とを熱圧着によって電気的にかつ機械的に
接合する。
【0055】これにより、インナリードであるリード部
16と外部端子である外部リード18とが電気的に繋が
っているため、半導体チップ2のパッド2aと外部リー
ド18とも電気的に接続されたことになる。
【0056】その後、前記封止用樹脂を用いてポッティ
ング方法により、半導体チップ2の回路形成面1cとリ
ード部16との樹脂封止を行って封止部20を形成す
る。
【0057】さらに、外部リード18を含む薄膜配線テ
ープ19を所定箇所で切断してTCP15の製造を完了
する。
【0058】これにより、ダイシングによる切削部1a
の表面層1bを除去して抗折強度の向上を図った半導体
チップ2を有したTCP15を製造できる。
【0059】本実施の形態の半導体チップ2の形成方法
およびそれを用いたTCP15(半導体装置)の製造方
法によれば、以下のような作用効果が得られる。
【0060】すなわち、切削(ダイシング)により形成
された半導体ウェハ1の切削部1aをエッチングして切
削部1aの表面層1bを除去することにより、結晶欠陥
を除去することができる。
【0061】さらに、切削部1aに形成されたエッジ面
を削ることができるため、このエッジ面への応力集中を
緩和できるとともに、切削部1aの表面に形成された亀
裂も削り取ることができる。
【0062】したがって、前記結晶欠陥を除去でき、か
つ前記エッジ面への応力集中を緩和できるため、半導体
チップ2の抗折強度の向上を図ることができる。
【0063】また、半導体ウェハ1の切削部1aをエッ
チングすることにより、同一ウェハ内での半導体チップ
2の抗折強度のばらつきを低減できる。
【0064】さらに、半導体チップ2の抗折強度の向上
を図ることができるため、製品であるTCP15(半導
体装置)に対しても仕様範囲内の外力が加わった際に、
クラックの発生を防止できる。
【0065】また、半導体チップ2の抗折強度の向上を
図ることができるため、TCP15において耐荷重の仕
様を大きくすることができる。
【0066】さらに、エッチングを行う際に、半導体ウ
ェハ1の回路形成面1cにエッチングに対する保護膜を
形成した後にエッチングを行うことにより、半導体チッ
プ2の回路形成面1cの素子を保護することができる。
【0067】これにより、半導体チップ2の歩留りを向
上できる。
【0068】(実施の形態2)図5は本発明の実施の形
態2の半導体チップの形成方法に用いられるダイシング
装置の要部の構造を示す構成概略図である。
【0069】本実施の形態2の半導体チップ2の形成方
法は、切削(ダイシング)を行いながらエッチングを行
うものである。
【0070】すなわち、実施の形態1の半導体チップ2
の形成方法が、切削後(ダイシング後)にエッチングを
行ったのに対して、本実施の形態2の半導体チップ2の
形成方法は、前記切削と前記エッチングとを同時に行う
ものである。
【0071】したがって、本実施の形態2の半導体チッ
プ2の形成方法に用いられるダイシング装置は、図5に
示すように、ノズル6から冷却水7(図2参照)の代わ
りにエッチング液12を吐出し、ダイシングしながら半
導体ウェハ1の切削部1aにエッチング液12を供給す
るものであり、エッチング液12が切削部1aの冷却も
兼ねている。
【0072】つまり、制御部8により、極薄切削刃4の
回転速度およびテーブル3の移動量などを制御しなが
ら、ノズル6からのエッチング液12の吐出量も制御し
て切削部1aを形成するとともに、同時に、切削部1a
にエッチング液12を供給していく。
【0073】これにより、図5に示すダイシング装置
は、ダイシングと切削部1aのエッチングとを兼ねて行
うことが可能な装置である。
【0074】エッチングを含むダイシング終了後、実施
の形態1の場合と同様に、純水などを用いて半導体ウェ
ハ1を洗浄する。
【0075】なお、本実施の形態2の半導体チップ2の
形成方法およびそれを用いた半導体装置の製造方法は、
実施の形態1のダイシングによって形成された切削部1
aのエッチングの手順を、ダイシング後からダイシング
最中(ダイシング装置による冷却水7をエッチング液1
2に代えてダイシングしながら切削部1aをエッチング
する)に置き換えるだけであり、その他の半導体チップ
2の形成方法および半導体装置の製造方法については、
実施の形態1で説明したものと同じであるため、その重
複説明は省略する。
【0076】本実施の形態2の半導体チップ2の形成方
法およびそれを用いた半導体装置の製造方法によれば、
以下のような作用効果が得られる。
【0077】すなわち、切削(ダイシング)を行いなが
らエッチングを行うことにより、これらの処理を効率良
く行うことができ、その結果、半導体チップ2の形成方
法および半導体装置の製造方法におけるタクトタイムを
短縮できる。
【0078】なお、本実施の形態2の半導体チップ2の
形成方法およびそれを用いた半導体装置の製造方法によ
って得られるその他の作用効果については、実施の形態
1で説明したものと同様であるため、その重複説明は省
略する。
【0079】以上、本発明者によってなされた発明を発
明の実施の形態1,2に基づき具体的に説明したが、本
発明は前記発明の実施の形態1,2に限定されるもので
はなく、その要旨を逸脱しない範囲で種々変更可能であ
ることは言うまでもない。
【0080】例えば、前記実施の形態1,2では、半導
体ウェハ1の回路形成面1cを切削(ダイシング)して
この回路形成面1cに切り溝である切削部1aを形成す
る場合を説明したが、半導体ウェハ1の回路形成面1c
と反対側の面である裏面1d(図3参照)をダイシング
してこの裏面1dに形成された切削部1aをエッチング
してもよい。
【0081】すなわち、半導体ウェハ1をその裏面1d
で切削(ダイシング)して裏面1dに格子状の切り溝で
ある切削部1aを形成し、前記切削によって形成された
半導体ウェハ1の切削部1aをエッチングして切削部1
aの表面層1bを除去するものである。
【0082】その際、ウェハテープ9は、半導体ウェハ
1の回路形成面1cに貼付され、ダイシング時には、ダ
イシング装置のテーブル3上に通常のダイシングの場合
と半導体ウェハ1の表裏を反転させて配置する。
【0083】つまり、裏面1dのダイシングを行う際に
は、半導体ウェハ1の裏面1dをスピンドル5側(上
方)に向け(ウェハテープ9が貼付された回路形成面1
c側を下に向け)、上方に向けた裏面1dを極薄切削刃
4によって切削して切り溝である切削部1aを裏面1d
に形成する。
【0084】ダイシング後、この裏面1dに形成された
切削部1aを、実施の形態1の方法と同様にしてエッチ
ングする。
【0085】なお、半導体ウェハ1の裏面1dのダイシ
ング中に実施の形態2の方法と同様にして切削部1aを
エッチングしてもよい。すなわち、裏面1dをダイシン
グしながらエッチングしてもよい。
【0086】これにより、半導体ウェハ1の裏面1dに
おいて切削とエッチングとを行うため、エッチング前の
回路形成面1cに対しての保護膜の形成を行う必要がな
くなる。
【0087】その結果、エッチング前に回路形成面1c
に対して保護膜の形成を行う場合と比較して、この保護
膜形成の工程を削除できるため、切削およびエッチング
の効率化を図ることができ、これにより、タクトタイム
を短縮できる。
【0088】なお、半導体ウェハ1を裏面1dで切削
し、この切削によって形成された半導体ウェハ1の切削
部1aをエッチングすることにより、半導体ウェハ1の
裏面1d側において切削が行われるため、半導体ウェハ
1の回路形成面1cにはウェハテープ9が貼付される。
【0089】その結果、このウェハテープ9により回路
形成面1cの素子を保護することができる。
【0090】また、裏面1dをダイシングする方法にお
いて、前記エッチングを行う際に、裏面1dの全体をエ
ッチングして裏面全体の表面層1bを除去してもよい。
【0091】これにより、半導体ウェハ1の裏面1dの
表面層1bを除去することができ、半導体ウェハ1の裏
面1dに形成された結晶欠陥なども除去できる。
【0092】その結果、半導体チップ2の抗折強度をさ
らに向上できる。
【0093】なお、前記実施の形態1,2では、ダイシ
ング後またはダイシング中にエッチング液12を用いて
切削部1aをエッチングする場合を説明したが、エッチ
ング液12の代わりとしてCF4 +O2 またはSF6
どのエッチングガスを用いてもよい。
【0094】この場合、エッチングは、例えば、50〜
100℃程度で行われ、また、洗浄時には、前記エッチ
ングガスに対しての中和ガスを用いる。
【0095】なお、エッチングガスを用いた際にも、前
記実施の形態1と同様の作用効果を得ることができる。
【0096】また、前記実施の形態1,2では、ダイシ
ング後またはダイシング中にエッチング液12を用いて
エッチングを行う場合を説明したが、図6に示す他の実
施の形態のように、不活性ガスのイオンによるスパッタ
方式によって半導体ウェハ1の切削部1aのエッチング
を行ってもよい。
【0097】この場合、異方性を利用できるため、図6
に示すように、スパッタ粒子23は、半導体ウェハ1に
対して直線的に衝突するため、回路形成面1cを覆うス
パッタ用のマスク22を用いることにより、スパッタ粒
子23が半導体ウェハ1の回路形成面1cに衝突するこ
とはなく、回路形成面1c上にレジスト膜などの保護膜
を形成する必要がない。
【0098】したがって、裏面ダイシングの場合と同様
に、保護膜形成の工程を削除できるため、切削およびエ
ッチングの効率化を図ることができ、これにより、タク
トタイムを短縮できる。
【0099】さらに、マスク22を複数回使用すること
ができる。
【0100】また、前記実施の形態1(裏面ダイシング
でダイシング後にエッチングを行う場合も含む)では、
ダイシングとエッチングとを別々の装置を用いて行う場
合を説明したが、ダイシング装置にエッチング部を設け
てダイシング部とエッチング部とを有した装置としても
よい。
【0101】すなわち、ダイシング装置が、ダイシング
を行った後、ダイシングによる切削部1aをエッチング
する一貫処理装置であってもよい。
【0102】また、前記実施の形態1,2では、半導体
装置の一例として、TCP15を取り上げて説明した
が、前記半導体装置は、ダイシングにより形成された切
削部1aをエッチングしてその表面層1bを除去し、こ
れにより、抗折強度を向上させた半導体チップ2が組み
込まれたものであれば、COB(Chip On Board)やCS
P(Chip Scale Package) などの他の半導体装置であっ
てもよく、さらに、ベアチップ出荷品に適用してもよ
い。
【0103】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0104】(1).切削(ダイシング)により形成さ
れた半導体ウェハの切削部をエッチングして切削部の表
面層を除去することにより、結晶欠陥を除去することが
できる。さらに、切削部に形成されたエッジ面を削るこ
とができるため、このエッジ面への応力集中を緩和でき
る。これにより、半導体チップの抗折強度の向上を図る
ことができる。
【0105】(2).半導体ウェハの切削部をエッチン
グすることにより、同一ウェハ内での半導体チップの抗
折強度のばらつきを低減できる。さらに、半導体チップ
の抗折強度の向上を図ることができるため、製品である
半導体装置に対しても仕様範囲内の外力が加わった際
に、クラックの発生を防止できる。
【0106】(3).半導体チップの抗折強度の向上を
図ることができるため、半導体装置において耐荷重の仕
様を大きくすることができる。
【0107】(4).ダイシングを行いながらエッチン
グを行うことにより、これらの処理を効率良く行うこと
ができ、その結果、タクトタイムを短縮できる。
【図面の簡単な説明】
【図1】本発明の実施の形態1の半導体チップの形成方
法に用いられるダイシング装置の要部の構造の一例を示
す構成概略図である。
【図2】図1に示すダイシング装置によるダイシング時
の半導体ウェハの状態の一例を一部破断して示す部分斜
視図である。
【図3】本発明の実施の形態1の半導体チップの形成方
法に用いられるエッチング装置の要部の構造の一例を示
す構成概略図である。
【図4】本発明の実施の形態1の半導体装置の製造方法
を用いて製造される半導体装置の一例であるTCPの構
造を示す断面図である。
【図5】本発明の実施の形態2の半導体チップの形成方
法に用いられるダイシング装置の要部の構造を示す構成
概略図である。
【図6】本発明の他の実施の形態である半導体チップの
形成方法に用いられるエッチング装置の構造を示す構成
概略図である。
【符号の説明】
1 半導体ウェハ 1a 切削部 1b 表面層 1c 回路形成面 1d 裏面 1e チップ領域 2 半導体チップ 2a パッド(表面電極) 3 テーブル 4 極薄切削刃 5 スピンドル 6 ノズル 7 冷却水 8 制御部 9 ウェハテープ 10 フレーム治具 11 回転ステージ 12 エッチング液 13 移動ノズル 14 制御部 15 TCP(半導体装置) 16 リード部(チップ支持部材) 17 バンプ 18 外部リード(外部端子) 19 薄膜配線テープ 20 封止部 21 ダム部 22 マスク 23 スパッタ粒子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森田 正行 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業本部内 (72)発明者 花田 賢次 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業本部内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウェハを切削して格子状の切り溝
    を形成する工程と、 前記切削によって形成された前記半導体ウェハの切削部
    をエッチングして前記切削部の表面層を除去する工程と
    を有し、 前記切削部の前記表面層を除去して前記半導体ウェハか
    ら形成する半導体チップの抗折強度を向上し得ることを
    特徴とする半導体チップの形成方法。
  2. 【請求項2】 半導体ウェハを切削して格子状の切り溝
    を形成する工程と、 前記切削によって形成された前記半導体ウェハの切削部
    にエッチング液またはエッチングガスを供給して前記切
    削部をエッチングすることにより、前記切削部の表面層
    を除去する工程とを有し、 前記切削部の前記表面層を除去して前記半導体ウェハか
    ら形成する半導体チップの抗折強度を向上し得ることを
    特徴とする半導体チップの形成方法。
  3. 【請求項3】 請求項1または2記載の半導体チップの
    形成方法であって、前記エッチングを行う際に、前記半
    導体ウェハの回路形成面に前記エッチングに対する保護
    膜を形成した後に前記エッチングを行うことを特徴とす
    る半導体チップの形成方法。
  4. 【請求項4】 半導体ウェハをその回路形成面と反対側
    の面で切削して前記反対側の面に格子状の切り溝を形成
    する工程と、 前記切削によって形成された前記半導体ウェハの切削部
    をエッチングして前記切削部の表面層を除去する工程と
    を有し、 前記切削部の前記表面層を除去して前記半導体ウェハか
    ら形成する半導体チップの抗折強度を向上し得ることを
    特徴とする半導体チップの形成方法。
  5. 【請求項5】 請求項4記載の半導体チップの形成方法
    であって、前記エッチングを行う際に、前記回路形成面
    と反対側の面をエッチングして前記反対側の面の前記表
    面層を除去することを特徴とする半導体チップの形成方
    法。
  6. 【請求項6】 請求項1,2,3,4または5記載の半
    導体チップの形成方法であって、前記切削を行った後に
    前記エッチングを行うことを特徴とする半導体チップの
    形成方法。
  7. 【請求項7】 請求項1,2,3,4または5記載の半
    導体チップの形成方法であって、前記切削を行いながら
    前記エッチングを行うことを特徴とする半導体チップの
    形成方法。
  8. 【請求項8】 請求項1,2,3,4,5,6または7
    記載の半導体チップの形成方法を用いた半導体装置の製
    造方法であって、 半導体集積回路を有する複数の半導体チップが形成され
    た半導体ウェハを準備する工程と、 前記半導体ウェハを切削して前記半導体チップに対応し
    た格子状の切り溝を形成する工程と、 前記切削によって形成された前記半導体ウェハの切削部
    をエッチングして前記切削部の表面層を除去する工程
    と、 前記半導体ウェハから個々の前記半導体チップを分離さ
    せる工程と、 前記半導体チップとチップ支持部材とを接合する工程
    と、 前記半導体チップの表面電極と外部端子に電気的に接続
    されるリード部とを電気的に接続する工程とを有し、 前記エッチングによって前記半導体ウェハの前記切削部
    の前記表面層を除去して前記半導体チップの抗折強度を
    向上し得ることを特徴とする半導体装置の製造方法。
JP26257598A 1998-09-17 1998-09-17 半導体チップの形成方法およびそれを用いた半導体装置の製造方法 Pending JP2000091274A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26257598A JP2000091274A (ja) 1998-09-17 1998-09-17 半導体チップの形成方法およびそれを用いた半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26257598A JP2000091274A (ja) 1998-09-17 1998-09-17 半導体チップの形成方法およびそれを用いた半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000091274A true JP2000091274A (ja) 2000-03-31

Family

ID=17377722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26257598A Pending JP2000091274A (ja) 1998-09-17 1998-09-17 半導体チップの形成方法およびそれを用いた半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000091274A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003056613A1 (fr) * 2001-12-25 2003-07-10 Hitachi, Ltd. Dispositif semi-conducteur et procede de fabrication correspondant
US6730579B1 (en) * 1999-02-05 2004-05-04 Sharp Kabushiki Kaisha Method of manufacturing a semiconductor dice by partially dicing the substrate and subsequent chemical etching
JP2005252126A (ja) * 2004-03-08 2005-09-15 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2009111147A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体チップ及びその製造方法
JP2009176793A (ja) * 2008-01-22 2009-08-06 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2010147488A (ja) * 2004-11-01 2010-07-01 Xsil Technology Ltd ダイシング中あるいは後のエッチングによるダイ強度の増加
JP2010182753A (ja) * 2009-02-03 2010-08-19 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2011249393A (ja) * 2010-05-24 2011-12-08 Disco Abrasive Syst Ltd 硬質基板の切削方法および切削装置
CN103311116A (zh) * 2013-06-17 2013-09-18 无锡中微高科电子有限公司 半导体芯片的背面倒角工艺
JP2016040796A (ja) * 2014-08-12 2016-03-24 株式会社ディスコ ウエーハの分割方法
US9352417B2 (en) 2002-04-19 2016-05-31 Electro Scientific Industries, Inc. Increasing die strength by etching during or after dicing
JP2020009812A (ja) * 2018-07-03 2020-01-16 株式会社ディスコ ウエーハの加工方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730579B1 (en) * 1999-02-05 2004-05-04 Sharp Kabushiki Kaisha Method of manufacturing a semiconductor dice by partially dicing the substrate and subsequent chemical etching
WO2003056613A1 (fr) * 2001-12-25 2003-07-10 Hitachi, Ltd. Dispositif semi-conducteur et procede de fabrication correspondant
US9352417B2 (en) 2002-04-19 2016-05-31 Electro Scientific Industries, Inc. Increasing die strength by etching during or after dicing
JP2005252126A (ja) * 2004-03-08 2005-09-15 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2010147488A (ja) * 2004-11-01 2010-07-01 Xsil Technology Ltd ダイシング中あるいは後のエッチングによるダイ強度の増加
JP2009111147A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体チップ及びその製造方法
JP2009176793A (ja) * 2008-01-22 2009-08-06 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2010182753A (ja) * 2009-02-03 2010-08-19 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2011249393A (ja) * 2010-05-24 2011-12-08 Disco Abrasive Syst Ltd 硬質基板の切削方法および切削装置
CN103311116A (zh) * 2013-06-17 2013-09-18 无锡中微高科电子有限公司 半导体芯片的背面倒角工艺
JP2016040796A (ja) * 2014-08-12 2016-03-24 株式会社ディスコ ウエーハの分割方法
JP2020009812A (ja) * 2018-07-03 2020-01-16 株式会社ディスコ ウエーハの加工方法
JP7191563B2 (ja) 2018-07-03 2022-12-19 株式会社ディスコ ウエーハの加工方法

Similar Documents

Publication Publication Date Title
US6582983B1 (en) Method and wafer for maintaining ultra clean bonding pads on a wafer
TWI847438B (zh) 用於處理半導體晶粒構件的方法
US10026605B2 (en) Method of reducing residual contamination in singulated semiconductor die
US9847219B2 (en) Semiconductor die singulation method
US8664089B1 (en) Semiconductor die singulation method
TWI284960B (en) Manufacturing method of semiconductor device
JP2001035817A (ja) ウェーハの分割方法及び半導体装置の製造方法
KR20190140967A (ko) 처리된 적층 다이들
KR20050067019A (ko) 반도체 집적회로장치의 제조방법
JP2001127206A (ja) チップスケールパッケージの製造方法及びicチップの製造方法
US9034731B2 (en) Integrated, integrated circuit singulation system
JP2000091274A (ja) 半導体チップの形成方法およびそれを用いた半導体装置の製造方法
JP2007048920A (ja) 半導体装置の製造方法
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
US7659140B2 (en) Integrated circuit system with a debris trapping system
JP2004207591A (ja) 半導体装置の製造方法
JP2001308036A (ja) 半導体装置の製造方法
KR100730621B1 (ko) 웨이퍼상의 본딩 패드를 초청정 상태로 유지하는 방법
JP2890855B2 (ja) 半導体チップの製造方法
KR20060085848A (ko) 뒷면 연마 후 범프 형성 공정을 포함하는 반도체 웨이퍼제조 방법
JP2025028565A (ja) ウェーハの加工方法
KR100728956B1 (ko) 반도체 패키지의 제조방법
JP2003059878A (ja) 半導体チップ及びその製造方法
JP2002043273A (ja) 半導体装置の製造法
JP2005072534A (ja) 半導体装置の製造方法