JP2000091260A - 半導体製造方法 - Google Patents
半導体製造方法Info
- Publication number
- JP2000091260A JP2000091260A JP10262091A JP26209198A JP2000091260A JP 2000091260 A JP2000091260 A JP 2000091260A JP 10262091 A JP10262091 A JP 10262091A JP 26209198 A JP26209198 A JP 26209198A JP 2000091260 A JP2000091260 A JP 2000091260A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- diffusion
- semiconductor
- semiconductor manufacturing
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 半導体製造工程における不純物の増速拡散を
抑制するためのＲＴＡを施す際、ウェーハ面内温度や半
導体素子特性のバラツキが生じない半導体製造方法を提
供する。 【解決手段】 ウェーハ表面にイオンを注入し、このウ
ェーハ表面を数１０℃／秒以上の昇温率で９００℃以上
に急速昇温する急速昇温工程を施し、その後の熱処理工
程によって半導体素子を形成する半導体製造方法におい
て、前記急速昇温工程時、５００℃以上７００℃以下の
間で昇温を止め、その温度で１秒以上６０秒以下の時間
保持する。
抑制するためのＲＴＡを施す際、ウェーハ面内温度や半
導体素子特性のバラツキが生じない半導体製造方法を提
供する。 【解決手段】 ウェーハ表面にイオンを注入し、このウ
ェーハ表面を数１０℃／秒以上の昇温率で９００℃以上
に急速昇温する急速昇温工程を施し、その後の熱処理工
程によって半導体素子を形成する半導体製造方法におい
て、前記急速昇温工程時、５００℃以上７００℃以下の
間で昇温を止め、その温度で１秒以上６０秒以下の時間
保持する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体製造方法に関
する。より詳しくは、不純物の増速拡散防止のための急
速昇温工程を施す半導体製造方法に関するものである。
する。より詳しくは、不純物の増速拡散防止のための急
速昇温工程を施す半導体製造方法に関するものである。
【０００２】
【従来の技術】Ｓｉ半導体の場合、Ｐ（リン）やＢ（ボ
ロン）といった不純物をイオン化し、これを電界により
加速して、半導体基板中に導入し、ｐ型半導体やｎ型半
導体を形成している。この方法で不純物密度が１ｅ１９
／ｃｍ3 以上になるまでイオンを注入すると、半導体製
造プロセスにおける熱処理工程中に、通常よりもはるか
に大きな熱拡散係数で不純物が熱拡散する増速拡散（照
射促進拡散）が生じる。特に、近年は半導体素子の微細
化のため、イオン注入を半導体基板の浅いところに行う
ので、増速拡散の影響は半導体素子の電気特性に顕著に
表れ、浅い拡散層ができにくく、トランジスタ特性を悪
化させるようになり、半導体回路の製造上問題となって
いた。このような増速拡散現象は、７５０℃前後で行わ
れるＬＰのＣＶＤを用いる絶縁膜形成工程やその他の熱
処理を施す薄膜形成工程において最も顕著に生じてい
た。
ロン）といった不純物をイオン化し、これを電界により
加速して、半導体基板中に導入し、ｐ型半導体やｎ型半
導体を形成している。この方法で不純物密度が１ｅ１９
／ｃｍ3 以上になるまでイオンを注入すると、半導体製
造プロセスにおける熱処理工程中に、通常よりもはるか
に大きな熱拡散係数で不純物が熱拡散する増速拡散（照
射促進拡散）が生じる。特に、近年は半導体素子の微細
化のため、イオン注入を半導体基板の浅いところに行う
ので、増速拡散の影響は半導体素子の電気特性に顕著に
表れ、浅い拡散層ができにくく、トランジスタ特性を悪
化させるようになり、半導体回路の製造上問題となって
いた。このような増速拡散現象は、７５０℃前後で行わ
れるＬＰのＣＶＤを用いる絶縁膜形成工程やその他の熱
処理を施す薄膜形成工程において最も顕著に生じてい
た。
【０００３】このような増速拡散を抑制するため、近年
になり、薄膜形成や、拡散処理などの熱処理工程の前に
数１０℃／秒以上の昇温率で９００℃以上まで短時間で
急速に高温まで昇温するＲＴＡ（Rapid Thermal Annea
l）工程が行われている。図４は従来のＲＴＡ工程の時
間と温度の関係図である。図示したように、時間Ｏから
Ｐの間に数十℃／秒若しくは数百度／秒の昇温率で昇温
したい温度まで昇温し、ある程度保持して時間Ｑから降
温工程を行い、Ｒの時点で完了する。このようなＲＴＡ
を行うことで、前記増速拡散は抑制され、トランジスタ
特性等も大きく改善されることとなった。
になり、薄膜形成や、拡散処理などの熱処理工程の前に
数１０℃／秒以上の昇温率で９００℃以上まで短時間で
急速に高温まで昇温するＲＴＡ（Rapid Thermal Annea
l）工程が行われている。図４は従来のＲＴＡ工程の時
間と温度の関係図である。図示したように、時間Ｏから
Ｐの間に数十℃／秒若しくは数百度／秒の昇温率で昇温
したい温度まで昇温し、ある程度保持して時間Ｑから降
温工程を行い、Ｒの時点で完了する。このようなＲＴＡ
を行うことで、前記増速拡散は抑制され、トランジスタ
特性等も大きく改善されることとなった。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来のＲＴＡは、非常に高い昇温率で温度を上げるため、
拡散炉内部の温度均一性に影響を与える。また、電子素
子を形成するウェーハは年々大口径化しており、これに
起因してウェーハ面内の温度差が大きくなる傾向があ
る。さらに、不純物の熱拡散はＲＴＡの温度、時間、昇
温率に大きく依存するため、半導体素子特性はこれらの
条件によって敏感に変化する。よって、ＲＴＡの急速昇
温の際にウェーハ面内の温度などのバラツキが生じやす
く、これにより、ウェーハ面内の半導体素子特性が不均
一になって製品の歩留まりを悪化させる。
来のＲＴＡは、非常に高い昇温率で温度を上げるため、
拡散炉内部の温度均一性に影響を与える。また、電子素
子を形成するウェーハは年々大口径化しており、これに
起因してウェーハ面内の温度差が大きくなる傾向があ
る。さらに、不純物の熱拡散はＲＴＡの温度、時間、昇
温率に大きく依存するため、半導体素子特性はこれらの
条件によって敏感に変化する。よって、ＲＴＡの急速昇
温の際にウェーハ面内の温度などのバラツキが生じやす
く、これにより、ウェーハ面内の半導体素子特性が不均
一になって製品の歩留まりを悪化させる。
【０００５】一方、近年の実験から、イオン注入法によ
りＳｉ基板中に導入した不純物は１０秒以内であれば、
７００度以下の温度で不純物は増速拡散しないことが分
かっている。さらに、７５０度以上の熱処理を行うとき
は、高い昇温率で拡散炉の温度を上昇させ、短時間でＲ
ＴＡを行うことにより増速拡散が抑制されることも分か
っている。
りＳｉ基板中に導入した不純物は１０秒以内であれば、
７００度以下の温度で不純物は増速拡散しないことが分
かっている。さらに、７５０度以上の熱処理を行うとき
は、高い昇温率で拡散炉の温度を上昇させ、短時間でＲ
ＴＡを行うことにより増速拡散が抑制されることも分か
っている。
【０００６】また、ＲＴＡの工程において、最高温度に
達する前に一度昇温を止め、一定温度の状態を保持し
（Pre Stable工程）、その後再び最高温度まで昇温を行
うことにより、ＲＴＡ時の炉内温度やウェーハ面内温度
のバラツキが安定化することが実験により確認されてい
る。さらにＭＯＳＦＥＴについて、５００℃から７００
℃の間で１０秒間のPre Stable工程を行った後、１００
０℃まで昇温するＲＴＡを施した試料でシート抵抗（電
気抵抗）の測定を行う実験により、シート抵抗のウェー
ハ面内バラツキが減り、特性が安定化することが確認さ
れている。
達する前に一度昇温を止め、一定温度の状態を保持し
（Pre Stable工程）、その後再び最高温度まで昇温を行
うことにより、ＲＴＡ時の炉内温度やウェーハ面内温度
のバラツキが安定化することが実験により確認されてい
る。さらにＭＯＳＦＥＴについて、５００℃から７００
℃の間で１０秒間のPre Stable工程を行った後、１００
０℃まで昇温するＲＴＡを施した試料でシート抵抗（電
気抵抗）の測定を行う実験により、シート抵抗のウェー
ハ面内バラツキが減り、特性が安定化することが確認さ
れている。
【０００７】一方、先行技術として、特開平８-１０７
０６７号公報にＲＴＡ等の多段階のアニールを利用した
半導体の薄膜形成方法が掲載されている。しかしなが
ら、この公報は結晶粒成長のための熱処理プロセスを開
示するものであり、不純物の増速拡散抑制に関しては考
慮しておらず、昇温率や、昇温を止めて保持する時間に
ついては何の規定もない。よってこの公報内容からは増
速拡散抑制やウェーハ面内の温度のバラツキを防ぐ技術
は得られない。
０６７号公報にＲＴＡ等の多段階のアニールを利用した
半導体の薄膜形成方法が掲載されている。しかしなが
ら、この公報は結晶粒成長のための熱処理プロセスを開
示するものであり、不純物の増速拡散抑制に関しては考
慮しておらず、昇温率や、昇温を止めて保持する時間に
ついては何の規定もない。よってこの公報内容からは増
速拡散抑制やウェーハ面内の温度のバラツキを防ぐ技術
は得られない。
【０００８】本発明は、上記従来技術を考慮したもので
あり、半導体製造プロセスでの不純物の増速拡散を抑制
し、ウェーハ面内温度や半導体素子特性のバラツキを生
じないＲＴＡ工程を含む半導体製造方法の提供を目的と
する。
あり、半導体製造プロセスでの不純物の増速拡散を抑制
し、ウェーハ面内温度や半導体素子特性のバラツキを生
じないＲＴＡ工程を含む半導体製造方法の提供を目的と
する。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、ウェーハ表面にイオンを注入し、不純
物の増速拡散防止のため、このウェーハ表面を数１０℃
／秒以上の昇温率で９００℃以上に急速昇温する急速昇
温工程を施し、その後にウェーハの熱処理工程によって
半導体素子を形成する半導体製造方法において、前記急
速昇温工程時、５００℃以上７００℃以下の間で一旦昇
温を止め、その温度で１秒以上６０秒以下の時間保持す
ることを特徴とする半導体製造方法を提供する。
め、本発明では、ウェーハ表面にイオンを注入し、不純
物の増速拡散防止のため、このウェーハ表面を数１０℃
／秒以上の昇温率で９００℃以上に急速昇温する急速昇
温工程を施し、その後にウェーハの熱処理工程によって
半導体素子を形成する半導体製造方法において、前記急
速昇温工程時、５００℃以上７００℃以下の間で一旦昇
温を止め、その温度で１秒以上６０秒以下の時間保持す
ることを特徴とする半導体製造方法を提供する。
【００１０】この構成によれば、９００℃以上の高温ま
で急速に昇温するとき、不純物の増速拡散の起こらない
温度で、一旦昇温を止めて保持するので、炉内温度が安
定し、ウェーハ面内温度も均一になるため製造された半
導体素子特性のバラツキが起こらない。ここで昇温を途
中で止める温度を５００℃以上７００℃以下としたの
は、５００℃未満で一旦昇温を止めると、その後の急速
昇温により１度に最高温度まで昇温させると、温度の面
内バラツキが生ずるおそれがあり、７００℃より高い温
度で昇温を止めるとその温度で増速拡散が起こるおそれ
があるからである。また、保持時間を１秒以上６０秒以
下としたのは、１秒未満では途中で昇温を止めて保持す
る効果がなく、６０秒より長くしたのでは増速拡散が起
こる可能性があるからである。
で急速に昇温するとき、不純物の増速拡散の起こらない
温度で、一旦昇温を止めて保持するので、炉内温度が安
定し、ウェーハ面内温度も均一になるため製造された半
導体素子特性のバラツキが起こらない。ここで昇温を途
中で止める温度を５００℃以上７００℃以下としたの
は、５００℃未満で一旦昇温を止めると、その後の急速
昇温により１度に最高温度まで昇温させると、温度の面
内バラツキが生ずるおそれがあり、７００℃より高い温
度で昇温を止めるとその温度で増速拡散が起こるおそれ
があるからである。また、保持時間を１秒以上６０秒以
下としたのは、１秒未満では途中で昇温を止めて保持す
る効果がなく、６０秒より長くしたのでは増速拡散が起
こる可能性があるからである。
【００１１】好ましい構成例においては、前記急速昇温
工程は、薄膜形成又は拡散処理の熱処理工程の前に、こ
れらの熱処理工程での不純物増速拡散防止のために行わ
れるものであることを特徴としている。
工程は、薄膜形成又は拡散処理の熱処理工程の前に、こ
れらの熱処理工程での不純物増速拡散防止のために行わ
れるものであることを特徴としている。
【００１２】この構成によれば、薄膜形成や拡散処理の
熱処理工程で生じる増速拡散を、事前に急速昇温工程を
行うことにより抑制することができる。
熱処理工程で生じる増速拡散を、事前に急速昇温工程を
行うことにより抑制することができる。
【００１３】
【発明の実施の形態】図１は、本発明の実施形態のフロ
ーチャートである。図示したように、イオン注入を行っ
た後（Ｓ１）、一回又はそれ以上のPre Stable 工程を
含む２段階又はそれ以上の多段ＲＴＡを行い（Ｓ２）、
そしてＣＶＤなどで熱処理を施しながら絶縁膜を形成す
る（Ｓ３）。このように、多段のＲＴＡを絶縁膜形成の
前に行うことにより、絶縁膜形成のための熱処理での不
純物の増速拡散が阻止されるとともにウェーハ面内温度
のバラツキを抑制することができる。
ーチャートである。図示したように、イオン注入を行っ
た後（Ｓ１）、一回又はそれ以上のPre Stable 工程を
含む２段階又はそれ以上の多段ＲＴＡを行い（Ｓ２）、
そしてＣＶＤなどで熱処理を施しながら絶縁膜を形成す
る（Ｓ３）。このように、多段のＲＴＡを絶縁膜形成の
前に行うことにより、絶縁膜形成のための熱処理での不
純物の増速拡散が阻止されるとともにウェーハ面内温度
のバラツキを抑制することができる。
【００１４】
【実施例】昇温率を５０℃／秒、Pre Stable 工程の保
持時間を１０秒として本発明のＲＴＡにおける温度と時
間を表したものが図２と図３である。
持時間を１０秒として本発明のＲＴＡにおける温度と時
間を表したものが図２と図３である。
【００１５】図２は、ＲＴＡ工程において、１回のPre
Stable工程を行って２段階の急速昇温を行った時の温度
と時間の関係図である。イオン注入などの手段でボロン
（Ｂ）等の３族の原子を導入したＳｉ基板に１０ｎｍ程
度の金属汚染防止用の絶縁膜を堆積した後、イオン注入
機を用いて、この基板にヒ素（Ａｓ）をエネルギー５０
ｋｅＶ、ドーズ量３ｅ１５／ｃｍ2 でイオン注入する。
そして時間ＡからＢまでは７００℃の温度に達するまで
５０℃／秒以上の昇温率で昇温を行い、時間ＣまでPre
Stable 工程を１０秒間行う。その後時間Ｄまでは、１
０００℃に達するまで５０℃／秒以上の昇温率で昇温を
行い、その温度で１０秒間保持し、時間ＥからＦまで降
温率５０℃／秒で室温まで降温工程を行う。
Stable工程を行って２段階の急速昇温を行った時の温度
と時間の関係図である。イオン注入などの手段でボロン
（Ｂ）等の３族の原子を導入したＳｉ基板に１０ｎｍ程
度の金属汚染防止用の絶縁膜を堆積した後、イオン注入
機を用いて、この基板にヒ素（Ａｓ）をエネルギー５０
ｋｅＶ、ドーズ量３ｅ１５／ｃｍ2 でイオン注入する。
そして時間ＡからＢまでは７００℃の温度に達するまで
５０℃／秒以上の昇温率で昇温を行い、時間ＣまでPre
Stable 工程を１０秒間行う。その後時間Ｄまでは、１
０００℃に達するまで５０℃／秒以上の昇温率で昇温を
行い、その温度で１０秒間保持し、時間ＥからＦまで降
温率５０℃／秒で室温まで降温工程を行う。
【００１６】図３はＲＴＡ工程において、２回のPre St
able工程を行って３段階の急速昇温を行った時の温度と
時間の関係図である。イオン注入などの手段でボロン
（Ｂ）等の３族の原子を導入したＳｉ基板に１０ｎｍ程
度の金属汚染防止などの絶縁膜を堆積した後、イオン注
入機を用いて、この基板にヒ素（Ａｓ）をエネルギー５
０ｋｅＶ、ドーズ量３ｅ１５／ｃｍ2 でイオン注入す
る。そして時間ＧからＨまでは５００℃の温度に達する
まで５０℃／秒以上の昇温率で昇温を行い、時間Ｉまで
Pre Stable 工程を１０秒間行う。その後時間Ｊまでは
また５０℃／秒の昇温率で７００℃まで昇温し、時間Ｋ
まで再びPre Stable 工程を１０秒間行い、時間Ｌまで
５０℃／秒の昇温率で１０００℃まで昇温を行い、その
温度で１０秒間保持し、時間ＭからＮまで降温率５０℃
／秒で室温まで降温工程を行う。
able工程を行って３段階の急速昇温を行った時の温度と
時間の関係図である。イオン注入などの手段でボロン
（Ｂ）等の３族の原子を導入したＳｉ基板に１０ｎｍ程
度の金属汚染防止などの絶縁膜を堆積した後、イオン注
入機を用いて、この基板にヒ素（Ａｓ）をエネルギー５
０ｋｅＶ、ドーズ量３ｅ１５／ｃｍ2 でイオン注入す
る。そして時間ＧからＨまでは５００℃の温度に達する
まで５０℃／秒以上の昇温率で昇温を行い、時間Ｉまで
Pre Stable 工程を１０秒間行う。その後時間Ｊまでは
また５０℃／秒の昇温率で７００℃まで昇温し、時間Ｋ
まで再びPre Stable 工程を１０秒間行い、時間Ｌまで
５０℃／秒の昇温率で１０００℃まで昇温を行い、その
温度で１０秒間保持し、時間ＭからＮまで降温率５０℃
／秒で室温まで降温工程を行う。
【００１７】このようにしてPre Stable 工程を含むＲ
ＴＡを行えば、その後の薄膜形成工程での熱処理におけ
る不純物の増速拡散を防止できるとともにこの増速拡散
防止のためのＲＴＡによるウェーハ面内温度などのバラ
ツキを抑制することができる。 以上のような温度分布
のバラツキを抑えた増速拡散防止のための多段ＲＴＡ
は、例えばＭＯＳＦＥＴ、ｎ型又はｐ型ダイオード、バ
イポーラドランジスタ、サイリスタトランジスタ、発光
ダイオードその他各種半導体素子の製造プロセスに適用
できる。
ＴＡを行えば、その後の薄膜形成工程での熱処理におけ
る不純物の増速拡散を防止できるとともにこの増速拡散
防止のためのＲＴＡによるウェーハ面内温度などのバラ
ツキを抑制することができる。 以上のような温度分布
のバラツキを抑えた増速拡散防止のための多段ＲＴＡ
は、例えばＭＯＳＦＥＴ、ｎ型又はｐ型ダイオード、バ
イポーラドランジスタ、サイリスタトランジスタ、発光
ダイオードその他各種半導体素子の製造プロセスに適用
できる。
【００１８】
【発明の効果】以上説明したように、本発明では、増速
拡散防止のために９００度以上の高温まで急速に昇温す
るとき、途中の不純物の増速拡散の起こらない温度で、
一旦昇温を止めて保持するので、炉内温度が安定し、ウ
ェーハ面内温度も均一になるため製造された半導体素子
特性のバラツキが起こらず、歩留まりの向上を図ること
ができる。
拡散防止のために９００度以上の高温まで急速に昇温す
るとき、途中の不純物の増速拡散の起こらない温度で、
一旦昇温を止めて保持するので、炉内温度が安定し、ウ
ェーハ面内温度も均一になるため製造された半導体素子
特性のバラツキが起こらず、歩留まりの向上を図ること
ができる。
【図１】 本発明の実施の形態に係る半導体製造方法の
フローチャート。
フローチャート。
【図２】 ＲＴＡ工程において、１回のPre Stable工程
を行った時の温度と時間の関係図。
を行った時の温度と時間の関係図。
【図３】 ＲＴＡ工程において、２回のPre Stable工程
を行った時の温度と時間の関係図。
を行った時の温度と時間の関係図。
【図４】 従来のＲＴＡ工程の時間と温度の関係図。
Claims (2)
- 【請求項１】ウェーハ表面にイオンを注入し、 不純物の増速拡散防止のため、このウェーハ表面を数１
０℃／秒以上の昇温率で９００℃以上に急速昇温する急
速昇温工程を施し、 その後にウェーハの熱処理工程によって半導体素子を形
成する半導体製造方法において、 前記急速昇温工程時に、５００℃以上７００℃以下の間
で一旦昇温を止めて、その温度で１秒以上６０秒以下の
時間保持することを特徴とする半導体製造方法。 - 【請求項２】前記急速昇温工程は、薄膜形成又は拡散処
理の熱処理工程の前に、これらの熱処理工程での不純物
増速拡散防止のために行われるものであることを特徴と
する請求項１に記載の半導体製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10262091A JP2000091260A (ja) | 1998-09-16 | 1998-09-16 | 半導体製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10262091A JP2000091260A (ja) | 1998-09-16 | 1998-09-16 | 半導体製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000091260A true JP2000091260A (ja) | 2000-03-31 |
Family
ID=17370919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10262091A Pending JP2000091260A (ja) | 1998-09-16 | 1998-09-16 | 半導体製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000091260A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261191A (ja) * | 2005-03-15 | 2006-09-28 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1998
- 1998-09-16 JP JP10262091A patent/JP2000091260A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261191A (ja) * | 2005-03-15 | 2006-09-28 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5028093B2 (ja) | 半導体製造用のゲート電極ドーパント活性化方法 | |
| JP2001516154A (ja) | 個別に最適化されたｎチャネルおよびｐチャネルトランジスタ性能のための除去可能なサイドウォールスペーサを用いるｃｍｏｓプロセス | |
| KR19990072884A (ko) | 다결정실리콘구조물의제조방법 | |
| US7629275B2 (en) | Multiple-time flash anneal process | |
| US7897513B2 (en) | Method for forming a metal silicide | |
| US5624867A (en) | Low temperature formation of palladium silicided shallow junctions using implant through metal/silicide technology | |
| CN100481348C (zh) | 盐化物处理过程以及制造半导体器件的方法 | |
| US20020068407A1 (en) | MOS transistor fabrication method | |
| JP2930042B2 (ja) | 半導体装置の製造方法 | |
| US4784964A (en) | EPI defect reduction using rapid thermal annealing | |
| JP2000091260A (ja) | 半導体製造方法 | |
| US6872643B1 (en) | Implant damage removal by laser thermal annealing | |
| US6316335B1 (en) | Method for fabricating semiconductor device | |
| JP3293987B2 (ja) | 半導体装置の製造方法 | |
| US20040152343A1 (en) | Method of manufacturing semiconductor device | |
| US6472311B1 (en) | Method for manufacturing semiconductor device | |
| JP3578345B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| CN101288159A (zh) | 具有多晶硅电极的半导体器件 | |
| JP2653513B2 (ja) | 半導体装置の製造方法 | |
| JP3258817B2 (ja) | ゲート電極の作製方法 | |
| JPH10233457A (ja) | 半導体装置の製造方法 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100370156B1 (ko) | 반도체 소자의 제조방법 | |
| JP2000331949A (ja) | 半導体集積回路装置の製造方法 | |
| JP3632605B2 (ja) | 抵抗素子の製造方法 |