[go: up one dir, main page]

JP2000089866A - Circuit for preventing leak of computer - Google Patents

Circuit for preventing leak of computer

Info

Publication number
JP2000089866A
JP2000089866A JP10257030A JP25703098A JP2000089866A JP 2000089866 A JP2000089866 A JP 2000089866A JP 10257030 A JP10257030 A JP 10257030A JP 25703098 A JP25703098 A JP 25703098A JP 2000089866 A JP2000089866 A JP 2000089866A
Authority
JP
Japan
Prior art keywords
computer
display device
display
display control
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10257030A
Other languages
Japanese (ja)
Inventor
Kenji Kobayashi
憲次 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP10257030A priority Critical patent/JP2000089866A/en
Publication of JP2000089866A publication Critical patent/JP2000089866A/en
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent leak current from a display device from flowing to a display control part by interrupting a signal path between the display control part and the display device by a switching means when the power of a computer is in an off state. SOLUTION: The drain/source of a field effect transistor 13 is inserted into and connected to a signal path between the synchronizing signal output terminal of a display control part 11 and a connection terminal for synchronizing signal output 12. When the power of a computer 10 is turned off, the supply of power to the display control part 11 is cut and the supply of power to a control circuit 34 is also cut. Thus, the field effect transistor 13 becomes an off state and impedance between the drain and the source becomes considerably large. Thus, current from the display device 17, namely, leak current is prevented from flowing to the display control part 11 of the computer 10 even in the state where power is supplied to the display device 17.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、コンピュータに接
続される表示装置からコンピュータへのリーク電流の防
止に係る回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for preventing a leak current from a display device connected to a computer to the computer.

【0002】[0002]

【従来の技術】一般にコンピュータと呼ばれる電子機器
がが普及しているが、デスクトップ型と呼ばれるコンピ
ュータは表示装置が外部に設けられることになるので、
表示装置を接続する端子が設けられている。
2. Description of the Related Art In general, electronic equipment called a computer has been widely used. However, a computer called a desktop type has a display device provided outside.
A terminal for connecting a display device is provided.

【0003】図2は従来のコンピュータと表示装置との
接続関係を示すものである。1はコンピュータ、2はコ
ンピュータ1に組込まれている表示制御部であり、映像
信号及び同期信号等の出力動作を行うものである。3は
コンピュータ1に設けられている同期信号出力用接続端
子であり、前記表示制御部2に接続されている。
FIG. 2 shows a connection relationship between a conventional computer and a display device. Reference numeral 1 denotes a computer, and 2 a display control unit incorporated in the computer 1, which performs an output operation of a video signal, a synchronization signal, and the like. Reference numeral 3 denotes a synchronization signal output connection terminal provided in the computer 1, and is connected to the display control unit 2.

【0004】4は表示用のディスプレイを備えた表示装
置であり、ディスプレイの動作を制御する制御部5が設
けられている。6はケーブル7によって前記コンピュー
タ1の同期信号出力端子3に接続されている同期信号入
力用接続端子であり、前記制御部5の同期信号入力端子
に接続されている。8及び9は各々コンピュータ1及び
表示装置4の同期信号路と電源間に接続されているプル
アップ抵抗である。
[0004] Reference numeral 4 denotes a display device having a display for display, and a control unit 5 for controlling the operation of the display is provided. Reference numeral 6 denotes a synchronization signal input connection terminal connected to the synchronization signal output terminal 3 of the computer 1 by a cable 7, and is connected to a synchronization signal input terminal of the control unit 5. Reference numerals 8 and 9 denote pull-up resistors connected between the synchronization signal path of the computer 1 and the display device 4 and the power supply, respectively.

【0005】斯かる構成において、表示制御部2より出
力される同期信号及び映像信号が各々の信号路を通して
表示装置4に入力され、制御部5の制御動作によりディ
スプレイに映像が表示される。
In such a configuration, a synchronization signal and a video signal output from the display control unit 2 are input to the display device 4 through respective signal paths, and an image is displayed on a display by the control operation of the control unit 5.

【0006】[0006]

【発明が解決しようとする課題】コンピュータと該コン
ピュータに接続される表示装置は、電源のオンオフ動作
が個別に行われるように構成されている。コンピュータ
による各処理を行った場合、電源をオフにするがこの場
合、表示装置の電源をオフにすることを忘れる場合があ
る。斯かる場合、通電状態にある表示装置よりプルアッ
プ抵抗9及びケーブルを介してコンピュータ側の表示制
御部2にリーク電流が流れることになり、その結果、I
Cが劣化したり、コンピュータの電源オン時に正常動作
しない等の不具合が発生することがあった。
A computer and a display device connected to the computer are configured so that power on / off operations are individually performed. When each process is performed by the computer, the power is turned off. In this case, the user may forget to turn off the power of the display device. In such a case, a leak current flows from the display device in the energized state to the display control unit 2 on the computer side via the pull-up resistor 9 and the cable.
Problems such as deterioration of C and malfunction of the computer when the power of the computer is turned on may occur.

【0007】本発明は、斯かる問題を解決したコンピュ
ータのリーク防止回路を提供しようとするものである。
An object of the present invention is to provide a computer leak prevention circuit which solves such a problem.

【0008】[0008]

【課題を解決するための手段】本発明は、コンピュータ
本体に組込まれているとともに表示装置に表示信号を出
力する表示制御部の信号路にスイッチング手段を挿入
し、コンピュータの電源がオフ状態にあるとき、前記ス
イッチング手段にて表示制御部と表示装置との間の信号
路を遮断するようにしたものである。
According to the present invention, switching means is inserted into a signal path of a display control section which is incorporated in a computer main body and outputs a display signal to a display device, so that the power supply of the computer is turned off. At this time, the signal path between the display control unit and the display device is cut off by the switching means.

【0009】[0009]

【実施例】図1は本発明の一実施例を示す回路図であ
る。同図において、10はコンピュータ、11は該コン
ピュータ10に組込まれている表示制御部であり、映像
信号及び同期信号等の出力動作を行うものである。12
はコンピュータ10に設けられている同期信号出力用接
続端子、13は前記表示制御部11の同期信号出力端子
と前記同期信号出力用接続端子12との間の信号路にド
レイン・ソース間が挿入接続されている電界効果型トラ
ンジスタである。また、前記表示制御部11の同期信号
出力端子と電源との間にはプルアップ抵抗R1が接続さ
れている。
FIG. 1 is a circuit diagram showing an embodiment of the present invention. In FIG. 1, reference numeral 10 denotes a computer, and 11 denotes a display control unit incorporated in the computer 10 for outputting video signals, synchronization signals, and the like. 12
Is a connection terminal for synchronizing signal output provided in the computer 10, 13 is a signal path between the synchronizing signal output terminal of the display control unit 11 and the connecting terminal 12 for synchronizing signal output, and a drain and source are inserted and connected. Field-effect transistor. Further, a pull-up resistor R1 is connected between the synchronization signal output terminal of the display control unit 11 and the power supply.

【0010】14は前記電界効果型トランジスタ13の
動作を制御する制御回路であり、ドレイン・ソース間が
電源と接地間に直列接続されているとともにゲートが互
いに接続され、且つ接地されている逆導電型の電界効果
型トランジスタ15,16より構成されている。斯かる
制御回路14において、前記電界効果型トランジスタ1
5,16の共通接続されているソースとドレインとの接
続点が前記電界効果型トランジスタ13のゲートに接続
されている。
Reference numeral 14 denotes a control circuit for controlling the operation of the field-effect transistor 13. The control circuit 14 has a drain and a source connected in series between a power supply and a ground, has a gate connected to each other, and is grounded. Field-effect transistors 15 and 16. In such a control circuit 14, the field-effect transistor 1
The connection points of the source and the drain, which are commonly connected, are connected to the gate of the field effect transistor 13.

【0011】17は表示用のディスプレイを備えた表示
装置であり、ディスプレイの動作を制御する制御部18
が設けられている。19はケーブル20によって前記コ
ンピュータ10の同期信号出力用接続端子12に接続さ
れている同期信号入力用接続端子であり、前記制御部1
8の同期信号入力端子に接続されているとともにプルア
ップ抵抗R2を介して電源に接続されている。また、表
示制御部11より出力される映像信号等は、図示してい
ないが複数のケーブルを介して制御部18に入力される
ように構成されている。
Reference numeral 17 denotes a display device having a display for display, and a control unit 18 for controlling the operation of the display.
Is provided. Reference numeral 19 denotes a synchronization signal input connection terminal which is connected to the synchronization signal output connection terminal 12 of the computer 10 by a cable 20.
8 and to the power supply via a pull-up resistor R2. The video signal and the like output from the display control unit 11 are configured to be input to the control unit 18 via a plurality of cables (not shown).

【0012】以上の如く本発明は構成されており、次に
動作について説明する。コンピュータ10及び表示装置
17に設けられている電源スイッチ(図示せず)をオンす
ることによりコンピュータ10及び表示装置17は動作
状態になる。
The present invention is configured as described above. Next, the operation will be described. Turning on a power switch (not shown) provided on the computer 10 and the display device 17 puts the computer 10 and the display device 17 into an operating state.

【0013】コンピュータ10が動作状態になると制御
回路14を構成する電界効果型トランジスタ15がオン
状態になるので電界効果型トランジスタ13がバイアス
されてオン状態になる。斯かる状態において、表示制御
部11の同期信号出力端子より出力される同期信号は、
電界効果型トランジスタ13のドレイン・ソース間、同
期信号出力用接続端子12、ケーブル20及び同期信号
入力用接続端子19を介して制御部18の同期信号入力
端子に入力される。また、前記表示制御部11より出力
される映像信号等も図示しないケーブルを介して制御部
18に入力される。
When the computer 10 is turned on, the field effect transistor 15 constituting the control circuit 14 is turned on, so that the field effect transistor 13 is biased and turned on. In such a state, the synchronization signal output from the synchronization signal output terminal of the display control unit 11 is:
The signal is input to the synchronization signal input terminal of the control unit 18 between the drain and source of the field-effect transistor 13, the synchronization signal output connection terminal 12, the cable 20, and the synchronization signal input connection terminal 19. Further, a video signal and the like output from the display control unit 11 are also input to the control unit 18 via a cable (not shown).

【0014】このようにして、制御部18に同期信号及
び映像信号等の入力される結果、該制御部18による制
御動作が行われ、ディスプレイに映像データ信号が表示
されることになる。
As a result of the input of the synchronizing signal and the video signal to the control unit 18 in this manner, the control operation by the control unit 18 is performed, and the video data signal is displayed on the display.

【0015】前述したようにコンピュータ10より出力
される映像データの表示装置17による表示動作は行わ
れるが、次にコンピュータ10の電源のみをオフにした
場合について説明する。コンピュータ10の電源をオフ
にすると表示制御部11への電源供給が断たれるととも
に制御回路14への電源供給も断たれる。
As described above, the display operation of the video data output from the computer 10 by the display device 17 is performed. Next, the case where only the power of the computer 10 is turned off will be described. When the power of the computer 10 is turned off, the power supply to the display control unit 11 is cut off and the power supply to the control circuit 14 is also cut off.

【0016】その結果、電界効果型トランジスタ13が
オフ状態になり、そのドレイン・ソース間のインピーダ
ンスが非常に大きくなる。それ故、表示装置17に電源
が供給された状態にあっても該表示装置17からの電
流、即ちリーク電流がコンピュータ10の表示制御部1
1に流れ込むことはない。
As a result, the field effect transistor 13 is turned off, and the impedance between the drain and the source becomes extremely large. Therefore, even when the power is supplied to the display device 17, the current from the display device 17, that is, the leak current, is generated by the display controller 1 of the computer 10.
It does not flow into 1.

【0017】尚、本実施例では、信号路に接続されるス
イッチング手段として電界効果型トランジスタを使用し
たが、他のスイッチング素子を使用することも出来る。
In this embodiment, a field effect transistor is used as the switching means connected to the signal path. However, other switching elements can be used.

【0018】[0018]

【発明の効果】本発明は、コンピュータ本体に組込まれ
ているとともに表示装置に表示信号を出力する表示制御
部の信号路にスイッチング手段を挿入し、コンピュータ
の電源がオフ状態にあるとき、前記スイッチング手段に
て表示制御部と表示装置との間の信号路を遮断するよう
にしたので、表示装置からのリーク電流が前記表示制御
部に流れ込むことを防止することが出来る。それ故、本
発明によれば、リーク電流の長時間の流れ込みによるI
Cの劣化やコンピュータの電源オン時の異常動作を確実
に防止することが出来る。
According to the present invention, a switching means is inserted into a signal path of a display control section which is incorporated in a computer main body and outputs a display signal to a display device. Since the signal path between the display control unit and the display device is cut off by the means, it is possible to prevent a leak current from the display device from flowing into the display control unit. Therefore, according to the present invention, I
C can be reliably prevented from deteriorating and abnormal operation when the computer is turned on.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of the present invention.

【図2】従来例を示す回路図である。FIG. 2 is a circuit diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

10 コンピュータ 11 表示制御部 12 同期信号出力用接続端子 13 電界効果型トランジスタ 14 制御回路 17 表示装置 18 制御部 DESCRIPTION OF SYMBOLS 10 Computer 11 Display control part 12 Connection terminal for synchronizing signal output 13 Field effect transistor 14 Control circuit 17 Display device 18 Control part

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 本体に表示装置が接続される接続端子が
設けられているコンピュータにおいて、本体に組込まれ
ているとともに前記表示装置に表示信号を出力する表示
制御部の信号路にスイッチング手段を挿入し、コンピュ
ータの電源がオフ状態にあるとき、前記スイッチング手
段にて表示制御部と表示装置との間の信号路を遮断する
ようにしたことを特徴とするコンピュータのリーク防止
回路。
1. A computer provided with a connection terminal for connecting a display device to a main body, wherein a switching means is inserted into a signal path of a display control unit incorporated in the main body and outputting a display signal to the display device. A leakage prevention circuit for a computer, wherein the signal path between the display control unit and the display device is cut off by the switching means when the power supply of the computer is off.
【請求項2】 スイッチング手段を電界効果型トランジ
スタにて構成したことを特徴とする請求項1に記載のリ
ーク防止回路。
2. The leak preventing circuit according to claim 1, wherein the switching means is constituted by a field effect transistor.
JP10257030A 1998-09-10 1998-09-10 Circuit for preventing leak of computer Pending JP2000089866A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10257030A JP2000089866A (en) 1998-09-10 1998-09-10 Circuit for preventing leak of computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10257030A JP2000089866A (en) 1998-09-10 1998-09-10 Circuit for preventing leak of computer

Publications (1)

Publication Number Publication Date
JP2000089866A true JP2000089866A (en) 2000-03-31

Family

ID=17300775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10257030A Pending JP2000089866A (en) 1998-09-10 1998-09-10 Circuit for preventing leak of computer

Country Status (1)

Country Link
JP (1) JP2000089866A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394461B2 (en) 2002-01-24 2008-07-01 Samsung Electronics Co., Ltd. Displaying apparatus and method for controlling the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394461B2 (en) 2002-01-24 2008-07-01 Samsung Electronics Co., Ltd. Displaying apparatus and method for controlling the same

Similar Documents

Publication Publication Date Title
US7495477B2 (en) Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications
US6337722B1 (en) Liquid crystal display panel having electrostatic discharge prevention circuitry
KR100218916B1 (en) Power management system in usb hub unit
JPH04114221A (en) Abnormality detecting method for key switch input part in computer
JP2000089866A (en) Circuit for preventing leak of computer
JPH09120324A (en) Input circuit for setting operation mode of microcomputer
JPH0876976A (en) Xor circuit, inversion selector circuit and adding circuit using these circuits
KR0158781B1 (en) Operational Amplifier with Sequence Control Circuit
JP3262070B2 (en) Output buffer
US6014303A (en) Overcurrent preventing device
US7142679B2 (en) Muting circuit for computer having dual audio boards
JP3664820B2 (en) Fail-safe circuit at interface between transmission devices
US5475334A (en) Output driver circuit with free-switchable output
JP2004032396A (en) Signal interference preventing unit and signal processing unit
JPH0125271B2 (en)
KR0157447B1 (en) Noise reduction method and apparatus for complex products
JPS61274511A (en) Cmos type semiconductor integrated circuit
KR20050059920A (en) Driver which includes skew control circuit and method for settting control signal of the same
JPH07325780A (en) Input/output device of microcomputer
JP2002095173A (en) Battery control device
KR0123732B1 (en) Halftone processing circuit
KR100294211B1 (en) System control device by bus stop mode between integrated circuits
JPS62116272A (en) Electronic device driving circuit
JP2006059838A (en) Semiconductor device and electronic apparatus using the same
JPH03172911A (en) Input/output device