JP2000088925A - 半導体デバイスの故障箇所特定方法及びその装置 - Google Patents

Abstract

(57)【要約】 【課題】 不良品である半導体デバイスにおける故障箇
所の特定に要する時間を削減する。 【解決手段】 不良品である半導体デバイスＳＤの故障
箇所を特定する際に、一連の信号の流れの上に存在する
故障候補２６のノードを１つのパスとしてまとめる。こ
のパスは通常、複数できるが、これらのパスの中から１
つを選択して、最も出力段に近いノードの波形を測定
し、このノードの波形が正常である場合には、そのパス
に含まれる他のノードも正常であると判断する。このた
め、波形を測定するノードを削減することができ、故障
箇所を特定するのに要する時間と労力を軽減することが
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体デバイスの
故障箇所特定方法及びその装置に関するものである。

【０００２】

【従来の技術】半導体デバイスの故障解析をする場合、
この半導体デバイスの故障箇所を特定する必要が生じ
る。このように、故障箇所である故障発生原点を追跡す
る際には、従来、次の３つのような手法が主として使わ
れていた。

【０００３】（１）良品と不良品とをＥＢ(electron be
am)テスタを用いて画像比較を行う。そして、故障が検
出された出力端子から故障箇所を回路内部に向かって追
跡する。

【０００４】（２）不良品の故障が検出された出力端子
からＥＢテスタ、マニュアルプローバ等を用いて波形を
観測する。そして、良品の波形と比較しながら回路内部
に向かって故障箇所を追跡する方法。

【０００５】（３）上記（２）と同様に、不良品の故障
が検出された出力端子からＥＢテスタ、マニュアルプロ
ーバ等を用いて波形を観測する。そして、正常な半導体
デバイスを用いて良品の波形を得るのではなく、シミュ
レーション結果から良品の波形を得る。

【０００６】

【発明が解決しようとする課題】これらのうち、上記
（１）、（２）は不良品との比較のために正常な半導体
デバイスを用いているため、良品と不良品とを交互に入
れ替えながら観測する必要があり、大変な労力と時間を
必要とする。これは、良品のデータを予め用意しておく
ことはデータが膨大すぎて現実的ではないため、故障が
検出される毎に、必要な良品データを得るしかないため
である。しかも、上記（１）では画像比較を行うために
良品と不良品との間で画像の合わせを行わねばならず、
さらに時間と労力を必要とする。これは、人間の目でＥ
Ｂテスタの画像を確認するのでは両者の画像の相違を見
落とす可能性が高いので、コンピュータを使って両者の
画像を比較をするため、このような画像合わせが必要と
なるのである。

【０００７】前記（３）は追跡する信号の流れのパス
（経路）を予め予測することは困難であり、したがっ
て、必要な部分のみのシミュレーション結果だけを用意
しておくことも同じく困難である。このため、各ノード
の波形を測定し、これとともに逐次必要なノードの論理
シミュレーションを実施してシミュレーション結果を得
るか、又は、全ての内部ノードのシミュレーション結果
を予め用意する必要がある。しかし、逐次必要なノード
の論理シミュレーションを行う方法では、不良品波形毎
に論理シミュレーションを実施する必要があり大変手間
のかかる作業となる。また、ＣＡＤツール、シミュレー
タに馴染みの無いエンジニアには、このようなシミュレ
ーションツールの使いこなしが困難であるという問題も
ある。一方、すべての内部ノードの論理シミュレーショ
ン結果を予め用意しておくという方法は、ＬＳＩの大規
模化に伴い内部ノード数も増大化しているため、シミュ
レーション結果のファイルサイズが膨大になり、シミュ
レーション時間も増大して、非現実的であるという問題
点がある。

【０００８】また、故障候補のノード数は、通常、かな
りの数になるので、これらの故障候補ノードを機械的に
網羅して故障箇所の追跡／特定をすることは不可能であ
り、故障箇所の追跡／特定のための作業中は、人手によ
る作業に頼らざるを得ない。

【０００９】そこで、本発明は上記課題に鑑みてなされ
たものであり、不良品である半導体デバイスの故障箇所
の追跡／特定をある程度機械的に行うことのできる半導
体デバイスの故障箇所特定方法及び装置を提供すること
を目的とする。また、これにより故障箇所特定装置の実
質稼働率を向上させ、高価な故障箇所特定装置を効率的
に使用することのできる手法を提供することを目的とす
る。

【００１０】

【課題を解決するための手段】上記課題を解決するため
本発明に係る半導体デバイスの故障個所特定方法は、半
導体デバイスに故障箇所がある場合にその故障箇所を特
定するための故障箇所特定方法であって、故障シミュレ
ーションを行った際に得られる故障辞書と、この故障シ
ミュレーションを行った際と同一のテストパタンを用い
て前記半導体デバイスをテスタを用いてテストした際に
得られるテスト結果とを、比較することにより、複数の
故障候補ノードを求める行程と、前記複数の故障候補ノ
ードについて、一連の信号の流れの上に存在する前記故
障候補ノードについては、１つのパスとしてまとめて、
前記複数の故障候補ノードのすべてを１又は複数のパス
に振り分ける行程と、前記パス内における前記半導体デ
バイスの出力段に近い方のノードから、優先順位を付け
る行程と、前記パスの中から順次１つを選択し、この選
択したパスの中から優先順位の最も高いノードの波形を
測定し、この測定波形と、予め求めた論理シミュレーシ
ョン結果の波形とを、比較して、両者に差異がない場合
はこのパスに含まれるすべてのノードを故障候補ノード
から除外し、両者に差異がある場合はそのパスに含まれ
るノードの優先順位の高い順に波形を測定し、その測定
波形と、前記論理シミュレーション結果の波形とを比較
して、両者の差異がなくなったノードを特定することに
より、故障箇所を特定する行程と、を備えることを特徴
とする。

【００１１】また、本発明に係る半導体デバイスの故障
箇所特定方法は、半導体デバイスに故障箇所がある場合
にその故障箇所を特定するための故障箇所特定方法であ
って、故障シミュレーションを行った際に得られる故障
辞書と、この故障シミュレーションを行った際と同一の
テストパタンを用いて前記半導体デバイスをテスタを用
いてテストした際に得られるテスト結果とを、比較する
ことにより、複数の故障候補ノードを求める行程と、前
記複数の故障候補ノードについて、一連の信号の流れの
上に存在する前記故障候補ノードについては、１つのパ
スとしてまとめて、前記複数の故障候補ノードのすべて
を１又は複数のパスに振り分ける行程と、前記パス内に
おける前記半導体デバイスの出力段に近い方のノードか
ら、優先順位を付ける行程と、前記パスの中から順次１
つを選択し、この選択したパスの中から優先順位の最も
高いノードの波形を測定し、この測定波形と、予め求め
た論理シミュレーション結果の波形とを、比較して、両
者に差異がない場合はこのパスに含まれるすべてのノー
ドを故障候補ノードから除外し、両者に差異がある場合
はそのパスに含まれるノードの優先順位の高い順に波形
を測定し、前記測定波形を論理波形に変換して、前記測
定波形を取得したノードを出力とする論理ゲートにおけ
る１又は複数の入力波形を測定し、この入力波形から前
記論理ゲートの論理動作として期待される論理波形と、
前記測定波形の論理波形とを、比較して、両者が異なる
こととなる論理ゲートを特定することにより、故障箇所
を特定する行程と、を備えることも特徴とする。

【００１２】一方、本発明に係る半導体デバイスの故障
箇所特定装置は、半導体デバイスにおけるノードの波形
を測定するための故障解析装置と、この故障解析装置の
動作を制御するための制御用計算機と、を有する、半導
体デバイスの故障箇所特定装置であって、前記制御用計
算機は、半導体デバイスの設計情報に基づいて、前記制
御用計算機と、前記故障解析装置内の半導体デバイス
と、の間のレイアウトの同期をとるための、ナビゲーシ
ョン機能処理部と、論理シミュレーションを行った結果
を記憶した論理シミュレーション結果記憶部と、前記半
導体デバイスをテストすることにより得られた半導体デ
バイスのテスト結果から求められた複数の故障候補ノー
ドについて、一連の信号の流れの上に存在する前記故障
候補ノードについては、１つのパスとしてまとめて、前
記複数の故障候補ノードのすべてを１又は複数のパスに
振り分けることにより生成されたパス情報を記憶するた
めの、パスグループ情報記憶部と、前記故障解析装置で
測定した半導体デバイスのノードの測定波形と、前記論
理シミュレーション結果から得られたそのノードに対す
る波形とを、比較するための、比較／判定処理部と、前
記パスグループ情報記憶部の中から順次１つのパスを選
択し、この選択したパスの中から優先順位の最も高いノ
ードについて前記比較／判定処理部で比較判定し、両者
に差異がない場合はこのパスに含まれるすべてのノード
を故障候補ノードから除外して、前記パスグループ情報
記憶部から次のパスを選択し、両者に差異がある場合は
そのパスに含まれるノードの優先順位の高い順に波形を
測定すべく、前記ナビゲーション機能処理部に指示命令
をする、次候補選択処理部と、を備えることを特徴とす
る。

【００１３】また、本発明に係る半導体デバイスの故障
箇所特定装置は、半導体デバイスにおけるノードの波形
を測定するための故障解析装置と、この故障解析装置の
動作を制御するための制御用計算機と、を有する、半導
体デバイスの故障箇所特定装置であって、前記制御用計
算機は、半導体デバイスの設計情報に基づいて、前記制
御用計算機と、前記故障解析装置内の半導体デバイス
と、の間のレイアウトの同期をとるための、ナビゲーシ
ョン機能処理部と、論理シミュレーションを行った結果
を記憶した論理シミュレーション結果記憶部と、前記半
導体デバイスをテストすることにより得られた半導体デ
バイスのテスト結果から求められた複数の故障候補ノー
ドについて、一連の信号の流れの上に存在する前記故障
候補ノードについては、１つのパスとしてまとめて、前
記複数の故障候補ノードのすべてを１又は複数のパスに
振り分けることにより生成されたパス情報を記憶するた
めの、パスグループ情報記憶部と、前記故障解析装置で
測定した半導体デバイスのノードの測定波形を、論理波
形に変換する論理波形変換部と、前記故障解析装置で測
定した半導体デバイスのノードの測定波形と、前記論理
シミュレーション結果記憶部から得られたそのノードに
対する波形とを比較し、かつ、前記論理波形変換部で変
換された半導体デバイスのノードの前記論理波形と、前
記設計情報から得られた論理ゲートの出力としての論理
波形とを比較する、比較／判定処理部と、前記パスグル
ープ情報記憶部の中から順次１つのパスを選択し、この
選択したパスの中から優先順位の最も高いノードについ
て前記比較／判定処理部で比較判定し、両者に差異がな
い場合はこのパスに含まれるすべてのノードを故障候補
ノードから除外して、前記パスグループ情報記憶部から
次のパスを選択し、両者に差異がある場合はそのパスに
含まれるノードの優先順位の高い順に波形を測定して前
記論理波形変換部から論理波形を取得し、この測定波形
を取得したノードを出力とする論理ゲートの１又は複数
の入力における入力波形を測定し、この入力波形に基づ
いて、前記論理ゲートの論理動作から期待される論理波
形を取得し、この期待される論理波形と、前記測定波形
の論理波形とを、比較すべく、前記ナビゲーション機能
処理部に指示命令をする、次候補選択処理部と、を備え
ることも特徴とする。

【００１４】

【発明の実施の形態】〔第１実施形態〕本発明の第１実
施形態は、半導体デバイスの故障解析において、故障箇
所を特定する際、不良箇所を追跡するのに不良品の内部
波形を観測し、レファレンス波形と比較するが、この時
のレファレンス波形として、故障候補ノードとして絞り
込まれた波形のみの論理シミュレーション結果を用いる
ことにより、必要なデータ量が少なくなり、予め必要な
データを用意しておくことを可能とするとともに、この
故障候補ノードを信号の流れ上関連のあるものを１つの
パスとしてまとめて、このパスにおける出力段に最も近
いノードの波形を測定し、このノードが正常である場合
にはそのパスに含まれる他のすべてのノードが正常であ
ると判断して、故障解析をある程度機械的に進めていく
ことができるようにしたものである。より詳しくを、以
下に説明する。

【００１５】図１は本発明において論理シミュレーショ
ン結果を得るまでの手順を説明する図であり、図２は故
障箇所を特定する場合のフローチャートを示す図であ
り、図３は第１実施形態に係る故障解析装置の構成の一
例を示す図である。

【００１６】まず、 図１に基づいて、本発明に係る第
１実施形態においてレファレンス波形としてのシミュレ
ーション結果を得るまでの手順を、故障辞書を用いて故
障候補を求めた場合を例にして説明する。

【００１７】この図１からわかるように、開発設計用の
ＣＡＤシステム１０に基づいて、テストベクタ１２とネ
ットリスト１４とを作成する。テストベクタ１２はいわ
ゆるテストパターンのデータベースであり、ネットリス
ト１４は回路の接続情報のデータベースである。これら
テストベクタ１２とネットリスト１４は、故障候補を求
める際に使用するものである。ネットリスト１４を基に
して、故障シミュレータ１６は故障辞書１８を生成す
る。すなわち、故障シミュレータ１６によりあらゆる故
障を想定して故障シミュレーションを行い、故障候補の
ノードを限定していくのに必要な故障辞書１８を作成す
る。

【００１８】次に、故障シミュレータ１６により故障シ
ミュレーションを行った際に使用したテストベクタ１２
を用いて、テスタとしてのＡＴＥ(Automatic Test Equi
pment)２０で半導体デバイスのテストを行う。そしてこ
のテスト結果に基づいて、データログ２２を作成する。
続いて、故障辞書１８とデータログ２２の故障発生時刻
とを参照することにより、故障候補抽出処理２４を行な
って、故障候補２６を求める。

【００１９】次に、不良品から得られる波形が良品動作
と異なるかどうかを判断するためのレファレンス波形を
求めるために、故障候補２６を求める際に使用したテス
トベクタ１２とネットリスト１４を用いて論理シミュレ
ータ２８により論理シミュレーションを行う。その際、
論理シミュレーションを行うのは、故障候補抽出処理２
４により抽出された故障候補２６に係るノードのみであ
り、かつ、入力するテストベクタ１２は、データログ２
２により得られる故障発生時刻までとし、それ以降のテ
ストベクタの論理シミュレーションは行わない。この論
理シミュレータ２８により論理シミュレーション結果３
０を生成する。

【００２０】次に、図２に基づいて、この論理シミュレ
ーション結果３０を用いて、故障箇所追跡／特定を行う
際の手法を説明する。

【００２１】まず最初に、故障候補２６のノードの接続
関係を調べ、関連する故障候補２６のノードをパス毎に
まとめる（Ｓ１０）。図４はこのパス毎にまとめるグル
ーピングを説明する図である。この図４からわかるよう
に、半導体デバイスＳＤ内のノードであって故障候補２
６にあげられたノードのうち、一連の信号の流れの上に
存在するノードをパスとしてグループ毎にまとめる。そ
の際には、故障候補２６にあげられていないノードも、
このグループに取り込んでグルーピングを行う。このた
め、このグルーピングにおいては、ノードとノードの間
にある論理ゲートも含んで、１つのパスが構成される。
図４においては、故障候補２６にあげられた故障候補の
ノードを×であらわしており、故障候補２６にあげられ
ていないノードを○であらわしている。このように一連
の信号の流れにあるノードや論理ゲートをなるべくひと
つのパスにまとめるようにする。図４においては、パス
１とパス２の２つのパスがあらわされている。但し、実
際の半導体デバイスの故障箇所を特定しようとする場合
は、このパスの数はもっと膨大なものとなる。

【００２２】次に、図２からわかるように、一つのパス
内で、半導体デバイスＳＤの出力段に近いノードから高
い優先順位を付けていく（Ｓ１１）。例えば、図４にお
いては、パス１、パス２におけるそれぞれにおいて、出
力段に近い方から優先順位をつけてゆき、入力段に一番
近いノードがそのパスの中で、一番低い優先順位が付け
られる。

【００２３】次に、図２からわかるように、複数のパス
の中から１つのパスを選択して、その選択したパスの中
で最も優先順位の高いノードのレファレンス波形を、論
理シミュレーション結果３０より求める（Ｓ１２）。続
いて、不良品である半導体デバイスから、このノードの
波形を測定する（Ｓ１３）。そして、不良品から得られ
たこのノードの波形と、論理シミュレーション結果３０
より求めたレファレンス波形とを比較して、両者に差異
がないかどうかを比較判定する（Ｓ１４）。もし差異が
なかった場合は、このパス内で故障は発生していないも
のとし、次のパスを選択した後（Ｓ１５）、Ｓ１２の処
理から繰り返す。すなわち、このパスに含まれるすべて
のノードは正常であると判断して、故障候補２６から除
外する。一方、もし差異が認められた場合は、このパス
中に故障ノードがあることを意味しているので、以下の
ような処理をする。

【００２４】まず、この同一のパス内で次に優先順位の
高いノードのレファレンス波形を、論理シミュレーショ
ン結果３０より取得する（Ｓ１６）。次に、不良品であ
る半導体デバイスから、このノードの波形を測定する
（Ｓ１７）。そして、この不良品の波形と、論理シミュ
レーション結果３０から求めた波形を比較して、両者に
差異が無いか調べる（Ｓ１８）。もし差異がなかった場
合は、ここで波形測定したノードと、その前のステップ
で波形を測定したノードの間に故障が発生していたと判
断することができる。したがって、故障箇所であるノー
ドが特定される（Ｓ１９）。一方、もし差異がなかった
場合は、同一のパス中におけるさらに優先順位の低いノ
ードに故障箇所があると判断できるので、上述したＳ１
６からの処理を繰り返す。

【００２５】Ｓ１９にてそのパスにおける故障箇所のノ
ードが特定された後は、そのパスが最後のパスであるか
どうかを判断する（Ｓ２０）。つまり、故障箇所の特定
のための処理をしていないパスがあるかどうかを確認す
る。最後のパスでなければ、未検査のパスを選択し（Ｓ
１５）、Ｓ１２以下の処理を繰り返す。最後のパスであ
れば、故障箇所追跡／特定のための処理は終了する。

【００２６】次に、図３に示した故障箇所特定装置の構
成に基づいて、全体の解析フローを説明する。

【００２７】この図３からわかるように、故障箇所特定
装置は故障解析装置４０と制御用計算機５０とを備えて
構成されている。この故障解析装置４０は制御用計算機
５０により制御されている。

【００２８】制御用計算機５０はＣＡＤシステム１０よ
り出力される設計情報５１に基づいて、レイアウト情報
を形成する。そして、この制御用計算機５０は、このレ
イアウト情報に基づいて、故障解析装置４０内の試料ス
テージ４２を移動させる。この試料ステージ４２上に
は、不良品である半導体デバイスＳＤが載せられてい
る。このため、制御用計算機５０が、試料ステージを移
動することにより、試料ステージ４２上の半導体デバイ
スＳＤのレイアウトと、設計情報５１から得られたレイ
アウト情報とが、一致するよう制御可能に構成されてい
る。設計情報５１には、このレイアウト情報のほか、例
えば、ノード名等の接続情報、回路情報が格納されてい
る。また、制御用計算機５０は、設計情報５１中のノー
ド名と、半導体デバイスＳＤのレイアウト上のパタンと
の対応を付ける機能を有している。このようにレイアウ
ト情報を不良品である半導体デバイスＳＤと同期をとる
機能を、ナビゲーション機能処理部５２で実現してい
る。

【００２９】さらに、制御用計算機５０は、故障解析装
置４０より得られた波形と、そのノードに対する論理シ
ミュレーシ結果３０波形とを、比較し良否を判定する波
形比較／判定処理部５３を備えている。この波形比較／
判定処理部５３には、故障解析装置４０に設けられた波
形取得処理部４４を介して、半導体デバイスＳＤの波形
データ５４が入力されている。また、波形比較／判定処
理部５３には、故障候補ノードをパスグループ毎にまと
めたパスグループ情報５５も入力されている。さらに、
制御用計算機５０は、この波形比較／判定処理部５３の
判定結果に基づいて、次に測定すべきノードを検索する
次候補選択処理部５６も備えている。

【００３０】実際の解析を行う際の故障箇所特定装置の
動作は次のようなものである。まず、制御用計算機５０
におけるナビゲーション機能処理部５２を動作させて、
設計情報５１内のレイアウト情報と、故障解析装置４０
内の試料ステージ４２上の半導体デバイスＳＤの位置と
が、一致するようにする。次に、故障候補２６のノード
をパスグループ毎にまとめたパスグループ情報５５より
適当なパスを選択し、そのパス内で最も優先度の高いノ
ードを選択する。そして、このノードの位置をナビゲー
ション機能処理部５２により求め、故障解析装置４０の
試料ステージ４２を移動させ、半導体デバイスＳＤ内に
おけるこの選択されたノードの波形を波形取得処理部４
４により取得し、波形データ５４を得る。それと同時に
この選択されたノードに対応するレファレンス波形を論
理シミュレーション結果３０より抽出し、測定波形と論
理シミュレーション結果の波形とを波形比較／判定処理
部５３で比較照合して、シミュレーション結果と一致す
るか否かを判定する。この判定結果により、次に測定す
べきノードを次候補選択処理部５６が図２で示したフロ
ーにより抽出し、前述した処理を繰り返すことにより、
故障発生原点の追跡／特定を行う。つまり、次候補選択
処理部５６がナビゲーション機能処理部５２に次に測定
するパスやノードに関する指示命令を出して、図２の処
理を遂行する。

【００３１】以上のように、本発明の第１実施形態によ
れば、故障候補２６のノードを予め求めて、これら故障
候補２６のノードを一連の信号の流れ毎にパスとしてグ
ループ化したので、論理シミュレーションを行う必要の
あるノードを予め限定できるとともに、１つのパスにお
ける出力段に最も近いノードが正常であればそのパスに
含まれる他のすべてのノードも正常であると判断できる
ので、故障箇所を特定する際に波形を検査する必要のあ
るノード数を削減することができる。しかも、従来のよ
うに、良品と不良品とを比較する手法に比べ、解析の手
間を大幅に軽減することができる。

【００３２】また、従来のようにすべてのノードの論理
シミュレーション結果を用意して、この論理シミュレー
ション結果をレファレンス波形として用いる手法に較べ
ると、故障候補２６にあるノードに関してのみ、テスタ
で故障が検出されたアドレスまでの論理シミュレーショ
ンを行えばよい。このため、シミュレーション時間を短
くすることができるとともに、シミュレーション結果３
０のファイル規模を小さくすることができる。すなわ
ち、不良品の故障箇所を特定するのに必要な事前の準備
や、故障箇所特定に必要な期間や手間を、大幅に短縮す
ることができる。

【００３３】また従来のように、逐次必要なノードの論
理シミュレーションを行う手法では、測定を行うべき箇
所をその場で検討／判断することが多く、実際の故障箇
所特定時にノード波形の測定を行うだけでなく、検討／
判断を行う時間も必要となり、この検討／判断時間を含
めて一般に高額な故障解析装置を占有することになっ
て、故障解析装置の実質稼働率を低下させていた。これ
に対して本実施形態によれば、故障箇所特定装置で測定
を行うべき箇所と判断に必要なデータを予め用意してお
くことが可能となることから、故障箇所を特定するため
に必要な解析をある程度機械的に進めて行くことが可能
となり、実質的な故障解析装置の稼働率を向上させるこ
とができる。

【００３４】〔第２実施形態〕本発明の第２実施形態
は、第１実施形態における正常でないパスが検出された
場合に、そのパスを構成する論理ゲートについて、出力
段に近い順に、その論理ゲートの出力波形と入力波形と
を半導体デバイスから測定し、これら入出力波形から逆
算して正常な論理動作をしていない論理ゲートを検索す
ることにより、故障箇所の追跡／特定をするものであ
る。以下、図５及び図６に基づいて、本発明の第２実施
形態に係る故障箇所特定のための手法を説明する。

【００３５】図５は第２実施形態において故障箇所を特
定する場合のフローチャートを示す図であり、図６は第
２実施形態に係る故障箇所特定装置の構成の一例を示す
図である。

【００３６】まず、図５に基づいて故障箇所を特定する
フローを説明する。この図５からわかるように、故障候
補２６に含まれるのノードの接続関係を調べ、関連する
パス毎にまとめる（Ｓ３０）。すなわち、上述した図４
からわかるように、故障候補２６に含まれるノードと、
故障候補２６にノードに含まれないノードと、これら各
ノード間の論理ゲートとを、すべて求めてグルーピング
して、パスとしてまとめる。

【００３７】次に、１つのパス内で、半導体デバイスＳ
Ｄの出力段に近い方のノードから高い優先順位を付ける
（Ｓ３１）。続いて、複数のパスの中から１つのパスを
選択し、この選択したパスの中で最も優先順位の高いノ
ードについて、シミュレーション結果３０よりレファレ
ンス波形を求める（Ｓ３２）。次に、不良品を用いて、
同じノードの波形を測定する（Ｓ３３）。そして、これ
らシミュレーション結果３０より求めたリファレンス波
形と不良品の波形とを比較して、両者が一致するか否か
を判断する（Ｓ３４）。もし両者に差異の無い場合は、
このパス内で故障は発生していないものと考えることが
できるので、このパスに含まれる他のすべてのノードを
故障候補２６から除外するとともに、次のパスを選択し
て（Ｓ３５）、Ｓ３２からの処理を繰り返す。ここまで
の処理は、上述した第１実施形態と同様の処理である。

【００３８】一方、ここで両者に差異が認められた場合
は以下の処理を行う。まず、不良品のノードから測定し
た波形を論理波形に変換する（Ｓ３６）。次に、選択し
ているこのパスの中から、Ｓ３６で論理波形を取得した
ノードを出力ノード（出力端子）とする論理ゲートの入
力ノード（入力端子）を特定し、そのノードの入力波形
を測定する（Ｓ３７）。例えば、この論理ゲートの入力
ノードが２つある場合は、この２つの入力波形を測定す
る。次に、この測定した入力波形を論理波形に変換する
（Ｓ３８）。続いて、この論理ゲートの論理動作を抽出
する（Ｓ３９）。すなわち、この論理ゲートが正しくは
どのような動作をすべきなのかを、取得する。次に、論
理波形に変換されたこの論理ゲートの入力波形と、この
論理ゲートの論理動作から、期待される出力論理波形を
求める（Ｓ４０）。つまり、この論理ゲートが正常に動
作したであれば得られたであろう出力論理波形を求め
る。続いて、この期待される出力論理波形と、不良品か
ら得られた論理波形とを、比較する（Ｓ４１）。両者が
一致した場合は、ここで選択したノードよりも前段（入
力段側）に故障発生原点があると判断できるので、次に
優先度の高いノードを選択し、このノードの波形を測定
する（Ｓ４２）。そして、Ｓ３６からの処理を繰り返
す。

【００３９】一方、両者の論理波形が異なっている場合
は、この論理ゲートの動作が正常ではないことを意味し
ており、このため、このノードが故障発生原点であると
判断することができる。このため、故障箇所が特定され
る（Ｓ４３）。次に、このパスが最後のものであるか否
かを判断する（Ｓ４４）。このパスが最後のパスである
場合は、故障箇所特定のための処理を終了する。このパ
スが最後のパスでない場合は、他の未測定のパスを選択
し（Ｓ３５）、Ｓ３２からの処理を繰り返す。

【００４０】次に、図６に基づいて、図５に示した手法
を用いた故障箇所特定装置の構成の一例を説明するとと
もに、全体の動作を説明する。なお、第２実施形態にお
ける故障解析装置４０は、上述した第１実施形態におけ
る故障解析装置４０と同様の構成のものであるので、こ
こでは、その詳しい説明を省略する。また、制御用計算
機６０においても、第１実施形態と実質同一構成部分に
は、同一符号を用いるものとする。

【００４１】まず、図６からわかるように、故障解析装
置４０は制御用計算機６０により制御されている。ＣＡ
Ｄシステム１０は、設計情報５１を出力する。この設計
情報５１にはレイアウト情報も含まれており、このレイ
アウト情報に基づいて、制御用計算機６０は、故障解析
装置４０内の試料ステージ４２を移動させ、このレイア
ウト情報と、試料ステージ４２上の半導体デバイスＳＤ
のパタンとが、一致するように制御する。そして、制御
用計算機６０は、設計情報５１中のノード名と、半導体
デバイスＳＤのレイアウト上のパタンとの、対応付けを
する。これらの処理は、制御用計算機６０におけるナビ
ゲーション機能処理部５２を介して行われる。また、制
御用計算機６０は、波形を比較し良否を判定する波形比
較／判定処理部５３と、判定結果により次に測定すべき
ノードを検索する次候補選択処理部５６とを、備えてい
る。

【００４２】さらに、本実施形態に係る制御用計算機６
０は、設計情報５１中の接続情報中の論理ゲートの論理
動作を定義する論理動作定義部６１と、定義された論理
動作を格納するための記憶装置６２とを、備えている。
また、制御用計算機６０は、故障解析装置４０により測
定された波形データ５４を論理波形に変換する論理波形
変換部６３と、論理ゲートの出力期待値論理波形を論理
動作の記憶装置６２に記憶された論理動作を基に発生さ
せる期待値論理波形出力処理部６４とを、備えている。
したがって、波形比較／判定処理部５３では、半導体デ
バイスＳＤのノードの波形データ５４からの測定波形
と、論理シミュレーション結果３０の波形とを、比較す
るとともに、測定波形を変換した論理波形変換部からの
論理波形と、期待値論理波形出力処理部６４からの論理
波形とを、比較する。

【００４３】次に、実際に故障箇所特定装置を用いて解
析を行う際の動作を説明する。まず、制御用計算機６０
にてナビゲーション機能処理部５２を動作させ、設計情
報５１中のレイアウト情報と、故障解析装置４０内の試
料ステージ４２上の半導体デバイスＳＤの位置とが、一
致するようにする。次に、第１実施形態と同様に故障候
補２６にあるノードをパス毎にまとめる。そして、この
パス毎にまとめたパスグループ情報５５より適当なパス
を選択し、そのパス内で最も優先度の高いノードを選択
する。続いて、そのノードの位置をナビゲーション機能
処理部５２により求め、故障解析装置４０の試料ステー
ジ４２を移動させ、半導体デバイスＳＤ内の選択された
ノードの波形を取得できるようにする。そして、このノ
ードから取得した波形を、波形取得処理部４４へ伝達
し、波形データ５４を生成する。これらの動作と同時
に、選択されたノードに対応するレファレンス波形を論
理シミュレーション結果３０より抽出する。次に、この
ノードに対する論理シミュレーション結果３０の波形
と、波形データ５４とを、波形比較／判定処理部５３で
比較照合し、両者が一致するか否かを判断する。この判
定結果により、測定したパスに故障がないと判断された
場合、次のパスを選択し、前述の動作を繰り返す。

【００４４】これに対して、測定したパスに故障がある
と判断された場合は、測定したノードを出力とする論理
ゲートの入力ノードをパスグループ情報５５より取得す
る。この入力ノードは、その論理ゲートの種類等に応じ
て、１つの場合もあれば、複数の場合もある。次に、こ
の入力ノードのレイアウト上の位置をナビゲーション機
能処理部５２により算出し、半導体デバイスＳＤの対応
する位置に故障解析装置４０内の試料ステージ４２を移
動させ、波形データ５４を取得する。

【００４５】制御用計算機６０では、着目している論理
ゲートの出力ノードとしての波形データ５４を論理波形
変換処理部６３により論理波形に変換する。また、この
論理ゲートの入力ノードとしての波形データ５４も、論
理波形変換処理部６３により論理波形に変換する。この
入力波形から得られた論理波形と、論理動作用の記憶装
置６２の情報とに基づいて、期待値波形出力処理部６４
より期待値論理波形を出力する。これら期待値論理波形
と論理波形変換された測定波形とを波形比較／判定処理
部５３により比較する。そして、その判定結果から、次
に測定すべきノードを次候補選択処理部５６が、上述し
た図５で示したフローにより抽出してこららの処理を繰
り返すことにより、故障発生原点の追跡／特定を行う。
つまり、次候補選択処理部５６がナビゲーション機能処
理部５２に次に測定するパスやノードに関する指示命令
を出して、図５の処理を遂行する。

【００４６】以上のように、本実施形態によれば、一旦
故障を含むパスが特定できたならば、同一パス内に存在
するノードについては、シミュレーション結果３０内の
レファレンス波形を参照する必要がなくなり、効率よく
故障箇所を特定するための解析を行うことができる。す
なわち、不良品の動作波形を観測するだけで故障箇所を
追跡／特定をすることができるので、より一層効率よく
解析を行うことができる。

【００４７】なお、本発明は上記実施形態に限定されず
種々に変形可能である。例えば、第２実施形態におい
て、論理シミュレーション結果３０は必ずしも必要なも
のではなく、省略することも可能である。この場合、必
要なレファレンス波形は、論理動作を記憶した記憶装置
６２から取得するようにすれば足りる。

【００４８】

【発明の効果】以上のように、本発明によれば、複数の
故障候補ノードについて、一連の信号の流れの上に存在
するものは１つのパスとしてまとめて、このパスの出力
段に最も近いノードの波形を測定し、このノードが正常
な波形である場合には、このパスに含まれる他のすべて
のノードも正常であると判断することとしたので、故障
解析に要する時間を大幅に短縮することができる。

【図面の簡単な説明】

【図１】本発明の第１及び第２実施形態において、論理
シミュレーション結果を得るまでに必要な行程を説明す
る図。

【図２】本発明の第１実施形態に係る故障箇所の特定手
法を説明するフローチャートを示す図。

【図３】本発明の第１実施形態に係る故障箇所特定装置
の構成の一例を示す図。

【図４】故障候補ノードをパスとしてまとめて、この故
障候補ノードに優先順位をつける過程を説明する図。

【図５】本発明の第２実施形態に係る故障箇所の特定手
法を説明するフローチャートを示す図。

【図６】本発明の第２実施形態に係る故障箇所特定装置
の構成の一例を示す図。

【符号の説明】

１０ ＣＡＤシステム １２ テストベクタ １４ ネットリスト １６ 故障シミュレーション １８ 故障辞書 ２０ ＡＴＥ ２２ データログ ２４ 故障候補抽出処理 ２６ 故障候補 ２８ 論理シミュレータ ３０ 論理シミュレーション結果 ４０ 故障解析装置 ４２ 試料ステージ ４４ 波形取得処理部 ５０ 制御用計算機 ５１ 設計情報 ５２ ナビゲーション機能処理部 ５３ 波形比較／判定処理部 ５４ 波形データ ５５ パスグループ情報 ５６ 次候補選択処理部

Claims (6)

【特許請求の範囲】
1. 【請求項１】半導体デバイスに故障箇所がある場合にそ
   の故障箇所を特定するための故障箇所特定方法であっ
   て、 故障シミュレーションを行った際に得られる故障辞書
   と、この故障シミュレーションを行った際と同一のテス
   トパタンを用いて前記半導体デバイスをテスタを用いて
   テストした際に得られるテスト結果とを、比較すること
   により、複数の故障候補ノードを求める行程と、 前記複数の故障候補ノードについて、一連の信号の流れ
   の上に存在する前記故障候補ノードについては、１つの
   パスとしてまとめて、前記複数の故障候補ノードのすべ
   てを１又は複数のパスに振り分ける行程と、 前記パス内における前記半導体デバイスの出力段に近い
   方のノードから、優先順位を付ける行程と、 前記パスの中から順次１つを選択し、この選択したパス
   の中から優先順位の最も高いノードの波形を測定し、こ
   の測定波形と、予め求めた論理シミュレーション結果の
   波形とを、比較して、 両者に差異がない場合はこのパスに含まれるすべてのノ
   ードを故障候補ノードから除外し、 両者に差異がある場合はそのパスに含まれるノードの優
   先順位の高い順に波形を測定し、その測定波形と、前記
   論理シミュレーション結果の波形とを比較して、両者の
   差異がなくなったノードを特定することにより、故障箇
   所を特定する行程と、 を備えることを特徴とする半導体デバイスの故障箇所特
   定方法。
2. 【請求項２】前記論理シミュレーション結果は、テスタ
   でテストをした際に故障を検出した時刻までの論理シミ
   ュレーションを行った結果から生成する、ことを特徴と
   する請求項１に記載の半導体デバイスの故障箇所特定方
   法。
3. 【請求項３】前記複数の故障候補ノードをパスに振り分
   ける行程では、前記故障候補ノードと、前記故障候補ノ
   ードには含まれない一連の信号の流れの上に存在する正
   常なノードと、これら各ノードの間に存在する論理ゲー
   トとを、すべて求めるとともに、これらを１つのパスに
   含めて半導体デバイスの出力段に近い順に並びかえるこ
   とを特徴とする請求項１又は請求項２に記載の半導体デ
   バイスの故障箇所特定方法。
4. 【請求項４】半導体デバイスに故障箇所がある場合にそ
   の故障箇所を特定するための故障箇所特定方法であっ
   て、 故障シミュレーションを行った際に得られる故障辞書
   と、この故障シミュレーションを行った際と同一のテス
   トパタンを用いて前記半導体デバイスをテスタを用いて
   テストした際に得られるテスト結果とを、比較すること
   により、複数の故障候補ノードを求める行程と、 前記複数の故障候補ノードについて、一連の信号の流れ
   の上に存在する前記故障候補ノードについては、１つの
   パスとしてまとめて、前記複数の故障候補ノードのすべ
   てを１又は複数のパスに振り分ける行程と、 前記パス内における前記半導体デバイスの出力段に近い
   方のノードから、優先順位を付ける行程と、 前記パスの中から順次１つを選択し、この選択したパス
   の中から優先順位の最も高いノードの波形を測定し、こ
   の測定波形と、予め求めた論理シミュレーション結果の
   波形とを、比較して、 両者に差異がない場合はこのパスに含まれるすべてのノ
   ードを故障候補ノードから除外し、 両者に差異がある場合はそのパスに含まれるノードの優
   先順位の高い順に波形を測定し、前記測定波形を論理波
   形に変換して、前記測定波形を取得したノードを出力と
   する論理ゲートにおける１又は複数の入力波形を測定
   し、 この入力波形から前記論理ゲートの論理動作として期待
   される論理波形と、 前記測定波形の論理波形とを、比較して、両者が異なる
   こととなる論理ゲートを特定することにより、故障箇所
   を特定する行程と、 を備えることを特徴とする半導体デバイスの故障箇所特
   定方法。
5. 【請求項５】半導体デバイスにおけるノードの波形を測
   定するための故障解析装置と、この故障解析装置の動作
   を制御するための制御用計算機と、を有する、半導体デ
   バイスの故障箇所特定装置であって、 前記制御用計算機は、 半導体デバイスの設計情報に基づいて、前記制御用計算
   機と、前記故障解析装置内の半導体デバイスと、の間の
   レイアウトの同期をとるための、ナビゲーション機能処
   理部と、 論理シミュレーションを行った結果を記憶した論理シミ
   ュレーション結果記憶部と、 前記半導体デバイスをテストすることにより得られた半
   導体デバイスのテスト結果から求められた複数の故障候
   補ノードについて、一連の信号の流れの上に存在する前
   記故障候補ノードについては、１つのパスとしてまとめ
   て、前記複数の故障候補ノードのすべてを１又は複数の
   パスに振り分けることにより生成されたパス情報を記憶
   するための、パスグループ情報記憶部と、 前記故障解析装置で測定した半導体デバイスのノードの
   測定波形と、前記論理シミュレーション結果から得られ
   たそのノードに対する波形とを、比較するための、比較
   ／判定処理部と、 前記パスグループ情報記憶部の中から順次１つのパスを
   選択し、この選択したパスの中から優先順位の最も高い
   ノードについて前記比較／判定処理部で比較判定し、両
   者に差異がない場合はこのパスに含まれるすべてのノー
   ドを故障候補ノードから除外して、前記パスグループ情
   報記憶部から次のパスを選択し、 両者に差異がある場合はそのパスに含まれるノードの優
   先順位の高い順に波形を測定すべく、前記ナビゲーショ
   ン機能処理部に指示命令をする、次候補選択処理部と、 を備えることを特徴とする半導体デバイスの故障箇所特
   定装置。
6. 【請求項６】半導体デバイスにおけるノードの波形を測
   定するための故障解析装置と、この故障解析装置の動作
   を制御するための制御用計算機と、を有する、半導体デ
   バイスの故障箇所特定装置であって、 前記制御用計算機は、 半導体デバイスの設計情報に基づいて、前記制御用計算
   機と、前記故障解析装置内の半導体デバイスと、の間の
   レイアウトの同期をとるための、ナビゲーション機能処
   理部と、 論理シミュレーションを行った結果を記憶した論理シミ
   ュレーション結果記憶部と、 前記半導体デバイスをテストすることにより得られた半
   導体デバイスのテスト結果から求められた複数の故障候
   補ノードについて、一連の信号の流れの上に存在する前
   記故障候補ノードについては、１つのパスとしてまとめ
   て、前記複数の故障候補ノードのすべてを１又は複数の
   パスに振り分けることにより生成されたパス情報を記憶
   するための、パスグループ情報記憶部と、 前記故障解析装置で測定した半導体デバイスのノードの
   測定波形を、論理波形に変換する論理波形変換部と、 前記故障解析装置で測定した半導体デバイスのノードの
   測定波形と、前記論理シミュレーション結果記憶部から
   得られたそのノードに対する波形とを比較し、かつ、前
   記論理波形変換部で変換された半導体デバイスのノード
   の前記論理波形と、前記設計情報から得られた論理ゲー
   トの出力としての論理波形とを比較する、比較／判定処
   理部と、 前記パスグループ情報記憶部の中から順次１つのパスを
   選択し、この選択したパスの中から優先順位の最も高い
   ノードについて前記比較／判定処理部で比較判定し、 両者に差異がない場合はこのパスに含まれるすべてのノ
   ードを故障候補ノードから除外して、前記パスグループ
   情報記憶部から次のパスを選択し、 両者に差異がある場合はそのパスに含まれるノードの優
   先順位の高い順に波形を測定して前記論理波形変換部か
   ら論理波形を取得し、この測定波形を取得したノードを
   出力とする論理ゲートの１又は複数の入力における入力
   波形を測定し、この入力波形に基づいて、前記論理ゲー
   トの論理動作から期待される論理波形を取得し、この期
   待される論理波形と、前記測定波形の論理波形とを、比
   較すべく、前記ナビゲーション機能処理部に指示命令を
   する、次候補選択処理部と、 を備えることを特徴とする半導体デバイスの故障箇所特
   定装置。