JP2000068620A - Circuit board and method of manufacturing the same - Google Patents
Circuit board and method of manufacturing the sameInfo
- Publication number
- JP2000068620A JP2000068620A JP10238580A JP23858098A JP2000068620A JP 2000068620 A JP2000068620 A JP 2000068620A JP 10238580 A JP10238580 A JP 10238580A JP 23858098 A JP23858098 A JP 23858098A JP 2000068620 A JP2000068620 A JP 2000068620A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- circuit board
- conductive
- conductive composition
- metal foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 インナーバイヤーホール(IVH)接続され
た回路基板の接続信頼性の向上と配線パターンのファイ
ンパターン化を図る。
【解決手段】 絶縁体層1の貫通孔に充填された導電性
組成物2と電気的に接続された配線パターン3の、導電
性組成物3との界面を絶縁体層1との界面に比べて粗化
する。
(57) [Summary] [PROBLEMS] To improve the connection reliability of a circuit board connected to an inner buyer hole (IVH) and to make a fine wiring pattern. SOLUTION: The interface between the conductive composition 3 of the wiring pattern 3 electrically connected to the conductive composition 2 filled in the through hole of the insulator layer 1 is compared with the interface with the insulator layer 1. To roughen.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、回路基板及びその
製造方法に関するものである。The present invention relates to a circuit board and a method for manufacturing the same.
【0002】[0002]
【従来の技術】近年、電子機器の高性能化、小型化に伴
い、回路基板には高多層、高密度化が求められている。
IC間や部品間を最短距離で結合できる基板の層間接続
方式としてインナーバイヤーホール(IVH)接続によ
って高密度化が図られている。2. Description of the Related Art In recent years, as electronic devices have become more sophisticated and smaller, circuit boards have been required to have higher multilayers and higher densities.
Higher densification is achieved by inner buyer hole (IVH) connection as an interlayer connection method of a substrate that can couple ICs and components with the shortest distance.
【0003】IVH接続の多層基板は、導電性樹脂組成
物(例えば、ペースト状のもの、すなわち、導電性ペー
スト)をバイヤに充填したプリプレグ等の回路基板接続
材を、パターン形成の為の銅箔、或いは、あらかじめパ
ターン形成されたコア材に積層し、熱プレス等の方法で
加熱/加圧することにより製造される。[0003] A multi-layer substrate for IVH connection is formed by connecting a circuit board connecting material such as a prepreg in which a conductive resin composition (for example, a paste-like material, ie, a conductive paste) is filled into a via, to a copper foil for forming a pattern. Alternatively, it is manufactured by laminating on a core material on which a pattern has been formed in advance and heating / pressing by a method such as hot pressing.
【0004】導電性ペーストは、エポキシ樹脂等の合成
樹脂バインダーに、銅粉等の導電性フィラーを分散させ
たものが用いられ、離型性フィルムを両面に備えたプリ
プレグの所望の位置に形成した貫通孔に印刷等の方法で
充填される。As the conductive paste, a synthetic resin binder such as an epoxy resin in which a conductive filler such as copper powder is dispersed is used. The conductive paste is formed at a desired position of a prepreg having release films on both sides. The through holes are filled by printing or the like.
【0005】前記、加熱/加圧工程で、導電性ペースト
中のバインダーが導電性フィラーと回路形成用の銅箔を
接着し、機械的強度を発現させ、導電性フィラーと銅箔
の機械的接触によりIVH接続を得ている。[0005] In the heating / pressing step, the binder in the conductive paste adheres the conductive filler to the copper foil for forming a circuit, develops mechanical strength, and provides a mechanical contact between the conductive filler and the copper foil. To obtain an IVH connection.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、前述し
た従来のIVH接続技術では、導電性フィラーと銅箔
は、単に点接触しているだけなので、電気的な接続に関
する信頼性の点で不十分であった。具体的には、LSI
等の半導体パッケージ或いは、モジュール用途(MC
M,CSPなど)の回路基板に要求される信頼性、例え
ば、プレッシャークッカーテスト(PCT)を行うと、
バイヤ中の導電性組成物/銅箔の界面で、接続抵抗が高
くなり、最悪の場合には断線が発生するといった問題点
があった。However, in the conventional IVH connection technique described above, since the conductive filler and the copper foil are only in point contact, the reliability of the electrical connection is insufficient. there were. Specifically, LSI
For semiconductor packages or modules (MC
M, CSP, etc.), the reliability required for the circuit board, for example, the pressure cooker test (PCT),
At the interface between the conductive composition and the copper foil in the via, the connection resistance becomes high, and in the worst case, there is a problem that disconnection occurs.
【0007】IVH接続の信頼性は、多層基板の性能の
中で最も重要なものであり、高密度化が図れ、しかも軽
量化できるIVH接続樹脂多層基板を半導体パッケージ
或いはモジュール用途に用いる為に、その向上が強く求
められていた。[0007] The reliability of the IVH connection is the most important in the performance of the multi-layer substrate, and the use of the IVH connection resin multi-layer substrate which can achieve a high density and can be reduced in weight for a semiconductor package or a module is required. The improvement was strongly demanded.
【0008】本発明は上記従来の課題を解決するもの
で、IVH接続において高い信頼性を有する回路基板を
実現するための回路基板とその製造方法を提供すること
を目的とするものである。An object of the present invention is to solve the above-mentioned conventional problems and to provide a circuit board for realizing a circuit board having high reliability in IVH connection and a method for manufacturing the same.
【0009】[0009]
【課題を解決するための手段】本発明は、上記の目的を
達成するために以下の構成とする。The present invention has the following configuration to achieve the above object.
【0010】本発明の第1の構成に係る回路基板は、貫
通孔が形成された絶縁体層と、前記貫通孔に充填された
導電性組成物と、前記絶縁体層の両面に形成された配線
パターンとを有し、前記絶縁体層の両面に形成された配
線パターンは前記導電性組成物を介して電気的に接続さ
れており、前記配線パターンの前記導電性組成物との界
面のうちの少なくとも一つは、前記絶縁体層との界面に
比べて粗化されていることを特徴とする。[0010] A circuit board according to a first configuration of the present invention is formed on both sides of an insulator layer having a through hole, a conductive composition filled in the through hole, and the insulator layer. And a wiring pattern formed on both surfaces of the insulator layer, are electrically connected via the conductive composition, and include an interface between the wiring pattern and the conductive composition. Is characterized in that at least one is roughened as compared with the interface with the insulator layer.
【0011】上記の第1の構成によれば、配線パターン
の導電性組成物との接触界面が粗化されているので、接
触面積が増加して、導電性組成物中の導電性フィラーと
配線パターンの金属箔との接触点数が増えたり、導電性
組成物に含まれる樹脂と配線パターンとの接着力を高め
たりする作用により接続の信頼性が向上する。[0011] According to the first configuration, since the contact interface between the wiring pattern and the conductive composition is roughened, the contact area increases, and the conductive filler in the conductive composition and the wiring are removed. The reliability of the connection is improved by the action of increasing the number of contact points of the pattern with the metal foil and increasing the adhesive force between the resin contained in the conductive composition and the wiring pattern.
【0012】また、上記第1の構成によれば、配線パタ
ーンの粗化領域が、導電性組成物との接続界面に限定さ
れているので、全面を粗化した場合と比べて、配線パタ
ーンのファインパターン形成が容易になる。全面が粗化
された金属箔を絶縁体層に積層して得られた回路基板で
は、その後、回路パターン形成のための金属箔のエッチ
ング時に、粗化部分が絶縁体層に深く埋め込まれた状態
になっている為、オーバーエッチングを行う必要があ
り、パターン精度を高めることが難しいからである。Further, according to the first configuration, the roughened region of the wiring pattern is limited to the connection interface with the conductive composition. Fine pattern formation becomes easy. In a circuit board obtained by laminating a metal foil whose entire surface has been roughened on an insulator layer, the roughened portion is deeply embedded in the insulator layer when the metal foil is etched to form a circuit pattern. This is because over-etching must be performed, and it is difficult to increase the pattern accuracy.
【0013】また、本発明の第2の構成に係る回路基板
の製造方法は、絶縁体層の一方の面に金属箔を、他方の
面に樹脂フィルムをそれぞれ積層する工程と、前記樹脂
フィルム側から前記金属箔と絶縁体層との界面まで孔加
工を行う工程と、前記孔底面の前記金属箔の表面を粗化
する工程と、前記孔部に導電性組成物を充填する工程と
を有することを特徴とする。In a second aspect of the present invention, there is provided a method of manufacturing a circuit board, comprising: laminating a metal foil on one surface of an insulator layer and a resin film on the other surface, respectively; From the step of forming a hole to the interface between the metal foil and the insulator layer, a step of roughening the surface of the metal foil on the bottom of the hole, and a step of filling the hole with a conductive composition. It is characterized by the following.
【0014】また、本発明の第3の構成に係る回路基板
の製造方法は、金属箔よりなる配線パターンが形成され
たコア層の表面に、絶縁体層及び樹脂フィルムをこの順
に積層する工程と、前記樹脂フィルム側から前記金属箔
と絶縁体層との界面まで孔加工を行う工程と、前記孔底
面の前記金属箔の表面を粗化する工程と、前記孔部に導
電性組成物を充填する工程とを有することを特徴とす
る。Further, a method of manufacturing a circuit board according to a third configuration of the present invention includes a step of laminating an insulating layer and a resin film in this order on a surface of a core layer on which a wiring pattern made of a metal foil is formed. Forming a hole from the resin film side to the interface between the metal foil and the insulator layer, roughening the surface of the metal foil on the bottom of the hole, and filling the hole with a conductive composition. And a step of performing
【0015】かかる第2又は第3の構成によれば、上記
第1の構成に係る回路基板を効率良く製造することがで
きる。According to the second or third configuration, the circuit board according to the first configuration can be manufactured efficiently.
【0016】更に、本発明の第4の構成に係る回路基板
は、貫通孔が形成された絶縁体層と、前記貫通孔に充填
された導電性組成物と、前記絶縁体層の両面に形成され
た配線パターンと、前記配線パターンと前記導電性組成
物との間に設けられた導電性バッファー層とを有し、前
記絶縁体層の両面に形成された配線パターンは前記導電
性組成物及び前記導電性バッファー層を介して電気的に
接続されており、前記配線パターンの前記導電性バッフ
ァー層との界面のうちの少なくとも一つは、前記絶縁体
層との界面に比べて粗化されていることを特徴とする。Further, a circuit board according to a fourth structure of the present invention is an insulator layer having a through hole formed therein, a conductive composition filled in the through hole, and formed on both sides of the insulator layer. Wiring pattern, having a conductive buffer layer provided between the wiring pattern and the conductive composition, the wiring pattern formed on both surfaces of the insulator layer is the conductive composition and It is electrically connected via the conductive buffer layer, and at least one of the interfaces of the wiring pattern with the conductive buffer layer is roughened as compared with the interface with the insulator layer. It is characterized by being.
【0017】上記第4の構成によれば、配線パターンと
導電性組成物との間に導電性バッファー層が形成されて
おり、配線パターンの導電性バッファー層との接触界面
が粗化されているので、接触面積が増加するとともに、
導電性バッファー層が配線パターンの表面凹凸に追随し
て変形して密着性が増加したり、配線パターンを構成す
る金属成分との間で合金または金属間化合物を形成した
りしやすくなる。また、導電性バッファー層を極めて薄
く形成することにより、導電性バッファー層表面に配線
パターンの粗化による凹凸パターンがそのまま形成され
る。このため、導電性バッファー層と導電性組成物との
接触界面も粗化され、接触面積が増加するとともに、導
電性バッファー層が導電性組成物中の導電性フィラーの
表面凹凸に追随して変形して密着性が増加したり、導電
性フィラーを構成する金属成分との間で合金または金属
間化合物を形成したり、更に導電性組成物に含まれる樹
脂と導電性バッファー層との接着力を高めたりしやすく
なる。以上の結果、配線パターンと導電性組成物との接
続の信頼性が向上する。According to the fourth configuration, the conductive buffer layer is formed between the wiring pattern and the conductive composition, and the contact interface between the wiring pattern and the conductive buffer layer is roughened. So, as the contact area increases,
The conductive buffer layer is deformed following the surface irregularities of the wiring pattern to increase the adhesion, and it is easy to form an alloy or an intermetallic compound with a metal component constituting the wiring pattern. Further, by forming the conductive buffer layer to be extremely thin, an uneven pattern due to the roughening of the wiring pattern is formed on the surface of the conductive buffer layer as it is. For this reason, the contact interface between the conductive buffer layer and the conductive composition is roughened, the contact area increases, and the conductive buffer layer deforms following the surface irregularities of the conductive filler in the conductive composition. Increases the adhesiveness, forms an alloy or an intermetallic compound with the metal component constituting the conductive filler, and further increases the adhesive force between the resin contained in the conductive composition and the conductive buffer layer. It is easier to raise. As a result, the reliability of the connection between the wiring pattern and the conductive composition is improved.
【0018】また、上記第4の構成によれば、配線パタ
ーンの粗化領域が、導電性バッファー層との接続界面に
限定されているので、第1の構成に係る回路基板と同様
に、全面を粗化した場合と比べて、配線パターンのファ
インパターン形成が容易になる。Further, according to the fourth configuration, the roughened region of the wiring pattern is limited to the connection interface with the conductive buffer layer. This makes it easier to form a fine wiring pattern as compared with the case where the surface is roughened.
【0019】また、本発明の第5の構成に係る回路基板
の製造方法は、絶縁体層の一方の面に金属箔を、他方の
面に樹脂フィルムをそれぞれ積層する工程と、前記樹脂
フィルム側から前記金属箔と絶縁体層との界面まで孔加
工を行う工程と、前記孔底面の前記金属箔の表面を粗化
する工程と、前記粗化された前記孔底面に導電性バッフ
ァー層を形成する工程と、前記孔部に導電性組成物を充
填する工程とを有することを特徴とする。Further, according to a fifth aspect of the present invention, there is provided a method of manufacturing a circuit board, comprising: laminating a metal foil on one surface of an insulator layer and a resin film on the other surface, respectively; From the step of performing a hole processing to the interface between the metal foil and the insulator layer, the step of roughening the surface of the metal foil on the bottom of the hole, and forming a conductive buffer layer on the roughened bottom of the hole And a step of filling the hole with a conductive composition.
【0020】また、本発明の第6の構成に係る回路基板
の製造方法は、金属箔よりなる配線パターンが形成され
たコア層の表面に、絶縁体層及び樹脂フィルムをこの順
に積層する工程と、前記樹脂フィルム側から前記金属箔
と絶縁体層との界面まで孔加工を行う工程と、前記孔底
面の前記金属箔の表面を粗化する工程と、前記粗化され
た前記孔底面に導電性バッファー層を形成する工程と、
前記孔部に導電性組成物を充填する工程とを有すること
を特徴とする。Further, a method of manufacturing a circuit board according to a sixth configuration of the present invention includes a step of laminating an insulating layer and a resin film in this order on a surface of a core layer on which a wiring pattern made of a metal foil is formed. Forming a hole from the resin film side to the interface between the metal foil and the insulator layer; roughening the surface of the metal foil at the bottom of the hole; Forming a hydrophobic buffer layer;
Filling the hole with a conductive composition.
【0021】かかる第5又は第6の構成によれば、上記
第4の構成に係る回路基板を効率良く製造することがで
きる。According to the fifth or sixth configuration, the circuit board according to the fourth configuration can be manufactured efficiently.
【0022】また、上記の回路基板の製造方法に関する
各構成において、配線パターンを構成する金属箔の表面
を粗化する方法が、砥粒加工、あるいは、金属箔の一部
を除去又は塑性変形させる工程を含むことが好ましい。
かかる好ましい構成によれば、金属箔表面の粗化を効率
良く行うことができる。Further, in each of the above-described structures relating to the method of manufacturing a circuit board, the method of roughening the surface of the metal foil forming the wiring pattern is performed by abrasive grain processing or removing or plastically deforming a part of the metal foil. Preferably, a step is included.
According to such a preferred configuration, the surface of the metal foil can be efficiently roughened.
【0023】[0023]
【発明の実施の形態】以下、本発明の回路基板及びその
製造方法について図面を参照しながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a circuit board and a method of manufacturing the same according to the present invention will be described with reference to the drawings.
【0024】(第1の実施の形態)図1は、本発明の第
1の実施の形態における回路基板の構成を模式的に示し
たものであり、(a)は概略断面図、(b)は(a)の
A部の拡大断面図である。(First Embodiment) FIGS. 1A and 1B schematically show the structure of a circuit board according to a first embodiment of the present invention. FIG. 1A is a schematic sectional view, and FIG. FIG. 2 is an enlarged sectional view of a portion A in FIG.
【0025】図1において、1は絶縁体層としてアラミ
ド不織布にエポキシ樹脂を含浸した基材(プリプレグシ
ート)であり、2は絶縁体層1の貫通孔に充填された導
電性組成物としてエポキシ樹脂に銅粉を混ぜた導電性ペ
ーストであり、3は配線パターンを構成する金属箔とし
ての銅箔である。In FIG. 1, reference numeral 1 denotes a base material (prepreg sheet) obtained by impregnating an aramid nonwoven fabric with an epoxy resin as an insulator layer, and 2 denotes an epoxy resin as a conductive composition filled in through holes of the insulator layer 1. Is a conductive paste in which a copper powder is mixed, and 3 is a copper foil as a metal foil constituting a wiring pattern.
【0026】また、最外層の絶縁体層1a,1bの外側
表面に積層された銅箔3の導電性ペースト2との界面
は、(b)に示すように粗化された構造になっている。
図では、ランド強度が必要な最外層の銅箔の接続界面の
みを粗化してあるが、内層部の接続界面にも同様の粗化
処理を行ってもよい。特に内層に用いる銅箔のシャーニ
ー面に用いるとその効果が大きい。The interface of the copper foil 3 laminated on the outer surface of the outermost insulator layers 1a and 1b with the conductive paste 2 has a roughened structure as shown in FIG. .
In the figure, only the connection interface of the outermost copper foil requiring land strength is roughened, but a similar roughening treatment may be performed on the connection interface of the inner layer portion. The effect is particularly great when used on the shiny surface of the copper foil used for the inner layer.
【0027】導電性組成物は、一般にバイヤホールに充
填される組成物であり、例えば、平均粒径が、0.5〜
20μmの金、銀、銅、ニッケル、パラジウム及びこれ
らの合金から選ばれる少なくとも1つの金属粉末(フィ
ラー)80〜95重量%と、バインダー(主成分として
エポキシ樹脂、フェノール樹脂、ポリイミド樹脂及びア
クリル樹脂から選ばれる少なくとも1つの合成樹脂)5
〜20重量%を含むものを用いることができる。但し、
導電性組成物としては、そのような特定の導電性樹脂組
成物に限らず、バイアホールに充填可能なものであれ
ば、所定の電気特性を具備したいかなる導電性組成物を
用いることができる。また、導電性組成物に限らず、例
えば抵抗体組成物、或いは熱伝導性組成物なども必要に
応じて用いることができる。The conductive composition is a composition that is generally filled in a via hole.
80 to 95% by weight of at least one metal powder (filler) selected from 20 μm of gold, silver, copper, nickel, palladium and alloys thereof, and a binder (as a main component, an epoxy resin, a phenol resin, a polyimide resin and an acrylic resin. At least one synthetic resin selected) 5
What contains about 20% by weight can be used. However,
The conductive composition is not limited to such a specific conductive resin composition, and any conductive composition having predetermined electrical characteristics can be used as long as it can be filled in the via hole. In addition, not only the conductive composition but also, for example, a resistor composition or a heat conductive composition can be used as needed.
【0028】また、回路基板の絶縁体として用いられる
プリプレグは、一般に用いられているものを使用するこ
とができる。具体的には、芳香族ポリアミド(アラミ
ド)繊維、ポリイミド繊維、または、芳香族ポリエステ
ル繊維等の高耐熱性有機合成繊維に、或いは、ガラス繊
維等の高耐熱無機繊維の織布又は不織布に、未硬化状態
の熱硬化性樹脂、例えば、エポキシ樹脂、フェノール樹
脂、ポリブタジェン樹脂、ポリエステル樹脂、ポリイミ
ド樹脂等を1種または複数組み合わせた樹脂を含浸させ
たものを乾燥、熱処理することにより、前記樹脂を半硬
化状態にさせたものをプリプレグとして用いることがで
きる。また、ポリイミドシート等の合成樹脂シート、或
いはセラミック基板、紙フェノールシートのように、単
独では回路基板の層間に用いることができない場合は、
シートの表面に熱可塑性樹脂或いは熱硬化性樹脂を塗布
することにより、本発明の回路基板接続用部材として用
いることができる。プリプレグの厚さは通常20〜60
0μmであり、好ましくは40〜150μmである。As the prepreg used as an insulator of the circuit board, a prepreg generally used can be used. Specifically, it is not suitable for high heat-resistant organic synthetic fibers such as aromatic polyamide (aramid) fiber, polyimide fiber, or aromatic polyester fiber, or woven or non-woven fabric of high heat-resistant inorganic fiber such as glass fiber. A thermosetting resin in a cured state, for example, an epoxy resin, a phenol resin, a polybutadiene resin, a polyester resin, a resin impregnated with one or a combination of a plurality of polyimide resins and the like is dried and heat-treated, so that the resin is partially cured. The cured one can be used as a prepreg. In addition, when a synthetic resin sheet such as a polyimide sheet or a ceramic substrate or a paper phenol sheet cannot be used alone between layers of a circuit board,
By applying a thermoplastic resin or a thermosetting resin to the surface of the sheet, it can be used as the circuit board connecting member of the present invention. The thickness of prepreg is usually 20-60
0 μm, and preferably 40 to 150 μm.
【0029】配線パターンを形成する為に用いられる金
属箔は、通常、銅又は銅を主成分とした合金を箔状にし
た状態のものを使用する。銅箔の厚さは、9〜70μm
のものが汎用的であり、電解銅箔が一般的であるが、特
に限定されるものではない。また、配線パターンの形成
はフォトリソグラフィー法等の公知の方法で形成してよ
い。As the metal foil used to form the wiring pattern, usually, copper or an alloy containing copper as a main component is used in the form of a foil. The thickness of the copper foil is 9-70 μm
Is generally used and electrolytic copper foil is generally used, but is not particularly limited. The wiring pattern may be formed by a known method such as a photolithography method.
【0030】(第2の実施の形態)図2は、本発明の第
2の実施の形態における回路基板の構成を模式的に示し
たものであり、(a)は概略断面図、(b)は(a)の
B部の拡大断面図である。(Second Embodiment) FIGS. 2A and 2B schematically show the structure of a circuit board according to a second embodiment of the present invention. FIG. 2A is a schematic sectional view, and FIG. FIG. 2 is an enlarged sectional view of a portion B in FIG.
【0031】図2において、1は絶縁体層としてアラミ
ド不織布にエポキシ樹脂を含浸した基材であり、2は絶
縁体層1の貫通孔に充填された導電性組成物としてエポ
キシ樹脂に銅粉を混ぜた導電性ペーストであり、3は配
線パターンを構成する金属箔としての銅箔、4は導電性
バッファ層としての銀の膜である。In FIG. 2, reference numeral 1 denotes a substrate obtained by impregnating an aramid nonwoven fabric with an epoxy resin as an insulating layer, and 2 denotes a conductive composition filled in a through hole of the insulating layer 1 with copper powder in an epoxy resin. This is a mixed conductive paste, 3 is a copper foil as a metal foil constituting a wiring pattern, and 4 is a silver film as a conductive buffer layer.
【0032】また、最外層の絶縁体層1a,1bの外側
表面に積層された銅箔3の導電性バッファ層4との界面
は、(b)に示すように粗化された構造になっている。
図では、ランド強度が必要な最外層の銅箔の接続界面の
みを粗化してあるが、内層部の接続界面にも同様の処理
を行ってもよい。特に内層に用いる銅箔のシャーニー面
に用いるとその効果が大きい。The interface of the copper foil 3 laminated on the outer surface of the outermost insulator layers 1a and 1b with the conductive buffer layer 4 has a roughened structure as shown in FIG. I have.
In the figure, only the connection interface of the outermost copper foil requiring land strength is roughened, but the same processing may be performed on the connection interface of the inner layer portion. The effect is particularly great when used on the shiny surface of the copper foil used for the inner layer.
【0033】導電性バッファー層は、金、銀、錫、鉛、
インジウム及びパラジウムのうちの少なくとも1種類の
金属、もしくはこれらの合金、あるいはこれらの金属化
合物にすることによって、前述した導電性組成物に含有
される金属フィラー及び前述した配線パターンのいずれ
か一方または両方と合金、または金属化合物を形成す
る。The conductive buffer layer is made of gold, silver, tin, lead,
By forming at least one kind of metal of indium and palladium, or an alloy thereof, or a metal compound thereof, one or both of the metal filler contained in the conductive composition described above and the wiring pattern described above. And an alloy or a metal compound.
【0034】また、導電性バッファー層は配線パターン
及び導電性組成物の凹凸に追随して変形し、大きな接触
面積と多数の接触点数で接触するような材質のものであ
っても、優れた信頼性を有する回路基板を実現できる。Further, the conductive buffer layer is deformed following the irregularities of the wiring pattern and the conductive composition, and is made of a material which is in contact with a large contact area and a large number of contact points. A circuit board having flexibility can be realized.
【0035】本発明において、導電性バッファー層の厚
みは、好ましくは、0.01〜20μmの範囲であり、
更に好ましくは0.1μm〜5μmである。導電性バッ
ファー層の厚みが0.01μmより薄いとその機能を果
たさない場合が多く、また、逆に20μmより厚いとコ
ストが多くかかる等の問題がある。In the present invention, the thickness of the conductive buffer layer is preferably in the range of 0.01 to 20 μm,
More preferably, it is 0.1 μm to 5 μm. If the thickness of the conductive buffer layer is less than 0.01 μm, it often does not fulfill its function, while if it is more than 20 μm, there is a problem that the cost is increased.
【0036】(第3の実施の形態)以下に、本発明の第
3の実施の形態における回路基板の製造方法について説
明する。(Third Embodiment) A method of manufacturing a circuit board according to a third embodiment of the present invention will be described below.
【0037】図3及び図4は、本実施の形態の回路基板
の製造方法を工程順に示した模式的断面図である。3 and 4 are schematic cross-sectional views showing a method of manufacturing a circuit board according to the present embodiment in the order of steps.
【0038】まず、絶縁体層としてのアラミド不織布に
エポキシ樹脂を含浸したプリプレグ1の片側の面に銅箔
3を、もう一方の面にプラスチックフィルム(ポリエチ
レンテレフタレート(PET)フィルム)5をラミネー
ターもしくはプレスによって貼り合わせる(図3
(a))。First, a prepreg 1 in which an aramid nonwoven fabric as an insulator layer is impregnated with an epoxy resin is provided with a copper foil 3 on one side and a plastic film (polyethylene terephthalate (PET) film) 5 on the other side. (Fig. 3
(A)).
【0039】次に、PETフィルム5の貼り付け面から
レーザー等によって銅箔3までプリプレグ1に孔を開
け、孔底面の銅箔3の表面をサンドブラスト、ジェット
スクラブ等の砥粒加工を行い、粗化した後、孔に導電性
ペースト2を印刷法によって充填する(図3(b))。
図3(b−1)は(b)のC部の拡大断面図である。図
示したように、銅箔3の導電性ペースト2との界面は粗
化された構造になっている。Next, a hole is made in the prepreg 1 from the surface to which the PET film 5 is adhered to the copper foil 3 with a laser or the like, and the surface of the copper foil 3 at the bottom of the hole is subjected to abrasive processing such as sandblasting or jet scrubbing to obtain a rough surface. After the formation, the holes are filled with a conductive paste 2 by a printing method (FIG. 3B).
FIG. 3B-1 is an enlarged sectional view of a portion C in FIG. As shown, the interface between the copper foil 3 and the conductive paste 2 has a roughened structure.
【0040】次に、導電性ペーストを充填したプリプレ
グ1に貼り付けてあるPETフィルム5を剥離し、両表
層に銅箔により配線パターン3が形成されたコア材6
(図では4層板)の両側から位置合わせを行った後、重
ねあわせて(図4(c))、仮止めを行う。図示したコ
ア材6は、プリプレグに、所定位置に貫通孔を形成し、
貫通孔に導電性ペーストを充填し、貫通孔の開口部に銅
箔を積層した後、配線パターンを形成する工程を繰り返
すことにより得たものである。Next, the PET film 5 attached to the prepreg 1 filled with the conductive paste is peeled off, and the core material 6 having the wiring pattern 3 formed on both surface layers by copper foil.
After the alignment is performed from both sides of the (four-layer plate in the figure), they are superimposed (FIG. 4C) and temporarily fixed. The illustrated core material 6 forms a through hole at a predetermined position in the prepreg,
This is obtained by repeating a process of filling a conductive paste in the through hole, laminating a copper foil in an opening of the through hole, and forming a wiring pattern.
【0041】最後に、重ね合されたコア材6とその両表
面のプリプレグ1を熱プレス(例えば温度:200℃、
圧力:50Kg/cm2)により一体化した後、最外層の銅箔
をパターニングして配線パターン3を形成する(図4
(d))。Finally, the laminated core material 6 and the prepreg 1 on both surfaces thereof are hot-pressed (for example, at a temperature of 200 ° C.,
After integration by pressure (50 kg / cm 2 ), the outermost copper foil is patterned to form a wiring pattern 3 (FIG. 4).
(D)).
【0042】以上により、実施の形態1に示したような
回路基板が得られる。As described above, the circuit board as shown in the first embodiment is obtained.
【0043】(第4の実施の形態)以下に、本発明の第
4の実施の形態における回路基板の製造方法について説
明する。(Fourth Embodiment) A method of manufacturing a circuit board according to a fourth embodiment of the present invention will be described below.
【0044】図5及び図6は、本実施の形態の回路基板
の製造方法を工程順に示した模式的断面図である。FIGS. 5 and 6 are schematic sectional views showing a method of manufacturing a circuit board according to the present embodiment in the order of steps.
【0045】まず、絶縁体層としてのアラミド不織布に
エポキシ樹脂を含浸したプリプレグ1の片側の面に銅箔
3を、もう一方の面にプラスチックフィルム(ポリエチ
レンテレフタレート(PET)フィルム)5をラミネー
ターもしくはプレスによって貼り合わせる(図5
(a))。First, a prepreg 1 in which an aramid nonwoven fabric as an insulator layer is impregnated with an epoxy resin is provided with a copper foil 3 on one side and a plastic film (polyethylene terephthalate (PET) film) 5 on the other side. (Fig. 5
(A)).
【0046】次に、PETフィルム5の貼り付け面から
レーザー等によって銅箔3までプリプレグ1に孔を開
け、孔底面の銅箔3の表面をサンドブラスト、ジェット
スクラブ等の砥粒加工を行い、粗化した後、例えば銀を
3μm成膜(スパッタ法)して導電性バッファ層4を形
成し、更に孔に導電性ペースト2を印刷法によって充填
する(図5(b))。図5(b−1)は(b)のD部の
拡大断面図である。図示したように、銅箔3の導電性バ
ッファ層4との界面は粗化された構造になっている。Next, a hole is made in the prepreg 1 from the surface to which the PET film 5 is adhered to the copper foil 3 with a laser or the like, and the surface of the copper foil 3 at the bottom of the hole is subjected to abrasive processing such as sandblasting or jet scrubbing to obtain a rough surface. After the formation, a conductive buffer layer 4 is formed by forming a film of, for example, 3 μm of silver (sputtering method), and the holes are filled with a conductive paste 2 by a printing method (FIG. 5B). FIG. 5B-1 is an enlarged sectional view of a portion D in FIG. As shown, the interface between the copper foil 3 and the conductive buffer layer 4 has a roughened structure.
【0047】次に、導電性ペーストを充填したプリプレ
グ1に貼り付けてあるPETフィルム5を剥離し、両表
層に銅箔により配線パターン3が形成されたコア材6
(図では4層板)の両側から位置合わせを行った後、重
ねあわせて(図6(c))、仮止めを行う。Next, the PET film 5 attached to the prepreg 1 filled with the conductive paste is peeled off, and the core material 6 having the wiring pattern 3 formed on both surface layers by copper foil is formed.
After the positioning is performed from both sides of the (four-layer plate in the figure), they are overlapped (FIG. 6C) and temporarily fixed.
【0048】最後に、重ね合されたコア材6とその両表
面のプリプレグ1を熱プレス(例えば温度:200℃、
圧力:50Kg/cm2)により一体化した後、最外層の銅箔
をパターニングして配線パターン3を形成する(図6
(d))。Finally, the laminated core material 6 and the prepregs 1 on both surfaces thereof are hot-pressed (for example, at a temperature of 200 ° C.,
After integration by a pressure of 50 kg / cm 2 ), the outermost copper foil is patterned to form a wiring pattern 3 (FIG. 6).
(D)).
【0049】以上により、実施の形態2に示したような
回路基板が得られる。As described above, a circuit board as shown in the second embodiment is obtained.
【0050】(第5の実施の形態)以下に、本発明の第
5の実施の形態における回路基板の製造方法について説
明する。(Fifth Embodiment) Hereinafter, a method for manufacturing a circuit board according to a fifth embodiment of the present invention will be described.
【0051】図7及び図8は、本実施の形態の回路基板
の製造方法を工程順に示した模式的断面図である。7 and 8 are schematic cross-sectional views showing a method of manufacturing a circuit board according to the present embodiment in the order of steps.
【0052】絶縁体であるアラミド不織布にエポキシ樹
脂を含浸したプリプレグ1に、貫通孔を形成し、導電性
ペースト2を充填して、銅箔3をプレスして積層した
後、銅箔3をパターン形成する工程を繰り返して、4層
板のコア材6を得る(図7(a))。A through-hole is formed in a prepreg 1 in which an aramid nonwoven fabric as an insulator is impregnated with an epoxy resin, a conductive paste 2 is filled, a copper foil 3 is pressed and laminated, and then the copper foil 3 is patterned. By repeating the forming step, a core material 6 of a four-layer plate is obtained (FIG. 7A).
【0053】次に、4層板のコア材6の両側に、プリプ
レグ1とPETフィルム5をこの順に積層する。そし
て、PETフィルム5面からレーザー等によって銅箔3
までプリプレグ1に孔7を開け、孔底面の銅箔3の表面
をサンドブラスト、ジェットスクラブ等の砥粒加工を行
い、孔底面の表面を粗化する(図7(b))。図7(b
−1)は(b)のE部の拡大断面図である。図示したよ
うに、孔7の底面の銅箔3の表面は粗化されている。Next, the prepreg 1 and the PET film 5 are laminated in this order on both sides of the core material 6 of the four-layer plate. Then, the copper foil 3 is irradiated from the PET film 5 surface with a laser or the like.
A hole 7 is formed in the prepreg 1 until the surface of the copper foil 3 on the bottom of the hole is subjected to abrasive processing such as sandblasting or jet scrub to roughen the surface of the bottom of the hole (FIG. 7B). FIG.
-1) is an enlarged sectional view of a portion E in FIG. As shown, the surface of the copper foil 3 on the bottom surface of the hole 7 is roughened.
【0054】次に、PETフィルム5の上から導電性ペ
ースト2を印刷法によって孔7に充填し、PETフィル
ム5を剥離し、両面に銅箔を重ねあわせてプレスを行っ
た後、銅箔をパターン形成して配線パターン3を形成す
る(図8(c))。図8(c−1)は(c)のF部の拡
大断面図である。Next, the conductive paste 2 is filled into the hole 7 from above the PET film 5 by a printing method, the PET film 5 is peeled off, and a copper foil is laminated on both sides and pressed. The pattern is formed to form the wiring pattern 3 (FIG. 8C). FIG. 8C-1 is an enlarged sectional view of a portion F in FIG.
【0055】かくして6層板の回路基板を得る。Thus, a six-layer circuit board is obtained.
【0056】(第6の実施の形態)以下に、本発明の第
6の実施の形態における回路基板の製造方法について説
明する。(Sixth Embodiment) A method of manufacturing a circuit board according to a sixth embodiment of the present invention will be described below.
【0057】図9及び図10は、本実施の形態の回路基
板の製造方法を工程順に示した模式的断面図である。FIGS. 9 and 10 are schematic sectional views showing a method of manufacturing a circuit board according to the present embodiment in the order of steps.
【0058】絶縁体であるアラミド不織布にエポキシ樹
脂を含浸したプリプレグ1に、貫通孔を形成し、導電性
ペースト2を充填して、銅箔3をプレスして積層した
後、銅箔3をパターン形成する工程を繰り返して、4層
板のコア材6を得る(図9(a))。A through hole is formed in a prepreg 1 in which an aramid nonwoven fabric as an insulator is impregnated with an epoxy resin, a conductive paste 2 is filled, a copper foil 3 is pressed and laminated, and then the copper foil 3 is patterned. By repeating the forming step, a four-layer board core material 6 is obtained (FIG. 9A).
【0059】次に、4層板のコア材6の両側に、プリプ
レグ1とPETフィルム5をこの順に積層する。そし
て、PETフィルム5面からレーザー等によって銅箔3
までプリプレグ1に孔7を開け、孔底面の銅箔3の表面
をサンドブラスト、ジェットスクラブ等の砥粒加工を行
い、孔底面の表面を粗化する(図7(b))。図7(b
−1)は(b)のG部の拡大断面図である。図示したよ
うに、孔7の底面の銅箔3の表面は粗化されている。Next, the prepreg 1 and the PET film 5 are laminated in this order on both sides of the core material 6 of the four-layer plate. Then, the copper foil 3 is irradiated from the PET film 5 surface with a laser or the like.
A hole 7 is formed in the prepreg 1 until the surface of the copper foil 3 on the bottom of the hole is subjected to abrasive processing such as sandblasting or jet scrub to roughen the surface of the bottom of the hole (FIG. 7B). FIG.
-1) is an enlarged cross-sectional view of a G section of (b). As shown, the surface of the copper foil 3 on the bottom surface of the hole 7 is roughened.
【0060】次に、孔7内の粗化された面に、例えば銀
を3μm成膜(スパッタ法)して導電性バッファー層4
を形成した後、PETフィルム5の上から導電性ペース
ト2を印刷法によって孔7に充填し、PETフィルム5
を剥離し、両面に銅箔を重ねあわせてプレスを行った
後、銅箔をパターン形成して配線パターン3を形成する
(図10(c))。図10(c−1)は(c)のH部の
拡大断面図である。Next, on the roughened surface in the hole 7, for example, silver is formed to a thickness of 3 μm (sputtering method) to form a conductive buffer layer 4.
Is formed, the conductive paste 2 is filled into the holes 7 from above the PET film 5 by a printing method.
After the copper foil is laminated on both surfaces and pressed, the copper foil is patterned to form a wiring pattern 3 (FIG. 10C). FIG. 10C-1 is an enlarged sectional view of a portion H in FIG.
【0061】導電性バッファー層は金、銀、錫、鉛、イ
ンジウムまたはパラジウムのうちの少なくとも1種類の
金属、もしくはこれらの合金、あるいはこれらの金属化
合物にすることによって、前述した導電性組成物に含有
される金属フィラー及び前述した配線パターンのいずれ
か一方または両方と合金、または金属化合物を形成す
る。The conductive buffer layer is made of at least one metal selected from gold, silver, tin, lead, indium and palladium, or an alloy thereof, or a metal compound thereof, so that the conductive composition described above can be used. An alloy or a metal compound is formed with one or both of the contained metal filler and the wiring pattern described above.
【0062】また、導電性バッファー層は配線パターン
及び導電性組成物の凹凸に追随して変形し、大きな接触
面積と多数の接触点数で接触するような材質のものであ
っても、優れた信頼性を有する回路基板を実現できる。Further, the conductive buffer layer is deformed following the irregularities of the wiring pattern and the conductive composition, and even if it is made of a material that comes into contact with a large contact area and a large number of contact points, excellent reliability can be obtained. A circuit board having flexibility can be realized.
【0063】以上の各実施の形態で得られた回路基板
は、CSPパッケージやMCMの環境試験において良好
な結果が得られ、特に、熱衝撃、PCT(プレシャー・
クッカー・テスト)において接続不良の発生がなく、抵
抗の変化率も従来に比べ格段に小さくなった。The circuit board obtained in each of the above-described embodiments has good results in environmental tests of the CSP package and the MCM.
In the cooker test), no connection failure occurred, and the rate of change in resistance was much smaller than in the past.
【0064】[0064]
【発明の効果】以上述べたように、本発明の回路基板に
よれば、配線パターンの導電性組成物との接触界面が粗
化されているので、又は、配線パターンと導電性組成物
との間に導電性バッファー層が形成されており、配線パ
ターンの導電性バッファー層との接触界面が粗化されて
いるので、CSPパッケージやMCMの環境試験におい
て良好な結果が得られ、特に、熱衝撃、PCT(プレシ
ャー・クッカー・テスト)において接続不良の発生がな
く、抵抗の変化率も従来に比べ格段に小さくなった。As described above, according to the circuit board of the present invention, since the contact interface between the wiring pattern and the conductive composition is roughened, Since a conductive buffer layer is formed between the layers and the contact interface between the wiring pattern and the conductive buffer layer is roughened, good results can be obtained in CSP package and MCM environmental tests. In addition, no connection failure occurred in the PCT (pressure cooker test), and the rate of change in resistance was much smaller than in the past.
【0065】また、配線パターンの粗化領域が、導電性
組成物又は導電性バッファー層との接続界面に限定され
ているので、全面を粗化した場合と比べて配線パターン
のファインパターン形成が容易になる。Further, since the roughened region of the wiring pattern is limited to the connection interface with the conductive composition or the conductive buffer layer, it is easier to form a fine pattern of the wiring pattern than when the entire surface is roughened. become.
【0066】更に、本発明の回路基板の製造方法によれ
ば、上記の効果を奏する回路基板を効率良く製造するこ
とができる。Further, according to the method for manufacturing a circuit board of the present invention, a circuit board having the above effects can be efficiently manufactured.
【図1】 本発明の第1の実施の形態における回路基板
の構成を模式的に示したものであり、(a)は概略断面
図、(b)は(a)のA部の拡大断面図である。FIGS. 1A and 1B schematically show a configuration of a circuit board according to a first embodiment of the present invention, wherein FIG. 1A is a schematic cross-sectional view, and FIG. It is.
【図2】 本発明の第2の実施の形態における回路基板
の構成を模式的に示したものであり、(a)は概略断面
図、(b)は(a)のB部の拡大断面図である。FIGS. 2A and 2B schematically show a configuration of a circuit board according to a second embodiment of the present invention, wherein FIG. 2A is a schematic cross-sectional view, and FIG. It is.
【図3】 第3の実施の形態の回路基板の製造方法を工
程順に示した模式的断面図である。FIG. 3 is a schematic cross-sectional view illustrating a method of manufacturing a circuit board according to a third embodiment in the order of steps.
【図4】 第3の実施の形態の回路基板の製造方法を工
程順に示した模式的断面図である。FIG. 4 is a schematic cross-sectional view illustrating a method of manufacturing a circuit board according to a third embodiment in the order of steps.
【図5】 第4の実施の形態の回路基板の製造方法を工
程順に示した模式的断面図である。FIG. 5 is a schematic cross-sectional view showing a method of manufacturing a circuit board according to a fourth embodiment in the order of steps.
【図6】 第4の実施の形態の回路基板の製造方法を工
程順に示した模式的断面図である。FIG. 6 is a schematic cross-sectional view showing a method of manufacturing a circuit board according to a fourth embodiment in the order of steps.
【図7】 第5の実施の形態の回路基板の製造方法を工
程順に示した模式的断面図である。FIG. 7 is a schematic cross-sectional view showing a method of manufacturing a circuit board according to a fifth embodiment in the order of steps.
【図8】 第5の実施の形態の回路基板の製造方法を工
程順に示した模式的断面図である。FIG. 8 is a schematic cross-sectional view illustrating a method of manufacturing a circuit board according to a fifth embodiment in the order of steps.
【図9】 第6の実施の形態の回路基板の製造方法を工
程順に示した模式的断面図である。FIG. 9 is a schematic cross-sectional view showing a method of manufacturing a circuit board according to a sixth embodiment in the order of steps.
【図10】 第6の実施の形態の回路基板の製造方法を
工程順に示した模式的断面図である。FIG. 10 is a schematic cross-sectional view showing a method of manufacturing a circuit board according to a sixth embodiment in the order of steps.
1 絶縁体層(プリプレグシート) 2 導電性組成物(導電性ペースト) 3 配線パターン(銅箔) 4 導電性バッファ層 5 プラスチックフィルム(PETフィルム) 6 コア材 7 孔 Reference Signs List 1 insulator layer (prepreg sheet) 2 conductive composition (conductive paste) 3 wiring pattern (copper foil) 4 conductive buffer layer 5 plastic film (PET film) 6 core material 7 hole
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4E351 AA03 AA04 BB30 BB38 BB49 CC11 DD04 DD06 DD52 DD54 DD55 GG02 GG08 5E317 AA21 AA24 AA27 BB02 BB12 BB13 BB14 BB15 BB18 BB19 BB25 CC13 CC25 CD05 CD32 GG09 GG11 GG14 5E343 AA02 AA12 BB15 BB24 BB25 BB44 BB67 BB75 BB78 DD02 DD52 DD62 EE58 GG04 GG08 GG13 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4E351 AA03 AA04 BB30 BB38 BB49 CC11 DD04 DD06 DD52 DD54 DD55 GG02 GG08 5E317 AA21 AA24 AA27 BB02 BB12 BB13 BB14 BB15 BB18 BB19 BB25 CC13 CC25 CD05 A32 BB09 BB25 BB44 BB67 BB75 BB78 DD02 DD52 DD62 EE58 GG04 GG08 GG13
Claims (15)
通孔に充填された導電性組成物と、前記絶縁体層の両面
に形成された配線パターンとを有し、前記絶縁体層の両
面に形成された配線パターンは前記導電性組成物を介し
て電気的に接続されており、前記配線パターンの前記導
電性組成物との界面のうちの少なくとも一つは、前記絶
縁体層との界面に比べて粗化されていることを特徴とす
る回路基板。An insulating layer having a through hole formed therein, a conductive composition filled in the through hole, and a wiring pattern formed on both surfaces of the insulating layer; The wiring patterns formed on both surfaces of the wiring pattern are electrically connected via the conductive composition, and at least one of the interfaces between the wiring pattern and the conductive composition, the insulating layer and A circuit board characterized in that it is roughened as compared with an interface.
面に樹脂フィルムをそれぞれ積層する工程と、前記樹脂
フィルム側から前記金属箔と絶縁体層との界面まで孔加
工を行う工程と、前記孔底面の前記金属箔の表面を粗化
する工程と、前記孔部に導電性組成物を充填する工程と
を有することを特徴とする回路基板の製造方法。2. A step of laminating a metal foil on one surface of the insulator layer and a resin film on the other surface thereof, and forming a hole from the resin film side to an interface between the metal foil and the insulator layer. A method for manufacturing a circuit board, comprising: a step of roughening a surface of the metal foil on a bottom surface of the hole; and a step of filling the hole with a conductive composition.
たコア層の表面に、絶縁体層及び樹脂フィルムをこの順
に積層する工程と、前記樹脂フィルム側から前記金属箔
と絶縁体層との界面まで孔加工を行う工程と、前記孔底
面の前記金属箔の表面を粗化する工程と、前記孔部に導
電性組成物を充填する工程とを有することを特徴とする
回路基板の製造方法。3. A step of laminating an insulator layer and a resin film in this order on a surface of a core layer on which a wiring pattern made of a metal foil is formed, and an interface between the metal foil and the insulator layer from the resin film side. A method of manufacturing a circuit board, comprising: a step of performing a hole processing up to the step; a step of roughening a surface of the metal foil on a bottom surface of the hole; and a step of filling a conductive composition in the hole.
通孔に充填された導電性組成物と、前記絶縁体層の両面
に形成された配線パターンと、前記配線パターンと前記
導電性組成物との間に設けられた導電性バッファー層と
を有し、前記絶縁体層の両面に形成された配線パターン
は前記導電性組成物及び前記導電性バッファー層を介し
て電気的に接続されており、前記配線パターンの前記導
電性バッファー層との界面のうちの少なくとも一つは、
前記絶縁体層との界面に比べて粗化されていることを特
徴とする回路基板。4. An insulator layer having a through hole formed therein, a conductive composition filled in the through hole, a wiring pattern formed on both sides of the insulator layer, the wiring pattern and the conductive layer. A conductive buffer layer provided between the conductive composition and the insulating layer, and wiring patterns formed on both surfaces of the insulator layer are electrically connected to each other via the conductive composition and the conductive buffer layer. At least one of the interface of the wiring pattern and the conductive buffer layer,
A circuit board, which is roughened compared to an interface with the insulator layer.
組成物及び/又は前記配線パターンとの界面の凹凸に追
随している請求項4に記載の回路基板。5. The circuit board according to claim 4, wherein the conductive buffer layer follows irregularities at an interface with the conductive composition and / or the wiring pattern.
組成物及び/又は前記配線パターンに含まれる金属成分
との間で合金又は金属間化合物を形成している請求項4
に記載の回路基板。6. The conductive buffer layer forms an alloy or an intermetallic compound with the conductive composition and / or a metal component contained in the wiring pattern.
A circuit board according to claim 1.
面に樹脂フィルムをそれぞれ積層する工程と、前記樹脂
フィルム側から前記金属箔と絶縁体層との界面まで孔加
工を行う工程と、前記孔底面の前記金属箔の表面を粗化
する工程と、前記粗化された前記孔底面に導電性バッフ
ァー層を形成する工程と、前記孔部に導電性組成物を充
填する工程とを有することを特徴とする回路基板の製造
方法。7. A step of laminating a metal foil on one surface of the insulator layer and a resin film on the other surface thereof, and performing a hole process from the resin film side to an interface between the metal foil and the insulator layer. A step of roughening the surface of the metal foil on the bottom of the hole, a step of forming a conductive buffer layer on the roughened bottom of the hole, and a step of filling the hole with a conductive composition. And a method for manufacturing a circuit board.
たコア層の表面に、絶縁体層及び樹脂フィルムをこの順
に積層する工程と、前記樹脂フィルム側から前記金属箔
と絶縁体層との界面まで孔加工を行う工程と、前記孔底
面の前記金属箔の表面を粗化する工程と、前記粗化され
た前記孔底面に導電性バッファー層を形成する工程と、
前記孔部に導電性組成物を充填する工程とを有すること
を特徴とする回路基板の製造方法。8. A step of laminating an insulator layer and a resin film in this order on a surface of a core layer on which a wiring pattern made of a metal foil is formed, and an interface between the metal foil and the insulator layer from the resin film side. A step of performing hole processing up to, a step of roughening the surface of the metal foil on the bottom of the hole, and a step of forming a conductive buffer layer on the roughened bottom of the hole,
Filling the hole with a conductive composition.
粒加工を含む請求項2、3、7、又は8に記載の回路基
板の製造方法。9. The method for manufacturing a circuit board according to claim 2, wherein the method for roughening the surface of the metal foil includes abrasive processing.
金属箔の一部を除去又は塑性変形させる工程を含む請求
項2、3、7、又は8に記載の回路基板の製造方法。10. The method of roughening the surface of the metal foil,
9. The method for manufacturing a circuit board according to claim 2, further comprising a step of removing or plastically deforming a part of the metal foil.
ッケル、パラジウム及びこれらの合金から選ばれる少な
くとも1つをフィラーとして含有し、前記配線パターン
は、銅もしくは銅を主成分とした合金である請求項1、
4、5、又は6に記載の回路基板。11. The conductive composition contains, as a filler, at least one selected from gold, silver, copper, nickel, palladium and alloys thereof, and the wiring pattern contains copper or copper as a main component. Claim 1 which is an alloy
7. The circuit board according to 4, 5, or 6.
錫、鉛、インジウム及びパラジウムのうちの少なくとも
1種類の金属、もしくはこれらの合金、あるいはこれら
の金属化合物である請求項4〜6のいずれかに記載の回
路基板。12. The conductive buffer layer may include gold, silver,
The circuit board according to any one of claims 4 to 6, wherein the circuit board is at least one metal of tin, lead, indium, and palladium, an alloy thereof, or a metal compound thereof.
0.01μm以上20μm以下である請求項4〜6のい
ずれかに記載の回路基板。13. The thickness of the conductive buffer layer,
The circuit board according to claim 4, having a thickness of 0.01 μm or more and 20 μm or less.
成物又は熱伝導性組成物を使用する請求項1、4、5、
6、11、12、又は13に記載の回路基板。14. A method according to claim 1, wherein a resistor composition or a heat conductive composition is used in place of said conductive composition.
14. The circuit board according to 6, 11, 12, or 13.
成物又は熱伝導性組成物を使用する請求項2、3、7、
8、9、又は10に記載の回路基板の製造方法。15. The method according to claim 2, wherein a resistor composition or a heat conductive composition is used in place of said conductive composition.
The method for manufacturing a circuit board according to 8, 9, or 10.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10238580A JP2000068620A (en) | 1998-08-25 | 1998-08-25 | Circuit board and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10238580A JP2000068620A (en) | 1998-08-25 | 1998-08-25 | Circuit board and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000068620A true JP2000068620A (en) | 2000-03-03 |
Family
ID=17032330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10238580A Pending JP2000068620A (en) | 1998-08-25 | 1998-08-25 | Circuit board and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000068620A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1213952A3 (en) * | 2000-12-05 | 2004-06-30 | Matsushita Electric Industrial Co., Ltd. | Circuit substrate and manufacturing method thereof |
| US7235148B2 (en) * | 2002-04-09 | 2007-06-26 | International Business Machines Corporation | Selectively roughening conductors for high frequency printed wiring boards |
| EP1357775A4 (en) * | 2001-11-12 | 2008-05-21 | Matsushita Electric Industrial Co Ltd | CIRCUIT BOARD AND METHOD OF MANUFACTURING |
| JPWO2007010758A1 (en) * | 2005-07-15 | 2009-01-29 | パナソニック株式会社 | WIRING BOARD, WIRING MATERIAL, COPPER-CLAD LAMINATE, AND WIRING BOARD MANUFACTURING METHOD |
| JP2012079766A (en) * | 2010-09-30 | 2012-04-19 | Fujikura Ltd | Printed wiring board, manufacturing method thereof, multilayer printed wiring board, and manufacturing method thereof |
| JP2012079768A (en) * | 2010-09-30 | 2012-04-19 | Fujikura Ltd | Printed wiring board, manufacturing method thereof, multilayer printed wiring board, and manufacturing method thereof |
| US8866027B2 (en) | 2007-01-19 | 2014-10-21 | Sumitomo Electric Industries, Ltd. | Printed wiring board and method for manufacturing the same |
| CN110505750A (en) * | 2019-08-28 | 2019-11-26 | 生益电子股份有限公司 | PCB detection method and PCB |
-
1998
- 1998-08-25 JP JP10238580A patent/JP2000068620A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1213952A3 (en) * | 2000-12-05 | 2004-06-30 | Matsushita Electric Industrial Co., Ltd. | Circuit substrate and manufacturing method thereof |
| US6930395B2 (en) | 2000-12-05 | 2005-08-16 | Matsushita Electric Industrial Co., Ltd. | Circuit substrate having improved connection reliability and a method for manufacturing the same |
| EP1357775A4 (en) * | 2001-11-12 | 2008-05-21 | Matsushita Electric Industrial Co Ltd | CIRCUIT BOARD AND METHOD OF MANUFACTURING |
| US7235148B2 (en) * | 2002-04-09 | 2007-06-26 | International Business Machines Corporation | Selectively roughening conductors for high frequency printed wiring boards |
| JPWO2007010758A1 (en) * | 2005-07-15 | 2009-01-29 | パナソニック株式会社 | WIRING BOARD, WIRING MATERIAL, COPPER-CLAD LAMINATE, AND WIRING BOARD MANUFACTURING METHOD |
| JP4529978B2 (en) * | 2005-07-15 | 2010-08-25 | パナソニック株式会社 | WIRING BOARD, WIRING MATERIAL, COPPER-CLAD LAMINATE, AND WIRING BOARD MANUFACTURING METHOD |
| US7968803B2 (en) | 2005-07-15 | 2011-06-28 | Panasonic Corporation | Wiring substrate, wiring material, copper-clad laminate, and method of manufacturing the wiring substrate |
| US8866027B2 (en) | 2007-01-19 | 2014-10-21 | Sumitomo Electric Industries, Ltd. | Printed wiring board and method for manufacturing the same |
| JP2012079766A (en) * | 2010-09-30 | 2012-04-19 | Fujikura Ltd | Printed wiring board, manufacturing method thereof, multilayer printed wiring board, and manufacturing method thereof |
| JP2012079768A (en) * | 2010-09-30 | 2012-04-19 | Fujikura Ltd | Printed wiring board, manufacturing method thereof, multilayer printed wiring board, and manufacturing method thereof |
| CN110505750A (en) * | 2019-08-28 | 2019-11-26 | 生益电子股份有限公司 | PCB detection method and PCB |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3197213B2 (en) | Printed wiring board and method of manufacturing the same | |
| KR100338908B1 (en) | Printed circuit board and electronic components | |
| WO2001045478A1 (en) | Multilayered printed wiring board and production method therefor | |
| JP5172404B2 (en) | Multilayer wiring board manufacturing method and multilayer wiring board intermediate product | |
| JP4691763B2 (en) | Method for manufacturing printed wiring board | |
| US20030137815A1 (en) | Printed wiring board and method of manufacturing the same | |
| JP2000068620A (en) | Circuit board and method of manufacturing the same | |
| JPH11340367A (en) | Multilayer wiring board and method of manufacturing the same | |
| JP3474894B2 (en) | Printed wiring board and manufacturing method thereof | |
| JP3167840B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| JP2000133916A (en) | Transfer wiring pattern forming material, method of manufacturing transfer wiring pattern forming material, wiring board using transfer wiring pattern forming material, and method of manufacturing the same | |
| JP3738536B2 (en) | Method for manufacturing printed wiring board | |
| JP3440174B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JP4684454B2 (en) | Printed wiring board manufacturing method and printed wiring board | |
| JPH11251703A (en) | Circuit board, double-sided circuit board, multilayer circuit board, and method of manufacturing circuit board | |
| JPH06252555A (en) | Multilayered wiring board | |
| JP5077800B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JPH05327209A (en) | Manufacture of bonding sheet for multiple layer and of multilayer substrate | |
| JP2002141630A (en) | Circuit board and method of manufacturing the same | |
| JP3728059B2 (en) | Multilayer wiring board | |
| JP3474913B2 (en) | Manufacturing method of printed wiring board | |
| JP2011222962A (en) | Print circuit board and method of manufacturing the same | |
| TWI412313B (en) | Multilayer printing wire board and method for producting the same | |
| JP2002374068A (en) | Method for manufacturing multilayered printed circuit board | |
| JP2003086947A (en) | Printed wiring substrate and its manufacturing method |