JP2000058739A - Semiconductor device and lead frame used for manufacturing the same - Google Patents
Semiconductor device and lead frame used for manufacturing the sameInfo
- Publication number
- JP2000058739A JP2000058739A JP10225560A JP22556098A JP2000058739A JP 2000058739 A JP2000058739 A JP 2000058739A JP 10225560 A JP10225560 A JP 10225560A JP 22556098 A JP22556098 A JP 22556098A JP 2000058739 A JP2000058739 A JP 2000058739A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- semiconductor device
- package
- semiconductor element
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W72/884—
-
- H10W90/736—
-
- H10W90/756—
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 実装時のパッケージクラックの発生を抑止で
きかつ接地電位の均一・安定化が達成できる半導体装置
の提供。
【解決手段】 パッケージと、前記パッケージ内に設け
られかつ接地電位にされる金属製のタブと、前記タブと
一体に形成されかつ前記タブを支持する複数のタブ吊り
リードと、前記タブに固定された半導体素子と、前記パ
ッケージの内外に亘って延在する複数の金属製のリード
と、前記半導体素子の電極とパッケージ内の前記リード
部分を接続する導電性のワイヤとを有する半導体装置で
あって、前記タブ吊りリードに一端または両端が支持さ
れかつ前記半導体素子の外周域に延在する金属製のグラ
ンドバーと、前記半導体素子のグランド電極と前記グラ
ンドバーを接続する導電性のワイヤとを有する。前記タ
ブは前記半導体素子の面積よりも面積が小さくなってい
る。
(57) [Problem] To provide a semiconductor device capable of suppressing occurrence of package cracks during mounting and achieving uniform and stable ground potential. A package, a metal tab provided in the package and set to a ground potential, a plurality of tab suspension leads formed integrally with the tab and supporting the tab, and fixed to the tab. A semiconductor device comprising: a semiconductor element, a plurality of metal leads extending inside and outside the package, and a conductive wire connecting an electrode of the semiconductor element and the lead portion in the package. A metal ground bar, one end or both ends of which are supported by the tab suspension lead, and which extends to the outer peripheral area of the semiconductor element; and a conductive wire connecting the ground electrode of the semiconductor element and the ground bar. . The tab has an area smaller than an area of the semiconductor element.
Description
【0001】[0001]
【発明の実施の形態】本発明は樹脂封止型半導体装置お
よびその製造に用いるリードフレームに関する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention relates to a resin-sealed semiconductor device and a lead frame used for manufacturing the same.
【0002】[0002]
【従来の技術】半導体装置(半導体集積回路装置)の一
つとして、金属製のリードフレームを使用し、リードフ
レームのタブに固定した半導体チップ,リードの内端部
分,半導体チップの電極とリードを接続する導電性のワ
イヤ等を絶縁性の樹脂で封止する樹脂封止型半導体装置
が知られている。2. Description of the Related Art As one of semiconductor devices (semiconductor integrated circuit devices), a metal lead frame is used, and a semiconductor chip fixed to a tab of the lead frame, an inner end portion of the lead, electrodes and leads of the semiconductor chip are connected. 2. Description of the Related Art A resin-sealed semiconductor device in which a conductive wire or the like to be connected is sealed with an insulating resin is known.
【0003】この樹脂封止型半導体装置の実装におい
て、リードの外端の実装端や実装基板のランドにあらか
じめ付着させた半田を再加熱(リフロー)してリードを
ランドに固定する場合、半田リフロー時の熱によってパ
ッケージを形成する樹脂とタブとの間の水分の蒸気化に
起因する膨張力(水蒸気爆発)によってパッケージクラ
ックやワイヤ破断が発生する場合がある。[0003] In mounting this resin-encapsulated semiconductor device, when re-heating (reflowing) the solder previously attached to the mounting end of the outer end of the lead or the land of the mounting board to fix the lead to the land, a solder reflow soldering is required. Package cracks and wire breakage may occur due to expansion force (steam explosion) caused by vaporization of moisture between the resin and the tabs forming the package due to the heat of the time.
【0004】たとえば、工業調査会発行「電子材料」1
988年4月号、昭和63年4月1日発行、P74〜P
79には、高密度表面実装型半導体デバイスにおいて、
パッケージを形成する樹脂の吸湿とリフロー実装に起因
する樹脂剥離,樹脂クラックについて記載されている。[0004] For example, "Electronic Materials" 1
Issued April 1988, April 1, 1988, P74-P
79, in a high-density surface-mounted semiconductor device,
It describes resin peeling and resin cracking caused by moisture absorption and reflow mounting of the resin forming the package.
【0005】また、特開昭63-204753 号公報には、前記
樹脂クラックの発生を抑止するために、ダイパッド(タ
ブ)が半導体素子(半導体チップ)よりも小形になる半
導体装置について記載されている。Japanese Patent Application Laid-Open No. 63-204753 discloses a semiconductor device in which a die pad (tab) is smaller than a semiconductor element (semiconductor chip) in order to suppress the occurrence of the resin crack. .
【0006】一方、半導体チップの複数の電源用電極
(グランド電極)と、グランド電位にされるタブとをワ
イヤで接続することによって、接地電位の均一・安定化
を図り(グランド強化)、半導体装置の安定動作を促進
する技術が知られている。このような技術については、
たとえば、特願平6-103737 号公報に記載されている。
また、特開昭64-37032 号公報には、2層構造リードフ
レームアセンブリについて記載されている。On the other hand, by connecting a plurality of power supply electrodes (ground electrodes) of the semiconductor chip to tabs that are set to the ground potential by wires, the ground potential is made uniform and stable (ground reinforcement), and the semiconductor device is strengthened. There are known techniques for promoting a stable operation of a vehicle. For such technologies,
For example, it is described in Japanese Patent Application No. 6-103737.
Japanese Patent Application Laid-Open No. 64-37032 describes a two-layer lead frame assembly.
【0007】[0007]
【発明が解決しようとする課題】半導体装置の安定動作
のために、半導体チップのグランド電極(電源用電極)
とグランド電位になるタブをワイヤで接続する構造は、
半導体装置の半田リフロー時のパッケージクラックを防
止するためにタブを半導体チップよりも小さくする構造
では、タブが半導体チップの外側に食み出さないことか
らワイヤの接続ができず採用できない。SUMMARY OF THE INVENTION For stable operation of a semiconductor device, a ground electrode (power supply electrode) of a semiconductor chip is required.
The structure that connects the tab that becomes the ground potential with a wire
In a structure in which a tab is made smaller than a semiconductor chip in order to prevent a package crack at the time of solder reflow of a semiconductor device, since the tab does not protrude outside the semiconductor chip, a wire cannot be connected and cannot be adopted.
【0008】すなわち、タブが小さい構造でも、チップ
ボンディングに際しては、タブの中心に対して半導体チ
ップの中心が合うようにしてボンディングが行われるこ
とから、タブに半導体チップを固定した場合、タブは完
全に半導体チップの下に隠れてしまい、ワイヤを接続す
る部分が存在しなくなる。That is, even when the tab is small, the bonding is performed such that the center of the semiconductor chip is aligned with the center of the tab during chip bonding. Therefore, when the semiconductor chip is fixed to the tab, the tab is completely formed. In other words, it is hidden under the semiconductor chip, and there is no portion for connecting wires.
【0009】一方、前記タブはタブ吊りリードに支持さ
れ、このタブ吊りリードはタブと一体に形成されてい
る。そこで、このタブ吊りリード部分にワイヤを接続す
ることも考えられる。On the other hand, the tab is supported by a tab suspension lead, and the tab suspension lead is formed integrally with the tab. Therefore, it is conceivable to connect a wire to the tab suspension lead portion.
【0010】しかし、一般にタブ吊りリードは矩形のタ
ブの4隅または対抗する2辺に設けられ、位置が限定さ
れる。また、半導体チップの各電極の配列およびそれぞ
れのワイヤ張りの方向性から、グランド電極に接続され
るワイヤの一端を近くのタブ吊りリードに接続できると
は限らない。However, the tab suspension leads are generally provided at the four corners or two opposing sides of the rectangular tab, and the position is limited. Further, one end of the wire connected to the ground electrode cannot always be connected to the nearby tab suspension lead due to the arrangement of the electrodes of the semiconductor chip and the direction of the wire tension.
【0011】本発明の目的は、実装時のパッケージクラ
ックの発生を抑止できかつ接地電位の均一・安定化が達
成できる半導体装置およびその製造に用いるリードフレ
ームを提供することにある。An object of the present invention is to provide a semiconductor device capable of suppressing occurrence of package cracks during mounting and achieving uniform and stable ground potential, and a lead frame used for manufacturing the same.
【0012】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。[0012] The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
【0013】[0013]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。The following is a brief description of an outline of typical inventions disclosed in the present application.
【0014】(1)パッケージと、前記パッケージ内に
設けられかつ接地電位にされる金属製のタブと、前記タ
ブと一体に形成されかつ前記タブを支持する複数のタブ
吊りリードと、前記タブに固定された半導体素子と、前
記パッケージの内外に亘って延在する複数の金属製のリ
ードと、前記半導体素子の電極とパッケージ内の前記リ
ード部分を接続する導電性のワイヤとを有する半導体装
置であって、前記タブ吊りリードに一端または両端が支
持されかつ前記半導体素子の外周域に延在する金属製の
グランドバーと、前記半導体素子のグランド電極と前記
グランドバーを接続する導電性のワイヤとを有する。前
記タブは前記半導体素子の面積よりも面積が小さくなっ
ている。(1) A package, a metal tab provided in the package and set to a ground potential, a plurality of tab suspension leads formed integrally with the tab and supporting the tab, A semiconductor device having a fixed semiconductor element, a plurality of metal leads extending inside and outside the package, and a conductive wire connecting an electrode of the semiconductor element and the lead portion in the package. A metal ground bar, one end or both ends of which are supported by the tab suspension leads and extend to the outer peripheral area of the semiconductor element; and a conductive wire connecting the ground electrode of the semiconductor element and the ground bar. Having. The tab has an area smaller than an area of the semiconductor element.
【0015】このような半導体装置は以下の構成のリー
ドフレームを用いて製造される。Such a semiconductor device is manufactured using a lead frame having the following configuration.
【0016】全体が金属製のパターニングされた板体か
らなり、半導体素子が固定されるタブと、前記タブを支
持する複数のタブ吊りリードと、前記タブに向かって先
端を臨ませる複数のリードとを有し、前記タブは前記半
導体素子の面積よりも面積が小さくなり、前記リードの
先端には前記半導体素子の電極に接続される導電性のワ
イヤが接続される構成のリードフレームであって、前記
タブ吊りリードに一端または両端が支持されるととも
に、前記タブに固定される前記半導体素子の外周域に延
在し、かつ前記半導体素子のグランド電極に接続される
ワイヤが接続されるグランドバーを有する。A tab, which is entirely made of a metal-patterned plate, and to which the semiconductor element is fixed, a plurality of tab suspension leads for supporting the tab, and a plurality of leads for facing the tab toward the tab. A lead frame having a configuration in which the tab has an area smaller than the area of the semiconductor element, and a tip of the lead is connected to a conductive wire connected to an electrode of the semiconductor element, One end or both ends are supported by the tab suspension lead, and the ground bar extends to the outer peripheral region of the semiconductor element fixed to the tab, and is connected to a wire connected to a ground electrode of the semiconductor element. Have.
【0017】(2)前記手段(1)の構成において、前
記グランドバーは少なくとも一部に屈曲部を有してい
る。この構成の半導体装置の製造にあっては、前記手段
(1)で使用するリードフレームにおいて、前記グラン
ドバーは少なくとも一部に屈曲部を有している構造にな
っている。(2) In the configuration of the means (1), the ground bar has a bent portion at least in part. In manufacturing the semiconductor device having this configuration, in the lead frame used in the means (1), the ground bar has a structure having a bent portion at least in part.
【0018】前記(1)の手段によれば、(a)タブは
半導体素子の面積よりも面積が小さいことから、半導体
素子との接触面積が小さくなり、半導体装置の実装時の
熱等による水蒸気爆発が起き難くなりパッケージクラッ
クの発生等を防止できる。According to the means (1), since the tab (a) has a smaller area than the area of the semiconductor element, the area of contact with the semiconductor element is reduced, and water vapor generated by heat or the like during mounting of the semiconductor device. Explosion is less likely to occur, and the occurrence of package cracks can be prevented.
【0019】(b)したがって、実装基板に実装する際
の歩留りが向上するとともに、実装された半導体装置の
信頼性が高くなる。(B) Therefore, the yield at the time of mounting on a mounting board is improved, and the reliability of the mounted semiconductor device is increased.
【0020】(c)半導体素子の外周域にはグランドバ
ーが延在し、このグランドバーには半導体素子のグラン
ド電極に一端が接続されるワイヤの他端が接続されてい
ることから、接地電位の均一・安定化が達成でき、半導
体装置の安定動作が達成できる。したがって、本半導体
装置を組み込んだ電子装置の信頼性が高くなる。(C) A ground bar extends in the outer peripheral area of the semiconductor element, and the ground bar is connected to the other end of the wire, one end of which is connected to the ground electrode of the semiconductor element. Of the semiconductor device can be achieved, and stable operation of the semiconductor device can be achieved. Therefore, the reliability of an electronic device incorporating the present semiconductor device is improved.
【0021】(d)タブ吊りリードから延在するグラン
ドバーは、パッケージを形成する樹脂中に延在すること
から、樹脂と金属部分との接触面積が増大して両者の接
着強度が高くなるため、半田リフロー時のパッケージク
ラックの抑止効果が得られる。(D) Since the ground bar extending from the tab suspension lead extends into the resin forming the package, the contact area between the resin and the metal portion increases, and the bonding strength between the two increases. Thus, the effect of suppressing package cracks during solder reflow can be obtained.
【0022】(e)半導体素子の面積よりも面積が小さ
いタブを有し、かつ半導体素子の外周域に延在するグラ
ンドバーを有するリードフレームを半導体装置の製造に
用いることによって、半導体装置の実装時のパッケージ
クラック等の熱に起因する損傷を防止できる半導体装置
の製造が可能になるとともに、グランドバーにグランド
電極に接続されるワイヤを接続できることから半導体装
置の接地電位の均一・安定化を達成できる半導体装置の
製造が可能になる。(E) The use of a lead frame having a tab having a smaller area than the area of the semiconductor element and having a ground bar extending in the outer peripheral area of the semiconductor element for manufacturing the semiconductor device, Semiconductor devices that can prevent damage caused by heat, such as package cracks, can be manufactured, and wires connected to the ground electrode can be connected to the ground bar to achieve uniform and stable ground potential of the semiconductor device. A semiconductor device that can be manufactured can be manufactured.
【0023】前記(2)の手段によれば、前記手段
(1)の構成による効果に加えて、グランドバーが屈曲
していることから、グランドバーとパッケージを形成す
る樹脂の接触面積がさらに多くなり、半田リフロー時の
パッケージクラックの抑止効果がさらに高くなる。According to the means (2), in addition to the effect of the structure of the means (1), since the ground bar is bent, the contact area between the ground bar and the resin forming the package is further increased. Thus, the effect of suppressing package cracks during solder reflow is further enhanced.
【0024】[0024]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments of the present invention, components having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.
【0025】(実施形態1)図1乃至図7は本発明の一
実施形態(実施形態1)である半導体装置に係わる図で
ある。(Embodiment 1) FIGS. 1 to 7 relate to a semiconductor device according to an embodiment (Embodiment 1) of the present invention.
【0026】本実施形態1の樹脂封止型の半導体装置1
は、図1および図2に示すように、外観的には絶縁性樹
脂によって形成された矩形状のパッケージ(封止体)2
と、このパッケージ2の周囲4辺から突出する複数のリ
ード3とからなっている。前記リード3は、パッケージ
2の内外に亘って延在する。パッケージ2から突出する
リード部分(アウターリード)は、表面実装形状となる
ガルウイング型になっている。The resin-sealed semiconductor device 1 of the first embodiment
As shown in FIG. 1 and FIG. 2, a rectangular package (sealing body) 2 made of an insulating resin
And a plurality of leads 3 projecting from four sides of the package 2. The leads 3 extend inside and outside the package 2. The lead portion (outer lead) projecting from the package 2 is a gull-wing type having a surface mounting shape.
【0027】また、前記パッケージ2の中心部分には、
半導体素子(半導体チップ)4が位置している。この半
導体チップ4は、パッケージ2内に位置するタブ5に導
電性の接合材6を介して固定されている。In the center of the package 2,
A semiconductor element (semiconductor chip) 4 is located. The semiconductor chip 4 is fixed to a tab 5 located in the package 2 via a conductive bonding material 6.
【0028】本発明においては、半導体装置の実装時の
熱によってパッケージクラック等が発生しないように、
半導体チップの面積よりも面積の小さいタブで半導体チ
ップを支持する構成となっている。In the present invention, package cracks and the like are prevented from occurring due to heat at the time of mounting the semiconductor device.
The semiconductor chip is supported by a tab having a smaller area than the area of the semiconductor chip.
【0029】本発明では、半導体チップの面積よりも面
積が小さいタブとして、図示はしないが、(1)半導体
チップよりも小さい円形,楕円形や多角形状のタブ、
(2)一部の長さは半導体チップよりも長い棒状や屈曲
した棒状のタブ、(3)前記(1)と(2)を組み合わ
せた形状のタブ、(4)複数の棒片を組み合わせた三叉
状や十文字状のタブや前記(1)を組み合わせた形状の
タブ等となっている。According to the present invention, tabs having an area smaller than the area of the semiconductor chip are not shown, but (1) circular, oval or polygonal tabs smaller than the semiconductor chip;
(2) a tab having a bar shape or a bent bar shape having a length longer than that of the semiconductor chip, (3) a tab having a shape obtained by combining the above (1) and (2), and (4) a combination of a plurality of bar pieces. The tab is a trifurcated or cross-shaped tab, or a tab formed by combining the above (1).
【0030】本実施形態1では、タブ5は、図1および
図3に示すように、半導体チップ4の対角線部分を支持
する十文字状のタブ5となっている。この十文字状のタ
ブ5では十文字の交差中心がタブ5の中心となる。In the first embodiment, as shown in FIGS. 1 and 3, the tab 5 is a cross-shaped tab 5 that supports a diagonal portion of the semiconductor chip 4. In this cross tab 5, the center of the cross of the cross is the center of the tab 5.
【0031】前記十文字状のタブ5の各片にはタブ吊り
リード7が形成されている。このタブ吊りリード7はパ
ッケージ2内で延在し、パッケージ2の縁の部分で切断
されている。A tab suspension lead 7 is formed on each piece of the cross-shaped tab 5. The tab suspension lead 7 extends inside the package 2 and is cut at the edge of the package 2.
【0032】前記タブ吊りリード7の少なくとも一部
を、途中で屈曲して、並列に並ぶリード3と平行に延在
させてパッケージ2の外側に突出させ、グランドリード
として使用する構造でもよい。A structure may be used in which at least a part of the tab suspension lead 7 is bent in the middle, extends in parallel with the leads 3 arranged in parallel and protrudes outside the package 2, and is used as a ground lead.
【0033】一方、前記半導体チップ4の各辺の外側に
各辺と平行に延在するグランドバー10が設けられてい
る。このグランドバー10の両端は、それぞれ隣接する
タブ吊りリード7に連結されている。このグランドバー
10もパッケージ2内で延在している。On the other hand, a ground bar 10 extending parallel to each side is provided outside each side of the semiconductor chip 4. Both ends of the ground bar 10 are connected to adjacent tab suspension leads 7, respectively. This ground bar 10 also extends inside the package 2.
【0034】前記タブ5,タブ吊りリード7,グランド
バー10,リード3は、銅合金や鉄−ニッケル合金板等
の金属で形成されている。The tab 5, tab suspension lead 7, ground bar 10, and lead 3 are formed of a metal such as a copper alloy or an iron-nickel alloy plate.
【0035】他方、前記半導体チップ4の電極と、パッ
ケージ2内に位置するリード3の先端部分は、導電性の
ワイヤ11で接続されている。On the other hand, the electrodes of the semiconductor chip 4 and the tips of the leads 3 located in the package 2 are connected by conductive wires 11.
【0036】また、半導体チップ4の電極のうち、グラ
ンド電極と前記グランドバー10は導電性のワイヤ11
で接続されている。これらワイヤ11もパッケージ2内
に位置している。The ground electrode and the ground bar 10 of the electrodes of the semiconductor chip 4 are connected to the conductive wires 11.
Connected by These wires 11 are also located in the package 2.
【0037】半導体チップ4の電極は、本実施形態1で
は、半導体チップ4の縁全周に沿って設けられるが、グ
ランド電極は略等しい間隔で配置されている。これによ
り、半導体チップ4に組み込まれる回路のグランド配線
の各部の接地電位の均一化が図れ、半導体装置1は安定
動作するようになる。In the first embodiment, the electrodes of the semiconductor chip 4 are provided along the entire periphery of the semiconductor chip 4, but the ground electrodes are arranged at substantially equal intervals. Thereby, the ground potential of each part of the ground wiring of the circuit incorporated in the semiconductor chip 4 can be made uniform, and the semiconductor device 1 operates stably.
【0038】本実施形態1では、前記タブ吊りリード7
がパッケージ2から外部に突出しないが、グランドバー
10,タブ吊りリード7およびタブ5は前記ワイヤ11
および半導体チップ4を介してグランド電位を維持する
ようになる。また、図示はしないが、一部のリード3は
グランドリードになっている。In the first embodiment, the tab suspension leads 7
Does not project out of the package 2, but the ground bar 10, the tab suspension lead 7 and the tab 5 are connected to the wire 11.
In addition, the ground potential is maintained via the semiconductor chip 4. Although not shown, some of the leads 3 are ground leads.
【0039】つぎに、このような半導体装置1の製造方
法について図3〜図6を用いて説明する。Next, a method for manufacturing such a semiconductor device 1 will be described with reference to FIGS.
【0040】最初に図3に示されるようなリードフレー
ム25が用意される。このリードフレーム25は、0.
1mm〜0.15mmの厚さのFe−Ni系合金あるい
はCu合金等からなる金属板をエッチングまたは精密プ
レスによってパターニングすることによって形成され
る。First, a lead frame 25 as shown in FIG. 3 is prepared. This lead frame 25 has a
It is formed by etching or patterning a metal plate made of a Fe—Ni-based alloy or a Cu alloy with a thickness of 1 mm to 0.15 mm by a precision press.
【0041】リードフレーム25は複数の単位リードパ
ターンを一方向に直列に並べた形状となっている。図3
では単位リードパターンを示す。The lead frame 25 has a shape in which a plurality of unit lead patterns are arranged in series in one direction. FIG.
Shows a unit lead pattern.
【0042】単位リードパターンは、一対の平行に延在
する外枠26と、この一対の外枠26を連結しかつ外枠
26に直交する方向に延在する一対の内枠27とによっ
て形成される枠28内に形成されている。The unit lead pattern is formed by a pair of outer frames 26 extending in parallel and a pair of inner frames 27 connecting the pair of outer frames 26 and extending in a direction perpendicular to the outer frames 26. It is formed in a frame 28.
【0043】前記外枠26および内枠27の内側から
は、一定間隔(ピッチ)で細いリード3が相互に平行に
突出している。また、前記リード3の平行域の外れ部分
のリード部分では、各外枠26や内枠27に平行とな
り、かつ全体で矩形枠状に配置される細いダム29で連
結されている。このダム29は、半導体装置の製造時の
レジンモールド時、溶けたレジンの流出を阻止するダム
として、また強度部材として作用する。From the inside of the outer frame 26 and the inner frame 27, thin leads 3 protrude parallel to each other at regular intervals (pitch). In addition, the lead portion outside the parallel area of the lead 3 is connected to a thin dam 29 which is parallel to each of the outer frame 26 and the inner frame 27 and arranged in a rectangular frame shape as a whole. The dam 29 functions as a dam for preventing the melted resin from flowing out and as a strength member at the time of resin molding at the time of manufacturing a semiconductor device.
【0044】前記リード3はダム29を越えて枠28の
中央側に延在している。各リード3の先端(内端)は、
枠28の中央の一定の略矩形領域に収束するように、そ
れぞれが屈曲している。The lead 3 extends to the center of the frame 28 beyond the dam 29. The tip (inner end) of each lead 3
Each is bent so as to converge on a certain substantially rectangular area at the center of the frame 28.
【0045】また、前記ダム29による矩形枠におい
て、矩形枠の各隅間を連結する十文字状部材30が設け
られている。この十文字状部材30は、たとえば0.1
〜0.2mm程度の幅の棒状体31の交差パターンによ
って構成されている。Further, in the rectangular frame formed by the dam 29, a cross-shaped member 30 for connecting the corners of the rectangular frame is provided. This cross-shaped member 30 is, for example, 0.1
It is constituted by an intersection pattern of rods 31 having a width of about 0.2 mm.
【0046】また、前記略矩形領域に位置する部分にお
ける隣接する棒状体31間には、グランドバー10が設
けられている。このグランドバー10は、各外枠26お
よび内枠27にそれぞれ平行に延在している。図3にお
いて、二点鎖線で示すものが前記十文字状部材30の中
央部分に固定される半導体チップ4であるが、前記グラ
ンドバー10は、半導体チップ4の外周域に位置し、か
つ矩形の半導体チップ4の各辺に平行に延在している。A ground bar 10 is provided between adjacent rods 31 in a portion located in the substantially rectangular area. The ground bar 10 extends in parallel with each of the outer frame 26 and the inner frame 27. In FIG. 3, what is indicated by a two-dot chain line is the semiconductor chip 4 fixed to the central portion of the cross-shaped member 30. The ground bar 10 is located in the outer peripheral area of the semiconductor chip 4 and has a rectangular semiconductor shape. The chip 4 extends parallel to each side.
【0047】前記十文字状部材30において、前記半導
体チップ4が固定される部分が十文字状のタブ5を構成
し、この十文字状のタブ5に連なる部分がタブ吊りリー
ド7を構成するようになる。In the cross member 30, the portion to which the semiconductor chip 4 is fixed forms the cross tab 5, and the portion connected to the cross tab 5 forms the tab suspension lead 7.
【0048】また、枠28の一隅ではダム29は平坦部
32に連なっている。この平坦部32は、前記パッケー
ジ2をトランスファモールドによって形成する際の溶け
た樹脂を流入させるランナーおよびゲートが配置される
部分である。In one corner of the frame 28, the dam 29 is connected to the flat portion 32. The flat portion 32 is a portion where a runner and a gate through which molten resin flows when the package 2 is formed by transfer molding are arranged.
【0049】また、前記外枠26にはガイド孔33,3
4が設けられている。このガイド孔33,34は、リー
ドフレーム25の移送や位置決め等のガイドとして利用
される。The outer frame 26 has guide holes 33, 3
4 are provided. The guide holes 33 and 34 are used as guides for transferring and positioning the lead frame 25.
【0050】つぎに、このようなリードフレーム25に
対して、図5および図6に示すように、チップボンディ
ングが行われる。すなわち、前記リードフレーム25の
十文字状のタブ5の主面には、図6に示すように導電性
の接合材6によって半導体チップ4が固定(チップボン
ディング)される。Next, chip bonding is performed on such a lead frame 25 as shown in FIGS. That is, the semiconductor chip 4 is fixed (chip-bonded) to the main surface of the cross-shaped tab 5 of the lead frame 25 by the conductive bonding material 6 as shown in FIG.
【0051】つぎに、図5および図6に示すように、ワ
イヤボンディングが行われる。すなわち、前記半導体チ
ップ4の電極(図5においては半導体チップ4の縁に沿
って四角で示される部分)と、リード3の内端部分が導
電性のワイヤ11で接続(ワイヤボンディング)され
る。Next, as shown in FIGS. 5 and 6, wire bonding is performed. That is, the electrodes of the semiconductor chip 4 (portions indicated by squares along the edge of the semiconductor chip 4 in FIG. 5) and the inner ends of the leads 3 are connected (wire-bonded) by the conductive wires 11.
【0052】この際、半導体チップ4の電極の一部はグ
ランドバー10にワイヤ11によって接続される。グラ
ンドバー10にワイヤ11を介して接続される電極はグ
ランド電極である。また、リード3に接続される電極の
一部も図示はしないがグランド電極であり、リード3の
一部はグランドリードになる。At this time, some of the electrodes of the semiconductor chip 4 are connected to the ground bar 10 by wires 11. The electrode connected to the ground bar 10 via the wire 11 is a ground electrode. A part of the electrode connected to the lead 3 is also a ground electrode (not shown), and a part of the lead 3 is a ground lead.
【0053】半導体チップ4の電極は、本実施形態1で
は、半導体チップ4の縁全周に沿って設けられるが、グ
ランド電極は略等しい間隔で配置されている。これによ
って、半導体チップ4に組み込まれる回路のグランド配
線の各部の接地電位の均一化が図られる。In the first embodiment, the electrodes of the semiconductor chip 4 are provided along the entire periphery of the semiconductor chip 4, but the ground electrodes are arranged at substantially equal intervals. As a result, the ground potential of each part of the ground wiring of the circuit incorporated in the semiconductor chip 4 can be made uniform.
【0054】つぎに、前記リードフレーム25は、常用
のモールド(トランスファモールド)装置によって、前
記ダム29の内側の矩形領域が絶縁性樹脂からなるパッ
ケージ2で封止され、かつ不要リードフレーム部分の切
断除去ならびにパッケージ2から突出するリード3の成
形加工によって、図1および図2に示すような半導体装
置1が製造される。Next, the lead frame 25 is sealed in a rectangular area inside the dam 29 with a package 2 made of an insulating resin by a conventional molding (transfer molding) apparatus, and unnecessary lead frame portions are cut. By removing and forming the leads 3 projecting from the package 2, the semiconductor device 1 as shown in FIGS. 1 and 2 is manufactured.
【0055】図7は本実施形態1の半導体装置1を実装
基板40に実装した断面図である。半導体装置1の実装
においては、実装基板40のランド41上に半導体装置
1のパッケージ2から突出するリード3の先端の実装端
35が重なるように正確に位置決めした後、半田リフロ
ーを行って、半田42を介して実装端35をランド41
に機械的かつ電気的に接続する。FIG. 7 is a sectional view of the semiconductor device 1 according to the first embodiment mounted on a mounting board 40. In mounting the semiconductor device 1, after accurately positioning the mounting end 35 of the tip of the lead 3 protruding from the package 2 of the semiconductor device 1 on the land 41 of the mounting board 40, the solder is reflowed and soldered. 42, the mounting end 35 is connected to the land 41.
Mechanically and electrically.
【0056】前記ランド41およびリード3の実装端3
5には、あらかじめ半田層が設けられていて、半田リフ
ローによって溶け、実装端35とランド41の接合がな
される。The mounting end 3 of the land 41 and the lead 3
5 is provided with a solder layer in advance, is melted by solder reflow, and the mounting end 35 and the land 41 are joined.
【0057】この実装においては、半導体装置1は前記
半田が溶融する温度に晒される。そして、半導体装置1
においては、半田リフロー時の熱によってパッケージ内
部の水分は急激にガス化(水蒸気)するが、タブ5と半
導体チップ4との接触面積が小さいことから、含まれる
水分による水蒸気爆発は起きなくなり、パッケージクラ
ックの発生,ワイヤの断線等の破損不良が発生しなくな
る。In this mounting, the semiconductor device 1 is exposed to a temperature at which the solder melts. And the semiconductor device 1
In the above, the moisture inside the package is rapidly gasified (steam) by the heat at the time of solder reflow, but since the contact area between the tab 5 and the semiconductor chip 4 is small, the steam explosion due to the contained moisture does not occur, and the package Breakage defects such as generation of cracks and wire breakage do not occur.
【0058】本実施形態1によれば、以下の効果を奏す
る。According to the first embodiment, the following effects can be obtained.
【0059】(1)タブ5は半導体チップ4の面積より
も面積が小さいことから、半導体チップ4との接触面積
が小さくなり、半導体装置1の実装時の熱等による水蒸
気爆発が起き難くなりパッケージクラックの発生等を防
止できる。(1) Since the area of the tab 5 is smaller than the area of the semiconductor chip 4, the contact area with the semiconductor chip 4 is reduced, and steam explosion due to heat or the like at the time of mounting the semiconductor device 1 is less likely to occur. Cracks can be prevented from occurring.
【0060】(2)前記(1)より、半導体装置1を実
装基板40に実装する際の歩留りが向上するとともに、
実装された半導体装置1の信頼性が高くなる。(2) From the above (1), the yield when mounting the semiconductor device 1 on the mounting board 40 is improved, and
The reliability of the mounted semiconductor device 1 is improved.
【0061】(3)半導体チップ4の外周域にはグラン
ドバー10が延在し、このグランドバー10には半導体
チップ4のグランド電極に一端が接続されるワイヤ11
の他端が接続されていることから、接地電位の均一・安
定化が達成でき、半導体装置1の安定動作が達成でき
る。(3) A ground bar 10 extends in an outer peripheral area of the semiconductor chip 4, and a wire 11 having one end connected to a ground electrode of the semiconductor chip 4 is connected to the ground bar 10.
Are connected, the uniformity and stabilization of the ground potential can be achieved, and the stable operation of the semiconductor device 1 can be achieved.
【0062】(4)前記(3)により、本実施形態1の
半導体装置1を組み込んだ電子装置の信頼性が高くな
る。(4) Due to the above (3), the reliability of the electronic device incorporating the semiconductor device 1 of the first embodiment is improved.
【0063】(5)タブ吊りリード7から延在するグラ
ンドバー10は、パッケージ2を形成する樹脂中に延在
することから、樹脂と金属部分(タブ5,タブ吊りリー
ド7,グランドバー10およびリード3)との接触面積
が増大して両者の接着強度が高くなるため、半田リフロ
ー時のパッケージクラックの抑止効果が得られる。(5) Since the ground bar 10 extending from the tab suspension lead 7 extends into the resin forming the package 2, the resin and the metal portion (tab 5, tab suspension lead 7, ground bar 10 and Since the contact area with the lead 3) is increased and the bonding strength between the two is increased, the effect of suppressing package cracking during solder reflow can be obtained.
【0064】(6)半導体チップ4の面積よりも面積が
小さいタブ5を有し、かつ半導体チップ4の外周域に延
在するグランドバー10を有するリードフレーム25を
半導体装置1の製造に用いることによって、半導体装置
1の実装時のパッケージクラック等の熱に起因する損傷
を防止できる半導体装置1の製造が可能になるととも
に、グランドバー10にグランド電極に接続されるワイ
ヤ11を接続できることから半導体装置1の接地電位の
均一・安定化を達成できる半導体装置1の製造が可能に
なる。(6) Use of the lead frame 25 having the tab 5 having a smaller area than the area of the semiconductor chip 4 and having the ground bar 10 extending in the outer peripheral area of the semiconductor chip 4 for manufacturing the semiconductor device 1 Accordingly, it is possible to manufacture the semiconductor device 1 that can prevent damage due to heat such as a package crack when mounting the semiconductor device 1 and to connect the wire 11 connected to the ground electrode to the ground bar 10. It is possible to manufacture the semiconductor device 1 capable of achieving uniform and stable ground potential of the semiconductor device 1.
【0065】(実施形態2)図8は本発明の他の実施形
態(実施形態2)である半導体装置の一部の概略平面図
である。(Embodiment 2) FIG. 8 is a schematic plan view of a part of a semiconductor device according to another embodiment (Embodiment 2) of the present invention.
【0066】本実施形態2の半導体装置1は、前記実施
形態1の半導体装置1において、前記グランドバー10
は少なくとも一部に屈曲部50を有している。The semiconductor device 1 of the second embodiment is different from the semiconductor device 1 of the first embodiment in that the ground bar 10
Has a bent portion 50 at least in part.
【0067】したがって、図示はしないがリードフレー
ム25においても、グランドバー10の部分には屈曲部
50が設けられた構造になっている。Therefore, although not shown, the lead frame 25 also has a structure in which the bent portion 50 is provided at the ground bar 10 portion.
【0068】本実施形態2の半導体装置1においては、
前記実施形態1の半導体装置1が有する効果に加えて、
グランドバー10が屈曲していることから、グランドバ
ー10とパッケージ2を形成する樹脂の接触面積がさら
に多くなり、半田リフロー時のパッケージクラックの抑
止効果がさらに高くなる。In the semiconductor device 1 of the second embodiment,
In addition to the effects of the semiconductor device 1 of the first embodiment,
Since the ground bar 10 is bent, the contact area between the ground bar 10 and the resin forming the package 2 is further increased, and the effect of suppressing package cracks during solder reflow is further enhanced.
【0069】前記屈曲部は、U字状になっているが、単
なる突起形状でもよく、他の形状でもよい。Although the bent portion has a U-shape, it may have a simple projection shape or another shape.
【0070】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。Although the invention made by the inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the gist of the invention. Needless to say.
【0071】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である表面実
装型樹脂封止型半導体装置の製造技術に適用した場合に
ついて説明したが、それに限定されるものではない。本
発明は少なくとも樹脂封止型半導体装置の製造技術には
適用できる。In the above description, the case where the invention made by the present inventor is mainly applied to the manufacturing technique of the surface-mounted resin-sealed semiconductor device, which is the field of application as the background, has been described. Not something. The present invention can be applied to at least the technology for manufacturing a resin-sealed semiconductor device.
【0072】[0072]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
【0073】(1)タブが半導体素子の面積よりも面積
が小さいことから、タブと半導体素子との接触面積が小
さくなり、半導体装置の実装時の熱等による水蒸気爆発
が起き難くなりパッケージクラックの発生等を防止でき
る。したがって、半導体装置を実装基板に実装する際の
歩留りが向上し、電子装置の製造コストの低減が達成で
きる。また、実装された半導体装置の信頼性が高くな
り、電子装置の信頼性が向上する。(1) Since the area of the tab is smaller than the area of the semiconductor element, the contact area between the tab and the semiconductor element is reduced, so that steam explosion due to heat or the like at the time of mounting the semiconductor device is less likely to occur. Generation can be prevented. Therefore, the yield at the time of mounting the semiconductor device on the mounting board is improved, and the manufacturing cost of the electronic device can be reduced. Further, the reliability of the mounted semiconductor device is increased, and the reliability of the electronic device is improved.
【0074】(2)半導体素子の外周域にはグランドバ
ーが延在し、このグランドバーには半導体素子のグラン
ド電極に一端が接続されるワイヤの他端が接続されてい
ることから、接地電位の均一・安定化が達成でき、半導
体装置の安定動作が達成できる。したがって、本半導体
装置を組み込んだ電子装置の信頼性が高くなる。(2) A ground bar extends in the outer peripheral region of the semiconductor element, and the ground bar is connected to the other end of the wire, one end of which is connected to the ground electrode of the semiconductor element. Of the semiconductor device can be achieved, and stable operation of the semiconductor device can be achieved. Therefore, the reliability of an electronic device incorporating the present semiconductor device is improved.
【0075】(3)半導体素子の面積よりも面積が小さ
いタブを有し、かつ半導体素子の外周域に延在するグラ
ンドバーを有するリードフレームを半導体装置の製造に
用いることによって、半導体装置の実装時のパッケージ
クラック等の熱に起因する損傷を防止できる半導体装置
の製造が可能になるとともに、グランドバーにグランド
電極に接続されるワイヤを接続できることから半導体装
置の接地電位の均一・安定化を達成できる半導体装置の
製造が可能になる。(3) The use of a lead frame having tabs having an area smaller than the area of the semiconductor element and having a ground bar extending in the outer peripheral region of the semiconductor element for manufacturing the semiconductor device, Semiconductor devices that can prevent damage caused by heat, such as package cracks, can be manufactured, and wires connected to the ground electrode can be connected to the ground bar to achieve uniform and stable ground potential of the semiconductor device. A semiconductor device that can be manufactured can be manufactured.
【図1】本発明の一実施形態(実施形態1)である一部
を切り欠いた半導体装置の平面図である。FIG. 1 is a plan view of a semiconductor device according to an embodiment (Embodiment 1) of the present invention, with a portion cut away.
【図2】本実施形態1の半導体装置の断面図である。FIG. 2 is a cross-sectional view of the semiconductor device according to the first embodiment.
【図3】本実施形態1の半導体装置の製造に用いるリー
ドフレームの平面図である。FIG. 3 is a plan view of a lead frame used for manufacturing the semiconductor device of the first embodiment.
【図4】前記リードフレームの断面図である。FIG. 4 is a sectional view of the lead frame.
【図5】本実施形態1の半導体装置の製造において、チ
ップボンディング,ワイヤボンディングが終了したリー
ドフレームの平面図である。FIG. 5 is a plan view of the lead frame after chip bonding and wire bonding have been completed in the manufacture of the semiconductor device according to the first embodiment;
【図6】本実施形態1の半導体装置の製造において、チ
ップボンディング,ワイヤボンディングが終了したリー
ドフレームの断面図である。FIG. 6 is a cross-sectional view of the lead frame in which chip bonding and wire bonding have been completed in the manufacture of the semiconductor device of the first embodiment.
【図7】本実施形態1の半導体装置の実装構造を示す断
面図である。FIG. 7 is a cross-sectional view illustrating a mounting structure of the semiconductor device according to the first embodiment.
【図8】本発明の他の実施形態(実施形態2)である半
導体装置の一部の概略平面図である。FIG. 8 is a schematic plan view of a part of a semiconductor device according to another embodiment (Embodiment 2) of the present invention.
1…半導体装置、2…パッケージ、3…リード、4…半
導体素子(半導体チップ)、5…タブ(十文字状のタ
ブ)、6…接合材、7…タブ吊りリード、10…グラン
ドバー、11…ワイヤ、25…リードフレーム、26…
外枠、27…内枠、28…枠、29…ダム、30…十文
字状部材、31…棒状体、32…平坦部、33,34…
ガイド孔、35…実装端、40…実装基板、41…ラン
ド、42…半田、50…屈曲部。DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Package, 3 ... Lead, 4 ... Semiconductor element (semiconductor chip), 5 ... Tab (cross-shaped tab), 6 ... Bonding material, 7 ... Tab suspension lead, 10 ... Ground bar, 11 ... Wire, 25 ... Lead frame, 26 ...
Outer frame, 27 ... inner frame, 28 ... frame, 29 ... dam, 30 ... cross-shaped member, 31 ... rod-shaped body, 32 ... flat portion, 33, 34 ...
Guide holes, 35 mounting ends, 40 mounting boards, 41 lands, 42 solders, 50 bending parts.
フロントページの続き (72)発明者 伊藤 富士夫 東京都小平市上水本町5丁目22番1号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 鈴木 博通 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 Fターム(参考) 5F067 AA07 AB03 BD05 BD10 BE05 BE07 CD03 DF16 DF17 EA02 EA04 Continuing on the front page (72) Inventor Fujio Ito 5-2-21-1 Kamimizu Honcho, Kodaira-shi, Tokyo Inside Hitachi Super-LSI Systems Co., Ltd. (72) Inventor Hiromichi Suzuki Above Kodaira-shi, Tokyo 5-20-1, Mizumotocho F-term (reference), Semiconductor Division, Hitachi, Ltd. 5F067 AA07 AB03 BD05 BD10 BE05 BE07 CD03 DF16 DF17 EA02 EA04
Claims (5)
られかつ接地電位にされる金属製のタブと、前記タブと
一体に形成されかつ前記タブを支持する複数のタブ吊り
リードと、前記タブに固定された半導体素子と、前記パ
ッケージの内外に亘って延在する複数の金属製のリード
と、前記半導体素子の電極とパッケージ内の前記リード
部分を接続する導電性のワイヤとを有する半導体装置で
あって、前記タブ吊りリードに一端または両端が支持さ
れかつ前記半導体素子の外周域に延在する金属製のグラ
ンドバーと、前記半導体素子のグランド電極と前記グラ
ンドバーを接続する導電性のワイヤとを有することを特
徴とする半導体装置。1. A package, a metal tab provided in the package and set to a ground potential, a plurality of tab suspension leads integrally formed with the tab and supporting the tab, and fixed to the tab. And a plurality of metal leads extending inside and outside the package, and a conductive wire for connecting an electrode of the semiconductor element to the lead portion in the package. A metal ground bar, one end or both ends of which are supported by the tab suspension lead, and which extends to the outer peripheral area of the semiconductor element; and a conductive wire connecting the ground electrode of the semiconductor element and the ground bar. A semiconductor device comprising:
面積が小さくなっていることを特徴とする請求項1に記
載の半導体装置。2. The semiconductor device according to claim 1, wherein the tab has an area smaller than an area of the semiconductor element.
曲部を有していることを特徴とする請求項1または請求
項2に記載の半導体装置。3. The semiconductor device according to claim 1, wherein the ground bar has a bent portion at least in part.
からなり、半導体素子が固定されるタブと、前記タブを
支持する複数のタブ吊りリードと、前記タブに向かって
先端を臨ませる複数のリードとを有し、前記タブは前記
半導体素子の面積よりも面積が小さくなり、前記リード
の先端には前記半導体素子の電極に接続される導電性の
ワイヤが接続される構成のリードフレームであって、前
記タブ吊りリードに一端または両端が支持されるととも
に、前記タブに固定される前記半導体素子の外周域に延
在し、かつ前記半導体素子のグランド電極に接続される
ワイヤが接続されるグランドバーを有することを特徴と
するリードフレーム。4. A tab formed entirely of a metal-patterned plate, to which a semiconductor element is fixed, a plurality of tab suspension leads for supporting the tab, and a plurality of tabs whose front ends face the tab. A lead frame, wherein the tab has an area smaller than an area of the semiconductor element, and a conductive wire connected to an electrode of the semiconductor element is connected to a tip of the lead. A ground that is supported at one end or both ends by the tab suspension lead, extends to an outer peripheral region of the semiconductor element fixed to the tab, and is connected to a wire connected to a ground electrode of the semiconductor element. A lead frame having a bar.
曲部を有していることを特徴とする請求項4に記載のリ
ードフレーム。5. The lead frame according to claim 4, wherein the ground bar has a bent portion at least in part.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10225560A JP2000058739A (en) | 1998-08-10 | 1998-08-10 | Semiconductor device and lead frame used for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10225560A JP2000058739A (en) | 1998-08-10 | 1998-08-10 | Semiconductor device and lead frame used for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000058739A true JP2000058739A (en) | 2000-02-25 |
Family
ID=16831221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10225560A Pending JP2000058739A (en) | 1998-08-10 | 1998-08-10 | Semiconductor device and lead frame used for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000058739A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007324402A (en) * | 2006-06-01 | 2007-12-13 | Shinko Electric Ind Co Ltd | Lead frame, manufacturing method thereof, and semiconductor device |
| JP2009032899A (en) * | 2007-07-27 | 2009-02-12 | Renesas Technology Corp | Semiconductor device |
| JP2009044114A (en) * | 2007-07-19 | 2009-02-26 | Renesas Technology Corp | Semiconductor device and manufacturing method thereof |
| EP2104142A3 (en) * | 2008-03-18 | 2010-10-13 | MediaTek Inc. | Semiconductor chip package |
| JP2010238979A (en) * | 2009-03-31 | 2010-10-21 | Renesas Electronics Corp | Semiconductor device and manufacturing method thereof |
| CN102082137A (en) * | 2009-10-26 | 2011-06-01 | 佳能株式会社 | Semiconductor device, print plate and semiconductor package |
| US8018037B2 (en) | 2009-04-16 | 2011-09-13 | Mediatek Inc. | Semiconductor chip package |
| US8106490B2 (en) | 2008-03-18 | 2012-01-31 | Mediatek Inc. | Semiconductor chip package |
| JP2012209604A (en) * | 2012-08-02 | 2012-10-25 | Renesas Electronics Corp | Semiconductor device |
| US8368191B2 (en) | 2007-07-19 | 2013-02-05 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
| CN103624909A (en) * | 2012-08-24 | 2014-03-12 | 无锡华润安盛科技有限公司 | Clamp and method for reducing bending of plastic-sealed body |
-
1998
- 1998-08-10 JP JP10225560A patent/JP2000058739A/en active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007324402A (en) * | 2006-06-01 | 2007-12-13 | Shinko Electric Ind Co Ltd | Lead frame, manufacturing method thereof, and semiconductor device |
| KR101317301B1 (en) * | 2006-06-01 | 2013-10-14 | 신꼬오덴기 고교 가부시키가이샤 | Lead frame and method of manufacturing the same and semiconductor device |
| JP2009044114A (en) * | 2007-07-19 | 2009-02-26 | Renesas Technology Corp | Semiconductor device and manufacturing method thereof |
| US8368191B2 (en) | 2007-07-19 | 2013-02-05 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
| TWI452663B (en) * | 2007-07-19 | 2014-09-11 | 瑞薩電子股份有限公司 | Semiconductor device and manufacturing method thereof |
| TWI514534B (en) * | 2007-07-19 | 2015-12-21 | 瑞薩電子股份有限公司 | Semiconductor device and manufacturing method thereof |
| KR101477807B1 (en) * | 2007-07-19 | 2014-12-30 | 르네사스 일렉트로닉스 가부시키가이샤 | Semiconductor device and manufacturing method thereof |
| JP2009032899A (en) * | 2007-07-27 | 2009-02-12 | Renesas Technology Corp | Semiconductor device |
| EP2104142A3 (en) * | 2008-03-18 | 2010-10-13 | MediaTek Inc. | Semiconductor chip package |
| US8212343B2 (en) | 2008-03-18 | 2012-07-03 | Mediatek Inc. | Semiconductor chip package |
| US8106490B2 (en) | 2008-03-18 | 2012-01-31 | Mediatek Inc. | Semiconductor chip package |
| US7875965B2 (en) | 2008-03-18 | 2011-01-25 | Mediatek Inc. | Semiconductor chip package |
| JP2010238979A (en) * | 2009-03-31 | 2010-10-21 | Renesas Electronics Corp | Semiconductor device and manufacturing method thereof |
| US8492882B2 (en) | 2009-03-31 | 2013-07-23 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing same |
| US8288848B2 (en) | 2009-04-16 | 2012-10-16 | Mediatek Inc. | Semiconductor chip package including a lead frame |
| US8018037B2 (en) | 2009-04-16 | 2011-09-13 | Mediatek Inc. | Semiconductor chip package |
| CN102082137A (en) * | 2009-10-26 | 2011-06-01 | 佳能株式会社 | Semiconductor device, print plate and semiconductor package |
| JP2012209604A (en) * | 2012-08-02 | 2012-10-25 | Renesas Electronics Corp | Semiconductor device |
| CN103624909A (en) * | 2012-08-24 | 2014-03-12 | 无锡华润安盛科技有限公司 | Clamp and method for reducing bending of plastic-sealed body |
| CN103624909B (en) * | 2012-08-24 | 2016-09-07 | 无锡华润安盛科技有限公司 | For reducing fixture and the method thereof of plastic-sealed body bending |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4173346B2 (en) | Semiconductor device | |
| KR101388328B1 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology(tht) heat spreader pin(s) and associated method of manufacturing | |
| US6476479B2 (en) | Semiconductor device and method of fabricating the same | |
| KR20060121823A (en) | Reversible leadless package and methods of making and using same | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| JP2000058739A (en) | Semiconductor device and lead frame used for manufacturing the same | |
| US7443010B2 (en) | Matrix form semiconductor package substrate having an electrode of serpentine shape | |
| JP3108856B2 (en) | Resin package type semiconductor device and electronic circuit board mounting the same | |
| JP2002334964A (en) | Semiconductor device | |
| JP4635471B2 (en) | Semiconductor device and manufacturing method thereof, mounting structure of semiconductor device, and lead frame | |
| JP2001196641A (en) | Surface mount type semiconductor device | |
| US12087675B2 (en) | Semiconductor device and mounting structure thereof | |
| JPH10256318A (en) | Semiconductor device, method of manufacturing the same, method of mounting the same, circuit board mounting the same, flexible substrate, and method of manufacturing the same | |
| US20050151242A1 (en) | Semiconductor device | |
| JP4243270B2 (en) | Manufacturing method of semiconductor device | |
| JP2004235217A (en) | Semiconductor device and electronic device manufacturing method | |
| JP4137782B2 (en) | Lead frame, surface-mount semiconductor device using the lead frame, and electronic device having the surface-mount semiconductor device mounted on a circuit board | |
| JP2002359336A (en) | Semiconductor device | |
| JP3271500B2 (en) | Semiconductor device | |
| JP4747188B2 (en) | Manufacturing method of semiconductor device | |
| JP4608810B2 (en) | Surface mount semiconductor device | |
| JP3801397B2 (en) | Semiconductor device mounting substrate and semiconductor device mounting body | |
| JPH087645Y2 (en) | IC package for surface mounting | |
| JP3153185B2 (en) | Semiconductor device | |
| KR0123425B1 (en) | Semiconductor package and the mounting method having cut outer lead |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050201 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20050719 |