JP2000056284A - Manufacturing method of liquid crystal display device - Google Patents
Manufacturing method of liquid crystal display deviceInfo
- Publication number
- JP2000056284A JP2000056284A JP10225797A JP22579798A JP2000056284A JP 2000056284 A JP2000056284 A JP 2000056284A JP 10225797 A JP10225797 A JP 10225797A JP 22579798 A JP22579798 A JP 22579798A JP 2000056284 A JP2000056284 A JP 2000056284A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- display device
- crystal display
- liquid crystal
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 ウエットエッチング時の加工線幅の基板面内
不均一性を低減する。
【解決手段】 本発明は、液晶表示装置の信号線や、画
素TFTのソース電極やドレイン電極の材料となるMo/A
l/Mo積層膜9を形成した後、その上面にレジストパター
ン10を形成し、長鎖アルキルエステルを含んだエッチ
ング液を用いてウエットエッチングを行う。これによ
り、エッチング中にレジストパターン10が軟化し、エ
ッチングによりレジストパターン10の下面側が浸食さ
れても、その浸食領域をレジストパターン10で覆うこ
とができる。したがって、過度にエッチングされるおそ
れがなくなる。
(57) [Summary] [PROBLEMS] To reduce non-uniformity of a processing line width in a substrate surface during wet etching. SOLUTION: The present invention relates to a Mo / A material which is used as a material of a signal line of a liquid crystal display device, a source electrode and a drain electrode of a pixel TFT.
After forming the l / Mo laminated film 9, a resist pattern 10 is formed on the upper surface thereof, and wet etching is performed using an etching solution containing a long-chain alkyl ester. Thereby, even if the resist pattern 10 is softened during the etching and the lower surface side of the resist pattern 10 is eroded by the etching, the eroded area can be covered with the resist pattern 10. Therefore, there is no risk of being excessively etched.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、液晶表示装置の製
造工程の一つであるエッチング工程に関し、特に、ウエ
ットエッチングを行う場合を対象とする。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etching step which is one of manufacturing steps of a liquid crystal display device, and particularly to a case where wet etching is performed.
【0002】[0002]
【従来の技術】近年、高画質、薄型、軽量、低消費電力
などの理由から、ノート型コンピュータ等の種々の携帯
機器の表示装置として、アクティブマトリクス型の液晶
表示装置を用いることが多くなってきた。この種のアク
ティブマトリクス型の液晶表示装置では、画素表示用の
スイッチング素子として、薄膜トランジスタ(TFT:Thin
Film Transistor)を用いるのが一般的である。2. Description of the Related Art In recent years, an active matrix type liquid crystal display device is often used as a display device of various portable devices such as a notebook computer for reasons of high image quality, thinness, light weight and low power consumption. Was. In this type of active matrix liquid crystal display device, a thin film transistor (TFT) is used as a switching element for pixel display.
Film Transistor) is generally used.
【0003】液晶表示装置は、画素アレイ基板と対向基
板との間に液晶材料を封入した構造になっている。画素
アレイ基板は、透光性絶縁基板としてのガラス基板の一
主面上に、ゲート電極と不図示の走査線、ゲート絶縁
膜、チャネル層となるa-Si膜、エッチングストッパ層、
低抵抗Si層、ITO(Indium Tin Oxide)等からなる画素電
極、ソース電極、ドレイン電極、信号線、およびパッシ
ベーション層を形成したものである。A liquid crystal display device has a structure in which a liquid crystal material is sealed between a pixel array substrate and a counter substrate. The pixel array substrate has a gate electrode and a scanning line (not shown), a gate insulating film, an a-Si film serving as a channel layer, an etching stopper layer,
A pixel electrode, a source electrode, a drain electrode, a signal line, and a passivation layer formed of a low-resistance Si layer, ITO (Indium Tin Oxide), or the like.
【0004】画素アレイ基板上のエッチングストッパ
層、ゲート線、信号線、画素電極層、コンタクトホール
を加工する際には、薬液を用いたウエットエッチング法
を採用することが多い。When processing an etching stopper layer, a gate line, a signal line, a pixel electrode layer, and a contact hole on a pixel array substrate, a wet etching method using a chemical is often employed.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、ウエッ
トエッチングを行うと、等方的にエッチングが進行する
ため、フォトレジストの下面の一部が削られて、アンダ
ーカット領域が生じる。また、一般に、液晶表示装置で
使用されるような大面積の基板では、基板面内に均一に
エッチング液を供給するのが難しく、エッチング速度が
場所により異なってしまう。However, when wet etching is performed, the etching progresses isotropically, so that a portion of the lower surface of the photoresist is shaved and an undercut region is generated. Further, in general, it is difficult to uniformly supply an etchant within a substrate surface of a large-sized substrate such as used in a liquid crystal display device, and an etching rate varies depending on a location.
【0006】このため、基板面内で最もエッチングの進
行が遅い部分に合わせて、エッチングを行う必要があ
り、基板面内のエッチング速度が速い場所では、過度に
エッチングが進行して、レジストの線幅に対する完成パ
ターンの線幅が細くなりすぎてしまう。すなわち、基板
面内で、完成パターンの線幅にばらつきが生じる。For this reason, it is necessary to perform etching in accordance with the portion of the substrate surface where the progress of etching is the slowest, and in places where the etching rate is high in the substrate surface, the etching proceeds excessively and the line of the resist The line width of the completed pattern with respect to the width becomes too thin. That is, the line width of the completed pattern varies within the substrate surface.
【0007】レジストの線幅に対するパターンの線幅の
差は変換差と呼ばれる。フォトマスクを設計する際に
は、変換差と変換差の面内不均一性を見込んでパターン
レイアウト設計を行う必要があり、レイアウトに無駄な
スペースが生じる。The difference between the line width of the pattern and the line width of the resist is called a conversion difference. When designing a photomask, it is necessary to design a pattern layout in consideration of the conversion difference and the in-plane non-uniformity of the conversion difference, and a useless space is generated in the layout.
【0008】本発明は、このような点に鑑みてなされた
ものであり、その目的は、ウエットエッチング時の加工
線幅の基板面内不均一性を低減できる液晶表示装置の製
造方法を提供することにある。The present invention has been made in view of the above points, and an object of the present invention is to provide a method of manufacturing a liquid crystal display device capable of reducing in-plane nonuniformity of a processing line width during wet etching. It is in.
【0009】[0009]
【課題を解決するための手段】上述した課題を解決する
ために、請求項1の発明は、レジストをマスクとしたウ
エットエッチング工程によりパターンの形成を行う液晶
表示装置の製造方法において、前記ウエットエッチング
工程で用いるエッチング液として、長鎖アルキルエステ
ルを含むエッチング液を用いる。According to a first aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device in which a pattern is formed by a wet etching process using a resist as a mask. As an etchant used in the process, an etchant containing a long-chain alkyl ester is used.
【0010】請求項2の発明は、信号線および走査線が
列設され、信号線および走査線の各交点付近に薄膜トラ
ンジスタが形成された液晶表示装置の製造方法におい
て、少なくとも前記信号線と前記薄膜トランジスタのソ
ース電極およびドレイン電極とを、レジストをマスクと
したウエットエッチングにより形成するウエットエッチ
ング工程を有し、前記ウエットエッチング工程で用いる
エッチング液として、長鎖アルキルエステルを含むエッ
チング液を用いる。According to a second aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device in which a signal line and a scanning line are arranged in a row and a thin film transistor is formed near each intersection of the signal line and the scanning line. A source electrode and a drain electrode are formed by wet etching using a resist as a mask, and an etchant containing a long-chain alkyl ester is used as an etchant used in the wet etch process.
【0011】[0011]
【発明の実施の形態】以下、本発明に係る液晶表示装置
の製造方法について、図面を参照しながら具体的に説明
する。以下に説明する実施形態は、ソース電極、ドレイ
ン電極および信号線をウエットエッチングにより形成す
る際、長鎖アルキルエステルを含んだエッチング液を用
いることを特徴とする。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method for manufacturing a liquid crystal display device according to the present invention will be specifically described with reference to the drawings. The embodiment described below is characterized in that when forming a source electrode, a drain electrode and a signal line by wet etching, an etching solution containing a long-chain alkyl ester is used.
【0012】図1,2は本発明に係る液晶表示装置の製
造工程を示す工程図であり、逆スタガー型の液晶表示装
置用アレイ基板の断面図を示している。FIGS. 1 and 2 are process diagrams showing a manufacturing process of a liquid crystal display device according to the present invention, and show cross-sectional views of an inverted stagger type array substrate for a liquid crystal display device.
【0013】まず、図1(a)に示すように、透光性絶
縁基板であるガラス基板1の一主面上に、金属または合
金の薄膜を形成した後、この薄膜を所定のパターンにエ
ッチング加工し、ゲート電極2と不図示の走査電極とを
形成する。First, as shown in FIG. 1A, a metal or alloy thin film is formed on one main surface of a glass substrate 1, which is a light-transmitting insulating substrate, and this thin film is etched into a predetermined pattern. Processing is performed to form the gate electrode 2 and a scanning electrode (not shown).
【0014】次に、図1(b)に示すように、ゲート電
極2上に酸化シリコン等からなるゲート絶縁膜3をプラ
ズマCVD法により形成する。次に、図(c)に示すよう
に、チャネル層となるa-Si膜4とエッチングストッパ層
5とをプラズマCVD法により連続成膜した後、エッチン
グストッパ層5のみを加工して島状に残す。Next, as shown in FIG. 1B, a gate insulating film 3 made of silicon oxide or the like is formed on the gate electrode 2 by a plasma CVD method. Next, as shown in FIG. 2C, after the a-Si film 4 serving as a channel layer and the etching stopper layer 5 are continuously formed by a plasma CVD method, only the etching stopper layer 5 is processed to form an island shape. leave.
【0015】次に、図1(d)に示すように、低抵抗Si
層6を成膜した後、低抵抗Si層6とa-Si膜4を同一形状
にエッチング加工する。次に、ITOをスパッタ法により
成膜した後、このITOを所定のパターンにエッチング加
工して画素電極7を形成する。次に、バッファード・フ
ッ酸溶液BHFを用いてゲート絶縁膜3上にコンタクトホ
ールを形成し、このコンタクトホールを介して外部から
走査電極に信号を印加できるようにする。Next, as shown in FIG.
After forming the layer 6, the low-resistance Si layer 6 and the a-Si film 4 are etched into the same shape. Next, after ITO is formed by a sputtering method, the ITO is etched into a predetermined pattern to form the pixel electrode 7. Next, a contact hole is formed on the gate insulating film 3 using a buffered hydrofluoric acid solution BHF, and a signal can be externally applied to the scanning electrode through the contact hole.
【0016】次に、図2(a)に示すように、スパッタ
リング法によりMo/Al/Mo9を三層分連続して成膜した
後、その上面に、フォトリソグラフィ法により所定のレ
ジストパターン10を形成する。Next, as shown in FIG. 2A, three layers of Mo / Al / Mo 9 are continuously formed by sputtering, and a predetermined resist pattern 10 is formed on the upper surface by photolithography. Form.
【0017】次に、レジストパターン10をマスクにし
てMo/Al/Mo積層膜9の一部をエッチングする。エッチン
グ時のマスクとして用いられるフォトレジスト材料に
は、オルソジアゾナフトキノン-5-スルホン酸エステル
とノボラック樹脂の混合物が多く用いられる。このよう
な樹脂は、一般に長鎖アルキルエステルを加えることに
より可塑化することが知られている。このような効果を
示す材料は可塑剤と呼ばれる。Next, a part of the Mo / Al / Mo laminated film 9 is etched using the resist pattern 10 as a mask. As a photoresist material used as a mask at the time of etching, a mixture of orthodiazonaphthoquinone-5-sulfonic acid ester and a novolak resin is often used. It is known that such resins are generally plasticized by adding long-chain alkyl esters. Materials exhibiting such effects are called plasticizers.
【0018】そこで、本実施形態では、例えば、リン
酸:硝酸:酢酸:水の体積比が16:1:2:1の溶液中
に、可塑剤としてフタル酸ジメチルを体積率で10%添加
したエッチング液によりエッチングを行う。Therefore, in this embodiment, for example, 10% by volume of dimethyl phthalate is added as a plasticizer to a solution having a volume ratio of phosphoric acid: nitric acid: acetic acid: water of 16: 1: 2: 1. Etching is performed with an etchant.
【0019】なお、可塑剤は、長鎖アルキルエステルを
含んでいればよく、例えば、フタル酸エステル、アジピ
ン酸エステル、アゼライン酸エステル、トリメリト酸エ
ステル、セバシン酸エステル、リン酸エステル、グリコ
ールエステル、エポキシ脂肪酸エステル、ブチルラウリ
ル、およびブチルベンジルのうちのいずれか、あるい
は、これらの混合物でもよい。It is sufficient that the plasticizer contains a long-chain alkyl ester, such as phthalic acid ester, adipic acid ester, azelaic acid ester, trimellitic acid ester, sebacic acid ester, phosphate ester, glycol ester, epoxy ester Any of fatty acid ester, butyl lauryl, and butyl benzyl, or a mixture thereof may be used.
【0020】このような可塑剤を含んだエッチング液を
用いてエッチングすることにより、Mo/Al/Mo積層膜9の
所定箇所がエッチング除去されて、図2(b)に示すよ
うに、ソース電極11、ドレイン電極12、および不図
示の信号線が形成される。By etching using an etching solution containing such a plasticizer, predetermined portions of the Mo / Al / Mo laminated film 9 are removed by etching, and as shown in FIG. 11, a drain electrode 12, and a signal line (not shown) are formed.
【0021】Mo/Al/Mo積層膜9の膜厚を例えば、それぞ
れ1000オンク゛ストローム、5000オンク゛ストローム、1000オンク゛ストロームと
し、エッチング時間を基板面内平均エッチングレートを
見積もって100%オーバーエッチングとなる時間に設定
した場合、エッチングレートの基板面内分布は±30%程
度であった。なお、フォトレジストの材料として、Ship
ley社のAZ1350を用いた。The thickness of the Mo / Al / Mo laminated film 9 is, for example, 1000 angstroms, 5000 angstroms, and 1000 angstroms, respectively. In this case, the distribution of the etching rate in the plane of the substrate was about ± 30%. As a material for the photoresist, Ship
ley's AZ1350 was used.
【0022】次に、図2(c)に示すように、プラズマ
CVDにより、パッシベーション層の材料となるSiN13を
成膜した後、エッチング加工を行って画素アレイ基板を
完成させる。次に、画素アレイ基板を、カラーフィルタ
ー等が形成された対向基板14と対向させて、間に液晶
材料15を封入して張り合わせる。Next, as shown in FIG.
After forming a film of SiN 13 as a material of the passivation layer by CVD, etching is performed to complete the pixel array substrate. Next, the pixel array substrate is opposed to the opposing substrate 14 on which a color filter or the like is formed, and a liquid crystal material 15 is sealed therebetween and bonded.
【0023】図3は図2(a),図2(b)の工程を詳
細に説明する図である。図3(a)は、エッチング対象
である被エッチング膜、すなわち、図2(a)に示すMo
/Al/Mo積層膜9の上面に、レジストパターン10を成膜
した状態を示している。図3(b)は、上述した可塑剤
を含むエッチング液を用いてウエットエッチングを開始
した直後の状態を示している。FIG. 3 is a diagram for explaining the steps of FIGS. 2A and 2B in detail. FIG. 3A shows an etching target film to be etched, that is, the Mo film shown in FIG.
A state where a resist pattern 10 is formed on the upper surface of the / Al / Mo laminated film 9 is shown. FIG. 3B shows a state immediately after wet etching is started using the above-described etching solution containing a plasticizer.
【0024】図3(b)に示すように、ウエットエッチ
ングは等方的にエッチングを行うため、レジストパター
ン10が付着していない部分だけでなく、横方向、すな
わち、レジストパターン10の下面側の一部もエッチン
グしてしまう。As shown in FIG. 3B, since the wet etching is isotropically performed, not only the portion where the resist pattern 10 is not adhered but also the lateral direction, that is, the lower surface side of the resist pattern 10 is used. Some parts will be etched.
【0025】ところが、本実施形態のエッチング液に
は、上述した材料からなる可塑剤が含まれているため、
エッチング中にレジストが軟化する。このため、図3
(c)に示すように、エッチングが進行するに従って、
レジストパターン10がエッチング面に沿って下方に垂
れ下がり、エッチング面を覆うようになる。そして、エ
ッチングの終了時点では、レジスト端部のエッチング面
がすべてレジストで覆われる。したがって、被エッチン
グ膜が過度にエッチングされるおそれがなくなり、信号
線や、薄膜トランジスタのソース電極およびドレイン電
極とを、設計値通りに精度よく形成することができる。However, since the etchant of this embodiment contains a plasticizer made of the above-described material,
The resist softens during etching. For this reason, FIG.
As shown in (c), as the etching progresses,
The resist pattern 10 hangs down along the etching surface to cover the etching surface. Then, at the end of the etching, the entire etched surface at the end of the resist is covered with the resist. Therefore, there is no possibility that the film to be etched is excessively etched, and the signal line and the source electrode and the drain electrode of the thin film transistor can be accurately formed as designed.
【0026】これにより、従来に比べて、レジストパタ
ーンに対する完成パターンの線幅差である変換差が小さ
くなるとともに、変換差のばらつきも少なくなる。As a result, the conversion difference, which is the line width difference of the completed pattern with respect to the resist pattern, is reduced and the variation in the conversion difference is reduced as compared with the related art.
【0027】図4は本実施形態の変換差と従来の変換差
とを示す図である。図示のように、本実施形態によれ
ば、変換差が従来の4分の1以下になる。FIG. 4 is a diagram showing the conversion difference of the present embodiment and the conventional conversion difference. As shown, according to the present embodiment, the conversion difference is equal to or less than a quarter of the conventional value.
【0028】上述した実施形態では、信号線と薄膜トラ
ンジスタのソース電極およびドレイン電極とを形成する
際に、可塑剤を含んだエッチング液を用いる例を説明し
たが、薄膜トランジスタのゲート電極や走査線等を形成
する際にも、上述したエッチング液を用いてもよい。In the above-described embodiment, an example has been described in which an etching solution containing a plasticizer is used to form a signal line and a source electrode and a drain electrode of a thin film transistor. When forming, the above-mentioned etching solution may be used.
【0029】[0029]
【発明の効果】以上詳細に説明したように、本発明によ
れば、長鎖アルキルエステルを含むエッチング液を用い
てウエットエッチングを行うため、エッチング最中にレ
ジストを軟化させることができ、軟化したレジストによ
り、レジスト端部付近のエッチング面を覆うことができ
る。したがって、被エッチング面が必要以上にエッチン
グされるおそれがなくなり、ウエットエッチング時のパ
ターン線幅のばらつきを軽減でき、設計通りのパターン
を形成できる。As described above in detail, according to the present invention, since the wet etching is performed using the etching solution containing the long-chain alkyl ester, the resist can be softened during the etching, and the softened resist can be obtained. The resist can cover the etched surface near the edge of the resist. Therefore, there is no possibility that the surface to be etched is etched more than necessary, the variation in pattern line width during wet etching can be reduced, and a pattern as designed can be formed.
【図1】液晶表示装置の一実施形態の製造工程を示す
図。FIG. 1 is a view showing a manufacturing process of an embodiment of a liquid crystal display device.
【図2】図1に続く製造工程を示す図。FIG. 2 is a view showing a manufacturing process following FIG. 1;
【図3】図2(a),図2(b)の工程を詳細に説明す
る図。FIG. 3 is a diagram for explaining the steps of FIGS. 2A and 2B in detail.
【図4】一実施形態の変換差と従来の変換差とを示す
図。FIG. 4 is a diagram showing a conversion difference of one embodiment and a conventional conversion difference.
1 ガラス基板 2 ゲート電極 3 ゲート絶縁膜 4 a-Si膜 5 エッチングストッパ層 6 低抵抗Si層 7 画素電極 8 コンタクトホール 9 Mo/Al/Mo積層膜 10 レジストパターン 11 ソース電極 12 ドレイン電極 DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Gate electrode 3 Gate insulating film 4 a-Si film 5 Etching stopper layer 6 Low resistance Si layer 7 Pixel electrode 8 Contact hole 9 Mo / Al / Mo laminated film 10 Resist pattern 11 Source electrode 12 Drain electrode
Claims (3)
グ工程によりパターンの形成を行う液晶表示装置の製造
方法において、 前記ウエットエッチング工程で用いるエッチング液とし
て、長鎖アルキルエステルを含むエッチング液を用いた
ことを特徴とする液晶表示装置の製造方法。1. A method for manufacturing a liquid crystal display device in which a pattern is formed by a wet etching process using a resist as a mask, wherein an etching solution containing a long-chain alkyl ester is used as an etching solution used in the wet etching process. A method for manufacturing a liquid crystal display device characterized by the above-mentioned.
よび走査線の各交点付近に薄膜トランジスタが形成され
た液晶表示装置の製造方法において、 少なくとも前記信号線と前記薄膜トランジスタのソース
電極およびドレイン電極とを、レジストをマスクとした
ウエットエッチングにより形成するウエットエッチング
工程を有し、 前記ウエットエッチング工程で用いるエッチング液とし
て、長鎖アルキルエステルを含むエッチング液を用いた
ことを特徴とする液晶表示装置の製造方法。2. A method for manufacturing a liquid crystal display device in which a signal line and a scanning line are arranged in a row and a thin film transistor is formed near each intersection of the signal line and the scanning line, wherein at least the signal line and a source electrode and a drain of the thin film transistor are provided. A liquid-crystal display device, comprising: a wet etching step of forming an electrode by wet etching using a resist as a mask; and using an etching solution containing a long-chain alkyl ester as an etching solution used in the wet etching process. Manufacturing method.
アジピン酸エステル、アゼライン酸エステル、トリメリ
ト酸エステル、セバシン酸エステル、リン酸エステル、
グリコールエステル、エポキシ脂肪酸エステル、ブチル
ラウリル、およびブチルベンジルのうちのいずれか、あ
るいは、これらの混合物であることを特徴とする請求項
1または2に記載の液晶表示装置の製造方法。3. The etching solution according to claim 1, wherein the etching solution is a phthalate ester,
Adipates, azelates, trimellites, sebacates, phosphates,
3. The method for manufacturing a liquid crystal display device according to claim 1, wherein the liquid crystal display device is any one of a glycol ester, an epoxy fatty acid ester, butyl lauryl, and butyl benzyl, or a mixture thereof.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10225797A JP2000056284A (en) | 1998-08-10 | 1998-08-10 | Manufacturing method of liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10225797A JP2000056284A (en) | 1998-08-10 | 1998-08-10 | Manufacturing method of liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000056284A true JP2000056284A (en) | 2000-02-25 |
Family
ID=16834940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10225797A Pending JP2000056284A (en) | 1998-08-10 | 1998-08-10 | Manufacturing method of liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000056284A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100737637B1 (en) * | 2001-03-31 | 2007-07-10 | 비오이 하이디스 테크놀로지 주식회사 | Method of manufacturing thin film transistor liquid crystal display |
| US7292302B2 (en) * | 1999-06-30 | 2007-11-06 | Boe-Hydis Technology Co., Ltd. | Fringe field switching liquid crystal display and method for manufacturing the same |
| US7371621B2 (en) | 2005-07-12 | 2008-05-13 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and fabrication |
-
1998
- 1998-08-10 JP JP10225797A patent/JP2000056284A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7292302B2 (en) * | 1999-06-30 | 2007-11-06 | Boe-Hydis Technology Co., Ltd. | Fringe field switching liquid crystal display and method for manufacturing the same |
| KR100737637B1 (en) * | 2001-03-31 | 2007-07-10 | 비오이 하이디스 테크놀로지 주식회사 | Method of manufacturing thin film transistor liquid crystal display |
| US7371621B2 (en) | 2005-07-12 | 2008-05-13 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and fabrication |
| US7888675B2 (en) | 2005-07-12 | 2011-02-15 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and fabrication |
| US8173493B2 (en) | 2005-07-12 | 2012-05-08 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and fabrication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198132B1 (en) | Thin-film device with annular shaped insulation on its gate electrode | |
| JPH0338065A (en) | thin film transistor array | |
| JP2000258799A (en) | Manufacturing method of liquid crystal display device | |
| CN100354731C (en) | Display device and producing method thereof | |
| JP4166300B2 (en) | Manufacturing method of liquid crystal display device | |
| JPH08236775A (en) | Thin film transistor and manufacturing method thereof | |
| JPH06186588A (en) | Liquid crystal display device | |
| JP2002237594A (en) | Thin film transistor, method of manufacturing thin film transistor, and display device including thin film transistor | |
| US6440783B2 (en) | Method for fabricating a thin film transistor display | |
| JP2008042218A (en) | Method for manufacturing thin film transistor panel | |
| JPH0823102A (en) | Electronic component and manufacturing method thereof | |
| US20020140877A1 (en) | Thin film transistor for liquid crystal display and method of forming the same | |
| JP2000056284A (en) | Manufacturing method of liquid crystal display device | |
| JPS61185783A (en) | Manufacturing method of thin film transistor | |
| JPS61224359A (en) | Manufacture of thin film transistor array | |
| JPH10170951A (en) | Manufacturing method of liquid crystal display device | |
| JPH06250222A (en) | Liquid crystal display | |
| KR100683155B1 (en) | Array substrate manufacturing method of thin film transistor liquid crystal display | |
| JPH11142879A (en) | Active matrix type TFT element array | |
| JPH1195248A (en) | Array substrate for display device and method of manufacturing the same | |
| JPH0744277B2 (en) | Thin film transistor and method of forming the same | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| JP2846681B2 (en) | Method of manufacturing thin-film transistor array for active matrix display device | |
| JPH07110496A (en) | Manufacturing method of active matrix panel | |
| JPH07114043A (en) | Liquid crystal display device and manufacturing method thereof |