JP2000049116A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000049116A JP2000049116A JP21598898A JP21598898A JP2000049116A JP 2000049116 A JP2000049116 A JP 2000049116A JP 21598898 A JP21598898 A JP 21598898A JP 21598898 A JP21598898 A JP 21598898A JP 2000049116 A JP2000049116 A JP 2000049116A
- Authority
- JP
- Japan
- Prior art keywords
- film
- compound film
- barrier metal
- semiconductor device
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W20/033—
-
- H10W20/035—
-
- H10W20/037—
-
- H10W20/0372—
-
- H10W20/047—
-
- H10W20/048—
-
- H10W20/4403—
-
- H10W20/4462—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
提供する。 【解決手段】バリアメタル201 が、配線溝16の底面
及び側壁の表面に沿って形成された膜厚16nmのTa
N0.87膜31と、TaN0.87膜上に形成され、配線溝1
6に埋め込み形成されたCuダマシン配線17に接する
膜厚4nmのTaN1.19膜32とから構成されている。
Description
る元素の拡散を抑制するバリアメタルを有する半導体装
置及びその製造方法に関する。
の相互拡散と反応、配線周囲の層間絶縁層中への配線層
金属の拡散、又はヴィアプラグに配線層と異なる金属が
使用されている場合の相互拡散と反応とを防止するた
め、配線層の底面又は側上面にバリアメタルが形成され
ている。
おける熱履歴と装置動作時の電界と温度による配線層金
属の拡散と反応を抑制するのに十分なバリア性を持たな
ければならない。それと同時に、配線の実効的な電気抵
抗を上げないように、薄く形成する必要がある。コンタ
クト又はヴィアプラグでの電気抵抗を上げないようにす
るために、比抵抗と電気的接触抵抗が低いバリアメタル
を用いる必要がある。また、層間絶縁層及び配線層との
密着性がよい必要がある。
物よりなるバリアメタルは、従来の半導体装置に対して
は良好なバリア性を持ち、要求される諸特性を十分に充
たしていた。
子の微細化によって、使用されるバリアメタルの膜厚が
薄くなるのに従い、十分なバリア性を得ることが次第に
困難となってきた。更に、半導体装置の高速動作と配線
層の高信頼化のためにCuが配線層に使用されてきたた
め、Si基板中と絶縁層中を高速に拡散するCuの拡散
を防止する上で、十分なバリア性を得ることができなく
なった。又、装置の高速動作のため、バリアメタルに許
容される比抵抗と電気的接触抵抗も低くなってきた。
なバリア性と電気的特性を満足することができないとい
う問題があった。
ミニウム系金属配線において特に顕著である。これは、
アルミニウム系金属配線においては、アルミニウムの薄
い酸化物層が極めて良好且つ稠密なバリア膜として機能
する為である。このアルミ酸化物層は、特に異種金属と
アルミ合金の界面においても自然酸化等で形成され、そ
の薄い膜厚が故に電気伝導はトンネル電流という形で起
こり得る。一方、銅、銀、金やその合金は、アルミを凌
ぐ低抵抗金属配線材料であるが、上記のような良質な酸
化物層の形成が期待できない。従って高性能なバリアメ
タル膜を能動的に形成する必要がある。
体装置の高集積化に伴い、配線層金属に対するバリア性
と電気特性を有するバリアメタルが存在しないという問
題があった。
バリア性と、良好な電気特性とを有するバリアメタルを
有する半導体装置及びその製造方法を提供することにあ
る。
目的を達成するために以下のように構成されている。な
お、以下の記載における金属配線とは、プラグ電極等の
金属電極を含む。
は、金属配線を構成する元素の拡散を抑制するバリアメ
タルを具備する半導体装置であって、前記バリアメタル
は、金属元素から少なくとも一つの元素が選ばれたαと
ボロン,酸素,炭素,窒素から少なくとも一つの元素が
選ばれたβとから構成され、元素構成比率が異なる2種
類以上の化合物膜αβn が積層されて構成されているこ
とを特徴とする。
成変化を有する構造を含む。
は、金属配線を構成する元素の拡散を抑制するバリアメ
タルを具備する半導体装置であって、前記バリアメタル
は、金属元素から少なくとも一つの元素が選ばれたαと
ボロン,酸素,炭素,窒素から少なくとも一つの元素が
選ばれたβとから構成され、元素構成比率が異なる2種
類以上の化合物膜αβn が積層された構成を含み、複数
層の前記化合物膜αβn内の少なくとも1層は、前記α
及びβから構成された化合物膜αβx (x>1)である
ことを特徴とする。
成変化を有する構造を含む。
は、金属配線を構成する元素の拡散を抑制するバリアメ
タルを具備する半導体装置であって、前記バリアメタル
は、金属元素から少なくとも一つの元素が選ばれたαと
ボロン,酸素,炭素,窒素から少なくとも一つの元素が
選ばれたβとから構成され、元素構成比率が異なる2種
類以上の化合物膜αβn が積層された構成を含み、前記
金属元素から同一の元素が選択された前記αから全層の
前記化合物膜αβn が構成され、複数層の前記化合物膜
αβn 内の少なくとも1層は、前記α及びβから構成さ
れた化合物膜αβx (x>1)であることを特徴とす
る。
態様を示す。
(x>1)と、前記α及びβとから構成された化合物膜
αβy (y≦1)とが積層されて構成され、前記金属配
線の表面に、前記化合物膜αβx (x>1)を介して前
記化合物膜αβy (y≦1)膜が形成されている。
(x>1)と、前記α及びβとから構成された化合物膜
αβy (y≦1)とが積層されて構成され、前記金属配
線の表面に、前記化合物膜αβy (y≦1)を介して前
記化合物膜αβx (x>1)が形成されている。
構成された化合物膜αβy (y≦1)と、前記化合物膜
αβx (x>1)と、前記α及びβとから構成された化
合物膜αβy (y≦1)とが順次積層されて構成されて
いる。
9以下である。
と、前記バリアメタルの全膜厚Tとは、t/T≦0.3
の関係にある。
10nm以下である。
と、前記バリアメタルの全膜厚Tとは、t/T≦0.3
の関係にあり、且つ前記化合物膜αβx (x>1)の膜
厚は10nm以下である。
形成する。
βy (y≦1)と前記化合物膜αβx (x>1)とが積
層された半導体装置の製造方法であって、基板バイアス
を印加したロング・スロー・スパッタ法により前記化合
物膜αβy (y≦1)の成膜を行い、基板バイアスを印
加しないロング・スロー・スパッタ法により前記化合物
膜αβx (x>1)の成膜を行う。
スロー・スパッタ法により前記化合物膜αβy (y≦
1)を成膜する工程と、前記化合物膜αβy (y≦1)
上に基板バイアスを印加しないロング・スロー・スパッ
タ法により前記化合物膜αβx(x>1)を成膜する工
程と、前記化合物膜αβx (x>1)上に基板バイアス
を印加したロング・スロー・スパッタ法により前記化合
物膜αβy (y≦1)を成膜する工程とを含んで前記バ
リアメタルを形成する。
合物膜αβy (y≦1)を成膜する際、前記化合物膜α
βy (y≦1)の成膜初期には、基板バイアスを印加し
ないロング・スロー・スパッタ法により前記化合物膜α
βy (y≦1)の成膜を行い、所定膜厚形成された後、
基板バイアスを印加したロング・スロー・スパッタ法に
より前記化合物膜αβy (y≦1)の成膜を行う。
成変化を有する構造を含む。
置は、金属配線を構成する元素の拡散を抑制するバリア
メタルを具備する半導体装置であって、前記バリアメタ
ルは、金属元素から少なくとも一つの元素が選ばれたα
と、ボロン,炭素,窒素から少なくとも一つの元素が選
ばれたγとから構成された化合物膜αγx と、前記α
と、前記添加元素γと、酸素(O)とから構成された化
合物膜αγy Oz とが積層された構成を含むことを特徴
とする。
態様を以下に示す。
以下である。
前記金属元素は、IVB族,VB族又はVIB族の何れかに
属することが好ましい。
置の製造方法は、基体上に、バリアメタルを介して金属
配線が形成された半導体装置の製造方法であって、前記
基体上に前記化合物膜αγx を形成する工程と、前記化
合物膜αγx の表面を酸化して前記化合物膜αγy Oz
を形成する工程と、前記化合物膜αγy Oz 上に前記金
属配線を形成する工程とを含むことを特徴とする。
置の製造方法は、酸素(O)を含む基体上に、バリアメ
タルを介して金属配線が形成された半導体装置の製造方
法であって、前記基体上に、金属元素から少なくとも一
つの元素が選ばれたαと、ボロン,炭素,窒素のうち少
なくとも1種を含むγとから構成された化合物膜αγx
を形成する工程と、前記化合物膜αγx により前記基体
の還元を行うことによって、該化合物膜αγx を酸化し
て、該化合物膜αγx と該基体との界面に化合物膜αγ
y Oz を形成する工程とを含み、前記化合物膜αγx と
前記化合物膜αγy Oz とが順次積層された構成を含む
バリアメタルを形成することを特徴とする。
置の製造方法は、酸素(O)を含む金属配線を形成する
工程と、前記金属配線上に、金属元素から少なくとも一
つの元素が選ばれたαとボロン,炭素,窒素のうち少な
くとも1種を含むγとから構成された化合物膜αγx を
形成する工程と、前記化合物膜αγx により前記金属配
線の還元を行うことによって、該化合物膜αγx を酸化
して、該化合物膜αγxと該基体との界面に化合物膜α
γy Oz を形成する工程とを含み、前記化合物膜αγx
と前記化合物膜αγy Oz とが順次積層された構成を含
むバリアメタルを形成することを特徴とする。
の作用・効果を有する。
して金属化合物膜を成膜する方法としては、一般的にス
パッタ法とCVD法とが用いられていた。最も広く用い
られているのは、金属ターゲットを用い、Arガスと添
加元素を含むガスを同時に流しながら成膜する反応性ス
パッタ法である。反応性スパッタ法によれば、例えば金
属窒化物を成膜する場合、ArガスとN2 ガスとの流量
を変化させることによって、種々の組成を持つ金属窒化
物膜を形成することができる。しかし、金属元素に対す
る窒素の原子数比が1に近づいてくると、単にN2 ガス
の流量を増やすだけでは、膜中の窒素含有量が容易に増
加せず、金属元素に対する窒素の原子数比が1を越える
金属窒化物膜を形成することが困難であった。
用いて、ArガスとN2 ガスとを同時にチャンバ内に供
給してTaNx 膜を形成する条件下で基板温度を約30
0℃に加熱した場合に、あるN2 ガスの流量以上でTa
に対する窒素の原子数比が1を越えるTaN膜を形成で
きることを見いだした。
たところ、図26に示すように、Taに対する窒素の原
子数比が1を越えるとバリア性が著しく向上し、更に
1.2を越えると更に向上することが確認された。
余剰窒素により膜の非晶質化が進行し、結晶粒界などの
高速拡散経路が減少するためと推測される。X線回折測
定の結果によれば、N/Ta比が1.2を越えるTaN
膜の場合、TaNの明瞭な回折線は認められなかったの
で、ほぼ非晶質であると考えられる。
抗が著しく高いという問題を有しており、Cu配線用の
バリアメタルとしては、用いることができなかった。
本発明者等は、金属元素から少なくとも一つの元素が選
ばれたαとボロン,酸素,炭素,窒素から少なくとも一
つの元素が選ばれたβとから構成された化合物膜αβn
を複数層積層することによって、低抵抗且つ高バリア性
を有するバリアメタルが得られることを見いだした。
が選ばれたαとボロン,酸素,炭素,窒素から少なくと
も一つの元素が選ばれたβとから構成された化合物膜α
βx(x>1)と、前記α及びβから構成された化合物
膜αβy (y≦1)とを組み合わせることによって、高
バリア性を有しながら、ヴィア抵抗や配線抵抗を下げる
ことができる。また、バリアメタルを形成する際に、前
記βの混入率を変化させることによって、積層膜が形成
されるので、短時間で形成することができ、プロセスが
容易となる。
化合物膜αβy (y≦1)と、前記化合物膜αβx (x
>1)と、前記化合物膜αβy (y≦1)とが積層させ
ると、低ヴィア抵抗且つ低配線抵抗、高いバリア性を有
するバリアメタルを提供することができる。
なる研究によって、金属元素から少なくとも一つの元素
が選ばれたαと、ボロン,炭素,窒素から少なくとも一
つの元素が選ばれたγとから構成された化合物膜αγx
と、前記α及びγと、酸素(O)とから構成された化合
物膜αγy Oz とを積層することによって、低い抵抗を
維持しつつ、高いバリア性を有するバリアメタルとな
る。
合物膜αγx の露出する表面を酸化することによって、
形成することができる。
配線上に化合物膜αγx を形成した後、化合物膜αγx
により基体又は金属配線を還元し、化合物膜αγx を酸
化することによっても化合物膜αγy Oz 形成すること
ができる。
を参照して説明する。
施形態に係わる半導体装置の構成を示す断面図である。
に下層配線12が形成されている。第1の層間絶縁膜1
1に下層配線12に接続するヴィアホール13が形成さ
れ、ヴィアホール13内にWヴィアプラグ14が埋め込
み形成されている。第1の層間絶縁膜11及びWヴィア
プラグ14上にSiO2 からなり膜厚400nmの第2
の層間絶縁膜15が形成されている。第2の層間絶縁膜
15にWヴィアプラグ14に接続する配線溝16が形成
されている。配線溝16の底面及び側壁に沿って、タン
タル窒化物からなり底面の膜厚20nm、側壁の膜厚が
その約1/4のバリアメタル20が形成されている。な
お、バリアメタル20の詳細な構成については、後述す
る。そして、配線溝16内にCuダマシン配線17が埋
め込み形成されている。
明する。図2(a)〜(e)に示すように、それぞれ構
成が異なるタンタル窒化物からなるバリアメタル201
〜205 を有する装置をそれぞれ形成し、後に特性の比
較を行った。なお、タンタル窒化物の組成比は、成膜後
にRBS測定を行うことにより決定した。なお、図2に
おいて、配線溝16の底部を中心にしたバリアメタル2
0の要部構成を示し、全体構造の図示を省略する。
01 は、配線溝16の底面及び側壁の表面に沿って形成
された膜厚16nmのTaN0.87膜31と、TaN0.87
膜上に形成されCu配線17に接する膜厚4nmのTa
N1.19膜32とから構成されている。
ル202 は、配線溝16の底面及び側壁の表面に沿って
形成されたTaN1.19膜33と、TaN1.19膜33上に
形成されCu配線17に接するTaN0.87膜34とから
構成されている。
03 は、配線溝16の底面及び側壁の表面に沿って形成
されたTaN0.87膜35と、TaN0.87膜35上に形成
されたTaN1.19膜36と、TaN1.19膜36上に形成
されCu配線17に接するTaN0.87膜37とから構成
されている。
04 は、配線溝16の底面及び側壁の表面に沿って形成
され、且つCu配線17に接する単層のTaN0.87膜3
8から構成されている。
05 は、配線溝16の底面及び側壁の表面に沿って形成
され、且つCu配線17に接する単層のTaN1.19膜3
9から構成されている。
て説明する。先ず、図3(a)に示すように、内部に下
層配線12を有し、プラズマCVD法により形成された
第1の層間絶縁膜11に、下層配線12に接続するヴィ
アホール13を形成する。そして、ヴィアホール13内
にWヴィアプラグ14を埋め込み形成する。Wヴィアプ
ラグ14は、ヴィアホール13内を埋め込むように全面
にW膜を堆積した後、第1の層間絶縁膜11上のW膜を
CMP法又はエッチバック法等を用いて除去することに
よって形成することができる。
プラズマCVD法によりSiO2 からなり膜厚400n
mの第2の層間絶縁膜15を形成する。そして、フォト
リソグラフィ技術を用いて第2の層間絶縁膜15上にレ
ジストパターンを形成した後、RIE法により第2の層
間絶縁膜15をエッチングすることによって配線溝16
を形成し、レジストパターンを酸素アッシングにより除
去する。
ルカリ液を用いて露出するWヴィアプラグ14表面のW
酸化物を除去した後、ロング・スロー・スパッタ法を用
いて、配線溝16の底面及び側壁,並びに第2の層間絶
縁膜15の表面に沿ってTa窒化物膜からなるバリアメ
タル20を形成する。なお、ArガスとN2 ガスとを同
時に反応容器内に供給し、基板温度を約300℃にして
Taターゲットをスパッタリングすることにより、全面
にタンタル窒化物膜を形成した。なお、各試料のバリア
メタル20製造方法は、後に説明する。
・スロー・スパッタ法を用いて、第2の層間絶縁膜15
上のバリアメタル20上の膜厚が800nmであるCu
膜171 を形成した後、450℃でアニールしてCuを
リフローさせることによって、配線溝16中にCu膜1
71 を埋め込む。次いで、余分なCuとバリアメタルと
をCMP法により除去することによって、図1に示すバ
リアメタル20で底面と側壁とを囲まれたCuダマシン
配線17を有する装置を形成する。
N0.87膜31,34,35,37,38とTaN1.19膜
32,33,36,39の形成について説明する。Ta
N0. 87膜31,34,35,37,38は、Taターゲ
ットを用いて、Arガスの流量を10sccm、N2 ガ
スの流量を15sccmにし、基板温度を約300℃に
してロング・スロー・スパッタ法によって堆積する。ま
た、TaN1.19膜32,33,36,39は、Taター
ゲットを用い、Arガスの流量を10sccm、N2 ガ
スの流量を20sccmにし、基板温度を約300℃に
して、ロング・スロー・スパッタ法により形成した。
Arガスの流量を変えずに、N2 ガスの流量を変化させ
ることによって、TaN0.87膜31,34,35,37
とTaN1.19膜32,33,36とからなる積層構造を
連続的に形成した。
を行った結果について説明する。Cu配線17の配線抵
抗を4端子法により測定し、ヴィアの電気抵抗をケルビ
ン法により測定した。また、図4に示すようなアモルフ
ァスシリコン46,バリアメタル20及びCu47が順
次積層された構造を有する試料を450℃で1時間アニ
ールを行い、Cu47からバリアメタル20を通してア
モルファスシリコン膜46に拡散したCuにより生成さ
れたCuシリサイドの生成量(シリサイド化率)によっ
て、バリアメタル20のバリア性の評価を行った。
Si基板41上に形成された膜厚100nmの熱酸化膜
42上に、プラズマCVD法により堆積された膜厚20
0nmのシリコン窒化膜43が形成されている。シリコ
ン窒化膜43上にプラズマCVD法により堆積された膜
厚400nmのSiO2 膜44が形成されている。Si
O2 膜44にフォトリソグラフィ技術及びRIE法を用
いて形成された溝45が開口されている。そして、溝4
5の表面に沿って、熱CVD法により堆積された膜厚7
5nmのアモルファスシリコン46が形成されている。
アモルファスシリコン46上に、前述した試料A〜Eと
同じ構成のバリアメタル20が形成されている。そし
て、バリアメタル20上に、ロング・スロー・スパッタ
法により堆積されたCu膜47が形成されている。
の測定結果を表1に示す。
原子数比が小さいTaN0.87単層膜38からなるバリア
メタル204 (試料D)は、バリア性が劣っている。そ
れに対し、Taに対するNの原子数比が大きいTaN
1.19単層膜39からなるバリアメタル205 (試料E)
は、バリア性に優れるがヴィア抵抗と配線抵抗とが何れ
も高くなっている。
って形成されWヴィアプラグ14に接するTaN0.87膜
31とCu配線17に接するTaN1.19膜32とが積層
されたバリアメタル201 を有する試料Aでは、バリア
性を維持しながら、ヴィア抵抗を低く抑えることができ
ている。これは、TaN1.19膜32の堆積時にWヴィア
プラグ14の表面が窒化されて電気的接触抵抗が増加す
る現象を防止できたためと推測される。
形成されWヴィアプラグ14に接するTaN1.19膜33
とTaN1.19膜33上に形成されCu配線17に接する
TaN0.87膜34とが積層されたバリアメタル202 を
有する試料Bでは、バリア性を維持しながら、配線抵抗
を低く抑えることができている。これは、TaN0.87膜
上では、Cuのリフロー性が不十分なためCu配線内に
ボイドが残る現象を改善できたためと推測される。
形成されWヴィアプラグ14に接するTaN0.87膜35
と、TaN0.87膜35上に形成されたTaN1.19膜36
と、TaN1.19膜36と上に形成されCu配線に接する
TaN0.87膜とからなるバリアメタル203 を有する試
料Cでは、バリア性を維持しつつ、ヴィア抵抗と配線抵
抗との両方を低く抑えることができている。
N1.19膜とを積層することによって、低抵抗、且つ高い
バリア性を有するバリアメタルとなる。さらに、TaN
0.87膜とTaN1.19膜とTaN0.87膜との3層構造にす
ると、低ヴィア抵抗、低配線抵抗、高いバリア性を得る
ことができる。
x (x>1)膜とTaNy (y≦1)とが複数積層され
たバリアメタルであれば、上述した効果を得ることがで
きる。又、3層構造の場合、上層と下層とは同じ組成で
なくとも良い。
タ法により、N2 ガスの流量を連続的に変化させて、積
層化したバリアメタルを形成する方法について説明し
た。ところが、通常のロング・スロー・スパッタ法によ
って成膜した場合、図5に示すように、バリアメタル2
0には、配線溝16の側面の底部の薄膜化,並びに底面
中央部での厚膜化が生じる事がある。バリアメタル20
の膜厚が最適化されていないと配線抵抗が高くなるとい
う問題が生じる。
タ法で配線溝にバリアメタルを堆積した場合、図6
(a)に示すように、配線溝16の側面及び上面からの
バリアメタル20の成長方向が異なるために、配線溝1
6の開口部のバリアメタル20には鋭角な段差が生じ
る。このような成膜形状をしたバリアメタル上にCuを
ロング・スロー・スパッタ法により成膜した場合、図6
(b)に示すように、Cu膜171 が形成されない領域
が生じる。このような状態でCu膜171 のリフローを
行うと、Cu膜171 の拡散経路が寸断される。その
為、配線溝16内にCu膜171 が流動できず、図6
(c)に示すように、配線溝16内にボイド25が生じ
る。
イド抑制と、配線溝側面や底面のバリアメタルの膜厚を
最適化して配線を低抵抗化させ、且つバリア性を有効に
向上させるために、基板バイアスを印加したロング・ス
ロー・スパッタ法を用いても良い。
スパッタ法では、Ar+ イオンが基板に衝突し、バリア
メタルの成膜と同時にバリアメタルが物理エッチングさ
れる。
図7に示すように、配線溝16の開口部に生じるバリア
メタル20のオーバーハング部がエッチングされ、配線
溝16の開口部の間口を狭めない。その結果、配線溝1
6内へのスパッタリング粒子の入射確率が増加すると共
に、エッチングされたオーバーハング部のバリアメタル
20が配線溝16の側面に再付着し、特にロング・スロ
ー・スパッタ法では形成されにくい配線溝16の側面の
バリアメタル20の膜厚を増加させることができる。
Ar+ イオンによってエッチングされ、必要以上に配線
溝16の底部中央の膜厚も厚くならないため、配線抵抗
を増加させない。更に、配線溝16の底面からエッチン
グされたバリアメタル20は、配線溝16の側面の底部
に再付着し、薄膜化しやすい配線溝16の側面の底部の
バリアメタル20の膜厚を有効に増加させることができ
る。
ロング・スロー・スパッタ法を用いてバリアメタルを形
成すると、図8(a)に示すように、配線溝16の開口
部では、バリアメタル20の成膜と共にバリアメタル2
0のエッチングが行われる為、鋭角な段差が生じない。
従って、図8(b)に示すように、ロング・スロー・ス
パッタ法によりCu膜171 を成膜しても、Cu膜17
1 には断切れが起こらない。よって、この後にリフロー
工程を行っても、Cu膜171 は配線溝16に流動する
ことができ、図8(c)に示すように、配線溝16内に
Cu膜171 を完全に充填することができる。
スロー・スパッタ法では、Ar+ イオンがバリアメタル
膜中に取り込まれ、その膜質が劣化する可能性がある。
そこで、配線溝の開口部の鋭角な段差を無くすために、
以下に示す手法を用いることが可能である。なお、以下
では、バリアメタルがTaNy1(y1≦1)膜とTaN
x (x>1)膜とTaNy2(y2≦1)膜が積層された
構成を用いて説明する。
ロー・スパッタ法によりTaNy1(y 1≦1)膜を形成
し、次に基板バイアスを印加しないロング・スロー・ス
パッタ法によりバリア性が高いTaNx (x>1)膜を
形成し、更に基板バイアスを印加したロング・スロー・
スパッタ法でTaNy2(y2≦1)膜を形成する。
(y2≦1)膜を形成する際、基板バイアスが印加され
ていることによって、成膜の初期段階では、TaN
x (x>1)膜が再スパッタされやすく、またAr+ イ
オンがTaNx (x>1)膜中に混入するおそれがあ
る。そこで、TaNy2(y2≦1)膜の成膜初期段階で
は、基板バイアスを印加せずに成膜し、TaNx (x>
1)膜上にある程度のTaNy2(y2≦1)膜が形成さ
れてから基板バイアスを印加して成膜を行うことによっ
て、TaNx (x>1)膜の再スパッタ、及びTaNx
(x>1)膜中へのAr+ イオンの混入を抑制すること
ができる。
(y 1≦1)膜の成膜時、TaNy1(y 1≦1)膜の膜
厚が所定膜厚付近になったら、基板バイアスの印加を止
めてTaNy1(y 1≦1)膜の膜質を向上させ、膜質の
良いTaNy1(y 1≦1)膜上にTaNx (x>1)膜
が形成されるようにしても良い。
フロー時にボイドが発生しないバリアメタルの成膜形状
が得られ、且つそのバリア性は、基板バイアスを印加し
ないロング・スロー・スパッタ法により成膜されたTa
Nx (x>1)膜で確保することができる。更に配線溝
底面のバリア膜の膜厚を増加させずに、配線溝側面の膜
厚を増加させることができ、配線抵抗も低下させること
ができる。
x (x>1)膜とが積層された2層構造のバリアメタル
の場合、バリア性が高く膜質を劣化させたくないTaN
x (x>1)膜を成膜する際には基板バイアスを印加し
ないロング・スロー・スパッタ法により成膜を行い、T
aNy (y≦1)膜を成膜する際には基板バイアスを印
加したロング・スロー・スパッタ法により成膜を行う。
ル窒化物膜以外のバリアメタルを有する試料を作成し、
評価を行った。なお、本実施形態では、図1に示した半
導体装置と構成が同様であるので、配線溝を中心とした
バリアメタルの構造を示すことにとどめ、全体の構造の
図示を省略する。但し、本実施形態では、Wヴィアプラ
グの替わりにAlヴィアプラグを用い、Alヴィアプラ
グ表面のアルミニウム酸化物の除去はスパッタリングエ
ッチングによって行った。
いて説明する。最初の試料には、図9(a)に示すよう
に、組成が異なるニオブ窒化物の2層積層膜からなる膜
厚16nmのバリアメタル206 が形成されている。ニ
オブ窒化物の堆積にはロング・スロー・スパッタを用
い、Nbターゲットを用いて、ArガスとN2 ガスとを
同時に流し、基板温度を約300℃にして成膜を行っ
た。そして、Arガスの流量を10sccm、N2 ガス
の流量を8sccmにして膜厚が16nmである第1層
目のニオブ窒化物膜としてNbN0.44膜51の堆積を行
った後、Arガスの流量を変えずにN2 ガスの流量を増
やして、膜厚が4nmである第2層目のニオブ窒化物
(NbNx )膜52の堆積を行って、バリアメタル20
6 を形成した。なお、NbNx 膜52の堆積時にN2 ガ
スの流量を変化させて、種々の組成を持ったNbNx 膜
52を形成した。なお、ニオブ窒化膜の組成比の同定
は、RBS測定により行った。
組成が異なるタンタル窒酸化物の2層積層膜からなるバ
リアメタル207 が形成されている。なお、タンタル窒
酸化物膜の堆積にはロング・スロー・スパッタ法を用
い、TaNターゲットを用いて、ArガスとN2 ガスと
を同時に流すと共に微量のO2 ガスを流し、基板温度を
約300℃にして成膜を行った。そして、Arガス、N
2 ガスを流して膜厚が2nmである第1層目のタンタル
窒酸化物(Ta(O,N)x )膜53の堆積を行った
後、Arガスの流量を変えずにN2 ガスの流量を減らし
て、膜厚が18nmである第2層目のタンタル窒化物膜
としてTaO0.1 N0.65膜54を堆積して、バリアメタ
ル207 形成をした。なお、Ta(O,N)x 膜53の
堆積時にN2ガスの流量を変化させて、種々の組成を持
ったTa(O,N)x 膜53を形成した。なお、タンタ
ル窒酸化膜の組成比の同定は、RBS測定により行っ
た。
に、組成が異なるチタン炭化物膜の3層積層膜からなる
バリアメタル208 が形成されている。なお、チタン炭
化物(TiCx )膜の堆積にはプラズマCVD法を用
い、TiCl4 ガス,CH4 ガス及びH2 ガスを同時に
流し、基板温度を450℃に加熱することによって成膜
を行った。第1層目のチタン炭化物膜として膜厚8nm
のTiC0.83膜55を形成し、次にCH4 ガスの流量だ
けを増やして膜厚4nmの第2層目のチタン炭化物(T
iCx )膜56を形成した後、CH4 ガスの流量を第1
層目のチタン炭化物膜の形成時の値に戻して第3層目の
チタン炭化物膜として膜厚8nmのTiC0. 83膜57の
形成を行って、連続的に3層構造のバリアメタル208
を形成した。TiCx 膜56の堆積時に、CH4 ガスの
流量を変化させて、種々の組成を持ったTiCx 膜56
を形成した。なお、チタン炭化物膜の組成比の同定は、
RBS測定により行った。
対し、図4と同様の構造を形成し、シリサイド化率を測
定することによってバリア性についての評価を行った。
なお、前述した試料は、ニオブ,タンタル,又はチタン
(金属元素)に対する窒素,窒素及び酸素,又は炭素
(軽元素)の組成比を変化させたものを形成している
が、同様に金属元素に対する軽元素の組成比を変化させ
てシリサイド化率の測定を行った。シリサイド化率の測
定結果を図10に示す。図10は、シリサイド化率の金
属元素に対する軽元素の組成比依存性を示す特性図であ
る。
積層膜からなるバリアメタル206のバリア性は、第2
層目のNbNx 膜52のニオブに対する窒素の原子数比
が1.0を越えると、著しく向上した。更に、原子数比
が1.2を越えると、バリア性が飛躍的に向上すること
が分かった。このバリア性の向上は、第2層目のNbN
x 膜52において、膜内に含まれる余剰窒素により膜の
非晶質化が進行し、結晶粒界などの高速拡散経路が減少
するためと推測される。X線回折測定の結果によれば、
ニオブに対する窒素の原子数比が1.2を越えるNbN
x 膜52の場合、NbNの明瞭な回折線が認められなか
ったので、非晶質になっていると考えられる。
化物膜の2層積層膜からなるバリアメタル207 のバリ
ア性は、第1層目のTa(O,N)x のタンタルに対す
る酸素と窒素の総和の原子数が1.0を越えると著しく
向上し、1.2を越えると更に飛躍的に向上した。
3層積層膜からなるバリアメタル208 のバリア性も、
第2層目のTiCx 膜56のチタンに対する炭素の原子
数比が1.0を越えると著しく向上し、1.2を越える
と更に向上する傾向が認められた。
(O,N)x ,TiCx としてxが1より大きい膜と、
NbNy ,Ta(O,N)y ,TiCy としてyが1以
下の膜を積層することによって、バリア性の高い絶縁膜
を提供することができる。
バリア性が高いことが確認された。又、さらには、xが
1.2以上の膜とyが0.9以下の膜とを積層するとバ
リア性が高く抵抗の低いバリアメタルが得られることを
確認された。
実施形態に係わる半導体装置の構成を示す断面図であ
る。
のCuダマシン配線62が形成されている。層間絶縁膜
61にCuダマシン配線62に接続するヴィアホール6
3が形成され、さらにヴィアホール63に接続する配線
溝64が層間絶縁膜61に形成されている。ヴィアホー
ル63の底面及び側壁、配線溝64の側壁及び底面(図
11では見えていない)にそってバリアメタル65が形
成されている。なお、バリアメタルの詳細な構造につい
ては後述する。そして、ヴィアホール63及び配線溝6
4内にCuデュアルダマシン配線66が埋め込み形成さ
れている。
る。図12(a)〜(c)に示すように、それぞれ異な
る3種類のバリアメタルを有する半導体装置をそれぞれ
形成し、後に特性の比較を行った。
に、組成が異なるタングステン窒化物膜の2層積層膜か
らなり、膜厚が10nmであるバリアメタル651 が形
成されている。タングステン窒化物膜の形成にはMOC
VD法を用い、ソースガスとそのキャリアガスであるA
rガスの他にN2 ガスを同時に流し、基板を約450℃
に加熱することで行った。
ン窒化物(WNx )膜71を堆積した後、N2 ガスの流
量を減らし、第2層目のタングステン窒化物膜であるW
N0. 91膜72を堆積した。なお、第1層目のタングステ
ン窒化物膜の堆積時、N2 ガスの流量を変えて、第1層
目のタングステン窒化物膜としてWN1.08膜又はWN
1.23膜を形成した。そして、WNx 膜71及びWN0.91
膜72の全膜厚を10nmに一致させて、種々の膜厚比
の積層膜を形成した。なお、タングステン窒化物膜の組
成の同定は、RBS測定により行った。
に、組成が異なるタンタル炭窒化物膜の2層積層膜から
なり、膜厚10nmのバリアメタル652 が形成されて
いる。タンタル炭窒化物膜の形成にはMOCVD法を用
い、タンタル炭窒化物膜のソースガスとそのキャリアガ
スであるArガスの他にNH3 ガスを同時に流し、基板
を約450℃に加熱することによって成膜を行った。
窒化物膜としてTaC0.45N0.42膜73を堆積した後、
NH3 ガスの流量を増やし、第2層目のタングステン炭
窒化物(TaCx Ny )膜74を堆積した。なお、第2
層目のタンタル炭窒化物膜74の堆積時、NH3 ガスの
流量を変えて、第2層目のタンタル炭窒化物膜としてT
aC0.44N0.63膜又はTaC0.43N0.81膜を形成した。
そして、第1層目と第2層目のタンタル炭窒化物膜の全
膜厚を10nmに一致させて、種々の膜厚比の積層膜を
形成した。なお、タングステン炭窒化物膜の組成の同定
は、RBS測定により行った。
に、組成が異なるチタン・ホウ窒化物膜の3層積層膜か
らなり、膜厚が10nmであるバリアメタル653 が形
成されている。チタン・ホウ窒化物膜の形成にはMOC
VD法を用い、チタン・ホウ窒化物膜のソースガスとそ
のキャリアガスであるArガスの他にB2 H6 ガスを同
時に流し、基板を約450℃に加熱することで成膜を行
った。
ウ窒化物膜としてTiB0.05N0.81膜75を堆積した
後、B2 H6 ガスの流量を増やして第2層目のチタン・
ホウ窒化物膜76を堆積した後、B2 H6 ガスの流量を
第1層目のチタン・ホウ窒化物膜の堆積時の値に戻して
第3層目のチタン・ホウ窒化物膜としてTiB0.05N0.
8177を堆積して、3層構造を連続的に形成した。
堆積時、B2 H6 ガスの流量を変えることによって、T
iB0.32N0.78膜又はTaC0.53N0.76膜を形成した。
そして、バリアメタル663 の膜厚を一致させつつ、膜
厚を変化させて種々の膜厚比の積層膜を形成した。な
お、チタン・ホウ窒化物膜の組成の同定は、RBS測定
により行った。
ず、図13(a)に示すように、下層のCuダマシン配
線62を有し、プラズマCVD法により形成された層間
絶縁膜61に、フォトリソグラフィ技術及びRIE法を
組み合わせて、Cuダマシン配線62に接続するヴィア
ホール63を形成する。次いで、図13(b)に示すよ
うに、層間絶縁膜61に、フォトリソグラフィ技術及び
RIE法を組み合わせて、ヴィアホールに接続する配線
溝64を形成する。次いで、図13(c)に示すよう
に、ヴィアホール63の底面及び側壁,配線溝64の側
壁及び底面(図13では見えていない),並びに層間絶
縁膜61の表面に沿って、上述した方法を用いてそれぞ
れのバリアメタル65を形成する。次いで、図13
(d)に示すように、全面にMOCVD法を用いてCu
膜661 を堆積して、ヴィアホール63と配線溝64と
に同時にCu膜661 を埋め込む。そして、余分なCu
膜661 とバリアメタル65とをCMP法により除去す
ることによって、図11に示したバリアメタル65で底
面と側壁とを囲まれたCuデュアルダマシン配線66を
形成する。
66のオープンイールドを測定した結果を図14に示
す。図14において、縦軸はオープンイールド、横軸は
積層膜の金属元素に対する添加元素の総和の原子数比が
最も大きい化合物層の膜厚tの全膜厚Tに対する比であ
る。なお、積層膜の金属元素に対する添加元素の総和の
原子数比が最も大きい化合物層とは、第1層目のタング
ステン窒化物膜(WN1. 08,WN1.23)71,第2層目
のタンタル炭窒化物膜(TaC0.44N0.63,TaC0.43
N0.81)74,又は第2層目のチタン・ホウ窒化物膜
(TiB0.32N0.78,TaC0.53N0.76)76である。
オープン不良の主な原因は、CMP工程でのバリアメタ
ルの膜剥がれであった。
比xが最も大きい化合物層のxが1.2以上のWN1.23
/WN0.91,TaC0.45N0.42/TaC0.43N0.81,T
iB0.05N0.81/TiB0.53N0.76/TiB0.05N0.81
では、t/Tが0.1以下になると、オープンイールド
が著しく改善されている。
原子数比xが最も大きい化合物層のxが1.0より大き
く且つ1.2未満である、WN1.08/WN0.91,TaC
0.45N0.42/TaC0.44N0.63,TiB0.05N0.81/T
iB0.32N0.78/TiB0.05N0.81では、t/Tが0.
3以下になると、オープンイールドが著しく改善されて
いる。
属化合物膜が、機械的にもろくxが大きい金属化合物膜
を支えることができる臨界膜厚比が存在することによっ
て、オープンイールドの膜厚比依存性が生じたものと推
測される。
るバリアメタルの積層膜の金属元素に対する添加元素の
総和の原子数比が最も大きい化合物層膜厚tを、それ以
外のバリアメタルの層の全膜厚Tに対して、t/T≦
0.3にすることによって、バリアメタルの機械的強度
が向上し、オープンイールドを改善することができる。
ル窒化物膜以外のバリアメタルを有する試料を作成し、
評価を行った。なお、本実施形態では、図11に示した
半導体装置と構成が同様であるので、ヴィアホールを中
心としたバリアメタルの要部構造を図15に示すことに
とどめ、全体の構造の図示を省略する。なお、図15に
おいて、図12と同一な部分には同一符号を付し、その
説明を省略する。
用いて説明する。最初の試料には、図15(a)に示す
ように、組成が異なるハフニウム窒化物膜の2層積層膜
からなるバリアメタル654 が形成されている。ハフニ
ウム窒化物膜の堆積にはロング・スロー・スパッタ法を
用い、Hfターゲットを用いてスパッタリングガスとし
てArガスとN2 ガスとを同時に流し、基板温度を約3
00℃にして成膜を行った。
とH2 ガスとを同時に流してHfN0.75膜のプラズマ窒
化処理を行って、第1層目のハフニウム窒化物膜として
HfNx 膜81を形成した。その後、前述した条件と同
じ条件で第2層目のハフニウム窒化物膜の堆積を行い、
配線溝の底部の膜厚が10nmであるHfN0.75膜82
を形成した。つまり、第1層目のハフニウム窒化物膜に
対するプラズマ窒化処理を変えることによって、第1層
目のHfNx 膜81としてHfN1.15又はHfN1.26を
有する2種類のバリアメタル654 を形成した。なお、
組成の同定は、XPSにより行った。そして、第1層目
のハフニウム窒化物膜の膜厚を変えたものを作成した。
に、組成が異なるタンタル炭化物膜の2層積層膜からな
るバリアメタル655 が形成されている。タンタル炭化
物膜の堆積にはロング・スロー・スパッタ法を用い、T
aCターゲットを用いて、パッタリングガスとしてAr
ガスとCH4 ガスとを同時に流し、基板温度を約300
℃にして成膜を行った。
0.82膜83の堆積を行った後、CH4 ガスの流量を増や
して第2層目のタンタル炭化物膜84の堆積を行うこと
によって、バリアメタル655 を形成した。なお、第2
層目のタンタル炭化物膜84の形成の際、CH4 ガスの
流量を変えることによって、TaC1.13又はTaC1. 21
膜を有する2種類のバリアメタル655 形成した。な
お、組成の同定は、XPS測定により行った。そして、
第2層目のタンタル炭化物膜84の膜厚を変えた種々の
バリアメタルを形成した。
に、ジルコニア窒化物膜及びジルコニア窒酸化物膜の3
層積層膜からなるバリアメタル656 が形成されてい
る。ジルコニア窒化物膜の堆積は、ロング・スロー・ス
パッタ法を用い、Zrターゲットを用いてスパッタリン
グガスとしてArガスとN2 ガスとを同時に流し、基板
温度を約300℃にして行った。
5nmより厚くZrN0.93膜85を堆積した後、第1層
目のZrN0.93膜85の残膜が配線溝64の底部で5n
mとなるようにO2 プラズマ処理を行い、第1層目のZ
rN0.93膜85の表面に第2層目のジルコニア窒酸化物
膜86を形成する。そして、第1層目のものと同じ条件
で、第3層目のジルコニア窒化物膜として膜厚5nmの
ZrN0.93膜87を堆積した。なお、第2層目のジルコ
ニア窒酸化物膜86の形成の際、O2 プラズマ処理の条
件を変えることによって、ZrO0.23N0.93又はZrO
0.35N0.91を有する2種類のバリアメタル656 を形成
した。なお、組成の同定は、XPS測定により行った。
そして、第2層目のジルコニア窒酸化物膜86の膜厚を
変えた種々のバリアメタル656 を形成した。
抵抗を測定した結果を図16に示す。図16において、
縦軸はヴィア抵抗、横軸は金属元素に対する添加元素の
総和の原子数比xが最も大きい化合物層の膜厚tであ
る。なお、金属元素に対する添加元素の総和の原子数比
xが最も大きい化合物層とは、第1層目ののハフニウム
窒化物膜(HfN1.15,HfN1.26)81,第2層目の
のタンタル炭化物膜(TaC1.13,TaC1.21)84又
は第2層目のジルコニア窒酸化物膜(ZrO
0.23N0.93,ZrO0.35N0.91)86である。
比xが最も大きい化合物層のxが1.2以上の、HfN
1.26/HfN0.75,TaC0.82/TaC1.21,ZrN
0.93/ZrO0.35N0.91/ZrN0.93では、膜厚tが5
nm以下になると、ヴィア抵抗が著しく低減している。
原子数比xが最も大きい化合物層のxが1.0より大き
く且つ1.2未満である、HfN1.15/HfN0.75,T
aC0.82/TaC1.13,ZrN0.93/ZrO0.23N0.91
/ZrN0.93では、膜厚tが10nm以下になると、ヴ
ィア抵抗が著しく低減している。
ないが、絶縁体の膜厚が数nm以下になるとトンネル効
果により電流が流れる事実から類推すると、特定の膜厚
以下で薄膜特有の何らかの伝導機構が機能し、電流が流
れやすくなっていると推測される。
する化合物層膜の内、金属元素に対する添加元素の総和
の原子数比xが最も大きい化合物層の厚さを10nm以
下にすると、ヴィア抵抗を減少させることができる。
実施形態に係わる半導体装置の構成を示す断面図であ
る。なお、図17において、図1と同一な部分には同一
符号を付し、その説明を省略する。
て、配線溝16の側壁及び底面に沿って形成されたTa
Nx (x>0.2)膜131と、Cuダマシン配線に接
するTaNy Oz 膜132との積層膜が形成されている
ことである。
用いて説明する。本装置のバリアメタルの製造工程以外
は、図1に示した装置の製造工程と同様の工程(図3)
で構成されるので、バリアメタルの製造工程係わる工程
のみを示し、その図示はバリアメタルに係わる配線溝の
底部を含む領域のみとする。
層間絶縁膜15に、Wヴィアプラグ14に接続する配線
溝16を形成する。次いで、図18(b)に示すよう
に、全面にロング・スロー・スパッタ法を用いてTaN
x 膜131を形成する。次いで、大気5分間暴露するこ
とによって、TaNx 膜131の表面にTaNy Oz 膜
132を形成する。そして、全面にCuを形成した後、
第2の層間絶縁膜上のCu膜,TaNx 膜131及びT
aNy Oz 膜132をCMP法等を用いて除去し、Cu
ダマシン配線17を形成する。
リコン154,TaNx 膜155,TaNy Oz 膜15
6及びCu膜157が順次積層された構造を有する試料
を450℃で4時間アニールを行い、バリアメタルを通
してアモルファスシリコン膜154に拡散したCuによ
り生成されたCu3 Si(Cuシリサイド)の生成量
(シリサイド化率)によって、本装置のバリアメタルの
バリア性の評価を行った。又、Cu成膜後のテープテス
トによりCu膜の下地への密着性を評価した。
る。Si基板151上に形成された膜厚100nmの熱
酸化膜152上に、低圧のCVD法により堆積された膜
厚100nmのシリコン窒化膜153が形成されてい
る。シリコン窒化膜153上にアモルファスシリコン膜
154が形成されている。そして、アモルファスシリコ
ン154上にTaNx 膜155が形成され、TaNx 膜
155の表面にTaNyOz 膜156が形成されてい
る。なお、そして、TaNy Oz 膜156上にCu膜1
57が形成されている。
約300℃でN2 ガスとArガス中でTaターゲットを
スパッタすることによって、TaNx 膜155を形成し
た後、大気中に5分間暴露することによって形成した。
また、ArガスとN2 ガスとの流量を変えることによっ
て、種々の組成のTaNx 膜155を形成した後、酸化
処理を行うことによって、種々のTaNy Oz 膜156
を形成した。
を表2に示す。なお、TaNx 膜の組成の同定はRBS
測定により行い、TaNx 表面に形成された酸化物層の
組成の同定はXPS測定により行った。
組成の表面に形成される酸化物層が、TaNx 膜のCu
拡散に対するバリア性を向上させることが可能であり、
又密着性も改善されている。又、TaNx 膜の窒素濃度
の増大につれて表面酸化層が形成されにくくなってい
る。TaN1.4 膜においては、表面酸化層がほとんど形
成されていなくても、良好なバリア性と密着性が実現さ
れていることが分かる。
間を0分、5分、10分、20分と変化させて、形成さ
れるTaN0.3 O1.0 の膜厚を変えてCu/TaN0.3
O1. 0 膜のヴィア抵抗を測定した結果を表3に示す。な
お、ヴィア抵抗の測定は、ケルビンパターンを用いて行
った。
膜厚が3nmを越えると著しくヴィア抵抗が増大してし
まうことが分かった。
する方法として大気への暴露を用いたが、酸素や水蒸気
中などの酸化性雰囲気中でも同様の効果が得られる。
y Oz 膜との積層構造用いることによって、低抵抗且つ
高いバリア性を有するバリアメタルを提供することがで
きる。なお、ヴィア抵抗を低くするためにTaNy Oz
膜の膜厚を3nm以下にすることが好ましい。
実施形態に係わる半導体装置の構成を示す断面図であ
る。シリコン酸化物からなる層間絶縁膜161に配線溝
162が形成され、配線溝162の側壁及び底面に沿っ
てTaNy Oz 膜163が形成されている。TaNy O
z 膜163の表面に沿ってTaNx 膜164が形成され
ている。そして、配線溝162内にCu配線165が埋
め込み形成されている。そして、全面にCu配線165
表面からの上層への構造物への拡散を防止するシリコン
窒化膜166が形成されている。本実施形態のバリアメ
タルは、TaNy Oz 膜163とTaNx 膜164とが
積層された積層膜である。
断面図を用いて説明する。先ず、図21(a)に示すよ
うに、層間絶縁膜161に配線溝162を形成した後、
全面にスパッタリング法を用いて、TaNx 膜164を
形成する。次いで、図21(b)に示すように、アニー
ルすることによって、層間絶縁膜161とTaNx 膜1
64との界面に接する層間絶縁膜161を還元すると共
に、前記外面のTaNx 膜164を酸化し、TaNy O
z 膜163を形成する。次いで、図21(c)に示すよ
うに、全面にCu膜1651 を堆積し、配線溝162を
Cu膜1651で埋め込む。次いで、図21(d)に示
すように、余分なCu膜1651 ,TaNx 膜164及
びTaNy Oz 膜163をCMP法を用いて除去し、C
u配線165を形成する。そして、全面にシリコン窒化
膜を堆積することによって図20に示した構造を形成す
る。
性の評価を行った。バリア性の評価は、図22に示すよ
うなアモルファスシリコン膜182,SiO2 膜18
3,TaNx 膜184及びCu膜185が順次積層され
た構造を有する試料を別途作成し、試料を450℃で4
時間アニールを行い、バリアメタルを通してアモルファ
スシリコン膜に拡散したCuにより生成されたCu3 S
i(Cuシリサイド)の生成量(シリサイド化率)によ
って行った。
る。プラズマCVD法により堆積された膜厚700nm
のSiO2 膜181に、通常のフォトリソグラフィ技
術,RIE法により深さ0.4μm、L/S=0.2/
0.2μmの溝が形成されている。そして、全面にCV
D法により堆積されたアモルファスシリコン膜182が
形成されている。そして、アモルファスシリコン膜18
2上に、アモルファスシリコン膜182を酸化雰囲気に
さらすことによって生成されたSiO2 膜183が形成
されている。SiO2 膜183上に、溝内の一番薄いと
ころの膜厚が5nmであるTaNx 膜184が形成され
ている。そして、TaNx膜184の生成から真空を破
らずに堆積されたCu膜185が形成されている。
スシリコン膜182の膜厚は30nmであり、酸化時間
を変えることで表面に2,4,6nmのSiO2 膜18
3が形成された試料、又は酸化処理を行わない試料を形
成した。また、それぞれの膜厚のSiO2 膜183上
に、TaN0.1 ,TaN0.2 ,TaN0.5 又はTaN1.
4 の組成のTaNx 膜184が形成された試料を作成し
た。
る下地の表面に酸素を含有する層(SiO2 膜183)
を設けておくことにより、TaNx 膜184と下地中に
含まれる酸素とが反応して、TaNy Oz 膜が形成さ
れ、Cu膜185に対するバリア特性が著しく向上する
ことが分かる。なお、生成されるTaNy Oz 膜の厚さ
が4.5nmの場合には、TaNy Oz 膜形成のための
熱処理中に、TaNy Oz 膜とSiO2 膜との間で剥離
が生じて、バリア性の評価には至らなかった。
膜上にTaNx 膜を形成した後、TaNx 膜により層間
絶縁膜を還元し、TaNx 膜を酸化することによって、
TaNx 膜とTaNy Oz 膜とが積層されたバリアメタ
ルを形成することができる。
地層に非晶質シリコン表面に形成した酸化層を用いてい
るが、TaNx 膜が還元できる酸化物層であるならば、
実質的に同様の効果が得られる。
実施形態に係わる半導体装置の構成を示す断面図であ
る。なお、図23において、図21と同一な部位には同
一符号を付し、その説明を省略する。
が層間絶縁膜161の表面より低く形成され、Cu膜1
65上にTaNy Oz 膜191及びTaNx 膜192が
順次積層されていることである。なお、TaNx 膜19
2の表面は層間絶縁膜161の表面と同一であり、Ta
Ny Oz 膜191及びTaNx 膜192からなる積層膜
はCu膜165表面からのCuの拡散を抑制するバリア
メタルである。
面図を用いて説明する。なお、本装置の製造工程は、図
21(a)〜(d)に示した製造工程までは、同一なの
で説明を省略する。
図24(a)に示すように、Cu膜165を選択的にエ
ッチングし、Cu膜165の表面を層間絶縁膜161の
表面より低くする。次いで、図24(b)に示すよう
に、露出するCu膜165の表面を酸化し、銅酸化膜2
00を形成する。次いで、図24(c)に示すように、
TaNx 膜192を形成する。次いで、図24(d)に
示すように、アニールすることにより銅酸化膜200を
還元すると共に、銅酸化膜200に接するTaNx 膜1
92を酸化することによって、TaNy Oz 膜191を
形成する。そして、層間絶縁膜161上のTaNy Oz
膜191及びTaNx 膜192をCMP法を用いて除去
することによって、層間絶縁膜161とTaNx 膜19
2の表面を平坦にし、図23に示した構造を形成する。
性の評価を行った。バリア性の評価は、図25に示すよ
うなCu214,銅酸化膜215,TaNx 膜216及
びアモルファスシリコン膜217が順次積層された構造
を有する試料を別途作成し、試料を450℃で4時間ア
ニールを行い、TaNx 膜216を用いて銅酸化膜21
5を還元し、TaNx 膜216を酸化してTaNy Oz
膜を形成すると共に、バリアメタルを通してアモルファ
スシリコン膜に拡散したCuにより生成されたCu3 S
i(Cuシリサイド)の生成量(シリサイド化率)によ
って行った。
る。プラズマCVD法により堆積された膜厚700nm
のSiO2 膜211が形成されている。SiO2 膜21
1に、通常のフォトリソグラフィ技術,RIE法により
深さ0.4μm、L/S=0.2/0.2μmの溝21
2が形成されている。全面に、溝内の一番薄いところの
膜厚が5nmであるTaN1.4 膜213がスパッタ法に
よって形成されている。そして、TaN1.4 膜213上
にCVD法により堆積された膜厚400nmのCu膜を
CMP法により研磨することによって、溝内にCuダマ
シン配線214が埋め込み形成されている。そして、埋
め込み形成されたCuダマシン配線214の表面に酸化
雰囲気中の熱処理により生成された銅酸化膜215が形
成されている。そして、全面に膜厚10nmのTaNx
膜216が形成され、TaNx 膜216の堆積から真空
を破らずにスパッタ法により堆積されたアモルファスシ
リコン膜217が形成されている。
を変えることで表面に1,3,5,10nmの銅酸化膜
215が形成された試料、又は酸化処理を行わない試料
を形成した。また、それぞれの膜厚の銅酸化膜215上
に、TaN0.1 ,TaN0.2,TaN0.5 又はTaN
1.4 の組成の膜216が形成された試料を形成した。
膜のバリア性が確認された。但し、Cuダマシン配線2
14の表面の銅酸化膜215の膜厚が10nmの場合
は、Cu酸化膜の表面からバリアメタルが剥離し、バリ
ア性の評価には至らなかった。
表面を酸素雰囲気中の熱処理により銅酸化膜215を形
成し、TaNy Oz 膜を形成するための酸素の供給源と
していたが、予め酸素が導入されたCu配線上にTaN
x 膜を堆積した後、真空中で熱処理を行うことによって
も、Cu配線中の酸素がCuとTaNx 膜との界面に拡
散し、同様にTaNy Oz 膜を形成することができるこ
とを確認した。なお、この場合には、Cu配線中の酸素
が、界面のTaNy Oz 膜の形成に消費されることによ
って、Cu配線の比抵抗が低下することが確認され、C
u配線中の酸素濃度により、TaNy Oz 膜の膜厚を制
御することができることも分かった。
成された銅酸化膜又は酸素を混入させたCu配線上にT
aNx 膜を形成した後、TaNx 膜により銅酸化膜又は
酸素を含むCu配線を還元し、TaNx 膜を酸化するこ
とによって、TaNx 膜とTaNy Oz 膜とが積層され
たバリアメタルを形成することができる。
るものではない。例えば、上記実施形態では、同一の金
属元素と添加元素とからなる化合物膜を積層してバリア
メタルを形成していたが、各層に含まれる金属元素が異
なっていても良い。但し、各層に含まれる金属元素とし
て同一なものを選択することによって、軽元素(ボロ
ン,酸素,炭素,窒素)の導入量を変えるだけで積層膜
を形成することができるので、プロセスが容易である。
また、同一な金属元素を選択してバリアメタルを形成す
ることによって、層間の反応を抑制することができる。
を増減させることで化合物膜αβnのn値が異なる膜を
積層したが、例えば徐々にガス流量を変化させることで
連続的な組成変化を有する膜を形成しても良い。
しては、IVB族,VB族又はVIB族に属する元素を用い
ることができる。
やプラグ電極以外の金属電極にも適用可能である。
タルを構成する化合物膜としてTaNx 膜とその酸化膜
であるTaNy Oz 膜と例に挙げて説明したが、それに
限るものではなく、タンタルの代わりに金属元素から少
なくとも一つの元素が選ばれたαとボロン,炭素,窒素
から少なくとも一つの元素が選ばれたγとから構成され
た化合物膜αγn とその酸化膜であるαγy Oz を用い
ることができる。
範囲で、種々変形して実施することが可能である。
属元素から少なくとも一つの元素が選ばれたαとボロ
ン,酸素,炭素,窒素から少なくとも一つの元素が選ば
れたβとから構成された化合物膜αβn を複数層積層す
ることによって、低抵抗且つ高バリア性を有するバリア
メタルが得られる。
が選ばれたαとボロン,酸素,炭素,窒素から少なくと
も一つの元素が選ばれたβとから構成された化合物膜α
βx(x>1)と、前記α及びβから構成された化合物
膜αβx (x≦1)とを組み合わせることによって、高
バリア性を有しながら、ヴィア抵抗や配線抵抗を下げる
ことができる。また、バリアメタルを形成する際に、前
記βの混入率を変化させることによって、積層膜が形成
されるので、短時間で形成することができ、プロセスが
容易となる。
が選ばれたαと、ボロン,炭素,窒素から少なくとも一
つの元素が選ばれたγとから構成された化合物膜αγx
と、前記α及びγと、酸素(O)とから構成された化合
物膜αγy Oz とを積層することによって、低抵抗且つ
高バリア性を有するバリアメタルを得ることができる。
断面図。
断面図。
図。
試料の構成を示す断面図。
されたバリアメタルの成膜形状を示す断面図。
されたバリアメタル上に、Cu膜をリフローさせた場合
を示す断面図。
ッタ法により成膜されたバリアメタルの成膜形状を示す
断面図。
ッタ法により成膜されたバリアメタル上にCu膜をリフ
ローさせた場合を示す断面図。
ルの構成を示す断面図。
(バリア性)の軽元素濃度依存性を示す特性図。
す断面図。
示す断面図。
面図。
Cuデュアルダマシン配線のオープンイールドを示す特
性図。
を示す断面図。
ィア抵抗を示す特性図。
す断面図。
面図。
た試料の構成を示す断面図。
す断面図。
面図。
た試料の構成を示す断面図。
す断面図。
面図。
た試料の構成を示す断面図。
図。
y )膜 81,82…ハフニウム窒化物(HfNx )膜 83,84…タンタル炭化物(TaCx )膜 85,86,87…ジルコニア窒化物(ZrNx )膜 131…TaNx (x>0.2)膜 132…TaNy Oz 膜 161…層間絶縁膜 162…配線溝 163…TaNy Oz 膜 164…TaNx 膜 165…Cu配線 166…シリコン窒化膜 191…TaNy Oz 膜 192…TaNx 膜 200…銅酸化膜
Claims (16)
- 【請求項1】金属配線を構成する元素の拡散を抑制する
バリアメタルを具備する半導体装置であって、 前記バリアメタルは、金属元素から少なくとも一つの元
素が選ばれたαとボロン,酸素,炭素,窒素から少なく
とも一つの元素が選ばれたβとから構成され、元素構成
比率が異なる2種類以上の化合物膜αβn が積層されて
構成されていることを特徴とする半導体装置。 - 【請求項2】金属配線を構成する元素の拡散を抑制する
バリアメタルを具備する半導体装置であって、 前記バリアメタルは、金属元素から少なくとも一つの元
素が選ばれたαとボロン,酸素,炭素,窒素から少なく
とも一つの元素が選ばれたβとから構成され、元素構成
比率が異なる2種類以上の化合物膜αβn が積層された
構成を含み、 複数層の前記化合物膜αβn 内の少なくとも1層は、前
記α及びβから構成された化合物膜αβx (x>1)で
あることを特徴とする半導体装置。 - 【請求項3】金属配線を構成する元素の拡散を抑制する
バリアメタルを具備する半導体装置であって、 前記バリアメタルは、金属元素から少なくとも一つの元
素が選ばれたαとボロン,酸素,炭素,窒素から少なく
とも一つの元素が選ばれたβとから構成され、元素構成
比率が異なる2種類以上の化合物膜αβn が積層された
構成を含み、 前記金属元素から同一の元素が選択された前記αから全
層の前記化合物膜αβn が構成され、 複数層の前記化合物膜αβn 内の少なくとも1層は、前
記α及びβから構成された化合物膜αβx (x>1)で
あることを特徴とする半導体装置。 - 【請求項4】前記バリアメタルは、前記化合物膜αβx
(x>1)と、前記α及びβとから構成された化合物膜
αβy (y≦1)とが積層されて構成され、 前記金属配線の表面に、前記化合物膜αβx (x>1)
を介して前記化合物膜αβy (y≦1)が形成されてい
ることを特徴とする請求項3に記載の半導体装置。 - 【請求項5】前記バリアメタルは、前記化合物膜αβx
(x>1)と、前記α及びβとから構成された化合物膜
αβy (y≦1)とが積層されて構成され、 前記金属配線の表面に、前記化合物膜αβy (y≦1)
を介して前記化合物膜αβx (x>1)が形成されてい
ることを特徴とする請求項3に記載の半導体装置。 - 【請求項6】前記バリアメタルは、前記α及びβとから
構成された化合物膜αβy (y≦1)と、前記化合物膜
αβx (x>1)と、前記化合物膜αβy (y≦1)と
が順次積層されて構成されていることを特徴とする請求
項3に記載の半導体装置。 - 【請求項7】前記xは1.2以上であり、前記yは0.
9以下であることを特徴とする請求項4〜6の何れかに
記載の半導体装置。 - 【請求項8】前記化合物膜αβx (x>1)の全膜厚t
と、前記バリアメタルの全膜厚Tとは、t/T≦0.3
の関係にあることを特徴とする請求項3に記載の半導体
装置。 - 【請求項9】前記化合物膜αβx (x>1)の膜厚は、
10nm以下であることを特徴とする請求項2,3又は
8に記載の半導体装置。 - 【請求項10】金属配線を構成する元素の拡散を抑制す
るバリアメタルを具備する半導体装置であって、 前記バリアメタルは、金属元素から少なくとも一つの元
素が選ばれたαと、ボロン,炭素,窒素から少なくとも
一つの元素が選ばれたγとから構成された化合物膜αγ
x と、 前記α及びγと、酸素(O)とから構成された化合物膜
αγy Oz とが積層された構成を含むことを特徴とする
半導体装置。 - 【請求項11】前記xは、0.2以上であることを特徴
とする請求項10に記載の半導体装置。 - 【請求項12】前記化合物膜αγy Oz の膜厚は、3n
m以下であることを特徴とする請求項10に記載の半導
体装置。 - 【請求項13】前記金属元素は、IVB族,VB族又はVI
B族の何れかに属することを特徴とする請求項1,2,
3又は10の何れかに記載の半導体装置。 - 【請求項14】基体上に、バリアメタルを介して金属配
線が形成された半導体装置の製造方法であって、 前記基体上に前記化合物膜αγx を形成する工程と、 前記化合物膜αγx の表面を酸化して前記化合物膜αγ
y Oz を形成する工程と、 前記化合物膜αγy Oz 上に前記金属配線を形成する工
程とを含むことを特徴とする半導体装置の製造方法。 - 【請求項15】酸素(O)を含む基体上にバリアメタル
を形成する半導体装置の製造方法であって、 前記基体上に、金属元素から少なくとも一つの元素が選
ばれたαと、ボロン,炭素,窒素のうち少なくとも1種
を含むγとから構成された化合物膜αγx を形成する工
程と、 前記化合物膜αγx により前記基体の還元を行うことに
よって、該化合物膜αγx を酸化して、該化合物膜αγ
x と該基体との界面に化合物膜αγy Oz を形成する工
程とを含み、 前記化合物膜αγx と前記化合物膜αγy Oz とが順次
積層された構成を含むバリアメタルを形成することを特
徴とする半導体装置の製造方法。 - 【請求項16】酸素(O)を含む金属配線を形成する工
程と、 前記金属配線上に、金属元素から少なくとも一つの元素
が選ばれたαとボロン,炭素,窒素のうち少なくとも1
種を含むγとから構成された化合物膜αγx を形成する
工程と、 前記化合物膜αγx により前記金属配線の還元を行うこ
とによって、該化合物膜αγx を酸化して、該化合物膜
αγx と該基体との界面に化合物膜αγy Ozを形成す
る工程とを含み、 前記化合物膜αγx と前記化合物膜αγy Oz とが順次
積層された構成を含むバリアメタルを形成することを特
徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21598898A JP2000049116A (ja) | 1998-07-30 | 1998-07-30 | 半導体装置及びその製造方法 |
| US09/362,683 US6229211B1 (en) | 1998-07-30 | 1999-07-29 | Semiconductor device and method of manufacturing the same |
| US09/783,561 US6518177B1 (en) | 1998-07-30 | 2001-02-15 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21598898A JP2000049116A (ja) | 1998-07-30 | 1998-07-30 | 半導体装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004151842A Division JP2004289174A (ja) | 2004-05-21 | 2004-05-21 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000049116A true JP2000049116A (ja) | 2000-02-18 |
Family
ID=16681557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21598898A Pending JP2000049116A (ja) | 1998-07-30 | 1998-07-30 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6229211B1 (ja) |
| JP (1) | JP2000049116A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000048241A1 (fr) * | 1999-02-15 | 2000-08-17 | Asahi Glass Company, Limited | Dispositif de circuit integre et procede de fabrication |
| JP2002026256A (ja) * | 2000-07-03 | 2002-01-25 | Fujitsu Ltd | 酸化物誘電体膜用電極構造およびそれを用いたキャパシタ素子及びそれらの製造方法 |
| US6680540B2 (en) | 2000-03-08 | 2004-01-20 | Hitachi, Ltd. | Semiconductor device having cobalt alloy film with boron |
| US6975033B2 (en) | 2001-12-26 | 2005-12-13 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| JP2006302999A (ja) * | 2005-04-18 | 2006-11-02 | Mitsubishi Electric Corp | 半導体装置 |
| JP2007019555A (ja) * | 2006-10-16 | 2007-01-25 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| JP2007180173A (ja) * | 2005-12-27 | 2007-07-12 | Kobe Steel Ltd | 半導体装置の配線用金属薄膜及び半導体装置用配線、並びにこれらの製造方法 |
| JP2008028058A (ja) * | 2006-07-20 | 2008-02-07 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体 |
| JP2009194009A (ja) * | 2008-02-12 | 2009-08-27 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
| JP2010278473A (ja) * | 2000-06-08 | 2010-12-09 | Genitech Inc | 薄膜形成方法 |
| WO2018163020A1 (ja) * | 2017-03-10 | 2018-09-13 | 株式会社半導体エネルギー研究所 | 導電体、導電体の作製方法、半導体装置、および半導体装置の作製方法 |
| KR20220015617A (ko) * | 2020-07-31 | 2022-02-08 | 주식회사 원익아이피에스 | 박막 증착 방법 |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6433429B1 (en) * | 1999-09-01 | 2002-08-13 | International Business Machines Corporation | Copper conductive line with redundant liner and method of making |
| US6221780B1 (en) * | 1999-09-29 | 2001-04-24 | International Business Machines Corporation | Dual damascene flowable oxide insulation structure and metallic barrier |
| US6531777B1 (en) * | 2000-06-22 | 2003-03-11 | Advanced Micro Devices, Inc. | Barrier metal integrity testing using a dual level line to line leakage testing pattern and partial CMP |
| KR100372644B1 (ko) | 2000-06-30 | 2003-02-17 | 주식회사 하이닉스반도체 | 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법 |
| US6710452B1 (en) * | 2000-07-19 | 2004-03-23 | Advanced Micro Devices, Inc. | Coherent diffusion barriers for integrated circuit interconnects |
| US6294463B1 (en) * | 2000-09-13 | 2001-09-25 | Vanguard International Semiconductor Corp. | Method for manufacturing diffusion barrier layer |
| US6794705B2 (en) * | 2000-12-28 | 2004-09-21 | Infineon Technologies Ag | Multi-layer Pt electrode for DRAM and FRAM with high K dielectric materials |
| TW550707B (en) * | 2001-04-27 | 2003-09-01 | Promos Technologies Inc | Tantalum carbide nitride diffusion barrier for copper metallization process |
| TW518680B (en) * | 2001-06-13 | 2003-01-21 | Matsushita Electric Industrial Co Ltd | Semiconductor device and method for fabricating the same |
| AU2003205895A1 (en) * | 2002-02-28 | 2003-09-09 | Trikon Technologies Limited | A method of depositing a barrier layer |
| US6753618B2 (en) * | 2002-03-11 | 2004-06-22 | Micron Technology, Inc. | MIM capacitor with metal nitride electrode materials and method of formation |
| KR100446300B1 (ko) * | 2002-05-30 | 2004-08-30 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| US20080070405A1 (en) * | 2002-05-30 | 2008-03-20 | Park Jae-Hwa | Methods of forming metal wiring layers for semiconductor devices |
| US6800938B2 (en) * | 2002-08-08 | 2004-10-05 | International Business Machines Corporation | Semiconductor device having amorphous barrier layer for copper metallurgy |
| US6787453B2 (en) * | 2002-12-23 | 2004-09-07 | Intel Corporation | Barrier film integrity on porous low k dielectrics by application of a hydrocarbon plasma treatment |
| US6806192B2 (en) * | 2003-01-24 | 2004-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of barrier-less integration with copper alloy |
| TW200500311A (en) * | 2003-01-28 | 2005-01-01 | Koninkl Philips Electronics Nv | Transparent zirconium oxide-tantalum and/or tantalum oxide coating |
| US6943111B2 (en) * | 2003-02-10 | 2005-09-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier free copper interconnect by multi-layer copper seed |
| JP3715975B2 (ja) * | 2003-04-24 | 2005-11-16 | 株式会社半導体理工学研究センター | 多層配線構造の製造方法 |
| JP4370206B2 (ja) * | 2004-06-21 | 2009-11-25 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US7605469B2 (en) * | 2004-06-30 | 2009-10-20 | Intel Corporation | Atomic layer deposited tantalum containing adhesion layer |
| JP4224434B2 (ja) * | 2004-06-30 | 2009-02-12 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US7157795B1 (en) * | 2004-09-07 | 2007-01-02 | Advanced Micro Devices, Inc. | Composite tantalum nitride/tantalum copper capping layer |
| US7335588B2 (en) * | 2005-04-15 | 2008-02-26 | International Business Machines Corporation | Interconnect structure and method of fabrication of same |
| JP2007311560A (ja) * | 2006-05-18 | 2007-11-29 | Toshiba Corp | 半導体装置 |
| US7977798B2 (en) * | 2007-07-26 | 2011-07-12 | Infineon Technologies Ag | Integrated circuit having a semiconductor substrate with a barrier layer |
| US7585762B2 (en) * | 2007-09-25 | 2009-09-08 | Applied Materials, Inc. | Vapor deposition processes for tantalum carbide nitride materials |
| US7678298B2 (en) * | 2007-09-25 | 2010-03-16 | Applied Materials, Inc. | Tantalum carbide nitride materials by vapor deposition processes |
| US8304909B2 (en) * | 2007-12-19 | 2012-11-06 | Intel Corporation | IC solder reflow method and materials |
| KR100924555B1 (ko) | 2008-01-04 | 2009-11-02 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 및 그 형성방법 |
| US20090194875A1 (en) * | 2008-01-31 | 2009-08-06 | International Business Machines Corporation | HIGH PURITY Cu STRUCTURE FOR INTERCONNECT APPLICATIONS |
| US8138605B2 (en) * | 2009-10-26 | 2012-03-20 | Alpha & Omega Semiconductor, Inc. | Multiple layer barrier metal for device component formed in contact trench |
| DE102010063294B4 (de) * | 2010-12-16 | 2019-07-11 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen |
| US20120161319A1 (en) * | 2010-12-23 | 2012-06-28 | Stmicroelectronics Pte Ltd. | Ball grid array method and structure |
| TWI545628B (zh) * | 2011-06-20 | 2016-08-11 | 應用材料股份有限公司 | 具有起始層之n型金屬薄膜沉積 |
| US8736056B2 (en) * | 2012-07-31 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device for reducing contact resistance of a metal |
| US8962473B2 (en) * | 2013-03-15 | 2015-02-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming hybrid diffusion barrier layer and semiconductor device thereof |
| US9165824B2 (en) * | 2013-09-27 | 2015-10-20 | Intel Corporation | Interconnects with fully clad lines |
| KR20160019253A (ko) * | 2014-08-11 | 2016-02-19 | 에스케이하이닉스 주식회사 | 전자 장치 |
| US20160276156A1 (en) * | 2015-03-16 | 2016-09-22 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing process thereof |
| TWI700799B (zh) * | 2016-10-04 | 2020-08-01 | 聯華電子股份有限公司 | 導電結構、包含導電結構之佈局結構以及導電結構之製作方法 |
| US20180331118A1 (en) | 2017-05-12 | 2018-11-15 | Sandisk Technologies Llc | Multi-layer barrier for cmos under array type memory device and method of making thereof |
| US10867848B2 (en) | 2018-04-30 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
| US10825723B2 (en) * | 2018-10-25 | 2020-11-03 | Samsung Electronics Co., Ltd. | Semiconductor device and method for making the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4829363A (en) * | 1984-04-13 | 1989-05-09 | Fairchild Camera And Instrument Corp. | Structure for inhibiting dopant out-diffusion |
| JPH0620996A (ja) * | 1992-07-06 | 1994-01-28 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| KR100320364B1 (ko) * | 1993-03-23 | 2002-04-22 | 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 | 금속배선및그의형성방법 |
| JP3672941B2 (ja) | 1993-03-24 | 2005-07-20 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路の配線構造体 |
| US5736192A (en) * | 1995-07-05 | 1998-04-07 | Fujitsu Limited | Embedded electroconductive layer and method for formation thereof |
| JPH09115917A (ja) | 1995-07-06 | 1997-05-02 | Applied Materials Inc | 薄膜のバイアスプラズマアニール方法 |
| US6153519A (en) * | 1997-03-31 | 2000-11-28 | Motorola, Inc. | Method of forming a barrier layer |
| US5942799A (en) * | 1997-11-20 | 1999-08-24 | Novellus Systems, Inc. | Multilayer diffusion barriers |
| US6130156A (en) * | 1998-04-01 | 2000-10-10 | Texas Instruments Incorporated | Variable doping of metal plugs for enhanced reliability |
-
1998
- 1998-07-30 JP JP21598898A patent/JP2000049116A/ja active Pending
-
1999
- 1999-07-29 US US09/362,683 patent/US6229211B1/en not_active Expired - Fee Related
-
2001
- 2001-02-15 US US09/783,561 patent/US6518177B1/en not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6639318B1 (en) | 1999-02-15 | 2003-10-28 | Asahi Glass Company, Limited | Integrated circuit device and its manufacturing method |
| WO2000048241A1 (fr) * | 1999-02-15 | 2000-08-17 | Asahi Glass Company, Limited | Dispositif de circuit integre et procede de fabrication |
| US6680540B2 (en) | 2000-03-08 | 2004-01-20 | Hitachi, Ltd. | Semiconductor device having cobalt alloy film with boron |
| KR100553620B1 (ko) * | 2000-03-08 | 2006-02-22 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 제조 방법 |
| JP2010278473A (ja) * | 2000-06-08 | 2010-12-09 | Genitech Inc | 薄膜形成方法 |
| JP2002026256A (ja) * | 2000-07-03 | 2002-01-25 | Fujitsu Ltd | 酸化物誘電体膜用電極構造およびそれを用いたキャパシタ素子及びそれらの製造方法 |
| US6975033B2 (en) | 2001-12-26 | 2005-12-13 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| JP2006302999A (ja) * | 2005-04-18 | 2006-11-02 | Mitsubishi Electric Corp | 半導体装置 |
| JP2007180173A (ja) * | 2005-12-27 | 2007-07-12 | Kobe Steel Ltd | 半導体装置の配線用金属薄膜及び半導体装置用配線、並びにこれらの製造方法 |
| JP2008028058A (ja) * | 2006-07-20 | 2008-02-07 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体 |
| JP2007019555A (ja) * | 2006-10-16 | 2007-01-25 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| JP2009194009A (ja) * | 2008-02-12 | 2009-08-27 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
| US7816279B2 (en) | 2008-02-12 | 2010-10-19 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
| US8497208B2 (en) | 2008-02-12 | 2013-07-30 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
| WO2018163020A1 (ja) * | 2017-03-10 | 2018-09-13 | 株式会社半導体エネルギー研究所 | 導電体、導電体の作製方法、半導体装置、および半導体装置の作製方法 |
| KR20220015617A (ko) * | 2020-07-31 | 2022-02-08 | 주식회사 원익아이피에스 | 박막 증착 방법 |
| KR102860346B1 (ko) | 2020-07-31 | 2025-09-16 | 주식회사 원익아이피에스 | 박막 증착 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6229211B1 (en) | 2001-05-08 |
| US6518177B1 (en) | 2003-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000049116A (ja) | 半導体装置及びその製造方法 | |
| JP4591084B2 (ja) | 配線用銅合金、半導体装置及び半導体装置の製造方法 | |
| KR0179822B1 (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
| TW452835B (en) | Manufacture of semiconductor device | |
| JP3386385B2 (ja) | シリコン集積回路の製造方法 | |
| US6150270A (en) | Method for forming barrier layer for copper metallization | |
| CN100399541C (zh) | 半导体器件的制造方法 | |
| US7101790B2 (en) | Method of forming a robust copper interconnect by dilute metal doping | |
| JP2002050588A (ja) | アモルファス導電性拡散バリアを形成する方法 | |
| JP2009231497A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20080042281A1 (en) | Semiconductor device and semiconductor device fabrication method | |
| JP2004506814A (ja) | スパッタリングターゲット | |
| JP2000049162A (ja) | 半導体装置の製造方法 | |
| US20030227068A1 (en) | Sputtering target | |
| KR20040077797A (ko) | 박막, 박막을 갖는 구조, 및 박막을 형성하는 방법 | |
| JP4005295B2 (ja) | 半導体装置の製造方法 | |
| JP2004289174A (ja) | 半導体装置及びその製造方法 | |
| JP2882380B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000208517A (ja) | 半導体装置の製造方法 | |
| JP4381814B2 (ja) | 電子装置の製造方法 | |
| US6638852B1 (en) | Structure and method for preventing barrier failure | |
| EP1331664A1 (en) | Semiconductor device and its manufacturing method | |
| US20070145600A1 (en) | Semiconductor device and manufacturing method thereof | |
| US7144812B2 (en) | Method of forming copper wire | |
| JPH11283981A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041119 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050411 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050530 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050617 |