JP2000040058A - 送信装置と受信装置との間の同期ｄｍａバ―スト転送のためのバス上でのデ―タ転送レ―トを高めるための方法、および同期ｄｍａバ―スト転送を行なう改良された方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＡＴＡバスによって接続されたホスト装置と
周辺ドライブ装置との間でデータを転送するための同期
ＤＭＡバースト転送方法を提供する。 【解決手段】 この方法は１つの装置にストローブ信号
およびデータ信号の両方に関わらせることによって非同
期システムにおいて同期データ転送能力を与える。ホス
ト読出コマンドまたはホスト書込コマンドが周辺ドライ
ブ装置（３２）に渡されると、周辺装置はいつ同期ＤＭ
Ａバーストを開始するかを決定する。読出コマンドで
は、周辺装置は、バースト開始の準備ができていること
をホストが確認した後に、同期ＤＭＡバーストを要求し
てからデータをＡＴＡバス（３４）に与える。データ信
号が整定する時間を与えた後、周辺装置はハイ状態から
ロー状態へとストローブ信号にトグル動作をさせる。ホ
ストはストローブ信号の端縁を確認するとバス上のデー
タワードをラッチする。

Description

【発明の詳細な説明】

【０００１】

【発明の分野】この発明はホスト装置と周辺ドライブ装
置との間でのバスを介するデータ転送に関する。特に、
この発明は高いデータ速度で同期直接メモリアクセスＤ
ＭＡのデータ転送を行なうための改良された方法に関す
る。

【０００２】

【背景】ホスト装置とパーソナルコンピュータＰＣ内の
周辺ドライブ装置との間のデータ転送レートは装置を相
互接続するバスアーキテクチャによって制限される。周
辺ドライブ装置をＰＣのシステムバスに相互接続または
インタフェースするのに通常用いられるバスのタイプの
１つは、ＩＢＭ ＰＣ／ＡＴのＩＳＡバスのために元々
設計されたディスクドライブインタフェースのＡＴＡバ
スである。ＡＴＡバスは当初１８インチケーブルを駆動
するためにＬＳ−ＴＴＬ（低電力ショットキーＴＴＬ）
ゲートを用いて構成された。ＬＳ−ＴＴＬゲートの遅い
端縁と短いケーブル長が当時の既存のシステムでは十分
に機能した。しかしながら、ＰＣシステムがより高速化
かつ複雑化するにつれ、ＡＴＡバスの規定はより高いデ
ータ転送レートを行なう動作モードを含むよう拡大さ
れ、ハードウェア設計者はしばしばＡＴＡケーブル長を
１８インチをはるかに超える長さに延ばした。たとえ
ば、ＰＩＯ（プログラムされるＩ／Ｏ）モードは今では
ＰＩＯモード０−４を含む。モード０、１および２は元
々規定されたようなＡＴＡインタフェースに対応する
が、ＰＩＯモード３は１１．１メガバイト／秒の最大デ
ータ転送レートを規定し、ＰＩＯモード４は１６．７メ
ガバイト／秒の最大転送レートを規定する。同様に、新
しいＤＭＡモードが規定されている。マルチワードＤＭ
Ａモード０は元のインタフェースに対応するが、ＤＭＡ
モード１および２はより高いデータ転送レートを与え
る。マルチワードＤＭＡモード２は新しいＰＩＯモード
４と同じ最大転送レートを有する。

【０００３】これらの新しい動作モードはＡＴＡバスか
らのより高い性能を必要とし、これはサイクル時間を低
減することによってデータ転送レートを高める努力に繋
がる。サイクル時間を低減する努力はエッジレートを高
めることによって成し遂げられてきた。高められたエッ
ジレートとＡＴＡケーブル長の増大とが元のＡＴＡケー
ブル構成の欠点を引出した。これらの欠点はケーブルに
よって伝送される信号の完全性に影響する。特に懸念さ
れるのは、信号間のリンギングおよびクロストークと、
システム故障および／またはデータ損失に繋がり得るタ
イミング／伝搬遅延とである。高められたエッジレート
および過度のケーブル長がこれらの問題を起こす。この
ように、有効な使用可能データのデータ転送レートはＡ
ＴＡバスの構造に固有の制約によって制限される。

【０００４】高められたエッジレートおよび過度のケー
ブル長は、不十分に終端されたバス構造設計であるので
ＡＴＡバスにとって問題である。標準的な１８インチの
ＡＴＡバスケーブルが、特性インピーダンスが一般に約
１１０オームであり、かつ伝搬速度が一般に約６０パー
セントＣであるシングルエンド型伝送線として一般にモ
デル化される。伝送線理論によると、リンギングが起こ
るのは終端インピーダンスがケーブルの特性インピーダ
ンスと一致しない場合である。リンギングの振幅はイン
ピーダンス不一致が大きくなるにつれ増大する。ＡＴＡ
バスの信号線およびデータ線上での十分な振幅のリンギ
ングが誤ったトリガと過度の整定遅延とを引起こすこと
があり、これがシステム故障および／またはデータ損失
に繋がり得る。

【０００５】リンギングの発生は、デジタル情報が伝送
線によって伝送されるので、ＰＣシステムにおけるＡＴ
Ａバスによるデータ転送にとって特に問題である。伝送
線理論の別の局面に従うと、伝送線によって伝送される
情報は波形として入力される。特性インピーダンスと伝
送線の長さとのために、伝送線から出力される波形はい
くらかの歪みを有する。入力波形が一般に正弦波である
アナログ伝送では、出力波形は一般に比較的容易に訂正
可能な位相偏移によって歪む。しかしながら、デジタル
伝送では、入力波形は一般に何らかのタイプの方形波を
有し、これはエッジ遷移の認識が伝送される情報が１お
よび０の形態であるという事実のために重要であるため
である。これらの方形波の歪みは、エッジ遷移がはっき
りとは認識できない波形に繋がるリンギングとして明ら
かである。このように、上述のような誤ったトリガの可
能性が高く、デジタル伝送を表わす。

【０００６】リンギング増加の問題は最近より広く見ら
れるようになり、これは現代のＰＣのバスアーキテクチ
ャがプロセッサおよびドライブの高まった速度に対処す
るよう変化されているためである。プロセッサのバス速
度が８ＭＨｚから３３ＭＨｚに増加し、ディスクドライ
ブの速度が増加するにつれ、より高いデータ転送レート
に備えるためにＡＴＡ規格を更新することが必要となっ
た。伝搬遅延を低減するために、製造業者の中にはホス
トの出力ドライブを高めてケーブルの容量性負荷で出力
信号より速くをスルーする（slew）ところもある。これ
は、第１のＡＴＡバスにおいて用いられる低速ＴＴＬ装
置の代わりに高速ＣＭＯＳプロセスでＡＴＡインタフェ
ースチップを実現することによって成し遂げられてい
る。その結果、出力インピーダンスは低下し、ＡＴＡバ
ス上のエッジレートは、ＴＴＬ装置の５ナノ秒から６ナ
ノ秒の範囲に対して、１ナノ秒から２ナノ秒またはそれ
未満に低下している。十分な終端なしでのこれらの高速
端縁は、多くのシステム／ドライブの組合せが機能しな
くなる点にまでバス上のリンギングを悪化させている。

【０００７】クロストークは、ある信号線をスイッチオ
ンすることによって信号が隣接するまたは近くの線に誘
起されるときに起こる。信号は隣接する線へと結合キャ
パシタンスおよび相互インダクタンスの２つのメカニズ
ムによって結合する。スイッチング信号の波頭はケーブ
ルに伝搬すると、エネルギを隣接する線へと結合する。
一旦エネルギが第２の線に与えられると、これは受信機
の方およびソースの方への両方の方向に伝搬する。結合
された信号の大きさは一次線における信号の変化速度に
比例する。また、結合された信号の振幅は結合キャパシ
タンスおよび相互インダクタンスの合計の量に比例し、
したがってケーブル長に比例する。これらのクロストー
ク特性はより新しいＡＴＡバスドライバのスルーレート
およびケーブル長の制御をより重要にする。なぜなら、
高速エッジレートと結果として生じるデータ線上のリン
ギングとが隣接する制御線へのクロストークにより結合
することがあり得、１８インチを超えるケーブル長がク
ロストークの可能性を高めるからである。

【０００８】ＡＴＡバス設計の不十分な終端およびケー
ブル長に関するさらなる懸念は、ケーブル長違反によっ
てさらに悪化する伝搬遅延である。上述のように、ＡＴ
Ａバスは元々１８インチの最大値を有するように規定さ
れた。しかしながら、今日ではシステム設計者は、ホス
ト装置が１８インチ以内の周辺ドライブ装置に接続され
得るシステムを設計するよう圧力をかけられている。さ
らに、いくつかのシステムは２つのＡＴＡケーブルを共
有するためのデュアルＡＴＡインタフェースポートで実
現されている。これらのポートは完全に互いに対して独
立しており、デュアルポートは効果的に３６インチの長
さであるＡＴＡケーブルを生じる。これらの増大したケ
ーブル長が、互いに制御信号およびデータ信号を送り合
うホスト装置および周辺ドライブ装置に関連した伝搬遅
延を与える。これらの伝搬遅延は最終的にはバスのデー
タ転送レートおよび全体の性能に影響を与える。

【０００９】ＡＴＡバスによるデータ転送に関連したさ
らなる懸念はデータの完全性である。バスによって転送
されるデータが有効であることは重要であり、したがっ
て、信頼でき、かつ容易に実現できるエラー検出能力を
与えることが所望される。データビットから構成される
ワードがＡＴＡバスによって転送されるので、ビット志
向のエラー検出アプローチがシンボル志向のエラー検出
アプローチよりも実用的である。しかしながら、従来の
ビット志向のエラー検出は、それがビットシリアルアプ
ローチであるために、ＡＴＡバス上で生じるデータ転送
に対しては非実用的である。従来のビットエラー検出手
順は、以下の生成多項式を用いて入力データビットのス
トリームを論理的に操作することによって、巡回冗長符
号（ＣＲＣ）値を発生する。

【００１０】

【数１】

【００１１】データストリームの各ビットはビットセル
タイミングレートで動作するビットクロックによってＣ
ＲＣ論理エンコーダ／デコーダへと順次シフトされる。
ＡＴＡバス上で起こるデータ転送が１６ビットワードの
データを転送しているので、各ワードはそのビットクロ
ックに１６をかけたものに等しいクロック周期で転送さ
れる。このように、ビットクロックによって動作される
既存のビットシリアルアプローチを用いると、そのビッ
トクロックの周波数、または１６×ワードクロックでク
ロックすることが必要となるであろう。ビットシリアル
アプローチのさらなる問題は、データがワード単位で転
送されるので、ＡＴＡインタフェース回路構造のこの部
分には利用可能なビットクロックがないということであ
る。このように、既存のビット志向のエラー検出手順は
ＡＴＡバスによるデータ転送にデータの完全性を与える
実用的な方法ではない。

【００１２】ＡＴＡバス設計の上述した制限は、ホスト
装置と周辺ドライブ装置との間のデータ転送能力を上述
したようなレートに制限している。さらに高速なプロセ
ッサおよび周辺装置が出現し、ホスト装置と周辺ドライ
ブ装置との間のさらに高速で正確なデータ転送レートを
得ることが望ましい。上述の共通の譲受人に譲渡された
特許出願第０８／５５５，９７７号に説明される同期Ｄ
ＭＡまたはウルトラＤＭＡ転送プロトコルは、上述のこ
れまでのプロトコルによるデータ転送レートをほぼ３
３．３メガバイト／秒まで高めることを可能とした。し
かしながら、将来の周辺装置の転送レートは最終的には
バスインタフェースの３３．３メガバイト／秒の転送レ
ートを超え、バスインタフェース上の性能に対して障害
を引起こすであろう。したがって、ある動作上の制限を
有するバスインタフェースによるホスト装置と周辺ドラ
イブ装置との間のデータ転送を、バスインタフェースの
動作上の制限に抵触せずに高められたデータ転送レート
で行なうための改良された方法がなお必要である。

【００１３】

【概要】この発明の方法はこれらの必要を満たす。

【００１４】この発明は、バスによって少なくとも１つ
の周辺ドライブ装置に接続されるホスト装置を含み、そ
のバスが関連の制御信号転送ストローブレートを有し、
かつホスト装置読出コマンドまたはホスト装置書込コマ
ンドに応答して周辺ドライブ装置とホスト装置との間の
データ転送のために用いられる、コンピュータシステム
において同期ＤＭＡバーストを行なうための改良された
方法に向けられる。各コマンドのためのデータ転送はバ
ス上の一連の同期ＤＭＡバスによって実行される。

【００１５】この発明では、同期またはウルトラ、ＤＭ
Ａ転送のためのデータ転送レートが、受信装置のための
データ保持時間を約０ナノ秒に最小化し、送信装置のデ
ータ有効保持時間を密に制御することによって高められ
る。２つの保持時間の組合せが、データ転送レートの増
大を可能にする最小のセットアップ時間マージンまたは
差を与える。

【００１６】さらに、この方法は、高められたデータ転
送レートをより特定的に決定する送信装置のデータ有効
セットアップ時間を設定することを含み得る。一般に、
受信機の保持時間を約０ナノ秒に最小化し、送信機の保
持時間およびセットアップ時間を低減することによっ
て、同期ＤＭＡバーストのためのデータ転送レートが既
存の同期ＤＭＡ３３転送レートよりも高められる。

【００１７】この発明の方法は既存の同期ＤＭＡ転送プ
ロトコルに勝る利点を与える。特に、ここに説明される
改良された同期ＤＭＡバースト転送プロトコルはホスト
装置と周辺ドライブ装置との間のデータ転送レートを著
しく高め、既存のバスシステムアーキテクチャへの変更
をわずかにして動作可能である。この方法はしたがっ
て、ホスト装置と周辺ドライブ装置との間のデータ転送
レートを高めるための安価な方法である。この発明のさ
らなる利点は、既存の同期ＤＭＡ転送プロトコルを用い
るほかの周辺ドライブ装置を含んだシステムにおいて後
のハードウェア変更なしにこの方法が動作可能であるよ
うに、既存の転送プロトコルとの後方互換性も与えられ
るという点である。

【００１８】この発明のこれらおよび他の特徴、局面お
よび利点は以下の説明、前掲の特許請求の範囲および添
付の図面を参照するとよりよく理解されるであろう。

【００１９】

【説明】図１は、この発明の局面を用いる方法が実施さ
れ得る従来のＰＣアーキテクチャの例を示す。ＰＣシス
テム１０は一般に、プロセッサバス１８によってＲＡＭ
１４およびＲＯＭ１６に接続されるＣＰＵ１２を含む。
バスインタフェース２０が、複数のカードスロット２４
を含み得るＩＳＡバス２２にプロセッサバス１８を接続
する。さらに、ローカルバスインタフェース２６が、こ
れもまた多数のローカルバスカードスロット３０を含み
得るローカルバス２８にプロセッサバス１８を接続す
る。周辺ドライブ装置３２はＡＴＡバス３４およびＡＴ
Ａインタフェース３６によってローカルバス２８に接続
される。

【００２０】図２は、従来のＡＴＡバス３４ケーブルの
１つの信号経路のための部分概略電気回路図を示す。Ａ
ＴＡバス３４の線３３は、ソースまたは入力インピーダ
ンスＺ_inと、結果として生じる終端または出力インピー
ダンスＺ_outとを有し、出力インピーダンスＺ_outは、入
力インピーダンスＺ_inと、ＡＴＡバス線３３の特性イン
ピーダンスＺ_charと、ＡＴＡバス線３３の距離ｄとの関
数である。背景技術部分で上述したように、ＡＴＡバス
３４は終端するようには設計されていなかった。したが
って、ＡＴＡバス３４の規定では、各信号線のためのこ
れらのインピーダンス値はＺ_in＜Ｚ_charおよびＺ_char＜
Ｚ_outであり、リンギングの問題を引起こさない。

【００２１】簡略化するために、以下の説明はＡＴＡバ
スによってホストに接続されるディスクドライブについ
て述べる。しかしながら、当業者には認識されるよう
に、この発明はＡＴＡバス上に他の周辺装置を有するシ
ステムにおいて実施可能である。さらに、ホスト装置と
いう用語は一般にＡＴＡバスのホスト端部を指し、これ
は当業者が認識するようにたとえばＣＰＵ１２およびＡ
ＴＡブリッジ／インタフェース３６を含む。この発明は
ＡＴＡバス３４に接続された複数のドライブ装置（図示
せず）を有するシステムにおいても実現され得る。

【００２２】図３を参照すると、先行技術のＤＭＡ転送
プロトコルはストローブされる非同期転送プロトコルで
あり、ここでＡＴＡホスト３５がいつ事象が生じるかに
ついて常に担当する。図３は、ホスト３５の観点からの
ストローブ信号と、ディスクドライブ３２の観点からの
データとを示す。ＡＴＡホスト３５が添付のディスクド
ライブ３２からデータを読出すことを望むと、これは時
刻ｔ₀でディスクドライブ３２にストローブを送る。デ
ィスクドライブ３２はストローブの立下がり端縁を確認
するまではいつデータを転送しなければならないかわか
らない。ストローブ信号を受取るまで、ディスクドライ
ブ３２はそれがホスト３５に送るためのデータを用意す
るのに必要な「最後の瞬間」の通知をただ待っているだ
けである。ストローブがホスト３５からディスクドライ
ブ３２に移動するには時間がかかり、したがってディス
クドライブ３２はホスト３５がデータを求めたときより
も後にリクエストを受取る。ディスクドライブ３２は最
後に任意のより遅い時刻ｔ ₁でストローブを確認する。
そこで、いくらかの処理遅延の後、ディスクドライブ３
２は時刻ｔ₂でホスト３５に送り戻されるべきデータを
バスに与える。別のトランジット遅延がホスト３５に送
り戻されるデータに関連し、したがってデータは任意の
より遅い時刻ｔ₃までホスト３５に届かない。別の処理
遅延がデータの受取りに関連し、したがってホスト３５
は時刻ｔ₄で最後にデータをラッチする。ホストはスト
ローブ間隔の間にデータをラッチしなければならず、達
成され得るある最大速度があるので、ストローブ間隔は
データがホストに入手可能であることを確実とするほど
長くなければならない。したがって、先行技術の非同期
転送プロトコルでは、ストローブ間隔はホスト３５から
ディスクドライブ３２へのトランジット時間とディスク
ドライブ３２からホスト３５へのトランジット時間との
両方に関連したトランジット遅延と、ホスト３５および
ディスクドライブ３２の両方に関連した処理遅延とを考
慮に入れなければならない。これらの遅延を考慮しなけ
ればならないため、データ転送レートがＤＭＡモード２
およびＰＩＯモード４で現在得られるものに制限され
る。

【００２３】既存の同期またはウルトラＤＭＡプロトコ
ルは、ディスクドライブ３２がデータ転送をする必要が
あるという「最後の瞬間」の通知を待っている状況をな
くすことによって先行技術の転送プロトコルに課される
データ転送の制限を克服する（既存の同期ＤＭＡプロト
コルを指す場合、ウルトラＤＭＡ３３またはウルトラ３
３はここで交換可能に用いられる）。代わりに、ウルト
ラ３３では、（ホスト３５であろうとドライブ３２であ
ろうと）データを送ることになる装置がストローブ信号
の制御を担当する。図４は、ディスクドライブ３２が読
出ＤＭＡバーストのためのデータを転送するためのスト
ローブ信号を担当する既存の同期ＤＭＡの実施例の、デ
ィスクドライブ３２の観点からの、簡略化されたタイミ
ング図を示す。一旦ホスト３５が、データの読出を望む
というコマンドが与えられ、バーストを開始するための
仮のハンドシェイクが行なわれると、ディスクドライブ
３２が関わり、データがいつ転送されるべきかを決定す
る。図４に示すように、ディスクドライブ３２がデータ
を送る準備ができると、これはデータを時刻ｔ₀でバス
に与え、次にディスクドライブ３２はデータがケーブル
上に整定されたことがわかるまで待ち、ディスクドライ
ブ３２は時刻ｔ₁でストローブ信号にトグル動作をさせ
る。ストローブ信号のトグル動作はホスト３５にデータ
が有効であることを示し、データは、時刻ｔ₁で発生し
たストローブがホストに達するときにホスト３５へとラ
ッチされる。

【００２４】ディスクドライブ３２がデータをバス上に
与える時間とそれがストローブ信号にトグル動作をさせ
る時間との間の遅延は必要である。なぜなら、データが
ＡＴＡバス上に与えられるときに、バスの不十分な終端
による関連のリンギングが生じ、したがってホスト３５
においてラッチする前にそのデータ信号に整定させるこ
とが必要であるからである。しかしながら、ディスクド
ライブ３２からホスト３５に着くまでの飛行または伝搬
時間はデータ信号およびストローブ信号の両方で実質的
に同じであり、スルーレート（信号が「１」から「０」
に、または「０」から「１」に変化するための時間）は
データ信号およびストローブ信号の両方で実質的に同じ
である。この発明では、データ信号の整定時間のみが考
慮に入れられる必要がある。なぜなら、データおよびス
トローブは１つの装置によって送られ、これらの信号の
スルーレートおよび伝搬遅延は同様であるからである。
ケーブルのホスト端部でのロードがデータ信号のスルー
レートを変更させるならば、ストローブ信号のスルーレ
ートは同様の量だけ変更され、信号の相対タイミングが
なお同様である。これは、ホスト３５がストローブ信号
を担当し、ディスクドライブ３２がデータ信号を担当す
る先行技術の転送プロトコルに対して著しい時間上での
向上をもたらす。先行技術の状況では、ストローブをデ
ィスクドライブ３２に送って時間が失われ、データをホ
スト３５に送って時間が失われ、失われた時間はけっし
て取り戻すことはできない。

【００２５】この発明の局面に従うと、両方の方向での
伝搬遅延およびスルーレートが考慮に入れられる必要が
ないので非常に短いストローブ間隔がセットアップされ
得る。データ転送を確実とするために、この発明の同期
ＤＭＡ転送はストローブ信号がホスト３５に達すること
ができるまでにデータが整定するための待ち時間を必要
とするのみである。したがって、この発明の同期ＤＭＡ
バースト方法は、現在存在する最速の同期ＤＭＡモード
の２倍である６６．７メガバイト／秒までの高められた
データ転送レートを与える。

【００２６】一般に同期ＤＭＡ転送の開始を説明する詳
細が図５および図６を参照して与えられる。図５を参照
すると、ホスト３５がデータを要求する読出コマンドを
送っており、ディスクドライブ３２がデータ転送を始め
る準備ができた後の任意の時間に、ディスクドライブ３
２がＤＭＡ要求信号、（事象１として示す）ＤＭＡＲＱ
をホスト３５にアサートすることによって同期ＤＭＡバ
ーストを開始する。アサートされるＤＭＡＲＱに応答し
て、ホスト３５が要求されたデータを受取る準備ができ
ると、ホスト３５はＤＭＡ確認信号、（事象２として示
す）−ＤＭＡＣＫをアサートすることによって準備がで
きていることを示し、バーストが終了するまで−ＤＭＡ
ＣＫをアサートされた状態に保たなければならない。デ
ィスクドライブ３２は、−ＤＭＡＣＫのアサートからの
最小の時間遅延Ｔ_zaの後にＡＴＡバス３４上にデータを
駆動または配置することができ、出力ドライバをターン
オンさせる。一般に、出力ドライバがターンオンするの
に必要な最小の時間Ｔ_zaはほぼ２０ナノ秒である。ディ
スクドライブ３２がデータをホスト３５へとラッチさせ
るストローブ信号にトグル動作をさせることが可能とな
る前に、ディスクドライブはまた、ホストが−ＤＭＡＣ
Ｋをアサートした後にホスト３５がストップ信号ＳＴＯ
Ｐをデアサートし、レディ信号−ＤＭＡＲＤＹをアサー
トするのを待たなければならない。（事象３として示
す）ＳＴＯＰのデアサートと−ＤＭＡＲＤＹのアサート
とは−ＤＭＡＣＫのアサートからの全制御信号遷移に対
して標準的なタイムエンベロープ内で行なわれる。この
タイムエンベロープは好ましくは約２０ナノ秒から約７
０ナノ秒の範囲内である。

【００２７】ホスト３５がＳＴＯＰをデアサートし、−
ＤＭＡＲＴＹをアサートした後、ディスクドライブ３２
は第１のストローブ信号を送ることができ、それをＳＴ
ＯＰ信号および−ＤＭＡＲＤＹ信号を確認した後の限ら
れた期間Ｔ_li内に行なわなければならない。好ましく
は、この限られた期間Ｔ_liは約０ナノ秒から約１５０ナ
ノ秒の範囲内である。さらに、ディスクドライブ３２
は、ディスクドライブ３２がデータワードをＡＴＡバス
３４上に与えたときからそれが第１のストローブ信号を
送ることができるときまでで測定される最小の予め定め
られたセットアップ期間Ｔ_dvsの間待たなければならな
い。この期間はデータがＡＴＡバス３４上で有効となる
のにかかる時間である。既存の同期ＤＭＡ転送では、最
小のセットアップ時間Ｔ_dvsが選択される速度に依存し
て約３４ナノ秒から約７０ナノ秒の範囲である。

【００２８】ディスクドライブ３２は、（事象４として
示す）ハイ状態からロー状態へとストローブ信号にトグ
ル動作をさせることによってホスト３５に第１のストロ
ーブ信号を送る。ハイ状態からロー状態へのストローブ
信号のトグル動作は、有効データがＡＴＡバス３４上で
入手可能であるという指示としてホスト３５によって認
められるストローブ信号の第１の端縁を規定する。ホス
ト３５がこの端縁を確認すると、これはデータをＡＴＡ
バス３４から取出す。このように、ストローブ信号のト
グル動作が読出バーストの間にホスト３５にデータをラ
ッチするために用いられる。

【００２９】ここで図６を参照すると、書込コマンドの
ための同期ＤＭＡバーストの開始がこの発明の原理に従
って説明される。読出コマンドの場合と同様に、同期Ｄ
ＭＡバーストが、同期ＤＭＡバースト（事象１）を始め
る準備ができるとＤＭＡＲＱをアサートするディスクド
ライブ３２によって開始される。アサートされるＤＭＡ
ＲＱに応答して、ホスト３５がそのデータを書込む準備
ができると、ホスト３５が、−ＤＭＡＣＫの標準的タイ
ムエンベロープ内に（事象２として示す）−ＤＭＡＣＫ
をアサートし、（事象３として示す）ＳＴＯＰをデアサ
ートすることによって準備ができていることを示す。ま
た、ホスト３５はデータをＡＴＡバス３４に駆動する。
ホスト３５は次に、ディスクドライブ３２がホスト３５
からデータを受取る準備ができていることを示す−ＤＭ
ＡＲＤＹをディスクドライブ３２がアサートするのを待
つ。ディスクドライブ３２は、−ＤＭＡＣＫがアサート
され、ＳＴＯＰがデアサートされたのを確認してから限
られた期間Ｔ_li内に（事象４として示す）−ＤＭＡＲＤ
Ｙをアサートしなければならない。ホスト３５が今やデ
ータを送っているので、ホスト３５は今はストローブ信
号を担当しているが、ホスト３５がストローブ信号にト
グル動作をさせることができる前では、それは上述のよ
うにディスクドライブ３２によって−ＤＭＡＲＤＹがア
サートされるのを待たなければならない。

【００３０】一旦ディスクドライブ３２が−ＤＭＡＲＤ
Ｙをアサートすると、ホスト３５は−ＤＭＡＲＤＹを確
認した後の任意の時間に（事象５として示す）第１のス
トローブ信号にトグル動作をさせることができる。しか
しながら、ホスト３５は、ホスト３５がデータワードを
ＡＴＡバス３４上に与えたときからそれが第１のストロ
ーブ信号を送ることができるときまでに測定される最小
の予め定められたセットアップ期間Ｔ_dvsを、データが
有効となるようにするために待たなければならない。読
出の場合と同様に、ディスクドライブ３２がストローブ
信号の第１の端縁を確認すると、これはＡＴＡバス３４
から有効なデータを取出すことをわかっている。このよ
うに、ストローブ信号のトグル動作が書込バーストの間
にディスクドライブ３２にデータをラッチするために用
いられる。

【００３１】同期ＤＭＡバーストが開始され、第１のデ
ータワードが読出コマンドの場合はホスト３５へと、ま
たは書込コマンドの場合はディスクドライブ３２へとラ
ッチされた後、さらなるデータワードが同期ＤＭＡバー
ストの間に転送され得る。図７は、複数のデータワード
を転送する持続された同期ＤＭＡバーストの間の制御信
号およびデータ信号のタイミング図を示す。図は一般
に、読出バーストおよび書込バーストの両方の場合に適
用可能であるように、ホストおよびディスクドライブで
はなく送信機および受信機に確認されるようなデータバ
スを示す。上述のように、任意のより早い時刻ｔ₁（図
示せず）でＡＴＡバス３４上に駆動された第１のデータ
ワードがハイ状態からロー状態へのストローブのトグル
動作（事象１）によって受信機へとラッチされる。後の
第２の時刻ｔ₂において、次のデータワードがＡＴＡバ
ス３４上に駆動される。この次のデータワードはロー状
態からハイ状態へとストローブ信号をトグル動作する
（事象２）ことによって受信機へとラッチされる。ロー
状態からハイ状態に戻るストローブ信号のトグル動作が
ストローブ信号の第２の端縁を規定する。さらなる付加
的なワードが送信機によってＡＴＡバス３４上へと駆動
可能であり、ハイ状態とロー状態との間でのストローブ
信号のトグル動作によって受信機へとラッチされ得る。
受信機の観点からは、ストローブ信号の端縁が確認され
るときは必ず受信機はＡＴＡバス３４からデータを取出
すことがわかっている。したがって、ストローブ信号の
両端縁がデータを転送するために同期ＤＭＡバーストに
おいて利用される。

【００３２】図７に示し、上述したように、同期ＤＭＡ
バーストの間、送信機は常にデータをＡＴＡバス３４へ
と駆動し、ケーブルの整定とセットアップ時間とに備え
る最小の予め定められたセットアップ期間Ｔ_dvsの後、
送信機はストローブ信号にトグル動作をさせる。上述し
た態様でストローブ信号の両端縁を用いると、ストロー
ブ信号の周波数をデータの周波数と一致させることが可
能となる。

【００３３】さらに、送信機に送られたずっと後までデ
ータが受信機で安定しているとみなさせないようにする
ケーブル整定時間を強調するためにデータは送信機およ
び受信機に対して異なって示される。データが送信機で
有効であることを必要とされる最小の予め定められたセ
ットアップ時間Ｔ_dvsと、送信機がストローブ信号にト
グル動作をさせた後にデータが無効となり得る最小の時
間Ｔ_dvhとが、受信機に保証されるデータセットアップ
時間Ｔ_dsおよびデータ保持時間Ｔ_dhよりも広いウインド
ウを形成する。

【００３４】この発明の改良された同期ＤＭＡ方法は上
述の一般的な同期ＤＭＡ転送プロトコルを用い、図５に
対して図示され、説明される時間を最適化する。以下の
表は、この発明の原理に従う高められたデータ転送レー
ト同期ＤＭＡを行なうのに必要な好ましいタイミング要
件を示す。この発明の本質的な概念は、受信装置のため
のデータ保持時間は０ナノ秒に設定されなければならな
いが、送信装置のためのデータ有効保持時間は約３ナノ
秒に制御されなければならないというものである。

【００３５】表１および２の注で述べるように、載せら
れたタイミング要件のほとんどがそれぞれの装置のコネ
クタで測定されている。重要な例外の１つはこの方法の
送信装置のためのデータ保持時間である。この測定はＡ
ＳＩＣ Ｉ／Ｏピンで取られている。このタイミングが
コネクタで測定されたならば、ＡＳＩＣピンで０ナノ秒
のデータ保持時間を有するために必要なタイミングが以
下のように計算されるであろう。

【００３６】最大立上がり遷移遅延−最小立下がり遷移
遅延＋最大ＰＣＢトレーススキュー＋ＡＳＩＣで必要と
される最小保持時間 表３に載せた測定値を用いると、受信装置のためのデー
タ保持時間がコネクタで測定されたならば２．７５ナノ
秒の保持時間（１．５−（−１）＋０．２５＋０）が必
要とされるであろう。

【００３７】

【表１】

【００３８】

【表２】

【００３９】さらに、この発明の方法を実行する際に得
ることができる４４．４メガバイト／秒および６６．７
メガバイト／秒の最大転送レートを達成するためには６
６．６ＭＨｚクロック（１５ナノ秒の期間）が必要とさ
れる。以下の表３は他のシステムタイミング、遅延およ
びスキューを示す。

【００４０】

【表３】

【００４１】この発明の実施例が、１つ以上のデータワ
ードを転送するために単一の同期ＤＭＡバーストを実行
することに関して説明された。しかしながら、ホスト読
出コマンドまたはホスト書込コマンドが一連の同期ＤＭ
Ａバーストの実行を必要とし得るので、当業者には、同
期ＤＭＡバーストを実行する上述の実施例がホスト読出
コマンドまたはホスト書込コマンドの完了まで反復され
ることが認識されるであろう。上述のように、たとえ
ば、ディスクドライブ３２は第２の／さらなる同期ＤＭ
Ａバーストを開始しなければならず、ホスト３５はバー
ストを開始する準備ができていることを示さなければな
らない。

【００４２】上述したこの発明の実施例は、既存のＡＴ
Ａコネクタケーブルを変更することによってＡＴＡイン
タフェースを有する既存のシステムにおいて容易に実現
される。この発明の特徴を有する方法はデータ線間にさ
らなる接地を有するケーブルを必要とする。このような
ケーブルの例は１９９７年３月２６日に提出され、共通
の譲受人に譲渡された同時係属中の米国特許出願連続番
号第０８／８２２，８５号に説明され、これは引用によ
りここに援用される。

【００４３】この発明の同期ＤＭＡバースト転送方法は
先行技術の転送方法に勝るいくつかの利点を与える。こ
の方法はＡＴＡバス３４に固有の不十分なケーブル構造
および不合理な終端を避けて、約６６．７メガバイト／
秒の高められたデータ転送レートを得るための安価な方
法を提供する。この方法は、データ保持タイミング要件
を変更し、最適化することによって既存の同期ＤＭＡ転
送プロトコルを用いて実施できる。さらに、同期ＤＭＡ
バースト転送方法は、この方法が既存の転送プロトコル
と後方互換性があるように、ＡＴＡバス３４の既存の信
号線を用い、既存の信号線を再規定して実施される。

【００４４】このようにこの発明をそのある好ましい実
施例に関してかなり詳細に説明したので、他の実施例も
可能であることが認識されるであろう。当業者にはこの
発明の構成、回路および応用における多くの変化がこの
発明の精神および範疇から逸脱せずに想起されることが
理解される。したがって、前掲の特許請求の範囲の精神
および範疇はここに含まれる好ましい実施例の説明に限
定されるべきではない。

【図面の簡単な説明】

【図１】この発明が実施され得るＰＣアーキテクチャの
ブロック図である。

【図２】既存のＡＴＡケーブルの部分概略回路図であ
る。

【図３】先行技術のデータ転送プロトコルのための簡略
化された構成要素およびタイミングの図である。

【図４】これまでの同期ＤＭＡバーストプロトコルのた
めの簡略化された構成要素およびタイミングの図であ
る。

【図５】読出コマンドのために同期ＤＭＡバーストの駆
動開始の間に交換されるデータ信号および制御信号を示
す詳細なタイミング図である。

【図６】書込コマンドのために同期ＤＭＡバーストの駆
動開始の間に交換されるデータ信号および制御信号の詳
細なタイミング図である。

【図７】この発明のさらなる局面に従う持続された同期
ＤＭＡバーストの間に交換されるデータ信号および制御
信号を示す詳細なタイミング図である。

【符号の説明】

１０ ＰＣシステム １２ ＣＰＵ １４ ＲＡＭ １６ ＲＯＭ ２０ バスインタフェース ２６ ローカルバスインタフェース ３２ 周辺ドライブ装置 ３４ ＡＴＡバス ３６ ＡＴＡインタフェース

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェフリー・エイチ・アップルバウム アメリカ合衆国、94402 カリフォルニア 州、サン・マテオ、ウィーピングリッジ・ コート、１ (72)発明者 ファロック・モッタヘディン アメリカ合衆国、95120 カリフォルニア 州、サン・ノゼ、トーントゥリー・プレイ ス、1126

Claims (6)

【特許請求の範囲】
1. 【請求項１】 送信装置と受信装置との間の同期ＤＭＡ
   バースト転送のためのバス上でのデータ転送レートを高
   めるための方法であって、 （ａ） 前記受信装置のデータ保持時間を最小化するス
   テップと、 （ｂ） 前記送信装置のデータ有効保持時間を制御する
   ステップとを含み、高められたデータ転送レートを得る
   ために最大のセットアップ時間マージンが与えられる、
   方法。
2. 【請求項２】 前記受信装置の前記データ保持時間は約
   ０ナノ秒に最小化され、前記送信装置の前記データ有効
   保持時間は約３ナノ秒であり、前記バスは約４４．４メ
   ガバイト／秒から約６６．７メガバイト／秒の間の最大
   データ転送レートを有する、請求項１に記載の方法。
3. 【請求項３】 （ｃ） 前記送信装置のデータ有効セッ
   トアップ時間を制御するステップをさらに含む、請求項
   ２に記載の方法。
4. 【請求項４】 前記送信装置の前記データ有効セットア
   ップ時間は、約４４．４メガバイト／秒の前記最大デー
   タ転送レートを得るために約２３ナノ秒である、請求項
   ３に記載の方法。
5. 【請求項５】 前記送信装置の前記データ有効セットア
   ップ時間は、約６６．７メガバイト／秒の前記最大デー
   タ転送レートを得るために約１０ナノ秒である、請求項
   ３に記載の方法。
6. 【請求項６】 同期ＤＭＡバースト転送を行なう改良さ
   れた方法。