ITVA990035A1 - Sistema per la gestione del trimming di fusibili integrati inserito in una struttura di scan test. - Google Patents

Description

“SISTEMA PER LA GESTIONE DEL TRIMMING DI FUSIBILI INTEGRATI INSERITO IN UNA STRUTTURA DI SCAN TEST”

CAMPO DELL’INVENZIONE

La presente invenzione concerne in generale i circuiti integrati ed in particolare le operazioni di trimming di fusibili integrati.

BACKGROUND DELLTNVENZIONE

In circuiti integrati è spesso desiderabile poter immagazzinare permanentemente delle informazioni, oppure realizzare connessioni permanenti sul circuito integrato una volta che esso sia stato fabbricato.

A questo scopo sono frequentemente realizzate delle connessioni fusibili, che successivamente possono essere selettivamente “bruciate” secondo uno schema prestabilito.

Tali connessioni fusibili non sono altro che sottili strisce definite di materiale conduttore, tipicamente di polisilicio, capaci di condurre corrente con una bassa resistenza, che possono essere “bruciati” da impulsi di corrente per interrompere la continuità elettrica.

La procedura che consente di determinare i fusibili da bruciare e la bruciatura dei fusibili prescelti, è detta trimming ed è un’operazione comunemente effettuata, in dispositivi analogici, quali ad esempio gli amplificatori operazionali e in dispositivi specifici per telecomunicazioni.

In tali dispositivi analogici è spesso desiderabile che i parametri elettrici del circuito siano contenuti in un intervallo ben definito, mentre invece le tolleranze di lavorazione non permettono di conseguire una sufficiente precisione.

Per comprendere l’ utilità del trimming si può far riferimento ad esempio ad un circuito integrato di cui sia necessario regolare la costante di tempo (velocità) aggiustando la resistenza del circuito. Tale resistenza può essere modificata facendo in modo che la corrente circoli attraverso resistenze connesse tra loro da fusibili in uno schema definito e intervenendo ad interrompere la continuità elettrica di alcune connessioni: in sostanza bruciando alcuni fusibili, lasciando intatti gli altri, così da aggiustare la resistenza totale.

Nelle fasi di trimming di un dispositivo si possono individuare tre distinte operazioni:

- un’operazione di scrittura e simulazione, durante la quale si forzano i segnali di controllo delle grandezze da aggiustare con il trimming per determinare quali fusibili dovranno essere bruciati per avere la migliore configurazione possibile;

- un’operazione di bruciatura dei fusibili secondo la configurazione precedentemente determinata;

- un’operazione di verifica dello stato dei fusibili che va effettuata sia prima della bruciatura, per verificare l’integrità degli elementi da bruciare, sia dopo l’operazione di bruciatura per verificare la conformità della configurazione ottenuta con quella desiderata.

Come si può facilmente comprendere, il trimming è un’operazione che richiede particolare attenzione in quanto una volta bruciato il fusibile non è più possibile ripristinarne l’integrità.

L’esigenza di avere un numero sempre crescente di fusibili per il trimming, ha prodotto una serie di circuiti, procedure e metodologie per poter bruciare i fusibili e soprattuto per simulare il loro comportamento prima di dover eseguire l’operazione di bruciatura.

In genere questi circuiti presentano un latch che memorizza lo stato del fusibile ed una logica che, durante la simulazione, sostituisce il contenuto del latch oppure forza il segnale di trimming ad un valore impostato esternamente.

Alcuni esempi di tali circuiti o metodologie sono contenuti nei brevetti US-5,838,076, US-5,731,733, US-5,517,455, US-5,412,594, US-5,384,727, US-5,361,001, US-5,047,664, US-4,532,607 e US-4,446,534.

Nei sistemi descriti nei brevetti citati, si fa uso di circuiti dedicati specificamente al controllo, alla simulazione e alla bruciatura dei fusibili.

Nei dispositivi noti è inoltre spesso presente anche uno speciale circuito per verificare l’integrità e il buon funzionamento dei componenti digitali presenti.

Un esempio di circuito di verifica a scansione noto è il cosiddeto Scan Chain. Esso è realizzato modificando i flip-flop facenti parte della logica da testare connettendoli in maniera da poterli configurare come un registro a scorrimento. Durante le fasi di verifica, tale registro a scorrimento viene caricato con dei vettori di bit (Scan Path) lasciando che i circuiti logici del dispositivo interagiscano con il registro caricato, modificandone il contenuto. II vettore di bit contenuto del registro, che ad ogni interazione varia in funzione del vettore precedentemente memorizzato, può essere leto con una procedura analoga a quella del caricamento. Se il vettore leto non corrisponde a quello atteso, allora vuol dire che c’è un componente difetoso nel dispositivo.

L’inserimento della Scan Chain nella logica da verificare, così come la generazione dello Scan Path sono realizzati in maniera automatica da appositi sistemi che con opportuni algoritmi ottimizzano la formazione del registro a scorrimento ed il numero dei vettori necessari per ottenere che tutti i componenti siano coinvolti nel test.

Come si è detto, nei sistemi noti, i circuiti di controllo del trimming sono distinti da quelli per la verifica a scansione dell’integrità dei componenti digitali.

È evidente che una soluzione che permettesse di implementare in un unico circuito le operazioni di tipo Scan Chain e quelle di controllo, simulazione e bruciatura dei fusibili sarebbe decisamente preferibile a quelle proposte dall’arte nota, a motivo della rilevante semplificazione circuitale che ne conseguirebbe.

SCOPO E SOMMARIO DELL’INVENZIONE

È stato trovato ed è l’oggetto della presente invenzione un circuito che realizza le funzioni di controllo simulazione e bruciatura dei fusibili facendo uso di latch integrati in una struttura adatta ad effettuare un test di tipo Scan.

Mentre secondo l’arte nota vengono appositamente realizzati circuiti dedicati alle sole operazioni di trimming, l’invenzione proposta semplifica notevolmente l’architettura circuitale nel suo complesso sfruttando vantaggiosamente per il trimming parte delle strutture comunque presenti per le verifiche di tipo Scan. In pratica, il nuovo sistema dell’invenzione richiede soltanto un pin in più rispetto a quelli comunemente richiesti per gestire le operazioni di tipo Scan Chain e per comandare la bruciatura dei fusibili.

Inoltre vi è un’ulteriore semplificazione dovuta al fatto che le operazioni di lettura scrittura e bruciatura dei fusibili fanno riferimento agli stessi canali digitali e alle stesse procedure che effettuano il caricamento e lo scaricamento della Scan Chain.

Più specificamente, l' oggetto dell’invenzione consiste in un circuito multi funzione di controllo, simulazione, bruciatura di fusibili integrati e verifica a scansione per operazioni di trimming e di verifica a scansione di un sistema integrato monoliticamente, comprendente una pluralità di flip-flop di tipo Scan concatenati a formare una catena di scansione, gli ingressi di comando dei quali sono accoppiati ad una prima logica combinatoria soggetta a prove di verifica della funzionalità e le uscite dei quali, oltre ad essere accoppiate ciascuna ad un secondo ingresso di scansione del flip-flop successivo nella catena, sono accoppiate ad altrettanti ingressi di una seconda logica combinatoria soggetta a prove di verifica della funzionalità, almeno un vettore di bit di scansione essendo accoppiato attraverso un primo piedino esterno del dispositivo integrato all’ingresso del vettore di bit di scansione del primo flip-flop di detta catena, l’uscita dell’ultimo flip-flop della catena essendo collegata ad un secondo piedino del dispositivo integrato, un segnale di abilitazione della scansione essendo accoppiato, attraverso un terzo piedino, in comune ad un terzo ingresso di condizionamento di tutti i flip-flop della catena ed un segnale di temporizzazione della scansione essendo applicato attraverso un quarto piedino del dispositivo, in comune agli ingressi di temporizzazione di tutti i flip-flop della catena.

La multifunzionalità del circuito è data dal fatto che esso comprende inoltre

un primo schieramento di un numero N uguale al numero dei fusibili integrati di flip-flop di tipo scan, costituenti un REGISTRO FUSIBILI, le uscite Q1 N dei quali essendo accoppiate ad altrettanti ingressi dei circuiti funzionali del sistema integrato condizionati dal trimming;

un secondo schieramento di un numero K di flip-flop di tipo Scan costituenti, in associazione ad un contatore di modulo N, un registro contatore;

un terzo schieramento di un numero M di flip-flop di tipo Scan, ciascuno configurato a cella di memoria, costituente un registro di controllo dei parametri di trimming;

un segnale di temporizzazione essendo accoppiato in comune a relativi ingressi di tutti detti flip-flop, il primo comando di scansione essendo accoppiato al relativo ingresso del primo flip-flop del REGISTRO FUSIBILI, l’uscita dell’ultimo flip-flop essendo accoppiata all’ingresso del comando di scansione del primo flip-flop del REGISTRO CONTATORE, l’uscita dell’ultimo flip-flop essendo accoppiata all’ingresso del comando di scansione del primo flip-flop del REGISTRO CONTROLLO, l’uscita dell’ultimo flip-flop essendo accoppiata all’ingresso del comando di scansione del primo flip-flop di detta pluralità di flip-flop concatenati, costituenti detta catena;

le uscite di detto registro contatore essendo accoppiate agli ingressi di un decodificatore e combinate logicamente con le rispettive uscite del REGISTRO FUSIBILI e con detto segnale di abilitazione e con un segnale aggiuntivo di condizionamento della bruciatura sequenziale dei fusibili selezionati applicato attraverso un quinto piedino dedicato del dispositivo integrato, generando un numero N di comandi di bruciatura accoppiati tramite un bus ai rispettivi ingressi di un numero N di porte logiche di controllo di detti ingressi di comando degli N flip-flop di tipo Scan costituenti detto registro fusibili.

Il limite della soluzione dell’invenzione per il circuito di trimming rispetto ad una soluzione dedicata è ovviamente quello di essere vantaggiosa solo nel caso in cui il dispositivo prevede la realizzazione di una Scan Chain o comunque che vi sia un numero di fusibili tali da giustificare un caricamento seriale dei dati ed una bruciatura effettuata per un fusibile alla volta.

BREVE DESCRIZIONE DEI DISEGNI

I diversi aspetti e vantaggi dell’invenzione risulteranno più evidenti dalla descrizione di una forma di realizzazione dell’invenzione facendo riferimento ai disegni allegati nei quali:

la Figura 1 mostra una tipologia di cella di trimming;

la Figura 2a mostra la struttura di un flip-flop di tipo Scan utilizzato per il test di scansione;

la Figura 2b mostra l’architettura di test di scansione;

la Figura 3 mostra la struttura delle celle di memoria impiegate nell’architettura multifunzionale dell’invenzione per le operazioni di trimming;

la Figura 4a illustra uno schema del circuito multifunzione dell’invenzione;

la Figura 4b esemplifica uno schema alternativo del circuito dell’invenzione;

la Figura 4c esemplifica un altro schema alternativo del circuito dell’invenzione;

la Figura 4d è uno schema circuitale dell’architettura dell’invenzione della Fig. 4a;

la Figura 5 è un diagramma di flusso della procedura di trimming; la Figura 6a mostra i diagrammi temporali dei segnali interessati durante l’operazione di scrittura dei latch per la simulazione dello stato dei fusibili;

la Figura 6b mostra i diagrammi temporali dei segnali interessati durante l’operazione di lettura dello stato dei fusibili;

la Figura 6c mostra i diagrammi temporali dei segnali interessati durante l’operazione di bruciatura dei fusibili.

DESCRIZIONE DI UNA FORMA DI REALIZZAZIONE DELL’INVENZIONE

Il circuito dell’invenzione fa riferimento ad una tipologia di cella fusibile come quella indicata in Fig. 1 Essa è costituita da un fusibile FUSE, cioè da un elemento il cui stato può essere irreversibilmente cambiato da una condizione di bassa resistenza ad una di altissima resistenza, un interruttore di potenza Sw abilitabile per cambiare lo stato (bruciare) del fusibile ed un circuito COMP che riconosce lo stato del fusibile fornendo un segnale digitale FO. L’interruttore Sw determina il passaggio di una corrente sufficientemente elevata da bruciare il fusibile.

La cella è inoltre provvista di un ingresso BL per comandare la distruzione del fusibile ed eventualmente di altri ingressi di abilitazione EN e/o per modificare la soglia di scatto del comparatore TH.

Per quanto riguarda l’architettura di test di tipo Scan, essa si basa comunemente sull’impiego di speciali flip-flop cosiddetti di tipo scan o brevemente FFSC, la cui struttura è mostrata in Fig. 2a, che, oltre ai soliti segnali, hanno un ingresso di test SCIN, un ingresso di abilitazione della scansione Scan Enable SCEN e, nel caso sussistano domini di clock differenti, anche di un ingresso per un clock dedicato per il test SCK.

Tali speciali flip-flop di tipo Scan vengono uniti a formare una catena collegando l’uscita Q di un flip-flop all’ingresso di test SCIN del successivo, come indicato in Fig. 2b, connettendo in comune gli ingressi di Scan Enable SCEN e connettendo in comune gli ingressi di clock SCK.

La catena di flip-flop ottenuta è attivata da un segnale di Scan Enable disponibile su un pin esterno SCAN EN e distribuito a tutti i flip-flop. L’ingresso della catena SCAN IN è somministrato al primo flip-flop, l’uscita della catena SCAN OUT coincide con l’uscita dell’ultimo flip-flop.

Per il controllo dei parametri di trimming vengono utilizzate delle celle di memoria FFSM costituite da un flip-flop FFSC avente l’uscita Q chiusa sull’ingresso IN, come esemplificato in Fig. 3.

Uno schema funzionale ad alto livello del circuito dell’invenzione secondo una forma esemplificativa di realizzazione è rappresentato in Fig. 4a. In tale schema, il blocco FUSES indica l’insieme delle celle fusibili FS, i blocchi SCAN CHAIN e LOGIC indicano rispettivamente l’insieme dei flip-flop FFSC, disposti a formare un registro a scorrimento, e la LOGICA COMBINATORIA che su di essi si interfaccia come descritto in Fig. 2b. Il blocco denominato FUSE LOGIC seleziona i fusibili da bruciare all’attivarsi di un apposito comando esterno FUSE ON.

Viene inoltre evidenziato il fatto che i flip-flop del REGISTRO FUSIBILI, del REGISTRO CONTATORE e del REGISTRO CONTROLLO sono contenuti in un blocco (TRIMMING REGISTERS) disposto in serie e, nell’esempio illustrato, a monte del blocco SCAN CHAIN in modo da costituire un’unica catena soggetta al controllo di tipo Scan.

L’architettura mostrata in Fig. 4a non è l’unica possibile, potendo sempre disporre in modo diverso i flip-flop senza alterare la funzionalità del circuito multifùnzione dell’invenzione, il cui approccio è quello di integrare i latch memorizzanti lo stato del fusibile in una struttura di test di tipo Scan.

Ad esempio i registri per il trimming possono essere posizionati a valle della Scan Chain di FFSC, oppure disposti tra blocchi distinti di flip-flop FFSC della Scan Chain, come esemplificato rispettivamente negli schemi delle Figg. 4b e 4c.

In Fig. 4d è mostrato un diagramma circuitale più dettagliato del blocco che svolge le operazioni di trimming descritto in Fig. 4a.

Il numero di registri FFSC necessari al trimming è pari al numero N dei fusibili FS aumentato del numero minimo K={log2N} di flip-flop FFSC necessari per realizzare un contatore modulo N (REGISTRO CONTATORE), simboleggiando con le parentesi graffe l’operazione di arrotondamento ad intero per eccesso.

Inoltre se sono presenti altri segnali abilitanti o controllanti la cella elementare o le strutture ad essa collegate, devono essere aggiunti altri M flip-flop quanti sono i segnali necessari.

Quando lo Scan Enable SCAN_EN non è attivo, N flip-flop costituiscono il REGISTRO FUSIBILI, memorizzante lo stato dei fusibili. Tale memorizzazione può essere effettuata in momenti diversi e con periodicità diversa a seconda delle applicazioni. Le uscite di tali flip-flop controllano gli interruttori che condizionano i valori delle grandezze oggetto del trimming.

Nel caso in cui invece SCAN EN sia attivo, gli N flip-flop costituiscono una parte della Scan Chain che può essere caricata con la configurazione voluta e ad essa si può accedere nello stesso modo in cui si carica e si accede ad un registro seriale.

Il REGISTRO CONTATORE è un contatore binario modulo N, costituito da K celle FFSC, effettuante le operazioni di conteggio su un fronte del segnale di Scan Clock SCAN CK. Tale registro comanda un decoder DECODER K-»N controllante una logica che sequenzialmente genera i segnali di attivazione BLOW1, BLOWN delle singole celle fusibili FS in funzione dello stato di uscita del REGISTRO FUSIBILI, del segnale di FUSE ON e del segnale di Scan Enable SCAN EN.

Questa parte del circuito, non più necessaria una volta effettuata la bruciatura, non è necessaria se vi sono fusibili in numero tale da permettere una bruciatura in parallelo, o se sono previsti pad di test dedicati a tale funzione.

Accoppiati alle celle fusibili FS ci sono M celle di memoria FFSM, realizzate come esemplificato in Fig. 3, per il controllo di parametri di trimming.

Il trimming di un dispositivo viene eseguito dal circuito dell’invenzione eseguendo la procedura schematizzata in Fig. 5. Sostanzialmente, la procedura si compone di quattro distinte fasi: controllo iniziale, ricerca della configurazione ottimale, bruciatura dei fusibili e verifica finale.

Il controllo iniziale viene effettuato leggendo lo stato dei fusibili

(LETTURA FUSIBILI) testando l’integrità dei fusibili prima dell’inizio del trimming, eventualmente scartando il pezzo nel caso in cui tale test dia esito negativo.

La ricerca della configurazione ottimale è effettuata con un metodo iterativo. Dapprima si caricano i flip-flop simulanti lo stato del fusibile con dei valori predeterminati, eseguendo la simulazione del funzionamento del circuito (Scrittura e Simulazione). Poi si verifica se i parametri soggetti al trimming soddisfano le specifiche di progetto, e in caso negativo si ripete la simulazione del circuito dopo aver cambiato il valore memorizzato nei flipflop.

Una volta che è stato determinato Io schema delle bruciature che consente il funzionamento desiderato, viene effettuata la bruciatura dei fusibili seguita da una fase di controllo, per verificare che siano avvenute tutte e sole le bruciature volute. Se quest’ultimo test dà esito positivo, il trimming è perfettamente riuscito, altrimenti si scarta il pezzo.

Le operazioni di scrittura, lettura e bruciatura implementate dal circuito dell’invenzione, sono realizzate mediante i segnali di cui un possibile andamento temporale è indicato rispettivamente nelle Figg. 6a, 6b e 6c.

Il REGISTRO FUSIBILI è configurato come Scan Chain con il segnale di Scan Enable SCAN EN, come esemplificato in Fig. 6a, ed è caricato con un vettore di dati di prova variando il segnale SCAN IN.

Una volta che le uscite dei flip-flop sono impostate ad un valore predeterminato, il segnale SCAN EN viene disattivato in modo da poter permettere la fase di simulazione del circuito. Questa operazione deve essere ripetuta fino a quando non si determina la configurazione ottimale per il trimming. In questa fase si può impostare anche il valore delle celle di memoria FFSM costituenti il REGISTRO CONTROLLO per l’operazione di scrittura corrente o per le successive operazioni di bruciatura o di lettura.

L’operazione di letura può essere effetuata, come esemplificato nel diagramma temporale di Fig. 6b, caricando un vetore rappresentativo dello stato dei fusibili nel REGISTRO FUSIBILI con un primo colpo di clock, attivando il segnale di Scan Enable SCAN_EN e fornendo il numero di colpi di clock necessari per rilevare lo stato dei fusibili memorizzato nel REGISTRO

FUSIBILI. E anche possibile effettuare la letura dello stato dei fusibili con un valore di soglia differente variando i bit precedentemente memorizzati nei flip-flop costituenti il REGISTRO CONTROLLO.

Le operazioni che culminano nella bruciatura dei fusibili sono evidenziate in Fig. 6c. Prima della bruciatura c’è una fase in cui lo SCAN_EN è attivo per permetere la scrittura del REGISTRO FUSIBILI con la sequenza di bruciatura voluta, il REGISTRO CONTATORE con la condizione iniziale di conteggio e il REGISTRO CONTROLLO con eventuali valori differenti dalle condizioni di default.

Effetuata questa operazione di scrittura, lo SCAN EN viene disattivato e contemporaneamente viene attivato il segnale di FUSE ON. Ad ogni fronte dello Scan Clock SCAN CK il REGISTRO CONTATORE incrementerà il suo valore e il decoder ad esso accoppiato selezionerà di volta in volta una delle celle fusibili.

La bruciatura di un fusibile è effetuata alla variazione del fronte del segnale di clock SCAN CK solo se nel flip-flop corrispondente del

REGISTRO FUSIBILI è impostato il valore corrispondente a quello di fusibile bruciato. .

Dopo N colpi di clock l’operazione di bruciatura termina ed è seguita dalla verifica finale dello stato dei fusibili.

Claims (1)

1. RIVENDICAZIONI 1. Circuito multìfunzione di controllo, simulazione, bruciatura di fusibili integrati e di verifica a scansione per operazioni di trimming e di verifica a scansione di un sistema integrato monoliticamente, comprendente una pluralità di flip-flop di tipo scan (FFSC) concatenati a formare una catena di scansione, gli ingressi di comando (IN) dei quali sono accoppiati ad una prima logica combinatoria soggetta a prove di verifica della funzionalità e le uscite (Q) dei quali, oltre ad essere accoppiata ciascuna ad un secondo ingresso (SCIN) di scansione del flip-flop successivo nella catena, sono accoppiate ad altrettanti ingressi di una seconda logica combinatoria soggetta a prove di verifica della funzionalità, almeno un vettore di bit di scansione essendo accoppiato attraverso un primo piedino esterno (SCAN_IN) del dispositivo integrato all’ingresso del vettore di bit di scansione (SCIN) del primo flip-flop di detta catena, l’uscita (Q) dell’ultimo flip-flop della catena essendo collegata ad un secondo piedino (SCAN-OUT) del dispositivo integrato, un segnale di abilitazione della scansione essendo accoppiato, attraverso un terzo piedino (SCAN_EN), in comune ad un terzo ingresso di condizionamento (SCEN) di tutti i flip-flop della catena ed un segnale di temporizzazione della scansione essendo applicato attraverso un quarto piedino (SCAN CK) del dispositivo, in comune agli ingressi di temporizzazione (CK) di tutti i flip-flop delia catena, caratterizzato dal fatto che comprende inoltre un primo schieramento di un numero N uguale al numero dei fusibili integrati di flip-flop di tipo scan, costituenti un registro fusibili, le uscite (QI .N) dei quali essendo accoppiate ad altrettanti ingressi dei circuiti funzionali del sistema integrato condizionati dal trimming; un secondo schieramento di un numero K di flip-flop di tipo scan costituenti, in associazione ad un contatore di modulo N, un registro contatore; un terzo schieramento di un numero M di flip-flop di tipo scan, ciascuno configurato a cella di memoria, costituente un registro di controllo dei parametri di trimming; detto segnale di temporizzazione (SCAN CK) essendo accoppiato in comune a relativi ingressi (CK) di tutti detti flip-flop, detto primo comando di scansione (SCAN_IN) essendo accoppiato al relativo ingresso (SCIN) del primo flip-flop (Qi) di detto registro fusibili, l’uscita dell’ultimo flip-flop (QN) essendo accoppiata all’ingresso del comando di scansione (SCIN) del primo flip-flop di detto registro contatore, l’uscita dell’ultimo flip-flop (QK) essendo accoppiata all’ingresso del comando di scansione (SCIN) del primo flip-flop di detto registro di controllo, l’uscita dell’ultimo flip-flop (QM) essendo accoppiata all’ingresso del comando di scansione (SCIN) del primo flip-flop di detta pluralità di flip-flop concatenati, costituenti detta catena; le uscite (Qi ...ic)di detto registro contatore essendo accoppiate agli ingressi di un decodificatore (DECODER K→N) e combinate logicamente con le rispettive uscite (QI...N) di detto primo registro fusibili e con detto segnale di abilitazione (SCAN EN) e con un segnale aggiuntivo di condizionamento della bruciatura sequenziale dei fusibili selezionati (FUSE ON) applicato attraverso un quinto piedino dedicato del dispositivo integrato, generando un numero N di comandi di bruciatura accoppiati tramite un bus (n) ai rispettivi ingressi di un numero N di porte logiche (FS) di controllo di detti ingressi di comando (IN) di detti N flip-flop di tipo scan costituenti detto registro fusibili.