ITTO980313A1 - Convertitore digitale-analogico. - Google Patents

Description

DESCRIZIONE dell'invenzione industriale dal titolo: "Convertitore digitale-analogico"

DESCRIZIONE

La presente invenzione riguarda un circuito convertitore digitale-analogico (D/A) secondo il preambolo della rivendicazione 1, ed in particolare si riferisce ad un convertitore D/A per il pilotaggio di un generatore di corrente a due quadranti con carico flottante.

E' noto nella tecnica attuale realizzare dei convertitori D/A di una grandezza numerica elaborata da un microprocessore impiegando semplicemente un circuito convertitore digitale-analogico di per sé noto, ad esempio un circuito convertitore del tipo potenziometrico oppure del tipo a correnti pesate, connesso esternamente al microprocessore nei casi in cui esso non disponga di un convertitore D/A integrato interno.

E' anche noto realizzare dei convertitori D/A a partire da un segnale a durata d'impulso modulata (di seguito indicato per semplicità con il nome corrente di segnale PWM) fornito da un microprocessore ed il cui fattore di utilizzazione (duty cycle) è proporzionale alla grandezza numerica da convertire. Tali convertitori (comunemente definiti convertitori indiretti) comprendono generalmente un filtro passa-basso per estrarre il valor medio del segnale PWM ed un circuito predisposto per variare secondo modalità predefinite l'ampiezza del segnale così ottenuto per raggiungere la dinamica desiderata all'uscita.

Le soluzioni attualmente adottate richiedono, componenti costosi e complessi.

Allo scopo di ovviare a tali inconvenienti forma oggetto dell'invenzione un convertitore D/A le cui caratteristiche principali sono definite nell'annessa rivendicazione principale.

Ulteriori caratteristiche e vantaggi dell'invenzione appariranno dalla descrizione dettagliata che segue, effettuata a puro titolo di esempio non limitativo con riferimento ai disegni allegati, nei quali:

la figura 1 è uno schema a blocchi del circuito convertitore digitale-analogico secondo l'invenzione;

la figura 2 è uno schema circuitale di una porzione del circuito convertitore identificata dal riquadro II in figura 1; e

la figura 3 è un insieme di diagrammi che illustrano l'andamento dei segnali d’ingresso e di uscita dei blocchi circuitali illustrati in figura 1 in funzione del tempo t.

In figura 1 è indicato con 10 un microprocessore predisposto per l'elaborazione di una variabile numerica e per la generazione di un segnale a durata d'impulso modulata (PWM) il cui fattore di utilizzazione (duty cycle) è proporzionale al valore della variabile numerica stessa.

Il segnale Vfa in uscita dal microprocessore è fornito in ingresso al circuito convertitore D/A, comprendente un circuito di controllo 12 che a partire dal segnale Vin genera ad una prima uscita 13a un Segnale intermedio Vd ancora di tipo PWM, un circuito 14 generatore di un segnale a rampa Vr connesso alla suddetta prima uscita 13a del circuito di controllo 12, ed un circuito sample and hold (S/H) 16 al cui ingresso è trasferito il segnale a rampa Vr.

Il circuito di controllo 12 genera inoltre ad una seconda uscita 13b un segnale di comando Vs verso l'ingresso di comando 18 del circuito S/H 16.

Un segnale analogico corrispondente al segnale d'ingresso è prodotto in uscita dal circuito S/H 16 all'uscita dell'intero convertitore.

Tale segnale analogico può essere impiegato, ad esempio come descritto in questa forma di attuazione preferita, per pilotare un circuito generatore di corrente di per sé noto 20 al quale è collegato un carico flottante 22. E' prevista la possibilità di realizzare un controllo reazionato del convertitore collegando il circuitolo in ingresso al microprocessore 10 in modo tale da annullare i possibili errori che possono sorgere ed amplificarsi nell'operazione in cascata dei circuiti 12, 14 e 16.

Il funzionamento del circuito viene ora di seguito analizzato nei dettagli con riferimento alle figure 2 e 3.

Nel primo diagramma di figura 3 è rappresentata una porzione temporale del segnale d'ingresso Vin comprendente due periodi completi di uguale durata indicati con Tt e T2. Il segnale νώ è un segnale digitale a due livelli, rispettivamente indicati come un primo livello 11 ed un secondo livello 12, ad esempio corrispondenti rispettivamente a valori di tensione di 0 volt e 5 volt. L'informazione numerica elaborata dal microprocessore 10 è ora associata al duty cycle del segnale Vin ed è rappresentata dagli intervalli di tempo Ta e Tb in cui esso si trova al primo livello 11 rispetto alla durata totale dei periodi T, e T2.

Il circuito di controllo 12 riceve in ingresso il segnale e genera alla sua prima uscita 13a il segnale intermedio Vd corrispondente come indicato nel secondo diagramma della figura 3. Il segnale Vd è ricavato ritardando gli istanti di commutazione del segnale d'ingresso νin in particolare introducendo un ritardo fisso predeterminato Td e ritardando la commutazione del segnale dal primo livello 11 al secondo livello 12 di un ulteriore intervallo di tempo indicato con Th.

Questi accorgimenti vengono adottati per consentire un corretto campionamento del segnale a rampa Vr come sarà descritto meglio più avanti.

Il circuito 14 generatore di segnale a rampa è illustrato nei particolari in figura 2 e comprende un circuito integratore 30 di tipo per sé noto ed un commutatore elettronico 32 collegato tra l'uscita 34 dell'integratore ed un terminale di massa GND. In questa forma di attuazione il commutatore 32 è ad esempio realizzato per mezzo di un transistore bipolare di tipo n-p-n.

L'ingresso di pilotaggio del commutatore 32 (la base del transistore) riceve il segnale Vd attraverso un resistore R,.

Quando il segnale Vd è al suo primo livello l1, il valore di tensione corrispondente, ad esempio 0 volt, non è sufficiente a polarizzare direttamente la giunzione base-emettitore del transistore 32 e quest'ultimo opera in condizione d'interdizione, comportandosi sostanzialmente come un interruttore aperto e disaccoppiando l'uscita 34 dell'integratore dal terminale di massa GND. Al terminale d'uscita 36 del circuito 14 si presenta cosi il segnale di tensione Vr fornito dall'integratore ed avente, un'ampiezza variabile a rampa (in particolare nel caso d'esempio un'ampiezza crescente).

Quando il segnale d'ingresso commuta al suo secondo livello 12, il valore di tensione corrispondente, ad esempio 5 volt, è sufficiente a polarizzare direttamente la giunzione base-emettitore del transistore 32 e quest'ultimo opera in condizione di saturazione, comportandosi sostanzialmente come un interruttore chiuso ed accoppiando l'uscita 34 dell'integratore al terminale di massa GND. Il terminale d'uscita 36 del circuito 14 viene così forzato alla tensione costante del terminale di massa.

L'andamento temporale del segnale Vr è riportato nel quarto diagramma di figura 3 in corrispondenza dell'andamento dei segnali Vin e Vd. Il duty cycle delsegnale Vin consente di regolare la tensione massima raggiunta dalla rampa, che comunque non può superare il valore della tensione di saturazione dell'amplificatore operazionale OA del circuito integratore 30.

Il segnale V, si presenta all'ingresso 38 del circuito S/H 16, e viene acquisito in brevi intervalli di tempo predefiniti, attraversò la chiusura di un commutatore 40. Tali intervalli, di seguito indicati come intervalli di acquisizione di durata Td, sono stabiliti dal segnale V, (rappresentato nel terzo diagramma di figura 3) emesso dal circuito di controllo 12 in corrispondenza degli istanti di commutazione del segnale d'ingresso Vta dal suo primo livello 11 al suo secondo livello 12.

Poiché il segnale Vr è generato a partire dal segnale intermedio Vd, intervalli di tempo consecutivi in cui il segnale Vr ha un'ampiezza variabile a rampa ed in cui esso è invece alla tensione del terminale di massa (GND) si presentano con ritardo rispetto ai corrispondenti intervalli di tempo in cui il segnale d'ingresso Vin al convertitore si trova rispettivamente al suo primo livello 1, ed al suo secondo livello 12. Tale ritardo è nell'esempio pari all'intervallo di acquisizione Td richiesto dal circuito sample and hold 16.

In tal modo durante 1'intervallo di acquisizione il segnale Vr presenta ancora un'ampiezza variabile a rampa, ed in particolare un valore in prossimità del valore massimo raggiungibile oltre al quale la tensione viene comandata al valore del potenziale di massa dall'accoppiamento dell'uscita 36 del circuito 14 generatore di rampa al terminale di massa (GND).

Il circuito S/H 16, realizzato secondo insegnamenti noti, provvede ad acquisire l'ampiezza di tensione raggiunta dal segnale Vr ed a mantenere tale valore in uscita fino alla successiva acquisizione.

Per consentire una corretta acquisizione il segnale V,dovrèbbe mantenersi relativamente stabile anche per un breve periodo dopo l'intervallo di acquisizione teorico. A questo provvede sempre il circuito di controllo 12 ritardando la commutazione del segnale Vd dal primo livello 1,al secondo livello 12 per un ulteriore intervallo di tempo Th di mantenimento dopo l'intervallo di acquisizione, in modo tale da ritardare la repentina forzatura dell'ampiezza del segnale Vr al valore del potenziale di massa evitando inconvenienti ed errati funzionamenti dovuti ai tempi di apertura non controllabili del commutatore 40.

Il segnale di tensione in uscita al circuito S/H costituisce il segnale analogico desiderato corrispondente al segnale digitale d'ingresso Vin ed è rappresentato nell'ultimo diagramma di figura 3.Tale segnale è programmabile agendo sulla variabile numerica memorizzata nel microprocessore 10.

A partire dal segnale di tensione analogico V^, è possibile generare un segnale di corrente per mezzo del circuito generatore di corrente 20, anch'esso noto in letteratura.

Il valore di corrente IL che viene fornito al carico 22 è dato dalla seguente equazione:

ed è indipendente dall'impedenza del carico stesso, ma funzione unicamente del segnale di tensione analogico corrispondente al segnale digitale d'ingresso νin (e quindi al valbré della variabile numerica), e di un segnale di tensione di riferimento predeterminato, presente al nodo 42 del circuito 20. Scegliendo opportunamente il segnale Vrif ad un valore di tensione intermedio tra i valori massimo e minimo raggiungibili dal segnale e regolando il duty cycle del segnale νin (cioè agendo sulla variabile numerica che lo controlla) è possibile far assumere alla corrente IL sia valori positivi sia valori negativi.

Fornendo in retroazione i segnali νou e ad un circuito convertitore analogico-digitale, non raffigurato perché integrato all'interno del microprocessore 10, è inoltre possibile calcolare numericamente il valore della corrente IL e correggere il duty cycle del segnale Vin per modificarla.

Naturalmente, fermo restando il principio del trovato, le forme di attuazione ed i particolari di realizzazione potranno essere ampiamente variati rispetto a quanto è stato descritto ed illustrato a puro titolo di esempio non limitativo, senza per questo uscire dall'ambito dell'invenzione, come definito nelle annesse rivendicazioni.

Claims (5)

1. RIVENDICAZIONI 1. Circuito convertitore digitale-analogico (D/A) per convertire un segnale digitale di ingresso (Vta) a due stadi o livelli (11, 12) a durata di impulso modulata (PWM) in un corrispondente segnale analogico d'uscita (Vout), caratterizzato dal fatto che comprende: un circuito di controllo (12) avente un ingresso destinato a ricevere detto ·segnale digitale di ingresso (Vin) ed una prima uscita (13a) attraverso cui fornisce un segnale intermedio (Vd) ottenuto ritardando gli istanti di commutazione del segnale d'ingresso (νin) mezzi generatori (14) di segnale a rampa (Vr) collegati alla prima uscita (13a) del circuito di controllo (12) ed atti ad essere pilotati da detto segnale intermedio (Vd) in modo tale da generare un segnale (Vf) avente un'ampiezza variabile a rampa quando il segnale intermedio (Vd) è ad un primo livello (1 ), e un'ampiezza sostanzialmente costante prefissata quando il segnale intermedio (Vd) è ad un secondo livello (12), ed un circuito sample and hold (S/H) (16) avente l'ingresso (38) collegato all'uscita (36) dei mezzi generatori (14) di segnale a rampa (Vr), e un ingresso di comando (18) collegato ad una seconda uscita (13b) del circuito di controllo (12), detto circuito sample and hold (16) essendo pilotato dal circuito di controllo (12) in modo tale da acquisire l'ampiezza raggiunta dal segnale (Vr) emesso dai mezzi generatori (14) ogni volta che il suddetto segnale digitale di ingresso (Vin) commuta da detto primo livello (11) a ) detto secondo livello (12), il segnale all'uscita del circuito sample and hold (16) costituendo un segnalè analogico (Vout) corrispondente al segnale digitale di ingresso (Vin).
2. 2. Circuito secondo la rivendicazione 1, caratterizzato dal fatto che il segnale intermedio (Vd) è ottenuto ritardando gli istanti di commutazione del segnale d'ingresso (Vin) di un tempo predeterminato almeno pari al tempo di acquisizione (Td) richiesto dal circuito sample and hold (16).
3. 3. Circuito secondo la rivendicazione 1 ò 2, caratterizzato dal fatto che detti mezzi generatori (14) di segnale a rampa (Vr) comprendono un circuito integratore (30) predisposto per fornire in uscita una tensione (Vr) di ampiezza variabile secondo una rampa lineare, e un commutatore elettronico (32) collegato fra l'uscita (34) del circuito integratore (30) e un conduttore mantenuto ad un potenziale di riferimento (GND), ed al cui ingresso di pilotaggio è applicato nel funzionamento detto segnale digitale intermedio (Vd) .
4. 4. Circuito secondo la rivendicazione 3, caratterizzato dal fatto che detto commutatore elettronico (32) è collegato fra l'uscita (34).del circuito integratore (30) e un conduttore di massa (GND ).
5. 5. Circuito secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che all'uscita del circuito sample and hold (16) è collegato un generatore di corrente (20) a carico flottante (22). Il tutto sostanzialmente secondo quanto descritto ed illustrato, e per gli scopi specificati