IT8320004A1 - Sistema di controllo automatico della crominanza per un ricevitore televisivo digitale - Google Patents

Description

Descrizione dell'invenzione avente per titolo:

"" SISTEMA DI CONTROLLO AUTOMATICO DELLA CROMI= NANZA PER UN RICEVITORE TELEVISIVO DIGITALE ""

RIASSUNTO

Il guadagno del segnale di crominanza, in un ricevitore televisivo digitale, viene con_ trollato in accordo con il valore di un fattore composito di guadagno costituente un'accumulazione dei fattori di controllo del guadagno forniti da un controllo del colore (72, 76) utilizzabile da un utente, dal controllo automatico di crominanza (24) e dal controllo del sovraccarico di crominanza (60). Il controllo del guadagno,in accordo con il fattore di guadagno composito viene realizzato per mezzo di un blocco (20, 50) per il guadagno appros simato il quale incrementa, o decremento il guadagno del segnale di crominanza secondo incrementi di sei dB e per mezzo di un controllo fine del guadagno (30) entro una gamma di sei dB o di valore inferiore, secondo incrementi finemente controllati? In una versione preferita,il sistema digitale di controllo del guadagno di crominanza viene fatto funzionare sotto il controllo di un microprocessore (80), il quale riceve i segnali rappresentativi dei posizionamenti del sovraccarico di crominanza e del controllo dell?utenza e dell?ampiezza del sincrosegnale di riferimento di colore? Il microprocessore calcola quindi il guadagno composito del segnale di crominanza e ripartisce il guadagno fra i blocchi di controllo approssimato e di controllo fine del guadagno? Bella versione preferita dell?in^ venzione, il blocco di controllo approssimato del guadagno comprende registri a scorrimento, di tipo controllatolo, 52, 54) per il controllo del segna_ le di crominanza entro una gamma di 18 dB secondo incrementi di 6 dB? Il blocco per il controllo fine del guadagno comprende un sommatore (36) ed una memoria ad accesso casuale (RATI) (32), indirizzata dal segnale di crominanza,la quale contiene una tabella dei dati calcolata dal microprocessore? (Figura 1)?

DESCRIZIONE DEIL'INVENZIONE

La presente invenzione si riferisce ai ricevitori televisivi digitali e riguarda,in particolare,un complesso per il controllo automatico del livello del segnale di crominanza in un ricevitore televisivo digitale?

In un tipico ricevitore televisivo nel quale il segnale video della banda di base viene elaborato in forma analogica,il segnale di crominanza viene separato dal segnale di luminanza ed applicato ad un filtro passa-banda di crominanza o accentuatone di crominanza? L'accentuatore dei segnali di cro__ minanza consente il trasferimento dei segnali di crominanza e presenta una caratteristica di risposta in grado di correggere il segnale per le variazioni di ampiezza derivanti dalla caratteristica di ri sposta dei segnali televisivi a frequenza intermedia tendente ad attenuare le componenti ad alta frequenza rappresentate dal segnale di crominanza? Il segnale filtrato di crominanza viene quindi alimentato ad un primo amplificatore di crominanza il quale risulta accoppiato in un anello con un soppressore di colore e con il circuito di controllo automatico della cro minanza? Il circuito di controllo automatico della crominanza rivela l?ampiezza del aincrosegnale di riferimento d? colore e sopprime il segnale di colore se l?ampiezza del sincrosegnale di riferimento di colore, vale a dire del "burst? e* troppo bassa, oppure amplifica il segnale di crominanza sino ad un livello nominale. Il segnale di crominanza viene quindi alimentato ad un secondo amplificatore il quale risulta sensibile al posizionamento di un dispositivo di controllo del colore manovrabile dall?utente?

Ad esempio, nei ricevitori della RCA Corporation, appartenenti alla serie Colortrak, il dispositivo di controllo del colore, azionabile dall?utente, e? formato da due regolatori, identi_ ficati come controllo della saturazione e come controllo PIX, il controllo, o regolatore PIX "seguendo? la regolazione del controllo del contrasto di luminanza# Il segnale di crominanza viene ulteriormente amplificato, o attenuato, in accordo con la regolazione di questi controlli, o regolatori,in modo tale da produrre un segnale di cro_ minanza adatto per la demodulazione di colore.

Questo segnale di crominanza viene pure applicato ad un rivelatore di sovraccarico il quale rivela le escursioni di picco del segnale di crominanza e riduce il guadagno del canale di crominanza se il livello del segnale risulta troppo elevato.

In un ricevitore televisivo nel quale il segnale video della banda di base viene elaborato digitalmente, e* desiderabile lo svolgimento delle funzioni precedentemente indicate di un ricevitore analogico televisivo, utilizzando complessi circuita^ li interamente digitali. Una soluzione diretta per una concretizzazione digitale di queste funzioni comporterebbe la determinazione del guadagno del controllo automatico di crominanza richiesto, con successiva moltiplicazione del segnale di crominanza per questo fattore di guadagno in un moltiplicatore digi__ tale. Il eegnale di crominanza potrebbe venire mol_ tiplicato per un secondo fattore di guadagno deriva^ to dal controllo del colore manovrabile dall?utente, in un secondo moltiplicatore digitale, tale segnale venendo successivamente attenuato, se necessario,in accordo con un terzo fattore di guadagno prodotto da un rivelatore digitale della condizioni di sovraccarico, in un terzo moltiplicatore digitale.

L'impiego estensivo di moltiplicatori in un ricevitore televisivo digitale e* tuttavia indesiderabile, a causa della loro complessit? e della bassa velocit? di elaborazione. Conseguentemente, e* desiderabile fornire un guadagno di crominanza in un modo semplice ed in grado di consentire l?ottenimento di una elevata velocit? di elaborazione. Inoltre, e* desiderabile concretizzare il controllo del guadagno di crominanza congiuntamente ad altre operazioni di filtraggio digitale e di demodulazione, in modo tale che la risoluzione del segnale possa rimanere ad un livello accettabile, senza l?introduzione di eccessive componenti di rumore nel canale di crominanza.

In accordo con alcuni aspetti della presente invenzione, il guadagno del segnale di crominanza in un ricevitore televisivo digitale viene controllato in accordo con il valore di un fattore composito del guadagno costituente un accumulo dei fattori di controllo del guadagno fom iti dal controllo di colore comandato dall?utente, dal controllo automatico di crominanza e dal controllo del sovraccarico di crominanza. Il controllo del guadagno conforme al fat_ tore composito di guadagno viene realizzato per mezzo di un blocco per il controllo approssimato del guadagno il quale incremento o decremento, il guadagno del segnale di crominanza secondo incrementi di sei dB e per mezzo di un blocco per il controllo fine del guadagno,in grado di fornire un controllo fine del guadagno entro una gamma di sei dB o di valore inferiore,secondo incrementi finemente controllati. In una versione preferita,il sistema digitale di controllo di guadagno di crominanza viene fatto funzionare sotto il controllo di un microprocessore il quale riceve i segnali rappresentativi della condizione di sovraccarico di crominanza, le regolazioni del controllo dell?utente e l?ampiezza del sincrosegnale di riferimento di colore. Il microprocessore calcola quindi il guadagno composito del segnale di crominanza e ripartisce il guadagno fra i blocchi di controllo per la regolazione approssimata e per la regolazione fine del guadagno. Bella versione preferita dell?invenzione, il blocco per il controllo approssimato del guadagno comprende registri di scorrimento,di tipo controllato,per controllare il guadagno del segnale di crominanza entro una gamma di 18 dB, secondo incrementi d? 6 dB. Il blocco per il controllo fine del guadagno comprende un sommatore ed una memoria ad accesso casuale RAM (random accese memory) indirizzata dal segnale di crominanza, detta memoria contenendo una tabella di dati calcolata dal micro? processore.

In accordo con un aspetto della presente Invenzione, i registri a scorrimento che consentono il controllo approssimato del guadagno

vengono ripartiti fra l'ingresso e l'uscita del demodulatore di colore, in modo tale da ottenere livelli accettabili dei segnali per la demodulazione di crominanza ed il filtraggio, senza l'introduzione di

un rumore eccessivo nel canale di crominanza.

La presente invenzione risulter? pi?. evidente dall'analisi della seguente descrizione dettagliata, la quale deve essere considerata in unione ai disegni allegati, nei quali:

la figura 1 illustra, secondo un diagramma schematico a blocchi, la sezione di elabora^ zione digitale dei segnali video della banda di base, di un ricevitore televisivo costruito in accordo

con gli aspetti della presente invenzione;

la figura 2 illustra la gamma del controllo del guadagno della sezione di elaborazione del segnale di crominanza del complesso schematizzato nella figura 1;

la figura 5 illustra la forma d'onda del sincrosegnale di riferimento di colore, utile per spiegare il principio di funzionamento della sezione di elaborazione del segnale di crominanza della figura 1;

la figura 4 illustra il dispositivo di campionamento del sinorosegliele di riferimento di colore, vale a dire del "burst" rappresentato nella figura 1, secondo una forma schematica pi? detta_ gliata; e

le figure 5-10 illustrano diagrammi di flusso relativi ad un microprocessore, per il calcolo e la distribuzione del guadagno di crominanza richiesto, fra i vari blocchi di controllo del guadagno di crominanza schematizzati nella figura 1.

Con riferimento specifico alla figura 1 pu?* essere rilevato che nella stessa e* stata rappresentata la sezione di elaborazione dei segnali video di un ricevitore televisivo digitale. Un segna^ le video di ingresso viene alimentato all?ingresso di un convertitore analogieo/digitale A/D 10 il quale campiona il segnale video e converte lo stesso in campione di segnali digitali- I campioni dei segna, li digitali vengono applicati ad un filtro digitale a pettine 12 il quale separa il segnale nelle compo^ nenti rappresentate dal segnale di luminanza (Y) e nelle componenti rappresentate dal segnale di crominanza (C)? I campioni dei segnali Y vengono alimentati ad un elaboratore del segnale di luminanza 14 il quale elabora il segnale Y in accordo con un segnale di contrasto alimentato da un circuito di controllo del contrasto 15? H segnale Y elaborato viene quindi applicato ad un circuito a matrice 1S.

Il segnale C separato viene applicato ad un complesso di controllo del guadagno di crominanza costruito in accordo con gli aspetti specifici della presente invenzione. Il segnale C viene alimentato agli ingressi di un campionatore 24 del sincrosegnale di riferimento di colore e di un registro a scorrimento 20 per il controllo approssimato del guadagno? del tipo a 12 dB. Il registro a scorrimento, o "shifter" 20 per il controllo approssimato del guadagno comprende un registro a scorri^ mento, di tipo controllabile, in parallelo, controllato dai segnali presenti sulle linee di controllo B5 dei registri a scorrimento. In virt? dell'elevata velocit? operativa e dell?adattabilit? alla fabbricazione sotto forma di un circuito integrato, come registro a scorrimento o "shifter" 20 e* possibile impiegare un registro a scorrimento del tipo a barilotto , secondo quanto descritto nel testo Introduciion To VISI Systems, di Mead e Conway, pubblicato da Addison-Wesley (1980). Il registro a scorrimento, di tipo controllabile, pu?* pure venire concretizzato con un multiplatore in grado di selezionare gruppi differenti di bit del segnale dicitale di crominanza, dipendentemente dai segnali presenti sulle linee di controllo 85. la concretizzazione pratica del registro a scorrimento, di tipo controllabile, utilizzando la logica combinatoria, come si verifica per il multiplatore o lo "shiftcr" del tipo a barilotto, anzich?* di un dispositivo comandato da segnali di orologio, e* desiderabile per consentire una elaborazione ad una velocit? superiore.

Il registro a scorrimento per il controllo approssimate del guadagno, indicato dal blocco 20, pu?* venire programmato in modo tale da determinare uno spostamento delle parole dati di crominanza verso sinistra (vale a dire verso le locazioni binarie pi? significative), di una locazione binaria, di due locazioni binarie, o di nessuna loca_ zione binaria. Il principio-di funzionamento del campionatore 24 del "burst" verr? in seguito descritto con maggiori dettagli, le parole di erominanza prodotte all?uscita del registro a scorrimento 20 per il controllo approssimato del guadagno, vengono applicate all?ingresso di un filtro, o accentuatone 22, del tipo passa-banda di crominanza, il quale pu?? comprendere, ad esempio un filtro FIR.

I segnali di crominanza presenti all?uscita del filtro passa-banda di crominanza 22 vengono ali_ mentati ad un blocco per il controllo fine del guadagno, indicato dal numero di riferimento 30. I segna? li di crominanza vengono applicati agli ingressi di indirizzo di una unit? di memoria ad accesso casuale RAM 32 e ad un ingresso di un sommatore 36. B'uscita della memoria RAM 32 e* collegata ad un secondo ingresso del sommatore 36. I segnali di crominanza presenti all?uscita del sommatore 36 vengono accoppiati ad un demodulatore 40 dei segnali di colore,in eludente un elaboratore 42 del segnale I ed un elaboratore 44 del segnale Q. Gli elaboratori dei segna_ li I e Q possono essere costruiti in accordo con quanto descritto nella domanda di brevetto statunitense No.297,556, intitolata "Digital Color Television Signal Demodulator" depositata il 31 Agosto 1981. I segnali I e Q vengono accoppiati dagli elaboratori 42 e 44 agli ingressi di un ulteriore dispositivo "shifter" 50 per il controllo approssimato del guadagno,includente i registri a scorrimento 52 e 54 del tipo a 6 dB, tali dispositivi venendo controllati per mezzo di segnali presenti sulle linee di controllo 83. I segnali I e Q, presenti alle uscite dei dispositivi shifters" 52 e'54 a 6 dB vengono alimentati agli ingressi del circuito a matrice 16 il quale matrizza i segnali Y, I e Q, allo scopo di produrre i segnali rappresentativi del colore rosso? del colore verde e del colore blu?

Il segnale I presente all'uscita del registro a scorrimento 52, a 6 cLB viene pure alimentato all'ingresso di un comparatore di riferimento per il sovraccarico di crominanza 62 appartenente ad un rivelatore di sovraccarico di crominanza 60.

Il comparatore 62 confronta il livello del segnale I con un valore di riferimento alimentato dalle linee di convogliamento dei dati 86? Quando il segnale I supera il valore di riferimento, un impulso viene accoppiato ad un contatore 64 il quale conteggia gli impulsi entro un dato intervallo di tempo? L'uscita del contatore 64 e* collegata ad un canale omnibus di trasferimento dei dati 82 il quale risulta collegato ad un ingresso di un microprocessore 80. Le uscite del campionatore 24 del "burst", di un "latch" PIX 74 e di un"latch" SAT 78 vengono pure accoppiate al canale omnibus 82 di trasferimento dei dati. Una parola di controllo PIX generata dal controllo PIX 72 comandabile dall'utente, viene alimentata all*ingres? so del bistabile bloccato o "latch" PIX 74;mentre una parola di controllo della saturazione, generata dal controllo della saturazione 76 regolabile dall'utente, viene applicata all*ingresso del bistahile blocca^ to 78 SAT. Il microprocessore 80 controlla il campionatore 24 del s?ncrosegnale di riferimento di colore, il bistabile bloccato PIX 74 ed il bista_ bile bloccato SAT 78, per mezzo di parole di controllo presenti sulle linee di controllo 81. Le parole di controllo del microprocessore, presenti sulle linee 84 per il controllo fine del guadagno, controllano il caricamento dell?unit? di memoria RAM 32 del blocco 30 per il controllo fine del guadagno e controllano pure una memoria temporanea,vale a dire un buffer 34?il quale viene utilizzato per memorizzare i dati per l?unit? di memoria PALI32. Il microprocessore controlla pure il rivelatore del sovraccarico di crominanza 60 attraverso i segnali presenti sulle linee di controllo COD 85 ed i registri a scorrimento per il controllo approssimato del guadagno, per mezzo delle linee di controllo 83?

Lo "shifter" 20 per il controllo approssimato del guadagno, secondo scatti di 12 dB, e* in grado di consentire guadagni di uno, due o quattro mediante spostamento delle parole dei segnali di crominanza verso sinistra, di zero posizioni bina_ rie, una posizione binaria, oppure due posizioni binarie, rispettivamente. In modo analogo, i registri a scorrimento a 6 dB 50 possono garantire guadagni di uno, oppure di due, mediante sposta^ mento dei segnali demodulati di crominanza verso sinistra, di zero, oppure di una posizione binaria. Questi due registri a scorrimento potrebbe_

ro venire combinati in un singolo registro a scorrimento del tipo a 18 dB, in sostituzione dello shifter 20 o degli shifters 50, a titolo di esempio illustrativo? Tuttavia, se gli shifters vengono combinati ed impiegati in sostituzione degli shifters 20 e 50, che consentono la concretizzazione del guadagno completo di otto all*uscita dei demodulatori 40, i livelli dei segnali di crominanza nei demodulatori potreb_ bero essere insufficienti per la produzione della risoluzione desiderata nei segnali di crominanza filtrati e demodulati? D?altra parte, se gli

shifters vengono combinati in modo tale da concre_ tizzare un guadagno completo di otto (tre spostamenti verso sinistra), all?ingresso del canale di crominanza, i segnali di crominanza di ingresso presenterebbero le tre posizioni binarie meno significative riempite con "zeri", man mano che la parola viene spostata verso sinistra. I tre bit zero non sono correlati al valore reale della parola di crominanza e, pertanto, costituiscono un rumore di basso livel lo nel segnale. Pertanto, un segnale eccessivamente viziato da rumore verr? filtrato e demodulato nel canale di crominanza? Nella versione schematizzata nella figura 1, viene stabilita una soluzione di compromesso fra questi tre effetti in conflitto fra di loro correlati allo spostamento dei segnali* prevedendo un massimo di due spostamenti verso siniatra all?ingresso del canale di crominanza ed un massimo di uno in corrispondenza dell'uscita.Il registro a scorrimento 20* del tipo a 12 dB, fornisce livelli sufficienti del segnali per il filtraggio e la demodulazione,mentre introduce un massimo di soli due bit meno significativi (35B-least significanti bits) di rumore nel segnale. Il segnale di crominanza viene quindi filtrato e demodulato dal filtro passa-banda di crominanza 22 e dai demodulatori 40, prima che le parole rappresentative dei segnali possano venire spostate verso sini_ stra,per l?ultima volta, per mezzo dei registri a scorrimento 50, del tipo a 6 dB.

La gamma del controllo del guadagno di crominanza del complesso rappresentato nella figura 1, e' stata rappresentata nella figura 2. La componente del segnale di crominanza, rappresentata dal sincrosegnale di riferimento di colore, presenta un'ampiezza picco-picco nominale di 40 unit? IRE. Un sincrosegnale di riferimento di colore, o "burst" presentante quest?ampiezza, non verrebbe amplificato dalla sezione di controllo automatico di crominanza ACC (automatic chroma control) del sistema di con_ trollo di crominanza e provocherebbe l?insorgere di un guadagno del sistema pari a 0 dB, trascurando gli effetti dei controlli comandabili dall?utente e gli effetti del rivelatore del sovraccarico di crominanza 60* Il sistema ACC di controllo automatico della crominanza, operer? in modo tale da amplificare il segnale di crominanza sino al livello nominale di 40 unit? IRE per il sincrosegnale di riferimento di colore man mano che l?ampiezza del segnale declina di 18 dB, secondo quanto indicato dalla linea appartenente alla gamma del controllo automatico di crominanza rappresentata nella figura 2. Quando il livello del segnale diminuisce entro un?ulteriore di gamma di 6 dB, secondo quanto indicato dalla porzione tratteggiata della linea rappresentativa della gamma del controllo automatico della crominanza,il guadagno ACC comporter? l?amplificazione del segnale di crominanza di 18 dB, mentre il livello del segnale non raggiunger? il livello di riferimento del sincrosegnale di riferimento di colore? Se il livello del sincrosegnale di riferimento di colore risulta inferiore al livello nominale di una entit? pari a 24 dB o di valore maggiore,il sistema di controllo automatico della crominanza attiver? un circuito di soppressione di colore. Il sistema di controllo del guadagno di crominanza e* pure in grado di attenuare un segna? le di crominanza eccessivamente intenso, sino ad un livello di 6 dB.

Il controllo di saturazione presenta una gamma di 6 dB, secondo quanto indicato dalla linea della gamma di controllo della saturazione SAI riportata nella figura 2* Il segnale di controllo della saturazione pu?* incrementare ^ampiezza del segnale di crominanza, che comporta un au__ mento della saturazione, sino ad un livello di 6 dB. Inoltre, il controllo PIX pu?* attenuare il segnale di crominanza sino ad un livello di 13 dB, secondo quanto indicato dalla linea della gamma di controllo PIX riportata nella figura 1. I controlli PIX e della saturazione possono venire realizzati sotto forma di un singolo controllo,se desiderato, con una gamma di regolazione del guadagno di cro_ minanza estesa da 6 dB a -18 dB? Tuttavia, questi controlli, o regolatori, sono stati rappresentati cone controlli separati nelle figure 1 e 2fin modo tale da consentire un controllo del guadagno, comandabile dall'utente, simile a quello adottato in un sistema Colortrak della RCA, secondo quanto preeedente_ mente indicato.

Inoltre, un fattore del guadagno di sovraccarico di crominanza viene derivato dal rivela^ tore 60 del sovraccarico di crominanza. Per segnali che non superano un livello di riferimento, il guadagno del sovraccarico di crominanza, considerato come guadagno COD (chroma overload) presenta un valore nominale di uno (0 dB). Ilan mano che si verifica un aumento del sovraccarico di crominanza, il valore del guadagno COD diminuisce in modo tale da attenuare il segnale, secondo quanto rappresentato dalla linea indicativa del guadagno COD rappresentata nella figu_ ra 2.

Il campionatore 24 del sincrosegnale di riferimento di colore opera in modo tale da rivelare il livello della componente rappresentata dal sincrosegnale di riferimento di colore. Facendo ora riferimento specifico alla figura 3 pu?' essere rilevato che nella stessa sono stati rappresentati parecchi cicli del sincrosegnale nominale di rifer?_ mento di colore 110. Il sincrosegnale nominale di riferimento di colore presenta un'ampiezza picco-picco di 40 unit? IRE. Il filtro digitale a pettine 12 produce un segnale di crominanza (C) formato da campioni digitali secondo la notazione di complemento a due. Nella notazione di complemento a due, questi campioni digitali del segnale di crominanza varieranno attorno al centro del sistema di numeri digitali presentante un valore di 00000000 per un sistema di numeri a otto bit o valore decimale di 0.

La gamma dinamica del sistema numerico a otto bit si estende da un valore di 10000000 (-128) che corrisponde a -60 unit? IRE, ad un valore di 01111111 (+127) che corrisponde a 60 unit? IRE, secondo quanto rappresentato nella figura 3. Il campionatore del sincrosegnale di riferimento di colore 24 campione il valore del sincrosegnale di riferimento di colore in corrispondenza dei picchi dei segnali, secondo quanto rappresentato da punti di campionamento A, B e C. Quando il sincrosegna_

le di riferimento di colore si trova in corrispondenza del proprio livello nominale corrispondente a 40 uni_ t? IRE, i picchi del sincrosegnale di riferimento di colore si troveranno ad un livello di 20 unit? IRE corrispondente ad un valore normalizzato di 422/5, o ad un valore digitale pari, approssimativamente, a 00101011 (+45)? Il campionatore del sincrosegnale di riferimento di colore pu?* venire controllato in modo tale da campionare i picchi di vari cicli compresi fra otto e undici cicli del sincrosegnale di riferimento di colore per ogni linea? La somma di tre di questi campioni* per un sincrosegnale di rife_ rimento di colore presentante un livello di 40 unit? IRE dovrebbe essere pari a 10000000 (+128), corrispondente a circa 60 unit? IRE. Questo rappresenta un valore normalizzato di 1 nella versione rappresentata nella figura 1? Pertanto* ed a titolo di esempio,il campionatore del sincrosegnale di riferimento di colore 24 pu?* venire controllato in modo tale da campionare tre picchi del sincrosegnale di riferimento di colore durante ognuna delle 328 linee video? Questi valori dei campioni possono quindi venire sommati e la somma pu?* venire divisa per 128? Il risultato di questo calcolo sar? rappresentato da un valore normalizzato di 1 per un livello nominale del sincrosegnale di riferimento di colore? Il circuito di controllo automatico della crominanza ACC agir? in modo tale da regolare il guadagno del sistema per correggere le variazioni da questo valore normalizzato?

Il campionatore 24 del sincrosegnale di riferimento di colore rappresentato nella figura 1, pu?' venire realizzato in conformit? a quanto indicato nella figura 4. L'impulso pilota verticale, prodotto dal sistema di deflessione, non rappresentato, del ricevitore televisivo,in modo del

tutto tradizionale, ripristina un contatore delle linee 224 e determina l'azzeramento di un accumulatore dei campi 220, Con il contatore delle linee ripristinato,la propria linea di uscita 128 produce un segnale di Lasso livello e, di conseguenza, un Invertitore 226 pu? produrre un segnale di livello elevato. In risposta a questo segnale, una porta logica AND 190 viene abilitata in modo tale da consentire il trasferimento del successivo impulso di sincronizzazione orizzontale prodotto dal sistema di deflessione. Il fronte posteriore dell'impulso di sincronizza^ zione orizzontale determina l'impostazione, vale a dire il posizionamento allo stato di SET del flip-flop 202 appartenente ad un circuito di ritardo 200 e determina pure l'azzeramento di un accumulatore delle linee 214, Quando il flip-flop 202 risulta impostato, vale a dire commutato allo stato di SET, viene abilitato un contatore 204 il quale inizia il conteggio dei cicli di un segnale di orologio ricorrente ad una frequenza di 3,58 MHz. Quando il contatore 204 raggiun_ ge un conteggio prestabilito? la logica di decodificazione del conteggio 205 produce un impulso che ripristina il flip-flop 202 e commuta allo stato di SET un flip-flop 210. Lo scopo del circuito di ritardo 200 e* quello di ritardare la commutazione allo stato di SET del flip-flop 210 rispetto all*impulso di sincronizzazione orizzontale, finche? risulter? presente 1?intervallo del sincrosegnale di riferimento di colore del segnale video all'ingresso dell'accumulatore delle linee 214*

Quando il flip-flop 210 viene imposta? to, vale a dire commutato allo stato di SET, lo stesso abilita una porta logica AND 212 la quale applica gli impulsi di un segnale di campionamento del burst, al terminale di ingresso di caricamento L (load) dell'accumulatore dell?'^Linee 214. Il segna? le di campionamento del burst comprende una sequenza di impulsi che risultano allineati, come fase,

con l'asse a 90?,vale a dire con l'asse R-Y del sincrosegnale di riferimento di colore. Il segnale ricorrente ad una frequenza di 3,58 MHz, per il contatore 204 ed il segnale di campionamento del burst, allineato come fase, possono venire sviluppati, nel ricevitore televisivo, in accordo con quanto illustrato nella figura 2 della domanda di brevetto statunitense No.297*556 intitolata "DIGITAL COLOR TELEVISION SIGNAL DEMODULATOR" , depositata il 51 agosto 1981* L'accumulatore delle linee comprende, ad esempio, un sommatore ed un registro di memoria.In risposta al segnale di campionamento del burst, il valore corrente del eincrosegnale di riferimento di colore viene sormaato ai precedenti valori dei campioni e la nuova somma viene memorizzata nel registro di memoria. Il fronte anteriore di ogni impulso del segnale di campionamento del burst somma un nuovo valore del sincrosegnale di riferimento di colore ai valori precedentemente memorizzata mentre il fronte posteriore dell'impulso del segnale di campionamento del burst incrementa un contatore 216.

L* accumulatore delle linee 214 totalizza i valori dei tre picchi del sincrosegnale di riferimento di colore, indicati in A, B e C nella figura 3. Il fronte posteriore del terzo impulso del segnale di canq>ionamento del burst incrementa il contatore 216 sino ad un conteggio di tre, in modo tale che una porta logica AND 218 possa produrre un impulso in corrispondenza della propria uscita. Questo impulso ripristina il flip-flop 210 il quale, a sua volta, disat__ tiva la porta logica AND 212. Questo impulso ripristina pure il contatore 204, ripristina il contatore 216, incrementa il contatore delle linee 224 e carica i contenuti dell?accumulatore delle linee 214 nell?accumulatore dei campi 220 il quale viene realizzato in modo analogo all?accumulatore delle linee*

Il campionatore del sincrosegnale di riferimento di colore continua a campionare i sincrosegnali di riferimento di colore sulle linee del segnale video,operando in conformit? a quanto precedentemente descritto. I valori campionati vengono memorizzati nell?accumulatore dei campi 220 man mano che il contatore delle linee viene incrementato entro 128 linee. Quando i valori campionati dalla centoventottesima linea campionata sono stati caricati nell?accumulatore dei campi? l'impulso prodotto dalla porta logica AND 218 incrementa il contatore delle linee sino ad un conteggio di 128,in modo tale che l?uscita derivata dall?invertitore 226 possa assu_ mere un basso livello. Questo segnale di basso livello disattiva la porta logica AND 222,in modo tale che il contatore delle linee 224 possa venire mantenuto in corrispondenza di un conteggio d? 128, mentre di_ sattiva la porta logica AND 190 nel senso che la stess? non pu? pi? trasferire alcun impulso di sin_ cronismo. Il segnale di livello elevato presente in corrispondenza dell?uscita 128 del contatore delle linee 224 in forma pure il micro proceasore che accumulatore dei campi 220 memorizza i campioni provenienti dalle 128 linee? Il microprocessore pu?* quindi leggere il valore memorizzato ne11?accumulatore dei campi 220 e pu?* dividere questo valore per 128, allo scopo di derivare un valore rappresentativo del livello del sincrosegnale di riferimento di colore, Il successivo segnale pilota verticale ripristiner? il contatore delle linee ed azzerer? l*accu__ molatore dei campi, come fase preparatoria alla fase di campionamento dei sincrosegnali di riferimento di colore del successivo campo video.

Il microprocessore 80 controlla il guadagno del segnale di crominanza nel complesso schematizzato nella figura 1, operando in conformit? a quanto verr? ora descritto in dettaglio? Il microprocessore 80 campiona dapprima il valore del posizionamento del regolatore PIX, memorizzato nel bistabile bloc cato PIX 74 ed il valore della regolazione del con? trollo di saturazione memorizzato nel bistabile bloccato SAT 78. Il microprocessore calcola il pro? dotto di questi due valori, in modo tale da ottenere un valore del guadagno contraddistinto dal riferimento PIXSAT?

Nella versione schematizzata nella figura 1, i valori PIX e SAT sono rappresentati da una notazione nella quale il bit pi? significativo LSB presenta un valore di , il successivo bit pi? significativo presenta un valore di mentre i bit rimanenti costituiscono potenze decrescenti di due

e cos? via). Ad esempio il valore

di SAT pu?* variare da un guadagno di uno

ad un guadagno di due secondo quanto indicato fra parentesi nella figura 2. In modo ana^ logo.il valore di PIX pu?* variare da un guadagno di l/8 a uno. Tuttavia, e' desiderabile che PIXSAT non debba superare il valore di uno, in nodo tale che il fattore composito di guadagno calcolato successivamente possa rientrare entro certi limiti. Pertanto, se PIXSAT risulta maggiore d? uno, il suo valore viene dimezzato,mentre questa dimezzatura viene compensata per mezzo dell'introduzione di un guadagno di due (uno spostamento verso sinistra) nei registri a scorrimento a 6 dB. Conseguentemente, il valore finale di PIXSAT non risulter? mai superio_ re a uno*

Il valore PIXSAT viene moltiplicato per un fattore di guadagno indicativo del sovraccarico di crominanza, denominato GUADAGNO COD, derivato in risposta ai segnali fom iti dal rivelatore del sovraccarico di crominanza 60. Il prodotto di PIXSAT e del GUADAGNO COD viene considerato come un PRE_GUADAGNO (PREGAHi). Poich?? il GUADAGNO COD (COD GAIN) presenta un valore massimo di uno, secondo quanto rappresentato nella figura 2 e poich?* PIXSAT e? stato in precedenza limitato ad un valore massimo ammissi_ bile di uno, il valore di PREGRAIN non pu?* essere conseguentemente superiore a uno.

Il microprocessore 80 ottiene quindi il valore medio BA del sincrosegnale di riferimento di colore, secondo quanto precedentemente descrit__ to con riferimento alla figura 3. Il valore BA nomina_ le e* pari a uno ? Se BA risulta mag_ giore di uno, il segnale di crominanza verr? atte__ nuato, sino ad un massimo di 6 dB (guadagno di 0,5). Se BA risulta inferiore a uno, lo stesso verr? amplificato sino ad un guadagno massimo di 18 dB (guadagno di 8). Poich?* BA viene espresso in relazione ad un valore normalizzato di uno, il valore di BA pu?* venire direttamente convertito in un fatto_ re di guadagno, mediante inversione del valore di BA, come verr? in seguito descritto. Vale a dire se il sincrosegnale di riferimento di colore risulta di ampiezza ridotta di 6 dB, il valore di BA risulter? pari a 0,5 ? ?.guadagno di due porter? quindi il segnale di crominanza ad un livello supe__ riore, sino al raggiungimento del valore desiderato. Se il sincrosegnale di riferimento di colore risulta ridotto di 1B dB, il valore di BA sar? pari a un ottavo , richiedendo in tal modo un guadagno di otto.

Il fattore di guadagno ACC rappresenta il prodotto di un termine di guadagno approssimato, concretizzato dallo shlfter 20,per il guadagno approssimato, di 12 dB e di un termine corrispondente ad un guadagno fine, secondo quanto concretizzato dal blocco 30 associato ad un guadagno fine? Si assuma, ad esempio, che il valore BA risulti pari a 0,00110002, vale a dire pari a 3/16. Questo corrisponde alla presenza di un segnale di crominanza

di circa 14,5 dB, al di sotto del livello desiderato, secondo quanto indicato dal punto 100 nella figu_ ra 2. Il GUADAGNO ACC (ACC GAIN) viene quindi calcolato mediante spostamento di BA verso sinistra,finche* lo stesso risulter? maggiore di un mezzo

Ogni spostamento di BA verso sinistra corrisponde ad un incremento di guadagno di 6 dB? Per ogni spostamento di BA verso sinistra,lo shifter 20 per il guadagno approssimato opera in modo tale da determinare uno spostamento verso sinistra del segnale di erominanza di una posizione binaria. Conseguentemente, se il valore ?? di 0,00110002 viene spostato, verso sinistra, di due posizioni binarie,il nuovo valore BA sar? pari a ? mentre lo "shifter? per il guadagno approssimato verr? impostato in modo tale da introdurre due spostamenti verso sinistra del guadagno di crominanza, per un guadagno di 12 dB. Il nuovo valore BA normalizzato e* ora p$ri a 3/4, vale a dire maggiore di un mezzo . Pu?* essere rilevato che se il nuovo valore BA viene ulteriormente incrementato di un terzo di 3/4? BA presenter? ancora il valore nominale desiderato di uno. -Questo viene ottenuto invertendo il valore BA di 3/4, in modo tale da ottenere un termine di guadagno ACC di 4/3. Questo guadagno di 4/3, corrispondente ad un guadagno di 2,5 dB, viene quindi concretizzato nel blocco 30 concernente il guadagno fine,mentre il guadagno di 12 dB, viene concretizzato nello "shifter? 20 per il guadagno approssimato, per un guadagno ACC totale di 14,5 dB. Il segnale di crominanza viene quindi amplificato sino al livello desiderato.

Pu?* essere rilevato che poich? BA viene spostato, verso sinistra,finche* lo stesso ri_ sulta maggiore di un mezzo, il termine concernente il guadagno ACC fine, costituente l?inverso di BA, non risulta mai maggiore di due, circa. Il termine concernente il guadagno fine ACC viene quindi moltiplicato per il valore PREGAIN definito, tale valore essendo stato in precedenza limitato ad un valore massimo di uno, in modo tale da produrre un termine rappresentativo del prodotto finale del guadagno GP il quale, di conseguenza, non pu?? essere superiore a due. Vengono quindi concretizzati guadagni sino a circa un valore di due (6 dB) nel blocco 30 concernente il guadagno fine.

Il termine rappresentato dal prodotto del guadagno GP (gain product) viene utilizzato per calcolare una tabella di parole dati le quali vengono caricate nell*unit? d? memoria RAM 32. Queste parole dati vengono indirizzate dal segnale di crominanza, e quindi sommate al segnale di crominanza da parte del sommatore 36. le parole dati possono essere rappresentate da una rappresentazione frazionaria positiva o negativa (complementata a due) dei corrispondenti valori degli indirizzi del segnale di crominanza. Se le parole sono positive,le stesse vengono sommate al segnale di crominanza da parte del sommatore[corr?spondente]. Pertanto,il blocco concernente il guadagno fine, indicato in 30, produce segnali uguali al segnale di crominanza pi?.o meno una certa frazione del segnale di crominanza.il blocco concernente il guadagno fine e* quindi in grado di duplicare il valore del guadagno di crominanza, ottenendo in tal modo un guadagno di due (6 dB).

Poich?* il blocco 30 concernente il guadagno fine, pu?* presentare un guadagno massimo di due, i segnali prodotti dal sommatore 36 devono presentare un numero di bit di tino superiore rispetto a quelli dei segnali d? crominanza applicati. Questo pu? essere facilmente ottenuto impiegando un sommatore classico con un bit di riporto, o di eccedenza (carry-out)/come sommatore 36. Espresso mate^ maticamente, un segnale di crominanza a IT bit richieder? l'impiego di una unit? di memoria RAM capace di memorizzare 2 parole di N bit, mentre il sommatore sar? in grado di produrre parole presen^ tanti N+l bit. Ad esempio, un segnale di crominanza a sei bit richieder? un?unit? di memoria RAM capace di memorizzare 64 parole di sei bit mentre il sommatore produrr? segnali di uscita a sette bit?

Da quanto precedentemente riportato pu?* essere rilevato che il guadagno massimo del segnale di crominanza, per la versione schematizzata nella figura 1, e* pari a 12 dB, secondo quanto fornito dallo "shifter" 20, pi? i 6 dB forniti dagli "shifters" 50, pi? un.valore massimo di 6 dB introdotto dal blocco 30 per il guadagno fine, per un totale di

24 dB. Facendo riferimento alla figura 2 pu?' essere rilevato che questo guadagno massimo verr? fornito quando l?ampiezza del sincrosegnale di riferimento di colore risulta ridotta di 18 dB, quando il controllo BIX viene impostato per un guadagno di uno

(0 dB), quando il controllo SAI viene impostato

per un guadagno globale di 6 dB e quando non si verifica un sovraccarico di crominanza (COD GAIN = 1)?

L?operazione precedentemente descritta, della versione schematizzata nella figura 1, pu?? venire concretizzata programmandoil microprocessore 80 in accordo con i diagrammi di flusso riportati nelle figure 5-10. La figura 5 rappresenta un diagramma di flusso della prima sequenza nel programma del microprocessore,nella quale viene generato il termine PREGAIN e viene determinato il guadagno degli "shifters" 52 e 54 a 6 dB. Nella fase la, il microprocessore memorizza il valore dal bistabile bloccato PIX 74, in una locazione denominata ?I? GAIN. La gamma dei valori di PIX GAIN e? compresa fra 1-1LSB

. L?espressione

1-1L3B si riferisce ad un valore normalizzato di uno meno il valore di un bit meno significativo (least significant bit) di 1.11 valore di

e* una parola di nove bit mentre e? desiderabile limitare le lunghezze delle parole a otto bit? pertanto,il valore di uno viene ridotto al livello binario immediatamente inferiore, di

presentante una lunghezza di otto bit, tale valore essendo espresso,in questa discussione, come 1-1LSB, secondo quanto precedentemente indicato. Deve essere rilevato che viene adottata una notazione similare entro l?intero diagramma di flusso, allo scopo di mantenere i valori entro una lunghezza desiderata di parola.

Nella fase IJD, viene controllato il guadagno PIX GAIN, allo scopo di determinare se lo stesso ri_ sulta inferiore al valore minimo di 1/8. Se si verifica questa condizione, il guadagno PIX GAIN viene forzato ad un valore di l/8. Il valore proveniente dal bistabile bloccato SAI 78 viene quindi memorizzato in una locazione denominata SAT GAIN. Poich?* SAI GAIN presenta una gamma compresa fra uno e 2-2LSB

? la gamma di SAI GAIN viene divisa per due, nella fase, vale a dire nel passo le, in modo tale da portare il valore massimo della gamma ad un livello inferiore a uno. Da gamma dimezzata risulta quindi compresa fra un mezzo e 1-1 LSB. Questa divisione verr? successivamente tenuta in considerazione quando viene calcolato il valore in corri_ spondenza di una locazione PREGAIN. Il parametro SAT GAIN viene quindi esaminato allo scopo di sta? bilire se il valore dimezzato risulta inferiore al valore minimo di un mezzo. In questo caso,il guadagno SAI GAIN viene forzato a un mezzo. Viene calcolato il valore in una locazione PIXSAT moltiplicando PIX GAINper SAI GAIN.

Nella fase li viene ottenuto il conteggio della transizione CGD dal contatore 64. Questo conteggio e* rappresentativo del numero di volte in cui il segnale di crominanza ha superato il livello di riferimento memorizzato nel comparatore 62, durante un intervallo di tempo precedente. Questo con_ teggio viene confrontato con un valore interno di soglia,il quale viene impostato in modo tale da poter corrispondere con l'intervallo di tempo entro il quale e* stato effettuato il conteggio della transizione COD. Se il conteggio supera il valore di soglia, viene decrementato il valore di un conteg_ gio memorizzato internamente in corrispondenza di una locazione denominata "GUADAGNO COD" (COD GAIN). Se il conteggio non supera la soglia,il valore nella locazione COD GAIN viene incrementato finche' lo stesso si trova al proprio valore massimo di 1-1LSB. Il valore nella locazione CGD GAIN, che rappresenta la risposta del sistema al sovraccarico di crominanza, risulta quindi sempre di valore inferiore a uno.

Nel passo ln, il valore nella locazione PIXSAT viene moltiplicato per il valore presente nella locazione COD GAIN, in modo tale da ottenere il valore memorizzato in una locazione PREGAIN? PREGAIN viene nuovamente confrontato con un mezzo.

Se PREGAIN risulta maggiore di, o uguale a un mezzo,i contenuti di una locazione

/OLD FLAG (vecchio FLAG) ricevono i contenuti di una locazione FLAG,mentre FLAG riceve il valore uno.

Quando FLAG e* uno, gli shifters che introducono un guadagno di 6 dB, sposteranno i segnali I e Q verso sinistra di una posizione binaria,in modot ale da ottenere un guadagno di 6 dB. Quando FLAG e' pari a zero,gli "shifters a 6 dB non sposteranno i segna__ li I e Q, il che rappresenta la condizione per la quale PREGAIN risulta inferiore ad un mezzo. In que_ st'ultimo caso, quando PREGAIN risulta inferiore ad un mezzo, PREGAIN viene duplicato,in modo tale da produrre il valore PREGAIN finale. La duplicazione di PREGAIN nel passo Ir, o l'impostazione del FLAG dello shifter a 6 dB nella fase lq compensa il dimezzamento della garnna di SAI GAIN nella fase le.

Il valore finale di PREGAIN risulta sempre inferiore a uno# Il programma esce ora dalla prima sequenza ed entra nella sequenza due concernente il guadagno ACC, secondo quanto rappresentato nella figura 6.

la sequenza 2 nella figura 6 riguarda un complesso di campionamento del sincrosegnale di rife__ rimento di colore, del tipo a loop aperto,in cui viene campionato il sincrosegnale di riferimento di colore, vale a dire il "burst? prima che il livello dello stesso sia stato modificato dal sistema di controllo del guadagno di crominanza. Ilei passo 2a, il valore medio BA (burst average) ottenuto dal dispositivo di campionamento del sincrosegnale di riferimento di colore, viene memorizzato in una locazione denominata BA. BA presenta un valore nominale di Tino, secondo quanto precedentemente descritto? BA viene dapprima esaminato allo scopo di determinare se lo stesso risulta minore del valore BA precedentemente ottenuto(BA PAST), tale valore venendo memorizzato in una locazione appunto denominata BA PAST, secondo quanto verr? in seguito descritto, meno il valore di tre bit meno significativi ISB Se BA non e* inferiore a questo valore, viene esaminato BA allo scopo di stabilire se lo stesso e* maggiore del BA precedente, vale a dire di BA PA3T pi? il valore di tre LSB. Se non si verificano queste condizioni, la media del burst non e? variata in modo apprezzabile dall'ultimo intervallo di campionamento e non e* necessario ricalcolare il valore del guadagno ACC. Il valore esistente del guadagno ACC viene mantenuto inalterato ed il programma esce dalla seconda sequenza per passare alla sequenza 3* Se BA e' variato di una entit? maggiore del valore di 3 KB, il pro? granma procede verso il passo 2d, in cui la locazione BA PAST riceve il valore nella locazione BA, mentre un indicatore del guadagno approssimato, in una locazione denominata CG, riceve il valore zero?

Uella fase successiva 2e, viene controllato BA allo scopo di stabilire se lo stesso supera il proprio valore massimo di 2-2 IBB? In caso.affermati^ vo, BA viene forzato a 2-2 ISB, Questo valore di BA comporta un valore del GUADAGNO ACC (ACC GAIN) pari, approssimativamente, a un mezzo, rappresentante l'at_ tenuazione massima che deve venire introdotta nel segnale di crominanza da parte del guadagno ACC.

Se BA risulta inferiore al valore massimo, lo stesso viene controllato allo scopo di verificare se BA risulta inferiore a, o uguale ad un mezzo, nel passo 2g* Se non si verificano queste condizioni, il programma passa alla fase 2s ? Se ?A risulta inferiore a, o ugua_ le a 0,5,il valore in BA viene duplicato mentre il valore in CG viene incrementato di uno, il che provoca l?introduzione di un guadagno di 6 dB, da parte dello "shifter" concernente il guadagno approssimato, allo scopo di compensare la duplicazione di BA. Il nuovo valore di BA viene nuovamente confrontato con un mezzo e se lo stesso non risulta inferiore a, o uguale a un mezzo, la sequenza passa alla fase 2s.

Se BA risulta ancora inferiore a, o uguale a un mezzo, il valore in BA viene nuovamente duplicato ed il valore in CG viene incrementata di uno,in modo tale che lo "shifter" del guadagno approssimato possa introdurre un guadagno supplementare di 12 dB. Il nuovo valore BA viene nuovamente confrontato con un mezzo nel passo 21? Se questo valore risulta maggiore di un mezzo,la sequenza passa al passo 2s? Se BA risulta inferiore a, o uguale a un mezzo, viene esaminato BA allo scopo di verificare se lo stesso risulta minore di un quarto. Se si verificano queste condizionil segnale di crominanza si trova almeno di 24 dB al di sotto del proprio livello nominale e viene quindi attivato il soppressore del colore mentre la sequenza esce per passare al programma principale M. Se il valore non risulta inferiore a un quarto, BA viene forzato ad un valore di (1/2+1 LSB), in modo tale da ottenere un guadagno ACC di valore massimo pari, approssimativamente, a 1B dB. Infine, viene generato il valore d? una locazione ACC GAIN mediante inversione di BA nel passo 2s. Il programma esce quindi verso la sequenza 3 indicata nella figura 7?

Nella sequenza 3 della figura 7? i valori precedentemente calcolati di PREGAIN e ACC GAIN vengono utilizzati per la generazione di una tabella per l?unit? di memoria RAM 32.

Nel passo 3a, viene calcolata una locazione memorizzante un prodotto dei guadagni GP

(gain product) come prodotto di PREGAIN e ACC GAIN.

GP risulter? in una gamma compresa fra zero e 2-1 LSB, o risulter? inferiore a due. Nella fase 3b, GP viene verificato allo scopo di stabilire se lo stesso risulta inferiore al precedente valore di GP

(GP OLD), memorizzato in una locazione appunto definita GP OLD, meno il valore di tre LSB. Se non si verifica questa condizione, GP viene verificato,nella fase 3c per stabilire se lo stesso risulta maggiore di GP OLD pi?.il valore di tre LSB. Se non si verifica questa condizione, GP non ha subito una variazione significativa dalla precedente genera

2ione della tabella RAM e non deve essere quindi calcolata una nuova tabella. Una locazione denomina ta RAMOK, riceve il valore uno, allo scopo di indicare questo fatto,mentre la sequenza esce verso la sequenza M del programma principale. Se il valore di GP ha subito una variazione, la locazione GP OLD riceve il valore contenuto in GP e la sequenza passa alla fase 3e? ,

Nella fase 3e, viene controllato GP allo scopo di determinare se lo stesso risulta maggiore, o uguale a uno. In caso affermativo,il valore in GP viene decrementato nella fase 3f? La porzione intera (del valore GP originale), viene alimentata al blocco 30 concernente il guadagno fine,per mezzo dell?accoppiamento diretto del segnale di crominanza ad un ingresso del sommatore 36 /mentre la porzione frazionaria verr? alimentata dal segnale in uscita dalla memoria RAM 32. la sequenza passa quindi alla fase 3h.

Se GP risulta inferiore a uno, la loca_ zione GP riceve il valore di (1-GP) costituito da un numero frazionario negativo mentre viene impostato un indicatore o "FLAG" negativo (NEGATIVE FLAG), Nel blocco 30 concernente il guadagno fine, l?unit? di memoria ad accesso casuale RAM 32 produrr? valori frazionari negativi i quali? quando sommati al segna_ le di crominanza accoppiato direttamente, nel sommatore 36, produranno segnali di crominanza modificati da un fattore di guadagno frazionario positivo? La sequenza passa quindi alla fase 3h.

Le fasi successive consentono la gene_ razione della tabella dell'unit? di memoria RATI per una unit? di memoria RAM da 256 x n bit? Nella fase 3h, le locazioni denominate FRAZIONE e INTERO ricevono i valori 0, una locazione PAG di un conta_ tore degli indirizzi, di tipo positivo, riceve il valore zero, una locazione NAC del contatore degli indirizzi, di tipo negativo, riceve il valore 256/ mentre una locazione denominata IC (loop eounter) riceve il valore 128? Nella fase successiva 3i,, la locazione PAC viene incrementata mentre la locazione NAC viene decrementata di uno? Nella fase 3k, FRAZIONE viene incrementata del valore GP? Tiene quindi esaminato il termine FRAZIONE nella fase 31, allo scopo di verificare se lo stesso risulta pari a uno o di valore maggiore. Se non si verificano queste condizioni, nella fase 3g, il valore INTERO viene registrato in corrispondenza dell'indirizzo PAC della memoria temporanea, vale a dire del buffer 34 mentre il suo complemento a due, INTERO+l, viene registrato in corrispondenza della locazione NAC della memoria temporanea. L?espressione x rappresenta il valore di x in forma binaria, con ogni bit invertito. Ad esempio, se x=Oll, si verificher? x = 100. Un numero binario negativo viene rappresentato come complemento a due. Se FRAZIONE risulta maggiore di, o uguale a uno, INTERO viene incrementato di uno, se il FLAG negativo (NEGATIVE FLAG) non e* impostato, mentre viene decrementato di uno se risulta impostato il FLAG NEGATIVO, (Passi 3m, 3n e 3E). Il nuovo valore di INTERO viene quindi carica_ to nel buffer 34 in corrispondenza della locazione di indirizzo PAG mentre INTERO 1 viene caricato in corrispondenza della locazione del buffer NAC nella fase 3a? Il bit pi?.significativo MSB (most significant bit) di FRAZIONE viene quindi impostato a 0, poich?f questo rappresenta il bit che indica il fatto che FRAZIONE risulta maggiore di, o uguale a uno. Il contatore del loop IO (loop counter) viene decrementato di uno e viene quindi verificato allo scopo di stabilire se lo stesso risulta pari a zero, indicando in tal modo che e* stata caricata l'intera tabella (fase 3r). Se I? non e' pari a zero, la sequenza ritorna alla fase 3j,(fase 3.8); se LC e* pari a zero,un valore di zero viene caricato nella locazione zero dell?indirizzo del buffer,il FLAG NEGATIVO viene azzerato (fase 3t) mentre il programma passa al programma principale M.

Pu? essere rilevato che la sequenza precedentemente riportata consente di caricare il buffer 34 in ordine ascendente ed in ordine discendente, dal valore centrale di zero del sistema numerico di complemento a due. Ad esempio, se GP risulta uguale a 0,67, FRAZIONE risulter? uguale a 0,67 durante il primo ciclo iterativo, o "loop" attraverso il pr?gramma. I valori di zero dell'INTERO verranno registrati in corrispondenza delle locazioni di indirizzo del buffer 1 e -1 durante questo primo "loop". Durante il secondo "loop", FRAZIONE viene incrementato di 0,67? in modo tale da produrre un nuovo valore di 1,34? Se il FLAG NEGATIVO non e1 impostato, un valore INTERO di 1 viene caricato nella locazione di indirizzo 2 del buffer mentre il valore di -INTERO 1 di -1 viene caricato nella locazione di indirizzo del buffer -2? FRAZIONE viene quindi troncate a 0,34? Durante il terzo ciclo iterativo FRAZIONE viene incrementata di 0,67? sino ad un valore di 1,01. INTERO viene quindi incrementato a 2 e caricato nella locazione 3 di indirizzo del buffer mentre un valore INTERO 1 di -2 viene caricato nella locazione -3 di indirizzo del bufer* FRAZIONE viene quindi troncato a 0,01. Durante il quarto ciclo interativo, FRAZIONE viene incrementata a 0,68 e INTERO non viene cambiato. Un valore INTERO di 2 viene caricato nella locazione 4 di indirizzo del buffer,mentre un valore INTERO 1 di 42 viene caricato nella locazione -4 di indirizzo del buffer. La sequenza continua,in questo modo, finche* sono state caricate tutte le locazioni della memoria temporanea, vale a dire del buffer, terminando con un valore di zero che viene caricato nella locazione zero di indirizzo del buffer.

Quando il buffer risulta completamente caricato, viene eseguito il programma principale rappresentato nella figura 8, in modo tale da regolare il guadagno del sistema? Il programma principale inizia dapprima un controllo, nella fase 8a per stabilire se il segnale video ha rag giunto l'intervallo di soppressione verticale secondo quanto indicato,ad esempio, da un impulso di cancellazione verticale. E* desiderabile variare il guadagno del sistema soltanto durante l'intervallo di soppressione verticale, in modo tale da non disturbare la rappresentazione dell'immagine televisiva. Dopo che e' iniziato un intervallo di soppressione verticale,il programma opera ima verifica nella fase 8b, allo scopo di verificare se il soppressore del colore e* stato attivato nella fase 2n? Se il soppressore del colore e* stato attivato, il segnale di crominanza viene forzato a zero nella fase 8c ed il programma passa alla sequenza 1? In questo sistema del tipo ACC a loop aperto, il segnale di crominanza pu?' essere forzato a zero, in corrispondenza di qualsiasi punto nel percorso dei segnali che segue il punto di prelievo per il campionatore del sincrosegnale di riferimento di colore 24? Se il segnale di colore non deve venire soppresso,il programma opera una verifica nella fase 8d allo scopo di verificare se RAMOK e' uguale a uno? In caso affermativo,la unit? di memoria EAM 32 non deve venire ricaricata e la sequenza passa alla fase 8f? Se RAMOK non e* uguale a imo, i dati nel buffer vengono trasferiti all?unit? di memoria RAM 32 nella fase 8e? Dopo che l?unit? di memoria RAM 32 e* stata caricata con la nuova tabella di dati, lo shifter 20 per il guadagno approssimato a 12 dB viene impostato per il numero di spostamenti o di "shifts" indicati dal valore di CG: nessuno per CG=0, uno per CG=1, e due per CG=2. (Rase 8f). Nella fase successiva 8g, gli shifters 50 a+6 dB vengono impostati in modo tale da ottenere uno spostamento verso sinistra se

FI,AG = 1, ed in modo tale da non introdurre alcuno spostamento se FLAG=O, Successivamente viene calcola_ to un nuovo valore di riferimento COD moltiplicando FIXSAI per il valore nominale di riferimento (rappresentato come corrispondente a 40 unit? IRE nella figura 4) e memorizzato nella locazione COD EEF? Questo impedisce al rivelatore del sovraccarico di crominanza di opporsi ad un incremento nella saturazione provocata dal controllo* o regolatore della saturazione comandato dall?utente? Nella

fase 8i, il valore di riferimento COD (COD REF) viene trasferito al comparatore di riferimento

per il sovraccarico della crominanza 62,mentre RAUOK viene impostata ad un valore pari a zero.

Il sistema risulta nuovamente pronto per elaborare il segnale di crominanza ed il programma ritorna alla sequenza 1?

Pu?* essere desiderabile collegare il campionatore del sincrosegnale di riferimento di colore 24 in una configurazione a loop chiuso, secondo quanto indicato dalla connessione del campionatore del burst 24' all?uscita dello shifter 52 a 6 dB. Questa connessione pu?* essere vantaggio sa per il fatto che, in questo punto, viene pr?dotto un sincrosegnale di riferimento di colore di livello elevato, il quale pu? venire campionato allo scopo di produrre un segnale di regolazione della fase per il segnale di campionamento del convertitore A/D 10, a titolo di e sempio illustrativo. Quando il campionatore 24' del sincrosegnale di riferimento di colore e* collegato all?uscita del sistema di controllo del guadagno di crominanza, la sequenza ACC a loop aperto della figura 6 pu? venire modificata secondo quanto indicato dalla sequenza a loop chiuso riportata nella figura 10? Inoltre, il soppressore di colore deve forzare a zero il segnale di crominanza,in corrispondenza di un punto che segue il punto di prelievo per il campionatore 24* del sincrosegnale di riferimento di colore,ad esempio nella matrice, 16 riportata nella figura 1?

Nella figura 10 il valore medio del sincrosegnale di riferimento di colore, vale a dire del burst BA (burst average) viene ottenuto nella fase 2a* Il valore BA, nel caso di un ciclo iterativo, o loop chiuso, contiene tutti i fattori di guadagno del sistema concernente il guadagno di crominanza, poich? BA viene derivato dall*uscita del sistema? Nella fase 2t, successiva, BA viene diviso per il valore di FEEGAIN precedentemente definito?in modo tale da rimuovere questo fattore di guadagno? Successivamente,il valore del FLAG vecchio (OLD FLAG) viene verificato nella fase 2u, in modo tale da determinare se il sincrosegnale di riferimento di colore e' stato incrementato di 6 dB da parte del registro a scorrimento o "shifter 52 a

+6 dB? In questo casot BA viene diviso per due nella fase 2v. Il valore BA del sincrosegnale di riferii mento di colore rappresenta ora un prodotto del sincrosegnale di riferimento di colore in corri__ spondenza dell'ingresso del sist ema e del fattore di guadagno ACC?

Nelle successive fasi 2b e viene controllato il valore BA, allo scopo di verificare se lo stesso rientra nei tre hit del valore nominale di 1 per il prodotto del burst e del guadagno ACC? In caso affermativo,il programma passa alla sequenza 3 precedentemente descritta? Se il valore di BA risulta sostanzialmente differente dal valore nomina_ le, una locazione denominata BA PAST riceve il valo_ re in BA e BA viene diviso per il termine GUADAGNO ACC (ACC GAIN) nella fase 2d, in modo tale da rimuovere tutti i fattori di guadagno dal valore BA, salvo per il guadagno dello "shifter" concernente il guadagno approssimato* Nella successiva fase 2w BA viene diviso per la funzione (CG2/2)+(CG/2)+l allo scopo di rimuovere, da ?A, il guadagno dello shifter concernente il guadagno approssimato? Tutto il guadagno del sistema e* stato quindi rimosso da BA, in modo tale da permettere il calcolo del guadagno del controllo automatico di crominanza ACC con le fasi successive 2e - 2s, secondo quanto precedentemente descritto nel sistema a ciclo iterativo, o "loop" aperto della figura 6?

Quando il campionatore 24 del sincrosegna? le di riferimento di colore e* accoppiato nella configurazione a loop aperto, non viene generalmente richiesta,all*avviamento, una operazione di inizializzazione dell?hardware del sistema poich?* il campione del sincrosegnale di riferimento di colore non viene elaborato dal sistema? Tuttavia, quando il campionatore 24* del burst e* accoppiato in ima configurazione a loop chiuso, e* necessaria una certa inizializzazione? Questo pu?* essere ottenuto per mezzo della sequenza di inizializzazione, in funzione dell?attivazione, quando il ricevitore televisivo viene acceso,in modo tale da impostare a uno il guadagno del sistema.In questa sequenza, CG viene impostato a zero e, corrispondentemente viene impostato lo "shifter"20 concernente il guadagno approsslmato, a 12 dB per un?assenza di sposta^ mento o di "shifts", il che corrisponde ad un guadagno unitario. La unit? di memoria RAM viene caricata con tutti zeri,in modo tale che il blocco 30 concernente il guadagno fine, possa presentare un guadagno unitario. Gli shifters 52 e 54 a 6 cLB, vengono impostati per un?assenza di spostamenti, in modo tale da ottenere un guadagno unitario. H valore nominale di riferimento viene applicato al comparatore COD 60/mentre il guadagno interno COD viene impostato ad 1-1 ISB. Infine,il guadagno ACC (ACC GAIN) viene impostato a uno. Il sistema a loop chiuso e* ora pronto per calcolare un valore corretto del guadagno di crominanza.

Il blocco 30 concernente il guadagno fine, schematizzato nella figura 1, pu?* venire modificato utilizzando la sola unit? di memoria RAM 32 per ottenere un guadagno sino a 6 dB, eliminando in tal mode la necessit? di impiego del sommatore 36. Poich?* la gamma dinamica dell?unit? di memoria RAM deve venire conseguentemente duplica^ ta da zero ad un guadagno di uno a zero ad un guadagno di due,il valore di ogni locazione della memoria RAM, deve venire incrementato sommando il rispettivo valore di indirizzo di ogni locazione della RAM, al valore di INTERO, quando vengono calcolati i rispettivi valori per la tabella della RAM, nella sequenza 3? L'impiego della sola RAM per il blocco con_ cernente il guadagno fine, comporta lo svantaggio con_ sistente in un dimezzamento della gamma dinamica del blocco 30 riguardante il guadagno fine, quando viene impiegata una RAM della stessa dimensione? La gamma di^ namica pu?* venire mantenuta soltanto duplicando le dimensioni della RAM? L'impiego del blocco 30 per il guadagno fine, rappresentato nella figura 1, risulta vantaggioso per il fatto che il seminatore 36 pu?* produrre parole di N+l bit quando le parole a N bit vengo no applicate all'ingresso del blocco concernente il guadagno fine? Inoltre, l'impiego del sommatore 36 nel blocco riguardante il guadagno fine, consente l'ot tenimento di una maggior accuratezza dei bit meno significativi, nel caso in cui si desideri dimezzare la capacit? dell'unit? di memoria RAM 32, poich?' l'esatto valore del segnale di crominanza viene sommerto al segnale d? uscita della RAM, da parte del somma_ tore? In questa disposizione, 1'accuratezza dei bit meno significativi LSB verrebbe ridotta per effetto dell'impiego di una RAM di dimensioni inferiori quantun que una semi-accuratezza dei bit meno significativi

Claims (6)

RIVENDICAZIONI

1. In un ricevitore televisivo includente una sorgente di segnali digitali di informazione dei colori presentanti una componente rappresentata dal sincrosegnale di riferimento di colore (burst) ed una sorgente di segnali di controllo dei colori rappresentanti un livello di amplificazione,o di attenuazione^,che deve venire applicato a detti segnali digitali di informazione dei colori, un sistema per il controllo del guadagno del segnale di crominanza caratterizzato dal fatto che comprende;

mezzi (24)? sensibili a detti segnali di informazione dei colori (c), a carattere digitale, per produrre un segnale indicativo del livello di detta componente rappresentata dal sincrosegnale di riferimento di colore;

mezzi (80) sensibili a detto segnale di indica_ zione del livello del sincrosegnale di riferimento di colore ed a detti segnali di controllo del colore, per calcolare il guadagno totale richiesto per l'applicazione a detti segnali digitali di informazione dei colori e per produrre segnali di controllo del guadagno rappresentativi di detto guadagno totale; un complesso circuitale, di tipo digitale, per il guadagno di crominanza, di tipo controlla_ to (20, 30, 50) presentante un ingresso accoppiato in modo tale da ricevere detti segnali di informazione dei colori, di tipo digitale ed una uscita in coririspondenza della quale vengono prodotti i segna li digitali di informazione dei colori, modificati per mezzo di un fattore di guadagno (I, Q), detto complesso circuitale includendo un registro a scorri_ mento o "shifter (20), per i segnali, di tipo con_ trollato, presentante un ingresso di controllo accoppiato a detti mezzi di calcolo e sensibile

a detti segnali di controllo del guadagno per regola_ re il guadagno di detti segnali di informazione dei colori, secondo incrementi multipli di 6 dB, ed un blocco (30) per il guadagno fine, accoppiato in serie a detto shifter dei segnali e presentante un ingres__ so di controllo accoppiato a detti mezzi calcolatori e sensibile a detti segnali di controllo del guadagno per regolare il guadagno di detti segnali di informazione dei colori, secondo incrementi, entro una gamma estesa sino a circa 6 dB,

in cui detti mezzi calcolatori ripartiscono detto guadagno totale fra detto "shifter" dei segnali e detto blocco per il guadagno fine,in modo tale da modificare il livello di detti segnali di informazione dei colori in accordo con detto requisito concernente il guadagno totale?

2. Complesso secondo la rivendicazione 1, capra tterizzato dal fatto che detti mezzi calcolatori (80) comprendono un microprocessore ed in cui detta sorgente di segnali di controllo del colore comprende un controllo, o regolatore della saturazione (76) manovrabile da un utente.

3 Complesso secondo la rivendicazione 1 o la rivendicazione2 , caratterizzato dal fatto che comprende:

un rivelatore del sovraccarico di crominanza (62) presentante un ingresso sensibile a detti segna__ li digitali di informazione dei colori (c), per rivelare la presenza di livelli dei segnali in eccesso rispetto ad una soglia predeterminata, allo scopo di produrre un segnale di sovraccarico di crominanza indicativo degli stessi,

in cui detti mezzi calcolatori risultano pure sensibili a detto segnale di sovraccarico di crominanza per calcolare detto requisito concernente il guadagno totale.

4. Complesso secondo la rivendicazione 1, carat terizzato dal fatto che detto "shifter" (20) dei segnali, di tipo controllato, comprende:

mezzi a registro a scorrimento, presentanti un ingresso accoppiato in modo tale da ricevere det__ ti segnali digitali rappresentativi delle informazioni di colore ed una uscita, per spostare le ri__ spettive locazioni binarie di detti segnali digitali rappresentativi delle informazioni di colore,allo scopo di amplificare/o attenuare,detti segnali digi_ tali rappresentativi delle informazioni di colore, secondo detti incrementi multipli di 6 dB; e

detto blocco (30) concernente il guadagno fine, presenta un ingresso accoppiato al1*uscita di detto registro a scorrimento ed una uscita, per amplificare o attenuare detti segnali digitali rappresentativi delle informazioni di colore,in accordo con detto fat_ tore di guadagno che risulta uguale, o inferiore, a 6 dB, detti mezzi per il guadagno fine, comprendendo: una memoria ad accesso casuale (32), presentante un ingresso di indirizzo accoppiato in modo tale da ricevere detti segnali rappresentativi delle informazioni di colore, una uscita e contenente parole dati rappresentative del prodotto di detti segnali di informazione dei colori e di un fattore di guadagno; e un sommatore (36) presentante un primo ingresso accoppiato all'uscita di detta memoria ad acces_ so casuale, un secondo ingresso accoppiato in modo tale da ricevere detti segnali rappresentativi delle informazioni di colore ed una uscita in corrispondenza della quale vengono prodotti i segnali digitali, rappresentativi delle informazioni di colore, modificati da un fattore di guadagno ?

5 Complesso secondo la rivendicazione 1, caratte rizzato dal fatto che comprende:

un demodulatore digitale dei segnali di colore (40), presentante un ingresso accoppiato all'uscita di detto complesso circuitale controlla^ to per il guadagno di crominanza, di tipo digita__ le (20, 30) ed una uscita in corrispondenza della quale vengono prodotti i segnali digitali rappresentativi della differenza dei colori; e

secondi mezzi controllati, a registro, a scorrimento (50) presentanti un ingresso accoppiato all'uscita di detto demodulatore e presentanti un ingresso di controllo accoppiato a detti mezzi calcolatori,per variare selettivamente il guadagno applicato ai segnali elaborati da parte di detto demodulatore, secondo incrementi multipli di 6 dB?

6. Complesso secondo la rivendicazione 4, caratterizzato dal fatto che comprende:

mezzi a filtro (22), interposti fra l'uscita di detti mezzi a registro a scorrimento (20) e l'ingresso di detto blocco (30) per il guadagno fine, allo scopo di filtrare, a passa-banda, detti segnali digitali amplificati o attenuati, rappresentativi delle informazioni di colore, derivati da detti mezzi a registro, del tipo a scorrimento.