IT201800001967A1 - Amplificatore per il pilotaggio di un carico capacitivo - Google Patents
Amplificatore per il pilotaggio di un carico capacitivo Download PDFInfo
- Publication number
- IT201800001967A1 IT201800001967A1 IT201800001967A IT201800001967A IT201800001967A1 IT 201800001967 A1 IT201800001967 A1 IT 201800001967A1 IT 201800001967 A IT201800001967 A IT 201800001967A IT 201800001967 A IT201800001967 A IT 201800001967A IT 201800001967 A1 IT201800001967 A1 IT 201800001967A1
- Authority
- IT
- Italy
- Prior art keywords
- value
- signal
- switching
- amplifier
- phase
- Prior art date
Links
- 230000003321 amplification Effects 0.000 claims description 76
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 76
- 238000005259 measurement Methods 0.000 claims description 36
- 239000003990 capacitor Substances 0.000 claims description 13
- 230000003247 decreasing effect Effects 0.000 claims description 12
- 230000000630 rising effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/015—Ink jet characterised by the jet generation process
- B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
- B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
- B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
- B41J2/0452—Control methods or devices therefor, e.g. driver circuits, control circuits reducing demand in current or voltage
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/015—Ink jet characterised by the jet generation process
- B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
- B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
- B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
- B41J2/04541—Specific driving circuit
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/015—Ink jet characterised by the jet generation process
- B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
- B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
- B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
- B41J2/04555—Control methods or devices therefor, e.g. driver circuits, control circuits detecting current
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/015—Ink jet characterised by the jet generation process
- B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
- B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
- B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
- B41J2/04581—Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on piezoelectric elements
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/015—Ink jet characterised by the jet generation process
- B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
- B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
- B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
- B41J2/04588—Control methods or devices therefor, e.g. driver circuits, control circuits using a specific waveform
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using an operational amplifier as final control device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
- H03F1/0238—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply using supply converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/297—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a capacitor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/432—Two or more amplifiers of different type are coupled in parallel at the input or output, e.g. a class D and a linear amplifier, a class B and a class A amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/462—Indexing scheme relating to amplifiers the current being sensed
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Description
DESCRIZIONE
Annessa a domanda di brevetto per INVENZIONE INDUSTRIALE avente per titolo
“AMPLIFICATORE PER IL PILOTAGGIO DI UN CARICO CAPACITIVO”
Campo tecnico dell’invenzione
La presente invenzione riguarda in generale il settore dell’elettronica.
Più in particolare, la presente invenzione riguarda un amplificatore di tipo ibrido parallelo per il pilotaggio di un carico capacitivo, come ad esempio testine di stampa piezoelettriche.
Tecnica nota
Sono noti diversi circuiti elettronici di amplificazione per pilotare un carico capacitivo, come ad esempio le testine di stampa di tipo piezoelettrico.
Un primo esempio di circuito elettronico di amplificazione per il pilotaggio di un carico capacitivo è un amplificatore lineare (ad esempio in classe AB), il quale permette di ottenere una elevata fedeltà di riproduzione della forma d’onda desiderata ai capi del carico capacitivo (ovvero ridotta distorsione del segnale), ma ha lo svantaggio di dissipare una elevata potenza (ovvero ha una bassa efficienza) e di non recuperare l’energia immagazzinata nel carico capacitivo quando questo si scarica.
Un secondo esempio circuito elettronico di amplificazione per il pilotaggio di un carico capacitivo è l’amplificatore a commutazione (comunemente indicato con classe D), il quale permette di minimizzare la potenza dissipata (ovvero ha una elevata efficienza), ma ha lo svantaggio che viene ridotta la fedeltà di riproduzione (ovvero elevata distorsione) della forma d’onda desiderata ai capi del carico capacitivo, quando è richiesta una elevata banda passante ed una elevata dinamica (slew rate) del segnale di tensione desiderato ai capi del carico capacitivo.
Sono noti amplificatori ibridi per pilotare carichi resistivi.
Gli amplificatori ibridi sono una combinazione di un amplificatore lineare (ad esempio, in classe AB) con un amplificatore a commutazione e cercano quindi di sfruttare i vantaggi forniti dai due amplificatori.
Più in particolare, gli amplificatori ibridi possono avere una architettura di tipo serie o parallelo.
Negli amplificatori ibridi di tipo serie uno stadio di amplificazione lineare è collegato in cascata con uno stadio di amplificazione a commutazione: in questo caso lo stadio di amplificazione a commutazione cambia continuamente l’alimentazione dello stadio di amplificazione lineare in modo da diminuire la potenza dissipata da quest’ultimo, ma non è possibile recuperare almeno parte dell’energia immagazzinata nel carico capacitivo quando questo si scarica.
Negli amplificatori ibridi di tipo parallelo lo stadio di amplificazione lineare è collegato in parallelo allo stadio di amplificazione a commutazione: in questo caso lo stadio di amplificazione lineare controlla la tensione sul carico garantendo così una bassa distorsione del segnale, mentre lo stadio di amplificazione a commutazione gestisce la maggior parte della corrente sul carico ottenendo così una bassa dissipazione di potenza (ovvero elevata efficienza).
Gli amplificatori ibridi di tipo parallelo sono utilizzati per pilotare carichi resistivi e resistivi-induttivi, come ad esempio altoparlanti audio.
La Richiedente ha osservato che se si utilizzassero gli amplificatori ibridi noti di tipo parallelo per pilotare un carico capacitivo (come ad esempio testine di stampa piezoelettriche), per ottenere una bassa corrente erogata dallo stadio amplificatore lineare in un ampio intervallo di valori del carico capacitivo è necessario avere una frequenza di commutazione molto elevata (per esempio, almeno uguale a 10 MHz) dei dispositivi che compongono lo stadio di amplificazione a commutazione, richiedendo l’utilizzo di dispositivi elettronici ad alte prestazioni e soprattutto aumentando la potenza dissipata (ovvero diminuendo l’efficienza), annullando almeno in parte il vantaggio di utilizzare un amplificatore ibrido parallelo.
Breve sommario dell’invenzione
La presente invenzione riguarda un amplificatore per il pilotaggio di un carico capacitivo come definito nella annessa rivendicazione 1 e da sue forme di realizzazione preferite descritte nelle rivendicazioni dipendenti da 2 a 9.
La Richiedente ha percepito che l’amplificatore in accordo con la presente invenzione è in grado di amplificare un segnale d’ingresso con una dinamica molto elevata allo scopo di pilotare uno o più carichi capacitivi, mantenendo una ridotta distorsione grazie alla presenza di uno stadio di amplificazione lineare e mantenendo una ridotta potenza dissipata grazie alla presenza di uno stadio di amplificazione a commutazione, senza richiedere di aumentare eccessivamente la frequenza di commutazione dello stadio di amplificazione a commutazione per un ampio intervallo di valori del carico capacitivo.
Inoltre l’amplificatore in accordo con la presente invenzione consente di recuperare gran parte dell’energia immagazzinata nel carico capacitivo quando questo si scarica, diminuendo ulteriormente il consumo energetico e quindi diminuendo le conseguenti perdite dissipative.
Forma oggetto della presente invenzione anche una testina di stampa a getto d’inchiostro a comando piezoelettrico come definita nella annessa rivendicazione 10.
Breve descrizione dei disegni
Ulteriori caratteristiche ed i vantaggi dell’invenzione risulteranno dalla descrizione che segue di una forma di realizzazione preferita e di sue varianti fornita a titolo esemplificativo con riferimento ai disegni allegati, in cui:
- la Figura 1 mostra uno schema a blocchi di un amplificatore di tipo ibrido parallelo secondo l’invenzione;
- la Figura 2A mostra più in dettaglio uno stadio di amplificazione a commutazione incluso nell’amplificatore di Figura 1;
- la Figura 2B mostra più in dettaglio un circuito di misurazione e controllo incluso nell’amplificatore di Figura 1;
- la Figura 3A mostra schematicamente un possibile andamento del segnale di tensione in ingresso all’amplificatore e del segnale generato in uscita su un carico capacitivo pilotato dall’amplificatore dell’invenzione;
- la Figura 3B mostra schematicamente un possibile andamento dei segnali di corrente generati in uscita dallo stadio di amplificazione lineare e dallo stadio di amplificazione a commutazione inclusi nell’amplificatore di Figura 1;
- la Figura 3C mostra un possibile andamento dei segnali di commutazione di due interruttori inclusi nell’amplificatore di Figura 1 e mostra un possibile andamento di due segnali di abilitazione di uno stadio di amplificazione a commutazione incluso nell’amplificatore dell’invenzione.
Descrizione dettagliata dell’invenzione
Si osservi che nella descrizione seguente blocchi, componenti o moduli identici o analoghi sono indicati nelle figure con gli stessi riferimenti numerici, anche se sono mostrati in differenti forme di realizzazione dell’invenzione.
Con riferimento alla Figura 1, viene mostrato un amplificatore 1 di tipo ibrido parallelo secondo una forma di realizzazione dell’invenzione.
L’amplificatore 1 è un circuito elettronico che ha la funzione di pilotare uno o più carichi capacitivi, come ad esempio una o più testine di stampa piezoelettriche.
Ai fini della spiegazione dell’invenzione si suppone per semplicità che l’amplificatore 1 sia tale da pilotare un solo carico capacitivo 5 (come mostrato in Figura 1) avente una capacità C_o; più in generale l’amplificatore 1 è tale da pilotare due o più carichi capacitivi collegati fra di loro in parallelo ed aventi una capacità equivalente uguale a C_o.
Per esempio, il carico capacitivo 5 è costituito da una o più testine di stampa piezoelettriche, ed ha valori della capacità equivalente C_o compresa fra 160 pF (nel caso di una testina di stampa a getto d’inchiostro con comando piezoelettrico) e 160 nF (nel caso di 1024 testine di stampa piezoelettriche collegate in parallele).
L’amplificatore 1 comprende:
- un terminale d’ingresso IIN atto a ricevere un segnale di tensione d’ingresso v_i;
- un terminale d’uscita IO atto a generare un segnale di tensione d’uscita v_L per pilotare il carico capacitivo 5;
- uno stadio di amplificazione di tipo lineare 2;
- uno stadio di amplificazione di tipo a commutazione 3;
- un condensatore 4;
- un primo interruttore 10-1;
- un circuito 8 di misurazione e controllo;
- un secondo interruttore 10-2.
L’amplificatore 1 è di tipo ibrido parallelo, in cui lo stadio di amplificazione di tipo lineare 2 è collegato in parallelo allo stadio di amplificazione di tipo a commutazione 3, in modo che la corrente i_L che scorre attraverso il carico capacitivo C_o sia uguale alla somma della corrente i_lin generata in uscita dallo stadio di amplificazione lineare 2 e della corrente i_sw generata in uscita dallo stadio di amplificazione a commutazione 3, ovvero i_L= i_lin+ i_sw.
Il terminale d’ingresso IIN dell’amplificatore 1 è atto a ricevere un segnale di tensione d’ingresso v_i avente un andamento sostanzialmente trapezoidale con fasi di salita e di discesa monotone rispettivamente crescenti e decrescenti, come mostrato con la linea continua in Figura 3A.
Più in generale, il segnale di tensione d’ingresso v_i è periodico e ciascun periodo T ha un andamento sostanzialmente trapezoidale.
Con riferimento ad un periodo del segnale di tensione d’ingresso v_i, esso è composto da quattro fasi (si veda nuovamente la Figura 3A): - una prima fase compresa fra l’istante t0 e l’istante t1 in cui il segnale di tensione d’ingresso v_i ha un andamento monotono crescente da un valore nullo ad un valore massimo di tensione Vmax sostanzialmente uguale al valore di una tensione di alimentazione VCC (per esempio, uguale a 137 V);
- una seconda fase compresa fra l’istante t1 e l’istante t2 in cui il segnale di tensione d’ingresso v_i ha un andamento sostanzialmente costante uguale al valore massimo di tensione Vmax;
- una terza fase compresa fra l’istante t2 e l’istante t3 in cui il segnale di tensione d’ingresso v_i ha un andamento monotono decrescente dal valore massimo di tensione Vmax al valore nullo;
- una quarta fase compresa fra l’istante t3 e l’istante t4 in cui il segnale di tensione d’ingresso v_i ha un andamento sostanzialmente costante uguale al valore nullo.
E’ quindi possibile individuare quattro rispettive fasi di funzionamento dell’amplificatore 1.
Preferibilmente, nella prima fase compresa fra t0 e t1 il segnale di tensione d’ingresso v_i è una rampa di salita avente un andamento crescente linearmente da un valore nullo ad un valore massimo di tensione Vmax; analogamente, nella terza fase compresa fra t2 e t3 il segnale di tensione d’ingresso v_i è una rampa di discesa avente un andamento decrescente linearmente dal valore massimo di tensione Vmax al valore nullo.
Per esempio, il valore del periodo T è uguale a 12,5 microsecondi, il valore massimo di tensione Vmax è uguale a 135 Volt, la durata della prima fase (rampa di salita) è uguale a 3 microsecondi, la durata della seconda fase (valore sostanzialmente costante massimo) è uguale a 3 microsecondi, la durata della terza fase (rampa di discesa) è uguale a 3 microsecondi e la durata della quarta fase (valore sostanzialmente costante nullo) è uguale a 3,5 microsecondi.
Il segnale di tensione d’ingresso v_i ha quindi una dinamica elevata (ovvero ha elevate variazioni del suo valore in brevi intervalli di tempo) ed ha una elevata frequenza di ripetizione del segnale stesso.
Il terminale d’uscita IO dell’amplificatore 1 è atto a generare il segnale di tensione d’uscita v_L avente anch’esso un andamento sostanzialmente trapezoidale con fasi di salita e di discesa monotone rispettivamente crescenti e decrescenti (tipicamente una rampa di salita crescente linearmente e una rampa di discesa decrescente linearmente), come mostrato con la linea tratteggiata in Figura 3A.
E’ possibile osservare che il segnale di tensione d’uscita v_L oscilla fra un valore nullo (ovvero la tensione di riferimento a massa) ed il valore massimo Vmax.
Inoltre in Figura 3A è possibile osservare che anche il segnale di tensione d’uscita v_L è composto in ciascun periodo da quattro fasi analogamente al segnale di tensione d’ingresso v_i, con la differenza che la durata delle quattro fasi è leggermente traslata rispetto a quella del segnale di tensione d’ingresso v_i.
Lo stadio di amplificazione lineare 2 è alimentato dalla tensione di alimentazione VCC e comprende un terminale d’ingresso atto a ricevere il segnale di tensione d’ingresso v_i e comprende un terminale d’uscita IO_lin atto a generare un segnale di tensione amplificato v_lin che riproduce il segnale di tensione d’ingresso v_i ed atto a generare una corrente d’uscita i_lin.
Lo stadio di amplificazione lineare 2 è attivo durante tutte e quattro le fasi di funzionamento.
In particolare, durante la seconda e quarta fase di funzionamento lo stadio di amplificazione lineare 2 ha la funzione di imporre con precisione il valore della tensione d’uscita v_L desiderata ai capi del carico capacitivo 5 (ovvero sul terminale d’uscita IO dell’amplificatore 1), come verrà spiegato più in dettaglio in seguito.
Preferibilmente, lo stadio di amplificazione lineare 2 è di tipo classe AB.
Lo stadio di amplificazione di tipo a commutazione 3 comprende un terminale d’ingresso IIN_sw atto a ricevere un segnale di tensione di pilotaggio S_drv_sw, comprende almeno un ulteriore terminale d’ingresso atto a ricevere un primo ed un secondo segnale di abilitazione S1, S2 e comprende un terminale d’uscita atto a generare il segnale di tensione d’uscita v_L che oscilla fra il valore di una tensione di alimentazione VCC e la tensione di riferimento a massa, come verrà spiegato più in dettaglio in seguito ed atto a generare una corrente d’uscita i_sw.
La corrente i_L che scorre nel carico capacitivo 5 è dato dalla somma della corrente i_lin generata in uscita dallo stadio di amplificazione lineare 2 e della corrente i_sw generata in uscita dallo stadio di amplificazione a commutazione 3, ovvero i_L= i_lin+ i_sw.
Lo stadio di amplificazione a commutazione 3 ha la funzione di gestire la maggior parte della corrente sul carico capacitivo 5 durante la prima fase di andamento a rampa di salita del segnale di tensione d’ingresso v_i e durante la terza fase di andamento a rampa di discesa del segnale di tensione d’ingresso v_i, ottenendo così una bassa dissipazione di potenza con recupero dell’energia precedentemente immagazzinata nel carico capacitivo 5 e quindi un basso consumo energetico.
Inoltre l’utilizzo dello stadio di amplificazione a commutazione 3 permette un flusso di corrente bidirezionale attraverso il carico capacitivo 5, permettendo di recuperare la maggior parte dell’energia immagazzinata nel carico capacitivo 5.
Si osservi che lo stadio di amplificazione a commutazione 3 è comandato dal circuito di misurazione e controllo 8 con un controllo autooscillante, ovvero è tale da misurare il valore della corrente i_lin erogata in uscita dall’amplificatore lineare 2 ed è tale da limitare la corrente i_lin ad un valore piccolo utilizzando un controllo a soglia o ad isteresi, come verrà spiegato più in dettaglio in seguito.
Più in particolare, con riferimento alle Figure 1 e 2A, lo stadio di amplificazione a commutazione 3 comprende:
- un circuito di amplificazione a commutazione 3-5;
- un induttore 3-6 collegato in serie al circuito di amplificazione a commutazione 3-5, in cui l’induttore 3-6 ha un terminale collegato all’uscita del circuito di amplificazione a commutazione 3-5 e un altro terminale collegato al terminale d’uscita Io dell’amplificatore 1.
Si osservi che l’insieme dell’induttore 3-6 e del carico capacitivo 5 formano un filtro passa-basso.
Il circuito di amplificazione a commutazione 3-5 è alimentato dalla tensione di alimentazione VCC (uguale ad esempio a 137 V) e comprende a sua volta:
- un primo terminale d’ingresso atto a ricevere il primo segnale di abilitazione S1;
- un secondo terminale d’ingresso atto a ricevere il secondo segnale di abilitazione S2;
- un terzo terminale d’ingresso atto a ricevere il segnale di tensione di pilotaggio S_drv_sw;
- un terminale d’uscita atto a generare un segnale di tensione interno di commutazione v_sw_i.
Più in particolare, il circuito di amplificazione a commutazione 3-5 comprende:
- un interruttore lato superiore 3-1 avente un primo terminale collegato verso la tensione di alimentazione VCC, in cui l’interruttore lato superiore 3-1 è configurato per commutare fra una posizione di apertura in cui è elettricamente equivalente ad un circuito aperto ed una posizione di chiusura in cui è elettricamente equivalente ad un corto-circuito, in funzione del valore di un primo segnale di pilotaggio interno S1_drv_i; - un interruttore lato inferiore 3-2 collegato in serie all’interruttore lato superiore 3-1, l’interruttore lato inferiore 3-2 avente un primo terminale collegato ad un secondo terminale dell’interruttore lato superiore 3-1 ed un secondo terminale collegato verso una tensione di riferimento a massa, in cui l’interruttore lato inferiore 3-2 è configurato per commutare fra una posizione di apertura in cui è elettricamente equivalente ad un circuito aperto ed una posizione di chiusura in cui è elettricamente equivalente ad un corto-circuito, in funzione del valore di un secondo segnale di pilotaggio interno S2_drv_i;
- preferibilmente, un diodo collegato in parallelo agli interruttori 3-1, 3-2;
- un primo circuito di abilitazione 3-3 avente la funzione di controllare l’apertura/chiusura dell’interruttore lato superiore 3-1, in funzione del valore del primo segnale di abilitazione S1 e del valore del segnale di tensione di pilotaggio S_drv_sw;
- un secondo circuito di abilitazione 3-4 avente la funzione di controllare l’apertura/ chiusura dell’interruttore lato inferiore 3-2, in funzione del valore del secondo segnale di abilitazione S2 e del valore del segnale di tensione di pilotaggio S_drv_sw.
L’interruttore lato superiore 3-1 ha la funzione di controllare, quando è chiuso, la generazione del segnale di tensione interno di commutazione v_sw (e quindi del segnale di tensione d’uscita v_L) uguale al valore della tensione di alimentazione VCC, mentre l’interruttore lato inferiore 3-2 ha la funzione di controllare, quando è chiuso, la generazione del segnale di tensione interno di commutazione v_sw (e quindi del segnale di tensione d’uscita v_L) uguale al valore della tensione di riferimento a massa (cioè valore nullo).
Il circuito di amplificazione a commutazione 3-5 è quindi tale da generare il segnale di tensione interno di commutazione v_sw_i che oscilla fra il valore della tensione di alimentazione VCC e la tensione di riferimento a massa (cioè il valore nullo), in funzione rispettivamente dello stato chiuso dell’interruttore lato superiore 3-1 e dello stato chiuso dell’interruttore lato inferiore 3-2.
Pertanto lo stadio di amplificazione a commutazione 3 è tale da imporre il segnale di tensione d’uscita v_L uguale alla tensione di alimentazione VCC quando l’interruttore lato superiore 3-1 è chiuso ed è tale da imporre il segnale di tensione d’uscita v_L uguale alla tensione di riferimento a massa (cioè 0 Volt) quando l’interruttore lato inferiore 3-2 è chiuso.
Più in particolare, il primo circuito di abilitazione 3-3 comprende un terminale d’uscita atto a generare il primo segnale di pilotaggio interno S1_drv_i uguale al segnale di tensione di pilotaggio S_drv_sw quando il primo segnale di abilitazione S1 ha un valore logico alto (per esempio, uguale alla tensione di alimentazione VCC), ed è configurato per generare in uscita il primo segnale di pilotaggio interno S1_drv_i uguale ad un valore logico basso (per esempio, nullo) quando il primo segnale di abilitazione S1 ha un valore logico basso.
Analogamente, il secondo circuito di abilitazione 3-4 è configurato per generare in uscita il secondo segnale di pilotaggio interno S2_drv_i uguale al segnale di tensione di pilotaggio S_drv_sw quando il secondo segnale di abilitazione S2 ha un valore logico alto (nell’esempio considerato uguale alla tensione di alimentazione VCC), ed è configurato per generare in uscita il secondo segnale di pilotaggio interno S2_drv_i uguale ad un valore logico basso (per esempio, nullo) quando il secondo segnale di abilitazione S2 ha un valore logico basso.
Il primo ed il secondo circuito di abilitazione 3-3, 3-4 sono realizzati ad esempio con una rispettiva porta logica di tipo AND.
Preferibilmente, il circuito di amplificazione a commutazione 3-5 è di tipo classe D a mezzo ponte e l’interruttore lato superiore 3-1 è realizzato con un transistore MOSFET a canale n avente il terminale di drain collegato alla tensione di alimentazione VCC, il terminale di source collegato al terminale d’uscita del circuito di amplificazione a commutazione 3-5 ed il terminale di gate collegato all’uscita del primo circuito di abilitazione 3-3: pertanto il terminale di source trasporta il segnale di tensione interno di commutazione v_sw_i ed il terminale di gate riceve il primo segnale di pilotaggio interno S1_drv_i.
Analogamente, l’interruttore lato inferiore 3-2 è realizzato con un transistore MOSFET a canale n avente il terminale di source collegato alla tensione di riferimento a massa, il terminale di drain collegato al terminale d’uscita del circuito di amplificazione a commutazione 3-5 ed il terminale di gate collegato all’uscita del secondo circuito di abilitazione 3-4: pertanto il terminale di drain trasporta il segnale di tensione interno di commutazione v_sw_i ed il terminale di gate riceve il secondo segnale di pilotaggio interno S2_drv_i.
Preferibilmente, il circuito di amplificazione a commutazione 3-5 comprende ulteriormente un primo diodo di ricircolo 3-7 collegato in parallelo al transistore MOSFET 3-1 ed avente il terminale catodo collegato al terminale di drain del transistore MOSFET 3-1 (e quindi collegato alla tensione di alimentazione VCC) ed il terminale anodo collegato al terminale di source del transistore MOSFET 3-1 (e quindi collegato al terminale d’uscita del circuito di amplificazione a commutazione 3-5 che trasporta il segnale di tensione interno di commutazione v_sw_i).
Analogamente, il circuito di amplificazione a commutazione 3-5 comprende ulteriormente un secondo diodo di ricircolo 3-8 collegato in parallelo al transistore MOSFET 3-2 ed avente il terminale catodo collegato al terminale di drain del transistore MOSFET 3-2 (e quindi trasporta segnale di tensione interno di commutazione v_sw_i) ed il terminale anodo collegato al terminale di source del transistore MOSFET 3-2 (e quindi collegato alla tensione di riferimento a massa).
Il condensatore 4 è collegato in serie al terminale d’uscita IO_lin dello stadio di amplificazione lineare 2 ed ha la funzione di aumentare l’impedenza vista dallo stadio di amplificazione lineare 2, limitando così ad un valore basso la corrente erogata dallo stadio di amplificazione lineare 2 nelle fasi di andamento a rampa di salita e discesa del segnale di tensione d’ingresso v_i.
In particolare, il condensatore 4 ha un terminale collegato al terminale d’uscita IO_lin dello stadio di amplificazione lineare 2 ed un altro terminale collegato al terminale d’uscita IO dell’amplificatore 1 e al terminale d’uscita dello stadio di amplificazione a commutazione 3.
Il primo interruttore 10-1 è collegato in parallelo al condensatore 4 ed è configurato per commutare fra una posizione di apertura in cui è elettricamente equivalente ad un circuito aperto ed una posizione di chiusura in cui è elettricamente equivalente ad un corto-circuito, in funzione del valore di un primo segnale di commutazione S3.
Il primo interruttore 10-1 ha la funzione di by-passare il condensatore 4 nella seconda fase di andamento sostanzialmente costante (maggiore di zero) del segnale di tensione d’ingresso v_i (ovvero il terminale d’uscita IO_lin dello stadio di amplificazione lineare 2 è cortocircuitato con il terminale d’uscita IO dell’amplificatore 1), consentendo allo stadio di amplificazione lineare 2 di fissare con precisione il valore della tensione d’uscita v_L ai capi del carico capacitivo 5.
Il secondo interruttore 10-2 è collegato in parallelo al carico capacitivo 5 ed è configurato per commutare fra una posizione di apertura in cui è elettricamente equivalente ad un circuito aperto ed una posizione di chiusura in cui è elettricamente equivalente ad un corto-circuito, in funzione del valore di un secondo segnale di commutazione S4.
Il secondo interruttore 10-2 ha la funzione di corto-circuitare il carico capacitivo 5 nella quarta fase di andamento sostanzialmente nullo del segnale di tensione d’ingresso v_i, in modo da portare verso il valore nullo l’eventuale tensione leggermente maggiore di zero presente sul carico capacitivo 5 al termine della terza fase.
Si osservi che l’utilizzo del secondo interruttore 10-2 non è essenziale ai fini dell’invenzione, in quanto la stessa funzione di scarica del carico capacitivo 5 verso il valore nullo può essere ottenuta per mezzo della chiusura del primo interruttore 10-1 e dello stadio di amplificazione lineare 2 che è tale da generare (durante la quarta fase di funzionamento) in uscita il segnale di tensione amplificato v_lin sostanzialmente nullo, come verrà spiegato più in dettaglio in seguito.
Il circuito di misurazione e controllo 8 è alimentato dalla tensione di alimentazione VCC ed ha la funzione di misurare la corrente i_lin generata in uscita dallo stadio di amplificazione lineare 2 e di generare opportuni valori del segnale di tensione di pilotaggio S_drv_sw in modo da effettuare un controllo auto-oscillante dello stadio di amplificazione a commutazione 3, per mezzo di un controllo a soglia o ad isteresi del valore misurato della corrente i_lin generata in uscita dallo stadio di amplificazione lineare: in questo modo viene limitata ad un valore basso la corrente erogata dallo stadio di amplificazione lineare 2, durante le fasi di andamento a rampa di salita e discesa del segnale di tensione d’ingresso v_i.
Il circuito di misurazione e controllo 8 comprende quindi un terminale d’uscita atto a generare, in funzione del valore della corrente i_lin generata in uscita dallo stadio di amplificazione lineare 2, il segnale di tensione di pilotaggio S_drv_sw per pilotare lo stadio di amplificazione a commutazione 3.
Il circuito di misurazione e controllo 8 ha inoltre la funzione di generare opportuni valori del primo e secondo segnale di abilitazione S1, S2 e del primo e secondo segnale di commutazione S3, S4.
Il circuito di misurazione e controllo 8 comprende quindi anche almeno un terminale d’uscita atto a generare:
- il primo ed il secondo segnale di abilitazione S1, S2 per abilitare il funzionamento dello stadio di amplificazione a commutazione 3 nella prima fase della rampa di salita e nella terza fase della rampa di discesa del segnale di tensione d’ingresso v_i;
- il primo segnale di commutazione S3 per controllare l’apertura e chiusura del primo interruttore 10-1;
- il secondo segnale di commutazione S4 per controllare l’apertura e chiusura del secondo interruttore 10-2.
Più in particolare con riferimento alla Figura 3C, il circuito di misurazione e controllo 8 è configurato per generare:
- il primo segnale di abilitazione S1 avente un valore logico alto per abilitare il funzionamento di una porzione dello stadio di amplificazione a commutazione 3 durante la prima fase (rampa di salita) del segnale di tensione d’ingresso v_i ed avente un valore logico basso per disabilitare il funzionamento di detta porzione dello stadio di amplificazione a commutazione 3 durante la seconda, terza e quarta fase del segnale di tensione d’ingresso v_i;
- il secondo segnale di abilitazione S2 avente un valore logico alto per abilitare il funzionamento di una ulteriore porzione dello stadio di amplificazione a commutazione 3 nella terza fase (rampa di discesa) del segnale di tensione d’ingresso v_i ed avente un valore logico basso per disabilitare il funzionamento di detta ulteriore porzione dello stadio di amplificazione a commutazione 3 durante la prima, seconda e quarta fase del segnale di tensione d’ingresso v_i;
- il primo segnale di commutazione S3 avente un valore logico alto per chiudere l’interruttore 10-1 durante la seconda fase (andamento costante massimo) del segnale di tensione d’ingresso v_i in cui lo stadio di amplificazione lineare 2 è tale da imporre con precisione il valore della tensione d’uscita v_L ed avente un valore logico basso durante la prima, terza e quarta fase del segnale di tensione d’ingresso v_i;
- il secondo segnale di commutazione S4 avente un valore logico alto per chiudere l’interruttore 10-2 durante la quarta fase (andamento nullo) del segnale di tensione d’ingresso v_i ed avente un valore logico basso durante la prima, seconda e terza fase del segnale di tensione d’ingresso v_i.
Si osservi che i segnali di abilitazione S1, S2 ed i segnali di commutazione S3, S4 possono essere generati per mezzo del circuito di misurazione e controllo 8 (in particolare, per mezzo del circuito di controllo 8-3 illustrato in seguito) che riceve in ingresso il segnale d’ingresso v_i (come mostrato in Figura 2B), effettua una analisi dell’andamento della sua forma d’onda trapezoidale e genera da questo i particolari andamenti dei segnali S1, S2, S3, S4 come mostrato in Figura 3C.
Alternativamente, i segnali di abilitazione S1, S2 ed i segnali di commutazione S3, S4 possono essere generati in modo sincrono al segnale d’ingresso v_i con andamento trapezoidale per mezzo di una unità esterna all’amplificatore 1, la quale genera il primo segnale di abilitazione S1 avente valore logico alto (ed i segnali S2, S3, S4 aventi valori logico bassi) quando il segnale d’ingresso v_i è una rampa di salita, genera il primo segnale di commutazione S3 avente valore logico alto (ed i segnali S1, S2, S4 aventi valori bassi) quando il segnale d’ingresso v_i è un valore costante alto, genera il secondo segnale di abilitazione S2 avente valore logico alto (ed i segnali S1, S3, S4 aventi valori logico bassi) quando il segnale d’ingresso v_i è una rampa di discesa, e genera il secondo segnale di commutazione S4 avente valore logico alto (ed i segnali S1, S2, S3 aventi valori logico bassi) quando il segnale d’ingresso v_i è un valore costante basso (tipicamente nullo).
Con riferimento alla Figura 2B, viene mostrato più in dettaglio uno schema a blocchi del circuito di misurazione e controllo 8, il quale comprende il collegamento in serie di un circuito di misurazione corrente 8-1, un circuito di controllo 8-3 e, preferibilmente, un ritardatore 8-2.
Il circuito di misurazione corrente 8-1 ha la funzione di misurare il segno (ovvero la direzione in cui scorre) della corrente i_lin generata in uscita dallo stadio di amplificazione lineare 2 e di generare un segnale di misurazione corrente S_ms indicativo del valore positivo o negativo della corrente i_lin generata in uscita dallo stadio di amplificazione lineare 2.
Il ritardatore 8-2 ha la funzione di ritardare il segnale di misurazione corrente S_ms, in modo da limitare la frequenza di commutazione degli interruttori 3-1, 3-2 nel caso in cui il carico capacitivo 5 abbia valori molto bassi.
Il circuito di controllo 8-3 ha la funzione di generare opportuni valori del segnale di tensione di pilotaggio S_drv_sw per effettuare il controllo auto-oscillante dello stadio di amplificazione a commutazione 3, per mezzo di un controllo a soglia del valore misurato della corrente i_lin o per mezzo di un controllo ad isteresi attorno al valore nullo del valore misurato della corrente i_lin.
Nel caso di controllo a soglia, quando durante la prima fase di salita del segnale di tensione d’uscita v_L il valore misurato della corrente i_lin generata in uscita dallo stadio di amplificazione lineare 2 ha un valore maggiore di un valore di soglia (ad esempio, uguale a zero), il circuito di controllo 8-3 è configurato per generare il segnale di tensione di pilotaggio S_drv_sw avente un valore logico alto; quando invece il valore misurato della corrente i_lin generata in uscita dallo stadio di amplificazione lineare 2 ha un valore minore del valore di soglia (nell’esempio, minore di zero), il circuito di controllo 8-3 è configurato per generare il segnale di tensione di pilotaggio S_drv_sw avente un valore logico basso.
Durante la terza fase di discesa del segnale di tensione d’uscita v_L il segnale di tensione di pilotaggio S_drv_sw è uguale al negato del segnale di tensione di pilotaggio S_drv_sw durante la prima fase di salita.
Pertanto durante la prima fase di funzionamento (rampa di salita) del segnale di tensione d’ingresso v_i, il circuito di controllo 8-3 è tale da generare il primo segnale di abilitazione S1 avente un valore logico alto che abilita l’interruttore lato superiore 3-1 del circuito di amplificazione a commutazione 3-5 ed è tale da generare il secondo segnale di abilitazione S2 avente un valore logico basso che disabilita l’interruttore lato inferiore 3-2: in questo caso durante la prima fase l’interruttore lato superiore 3-1 del circuito di amplificazione a commutazione 3-5 viene chiuso o aperto in funzione del valore logico rispettivamente alto o basso del segnale di tensione di pilotaggio S_drv_sw generato per mezzo del controllo a soglia, mentre l’interruttore lato inferiore 3-2 resta sempre aperto durante la prima fase.
Analogamente, durante la terza fase di funzionamento (rampa di discesa) del segnale di tensione d’ingresso v_i, il circuito di controllo 8-3 è tale da generare il secondo segnale di abilitazione S2 avente un valore logico alto che abilita l’interruttore lato inferiore 3-2 del circuito di amplificazione a commutazione 3-5 ed è tale da generare il primo segnale di abilitazione S1 avente un valore logico basso che disabilita l’interruttore lato superiore 3-1: in questo caso durante la terza fase l’interruttore lato inferiore 3-2 del circuito di amplificazione a commutazione 3-5 viene chiuso o aperto in funzione del valore logico rispettivamente alto o basso del segnale di tensione di pilotaggio S_drv_sw generato per mezzo del controllo a soglia, mentre l’interruttore lato superiore 3-1 resta sempre aperto durante la terza fase.
Nel caso di controllo ad isteresi, le precedenti considerazioni relative al controllo a soglia sono applicabili in modo analogo sostituendo il confronto con un primo valore di soglia maggiore zero per generare il segnale di tensione di pilotaggio S_drv_sw avente un valore logico alto e sostituendo il confronto con un secondo valore di soglia minore di zero per generare il segnale di tensione di pilotaggio S_drv_sw avente un valore logico basso.
L’utilizzo di un controllo ad isteresi (rispetto al controllo a soglia) ha il vantaggio di evitare di attivare il funzionamento dello stadio di amplificazione a commutazione 3 per piccole variazioni positive/negative del valore della corrente i_lin attorno al valore nullo.
Pertanto nel caso di controllo ad isteresi, quando durante la prima fase di salita il valore misurato della corrente i_lin generata in uscita dallo stadio di amplificazione lineare 2 ha un valore maggiore di un primo valore di soglia maggiore di zero, il circuito di controllo 8-3 è configurato per generare il segnale di tensione di pilotaggio S_drv_sw avente un valore logico alto; quando invece il valore misurato della corrente i_lin generata in uscita dallo stadio di amplificazione lineare 2 ha un valore minore di un secondo valore di soglia minore di zero, il circuito di controllo 8-3 è configurato per generare il segnale di tensione di pilotaggio S_drv_sw avente un valore logico basso.
Pertanto durante la prima fase di funzionamento (rampa di salita) del segnale di tensione d’ingresso v_i, il circuito di controllo 8-3 è tale da generare il primo segnale di abilitazione S1 avente un valore logico alto che abilita l’interruttore lato superiore 3-1 del circuito di amplificazione a commutazione 3-5 ed è tale da generare il secondo segnale di abilitazione S2 avente un valore logico basso che disabilita l’interruttore lato inferiore 3-2: in questo caso durante la prima fase l’interruttore lato superiore 3-1 del circuito di amplificazione a commutazione 3-5 viene chiuso o aperto in funzione del valore logico rispettivamente alto o basso del segnale di tensione di pilotaggio S_drv_sw generato per mezzo del controllo a soglia, mentre l’interruttore lato inferiore 3-2 resta sempre aperto durante la prima fase.
Analogamente, durante la terza fase di funzionamento (rampa di discesa) del segnale di tensione d’ingresso v_i, il circuito di controllo 8-3 è tale da generare il secondo segnale di abilitazione S2 avente un valore logico alto che abilita l’interruttore lato inferiore 3-2 del circuito di amplificazione a commutazione 3-5 ed è tale da generare il primo segnale di abilitazione S1 avente un valore logico basso che disabilita l’interruttore lato superiore 3-1: in questo caso durante la terza fase l’interruttore lato inferiore 3-2 del circuito di amplificazione a commutazione 3-5 viene chiuso o aperto in funzione del valore logico rispettivamente alto o basso del segnale di tensione di pilotaggio S_drv_sw generato per mezzo del controllo a soglia, mentre l’interruttore lato superiore 3-1 resta sempre aperto durante la terza fase.
Con riferimento alla Figura 3B, viene mostrato con una linea continua un possibile andamento del segnale di corrente i_lin generato in uscita dallo stadio di amplificazione lineare 2 e viene mostrato con una linea tratteggiata un possibile andamento del segnale di corrente i_sw generato in uscita dallo stadio di amplificazione a commutazione 3.
E’ possibile osservare che durante la prima fase di funzionamento (corrispondente alla rampa di salita del segnale di tensione d’ingresso v_i) e durante la terza fase di funzionamento (corrispondente alla rampa di discesa del segnale di tensione d’ingresso v_i) il valore della corrente i_lin generata in uscita dallo stadio di amplificazione lineare 2 ha valori piccoli vicini al valore nullo, mentre invece il valore della corrente i_sw generata in uscita dallo stadio di amplificazione a commutazione 3 ha valori elevati: pertanto durante la prima e terza fase di funzionamento è abilitato il funzionamento dello stadio di amplificazione a commutazione 3, mentre lo stadio di amplificazione lineare 2 eroga una corrente i_lin limitata ad un valore piccolo vicino allo zero a causa dell’iniezione di corrente da parte dello stadio di amplificazione a commutazione 3.
E’ inoltre possibile osservare che durante la seconda fase di funzionamento (corrispondente al valore costante massimo del segnale di tensione d’ingresso v_i) il valore della corrente i_lin generata in uscita dallo stadio di amplificazione lineare 2 ha valori non trascurabili maggiori di zero, mentre invece il valore della corrente i_sw generata in uscita dallo stadio di amplificazione a commutazione 3 ha valori più piccoli: pertanto durante la seconda fase di funzionamento lo stadio di amplificazione lineare 2 impone con precisione la tensione sul suo terminale d’uscita IO_lin (e quindi impone con precisione la tensione sul terminale d’uscita IO dell’amplificatore 1, in quanto il capacitore 4 è by-passato per mezzo del primo interruttore 10-1 chiuso), mentre è sostanzialmente disabilitato il funzionamento dello stadio di amplificazione a commutazione 3.
Infine è possibile osservare che durante la quarta fase di funzionamento (corrispondente al valore costante nullo del segnale di tensione d’ingresso v_i) il valore della corrente i_lin generata in uscita dallo stadio di amplificazione lineare 2 è nullo ed anche il valore della corrente i_sw generata in uscita dallo stadio di amplificazione a commutazione 3 ha valori piccoli: pertanto durante la quarta fase di funzionamento lo stadio di amplificazione lineare 2 impone un valore nullo sul primo terminale del capacitore 4, mentre è sostanzialmente disabilitato il funzionamento dello stadio di amplificazione a commutazione 3.
Sarà ora descritto il funzionamento dell’amplificatore 1, facendo anche riferimento alle Figure 1, 2A-B e 3A-3C.
Ai fini della spiegazione dell’invenzione si considera per semplicità un segnale di tensione d’ingresso v_i avente un andamento trapezoidale con rampa di salita crescente linearmente e rampa di discesa decrescente linearmente.
Si suppone inoltre che i segnali di abilitazione S1, S2 ed i segnali di commutazione S3, S4 siano generati dal circuito di misurazione e controllo 8, in funzione del segnale di tensione d’ingresso v_i.
Durante la prima fase di funzionamento compresa fra gli istanti t0 e t1 il segnale di tensione d’ingresso v_i è una rampa di salita avente un andamento crescente linearmente da un valore nullo ad un valore massimo di tensione Vmax e funziona lo stadio di amplificazione a commutazione 3 in modo da fornire in uscita corrente i_sw verso il carico capacitivo 5, mentre il valore della corrente d’uscita i_lin dello stadio di amplificazione lineare 2 è minima.
Durante la prima fase il circuito di misurazione e controllo 8 genera il primo segnale di abilitazione S1 avente un valore logico alto che abilita il funzionamento dell’interruttore lato superiore 3-1 dello stadio di amplificazione a commutazione 3 e genera il secondo segnale di abilitazione S2 avente un valore logico basso che disabilita il funzionamento dell’interruttore lato inferiore 3-2 dello stadio di amplificazione a commutazione 3.
Inoltre circuito di misurazione e controllo 8 genera il primo segnale di commutazione S3 avente un valore logico basso che apre il primo interruttore 10-1, pertanto il condensatore 4 è collegato fra il terminale d’uscita IO_lin dello stadio di amplificazione lineare 2 ed il terminale d’uscita IO dell’amplificatore 1 e quindi l’impedenza vista in uscita dallo stadio di amplificazione lineare 2 viene aumentata: questo contribuisce a mantenere basso il valore della corrente erogata dallo stadio di amplificazione lineare 2 durante la prima fase.
Inoltre il circuito di misurazione e controllo 8 genera il secondo segnale di commutazione S4 avente un valore logico basso che apre il secondo interruttore 10-2, pertanto il terminale d’uscita IO dell’amplificatore 1 è collegato verso il riferimento a massa attraverso il carico capacitivo 5.
Durante la prima fase il circuito di misurazione e controllo 8 misura la corrente i_lin generata in uscita dallo stadio di amplificazione lineare 2 e genera il segnale di pilotaggio S_drv_sw che oscilla fra un valore logico alto in cui viene chiuso l’interruttore lato superiore 3-1 (e quindi lo stadio di amplificazione a commutazione 3 impone il segnale di tensione d’uscita v_L uguale alla tensione di alimentazione VCC) ed un valore logico basso in cui viene aperto l’interruttore lato superiore 3-1 (e quindi lo stadio di amplificazione a commutazione 3 impone il segnale di tensione d’uscita v_L uguale alla tensione di riferimento a massa per mezzo dell’accensione del diodo di ricircolo 3-8), effettuando quindi il controllo auto-oscillante dello stadio di amplificazione a commutazione 3 che limita il valore della corrente erogata dallo stadio di amplificazione lineare 2 durante la prima fase.
Durante la seconda fase di funzionamento compresa fra gli istanti t1 e t2 il segnale di tensione d’ingresso v_i ha un andamento sostanzialmente costante uguale al valore massimo di tensione Vmax e lo stadio di amplificazione lineare 2 impone con precisione il valore della tensione d’uscita v_L desiderata ai capi del carico capacitivo 5 (ovvero sul terminale d’uscita IO dell’amplificatore 1), mentre il funzionamento dello stadio di amplificazione a commutazione 3 è disabilitato.
Durante la seconda fase il circuito di misurazione e controllo 8 genera il primo segnale di commutazione S3 avente un valore logico alto che chiude il primo interruttore 10-1, pertanto il condensatore 4 viene bypassato, ovvero il terminale d’uscita IO_lin dello stadio di amplificazione lineare 2 è corto-circuitato con il terminale d’uscita IO dell’amplificatore 1: lo stadio di amplificazione lineare 2 eroga in uscita la corrente i_lin necessaria per caricare il carico capacitivo 5 e lo stadio di amplificazione lineare 2 fissa con precisione il valore della tensione d’uscita v_L ai capi del carico capacitivo 5, limitando quindi la distorsione del segnale di tensione d’uscita v_L ai capi del carico capacitivo 5.
Inoltre durante la seconda fase il circuito di misurazione e controllo 8 genera il primo segnale di abilitazione S1 avente un valore logico basso che disabilita il funzionamento dell’interruttore lato superiore 3-1 dello stadio di amplificazione a commutazione 3 e genera il secondo segnale di abilitazione S2 avente un valore logico basso che disabilita il funzionamento dell’interruttore lato inferiore 3-2.
Inoltre il circuito di misurazione e controllo 8 genera il secondo segnale di commutazione S4 avente un valore logico basso che apre il secondo interruttore 10-2, pertanto il terminale d’uscita IO dell’amplificatore 1 è collegato verso il riferimento a massa attraverso il carico capacitivo 5.
Durante la terza fase di funzionamento compresa fra gli istanti t2 e t3 il segnale di tensione d’ingresso v_i è una rampa di discesa avente un andamento decrescente linearmente dal valore massimo di tensione Vmax al valore nullo e funziona lo stadio di amplificazione a commutazione 3 in modo da recuperare l’energia precedentemente immagazzinata nel carico capacitivo 5, mentre il valore della corrente d’uscita i_lin dello stadio di amplificazione lineare 2 è minima.
Durante la terza fase il circuito di misurazione e controllo 8 genera il secondo segnale di abilitazione S2 avente un valore logico alto che abilita il funzionamento dell’interruttore lato inferiore 3-2 dello stadio di amplificazione a commutazione 3 e genera il primo segnale di abilitazione S1 avente un valore logico basso che disabilita il funzionamento dell’interruttore lato superiore 3-1.
Inoltre il circuito di misurazione e controllo 8 genera il primo segnale di commutazione S3 avente un valore logico basso che apre il primo interruttore 10-1, pertanto il condensatore 4 è collegato fra il terminale d’uscita IO_lin dello stadio di amplificazione lineare 2 ed il terminale d’uscita IO dell’amplificatore 1 e quindi l’impedenza vista in uscita dallo stadio di amplificazione lineare 2 viene aumentata: questo contribuisce a mantenere basso il valore della corrente erogata dallo stadio di amplificazione lineare 2 durante la terza fase.
Inoltre il circuito di misurazione e controllo 8 genera il secondo segnale di commutazione S4 avente un valore logico basso che apre il secondo interruttore 10-2, pertanto il terminale d’uscita IO dell’amplificatore 1 è collegato verso il riferimento a massa attraverso il carico capacitivo 5.
Durante la terza fase il circuito di misurazione e controllo 8 misura la corrente i_lin generata in uscita dallo stadio di amplificazione lineare 2 e genera il segnale di pilotaggio S_drv_sw che oscilla fra un valore logico alto in cui viene chiuso l’interruttore lato inferiore 3-2 (e quindi lo stadio di amplificazione a commutazione 3 impone il segnale di tensione d’uscita v_L uguale alla tensione di riferimento a massa) ed un valore logico basso in cui viene aperto l’interruttore lato inferiore 3-2 (e quindi lo stadio di amplificazione a commutazione 3 impone il segnale di tensione d’uscita v_L uguale alla tensione di alimentazione VCC per mezzo dell’accensione del diodo di ricircolo 3-7), effettuando quindi il controllo auto-oscillante dello stadio di amplificazione a commutazione 3 che limita il valore della corrente erogata dallo stadio di amplificazione lineare 2 durante la terza fase.
Durante la quarta fase di funzionamento compresa fra gli istanti t3 e t4 il segnale di tensione d’ingresso v_i ha un andamento sostanzialmente costante uguale al valore nullo e il funzionamento dello stadio di amplificazione a commutazione 3 è disabilitato.
Durante la quarta fase il circuito di misurazione e controllo 8 genera il secondo segnale di commutazione S4 avente un valore logico alto che chiude il secondo interruttore 10-2, pertanto il terminale d’uscita IO dell’amplificatore 1 è collegato direttamente alla tensione di riferimento a massa e viene corto-circuitato il carico capacitivo 5 che si scarica dell’eventuale carica residua.
Inoltre durante la quarta fase il circuito di misurazione e controllo 8 genera il primo segnale di abilitazione S1 avente un valore logico basso che disabilita il funzionamento dell’interruttore lato superiore 3-1 dello stadio di amplificazione a commutazione 3 e genera il secondo segnale di abilitazione S2 avente un valore logico basso che disabilita il funzionamento dell’interruttore lato inferiore 3-2.
Alternativamente, non è presente il secondo interruttore 10-2 e nella quarta fase è possibile ottenere la scarica completa del carico capacitivo 5 per mezzo del circuito di misurazione e controllo 8 che genera il primo segnale di commutazione S3 avente un valore logico alto che chiude il primo interruttore 10-1, pertanto il condensatore 4 viene bypassato, ovvero il terminale d’uscita IO_lin dello stadio di amplificazione lineare 2 è corto-circuitato con il terminale d’uscita IO dell’amplificatore 1: lo stadio di amplificazione lineare 2 genera in uscita il segnale di tensione amplificato v_lin avente valore nullo e assorbe la corrente i_lin necessaria per scaricare completamente il carico capacitivo 5, quindi lo stadio di amplificazione lineare 2 fissa il valore nullo della tensione d’uscita v_L ai capi del carico capacitivo 5.
Claims (10)
- RIVENDICAZIONI 1. Amplificatore (1) per il pilotaggio di un carico capacitivo (5), l’amplificatore comprendente: - un terminale d’ingresso (IIN) atto a ricevere un segnale di tensione d’ingresso (v_i) comprendente una prima fase (t0, t1) con andamento monotono crescente da un valore sostanzialmente nullo ad un valore massimo di tensione (Vmax), una seconda fase (t1, t2) con andamento sostanzialmente costante uguale al valore massimo di tensione (Vmax) ed una terza fase (t2, t3) con andamento monotono decrescente dal valore massimo di tensione (Vmax) ad un valore minimo minore del valore massimo; - un terminale d’uscita (IO) atto a pilotare il carico capacitivo; - uno stadio di amplificazione di tipo lineare (2) comprendente un terminale d’ingresso (IIN) atto a ricevere il segnale di tensione d’ingresso (v_i) e comprendente un terminale d’uscita (IO_lin); - uno stadio di amplificazione di tipo a commutazione (3) comprendente un terminale d’uscita collegato al terminale d’uscita (IO) dell’amplificatore ed un terminale d’ingresso atto a ricevere un segnale di tensione di pilotaggio (S_drv_sw), lo stadio di amplificazione a commutazione essendo configurato per commutare fra una modalità spento ed una modalità acceso in funzione del valore di almeno un segnale di abilitazione (S1, S2); - un condensatore (4) avente un terminale collegato al terminale d’uscita (IO_lin) dello stadio di amplificazione lineare (IO_lin) ed avente un altro terminale collegato al terminale d’uscita dell’amplificatore; - un primo interruttore (10-1) collegato in parallelo al condensatore e configurato per commutare fra una posizione chiusa ed una posizione aperta, in funzione del valore di un primo segnale di commutazione (S3); - un circuito (8) di misurazione e controllo configurato per: • misurare il valore della corrente (i_lin) generata in uscita dallo stadio di amplificazione lineare e generare da questo il segnale di tensione di pilotaggio (S_dr_sw) dello stadio di amplificazione a commutazione; • durante la prima fase del segnale d’ingresso, generare il primo segnale di commutazione (S3) per aprire il primo interruttore (10-1) e generare almeno un segnale di abilitazione (S1) per abilitare il funzionamento di almeno parte dello stadio di amplificazione a commutazione; • durante la seconda fase del segnale d’ingresso, generare il primo segnale di commutazione (S3) per chiudere il primo interruttore (10-1) in modo da corto-circuitare il terminale d’uscita dello stadio di amplificazione lineare (IO_lin) con il terminale d’uscita dell’amplificatore (IO) e caricare il carico capacitivo, e generare l’almeno un segnale di abilitazione (S1, S2) per disabilitare il funzionamento dello stadio di amplificazione a commutazione; • durante la terza fase del segnale d’ingresso, generare il primo segnale di commutazione (S3) per aprire il primo interruttore e generare almeno un segnale di abilitazione (S2) per abilitare il funzionamento di almeno parte dello stadio di amplificazione a commutazione (3).
- 2. Amplificatore secondo la rivendicazione 1, comprendente ulteriormente un secondo interruttore (10-2) collegato in parallelo al carico capacitivo e configurato per commutare fra una posizione chiusa ed una posizione aperta in funzione del valore di un secondo segnale di commutazione (S4), in cui il segnale di tensione d’ingresso (v_i) comprende ulteriormente una quarta fase (t3, t4) con andamento sostanzialmente costante uguale al valore minimo, in particolare nullo, ed in cui il circuito (8) di misurazione e controllo è ulteriormente configurato, durante la quarta fase, per: • generare il primo segnale di commutazione per aprire il primo interruttore (10-1); • generare il secondo segnale di commutazione per chiudere il secondo interruttore (10-2) in modo da corto-circuitare il terminale d’uscita dell’amplificatore (IO) verso una tensione di riferimento a massa e scaricare il carico capacitivo al valore della tensione di riferimento a massa; • generare l’almeno un segnale di abilitazione (S1, S2) per disabilitare il funzionamento dello stadio di amplificazione a commutazione.
- 3. Amplificatore secondo la rivendicazione 1, in cui il segnale di tensione d’ingresso (v_i) comprende ulteriormente una quarta fase (t3, t4) con andamento sostanzialmente costante uguale al valore minimo, in particolare nullo, ed in cui il circuito di misurazione e controllo è ulteriormente configurato, durante la quarta fase, per: • generare l’almeno un segnale di abilitazione (S1, S2) per disabilitare il funzionamento dello stadio di amplificazione a commutazione; • generare il primo segnale di commutazione (S3) per chiudere il primo interruttore, in modo da pilotare il carico capacitivo con un segnale di tensione sostanzialmente uguale al valore minimo e scaricare il carico capacitivo al valore della tensione di riferimento a massa; ed in cui lo stadio di amplificazione lineare è configurato per generare in uscita un valore di tensione nullo.
- 4. Amplificatore secondo una qualunque delle rivendicazioni precedenti, in cui il circuito di misurazione e controllo (8) comprende: - un circuito di misurazione corrente (8-1) configurato per misurare il valore della corrente (i_lin) generata in uscita dallo stadio di amplificazione lineare (2) e generare da questo un segnale (S_ms) indicativo del valore positivo o negativo della corrente misurata; - un circuito di controllo (8-3) collegato in serie al circuito di misurazione corrente e configurato per effettuare un controllo autooscillante dello stadio di amplificazione a commutazione per mezzo di un controllo ad isteresi della corrente (i_lin) misurata in uscita dallo stadio di amplificazione lineare; in cui il circuito di controllo è configurato, durante la prima fase del segnale di tensione d’ingresso (v_i), per: • ricevere un valore della corrente misurata maggiore di un primo valore di soglia e generare da questo il segnale di tensione di pilotaggio (S_drv_sw) dello stadio di amplificazione a commutazione avente un valore logico alto; • ricevere un valore della corrente misurata minore di un secondo valore di soglia e generare da questo il segnale di tensione di pilotaggio (S_drv_sw) dello stadio di amplificazione a commutazione avente un valore logico basso.
- 5. Amplificatore secondo la rivendicazione 5, in cui lo stadio di amplicazione a commutazione è di tipo classe D a mezzo ponte e comprende: - un collegamento serie di un interruttore lato superiore (3-1) e di un interruttore lato inferiore (3-2), l’interruttore lato superiore (3-1) essendo collegato verso una tensione di alimentazione (VCC) e l’interruttore lato inferiore (3-2) essendo collegato verso una tensione di riferimento minore della tensione di alimentazione, in particolare una tensione di riferimento a massa; - un induttore (3-6) collegato fra un terminale comune all’interruttore lato superiore ed inferiore ed il terminale d’uscita (Io) dell’amplificatore; - un primo circuito di abilitazione (3-3) configurato per controllare l’apertura/chiusura dell’interruttore lato superiore (3-1), in funzione del valore di un primo segnale di abilitazione (S1) e del valore del segnale di tensione di pilotaggio (S_drv_sw); - un secondo circuito di abilitazione (3-4) configurato per controllare l’apertura/chiusura dell’interruttore lato inferiore (3-2), in funzione del valore di un secondo segnale di abilitazione (S2) e del valore del segnale di tensione di pilotaggio (S_drv_sw); in cui il circuito di misurazione e controllo (8) è ulteriormente configurato per: • durante la prima fase del segnale d’ingresso, generare il primo segnale di abilitazione (S1) per abilitare il funzionamento dell’interruttore lato superiore (3-1) e generare il secondo segnale di abilitazione (S2) per disabilitare il funzionamento dell’interruttore lato inferiore (3-2); • durante la seconda fase del segnale d’ingresso, generare il primo segnale di abilitazione (S1) per disabilitare il funzionamento dell’interruttore lato superiore (3-1) e generare il secondo segnale di abilitazione (S2) per disabilitare il funzionamento dell’interruttore lato inferiore (3-2); • durante la terza fase del segnale d’ingresso, generare il secondo segnale di abilitazione (S2) per abilitare il funzionamento dell’interruttore lato inferiore (3-2) e generare il primo segnale di abilitazione (S1) per disabilitare il funzionamento dell’interruttore lato superiore (3-1).
- 6. Amplificatore secondo le rivendicazioni 4 o 5, comprendente ulteriormente un ritardatore (8-2) interposto fra il circuito di misurazione corrente ed il circuito di controllo.
- 7. Amplificatore secondo una qualunque delle precedenti rivendicazioni, in cui lo stadio di amplificazione lineare è di tipo classe AB e lo stadio di amplificazione a commutazione è di tipo classe D.
- 8. Amplificatore secondo una qualunque delle precedenti rivendicazioni, in cui il circuito di misurazione e controllo è ulteriormente configurato per generare l’almeno un segnale di abilitazione (S1, S2) ed il primo e secondo segnale di commutazione (S3, S4) in funzione del valore del segnale d’ingresso (v_i).
- 9. Amplificatore secondo una qualunque delle precedenti rivendicazioni, comprendente un carico sostanzialmente capacitivo elettricamente collegato al terminale d’uscita (IO) dell’amplificatore, in cui il carico capacitivo è almeno una testina di stampa a getto d’inchiostro con comando piezoelettrico, ed in cui il segnale d’ingresso ha un andamento sostanzialmente trapezoidale comprendente nella prima fase una rampa crescente linearmente dal valore nullo al valore massimo e nella terza fase una rampa decrescente linearmente dal valore massimo al valore nullo.
- 10. Testina di stampa a getto d’inchiostro a comando piezoelettrico, la testina comprendente un amplificatore secondo una qualunque delle precedenti rivendicazioni.
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT201800001967A IT201800001967A1 (it) | 2018-01-26 | 2018-01-26 | Amplificatore per il pilotaggio di un carico capacitivo |
| EP19706755.6A EP3744000B1 (en) | 2018-01-26 | 2019-01-25 | Amplifier for driving a capacitive load |
| PT197067556T PT3744000T (pt) | 2018-01-26 | 2019-01-25 | Amplificador para acionar uma carga capacitiva |
| CN201980010154.XA CN111937300B (zh) | 2018-01-26 | 2019-01-25 | 驱动容性负载的放大器 |
| US16/964,532 US11588451B2 (en) | 2018-01-26 | 2019-01-25 | Amplifier for driving a capacitive load |
| PL19706755T PL3744000T3 (pl) | 2018-01-26 | 2019-01-25 | Wzmacniacz do wysterowania obciążenia pojemnościowego |
| PCT/IB2019/050622 WO2019145903A1 (en) | 2018-01-26 | 2019-01-25 | Amplifier for driving a capacitive load |
| ES19706755T ES2887244T3 (es) | 2018-01-26 | 2019-01-25 | Amplificador para accionar una carga capacitiva |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT201800001967A IT201800001967A1 (it) | 2018-01-26 | 2018-01-26 | Amplificatore per il pilotaggio di un carico capacitivo |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| IT201800001967A1 true IT201800001967A1 (it) | 2019-07-26 |
Family
ID=62089882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT201800001967A IT201800001967A1 (it) | 2018-01-26 | 2018-01-26 | Amplificatore per il pilotaggio di un carico capacitivo |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US11588451B2 (it) |
| EP (1) | EP3744000B1 (it) |
| CN (1) | CN111937300B (it) |
| ES (1) | ES2887244T3 (it) |
| IT (1) | IT201800001967A1 (it) |
| PL (1) | PL3744000T3 (it) |
| PT (1) | PT3744000T (it) |
| WO (1) | WO2019145903A1 (it) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT523673B1 (de) * | 2020-04-03 | 2023-03-15 | Omicron Electronics Gmbh | Umschaltbarer Verstärker |
| GB2596869A (en) * | 2020-07-10 | 2022-01-12 | Inca Digital Printers Ltd | Inkjet printhead drive circuit |
| WO2025040995A1 (en) * | 2023-08-23 | 2025-02-27 | System Ceramics S.P.A. | Amplifier for driving a variable capacitive load |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040075500A1 (en) * | 2002-10-16 | 2004-04-22 | Rohm Co., Ltd. | Buffer circuit and driver IC |
| US20050231179A1 (en) * | 2004-04-20 | 2005-10-20 | Sunao Ishizaki | Capacitive load driving circuit, droplet ejection device, droplet ejection unit and inkjet head driving circuit |
| EP2395657A1 (en) * | 2010-06-14 | 2011-12-14 | Harman International Industries, Incorporated | High efficiency balanced output amplifier system |
| US20140306763A1 (en) * | 2011-02-01 | 2014-10-16 | Mediatek Singapore Pte. Ltd. | Integrated circuit wireless communication unit and method for providing a power supply |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7167569B1 (en) * | 2000-10-25 | 2007-01-23 | National Semiconductor Corporation | Output coupling capacitor free audio power amplifier dynamically configured for speakers and headphones with excellent click and pop performance |
| US6486643B2 (en) * | 2000-11-30 | 2002-11-26 | Analog Technologies, Inc. | High-efficiency H-bridge circuit using switched and linear stages |
| JP4524061B2 (ja) * | 2002-03-26 | 2010-08-11 | パナソニック株式会社 | レファレンス電圧発生回路とそれを用いた電圧増幅器 |
| CN100433548C (zh) * | 2002-11-15 | 2008-11-12 | 松下电器产业株式会社 | 功率放大装置 |
| WO2005101635A1 (en) * | 2004-04-16 | 2005-10-27 | System General Corp. | Soft-switching power converter having power saving means |
| TW200629738A (en) * | 2004-10-12 | 2006-08-16 | Sony Corp | Sample hold circuit, and pipeline ad converter using the circuit |
| DE102007018613A1 (de) * | 2007-04-19 | 2008-10-23 | Xignal Technologies Ag | Schaltungsanordnung und Verfahren zur Signalspannungsbegrenzung |
| IT1396063B1 (it) * | 2009-03-31 | 2012-11-09 | St Microelectronics Rousset | Circuito di polarizzazione per un trasduttore acustico microelettromeccanico e relativo metodo di polarizzazione |
| US20110011842A1 (en) * | 2009-07-19 | 2011-01-20 | Thomas Jose P | Method and apparatus for receiving a universal 3 phase input voltage in a welding power source |
| US9093903B2 (en) * | 2011-09-28 | 2015-07-28 | Monolithic Power Systems, Inc. | Power converter with voltage window and the method thereof |
| CN103280962B (zh) * | 2013-06-20 | 2015-10-28 | 帝奥微电子有限公司 | 一种短路恢复软启动电路 |
| US9774265B2 (en) * | 2014-03-31 | 2017-09-26 | Stmicroelectronics S.R.L. | Wake up management circuit for a power switching converter |
| WO2016075056A1 (en) * | 2014-11-11 | 2016-05-19 | Maschinenfabrik Reinhausen Gmbh | Resistor emulation and gate boost |
| CN105656432B (zh) * | 2014-11-28 | 2019-06-28 | 意法半导体股份有限公司 | 完全平衡微分差分放大器以及包括其的设备 |
| US20170052552A1 (en) * | 2015-08-21 | 2017-02-23 | Qualcomm Incorporated | Single ldo for multiple voltage domains |
-
2018
- 2018-01-26 IT IT201800001967A patent/IT201800001967A1/it unknown
-
2019
- 2019-01-25 PL PL19706755T patent/PL3744000T3/pl unknown
- 2019-01-25 CN CN201980010154.XA patent/CN111937300B/zh active Active
- 2019-01-25 US US16/964,532 patent/US11588451B2/en active Active
- 2019-01-25 ES ES19706755T patent/ES2887244T3/es active Active
- 2019-01-25 WO PCT/IB2019/050622 patent/WO2019145903A1/en not_active Ceased
- 2019-01-25 EP EP19706755.6A patent/EP3744000B1/en active Active
- 2019-01-25 PT PT197067556T patent/PT3744000T/pt unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040075500A1 (en) * | 2002-10-16 | 2004-04-22 | Rohm Co., Ltd. | Buffer circuit and driver IC |
| US20050231179A1 (en) * | 2004-04-20 | 2005-10-20 | Sunao Ishizaki | Capacitive load driving circuit, droplet ejection device, droplet ejection unit and inkjet head driving circuit |
| EP2395657A1 (en) * | 2010-06-14 | 2011-12-14 | Harman International Industries, Incorporated | High efficiency balanced output amplifier system |
| US20140306763A1 (en) * | 2011-02-01 | 2014-10-16 | Mediatek Singapore Pte. Ltd. | Integrated circuit wireless communication unit and method for providing a power supply |
Also Published As
| Publication number | Publication date |
|---|---|
| PT3744000T (pt) | 2021-08-27 |
| EP3744000B1 (en) | 2021-06-09 |
| CN111937300A (zh) | 2020-11-13 |
| CN111937300B (zh) | 2024-05-03 |
| US11588451B2 (en) | 2023-02-21 |
| WO2019145903A1 (en) | 2019-08-01 |
| US20210036668A1 (en) | 2021-02-04 |
| PL3744000T3 (pl) | 2021-11-29 |
| EP3744000A1 (en) | 2020-12-02 |
| ES2887244T3 (es) | 2021-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9537400B2 (en) | Switching converter with dead time between switching of switches | |
| US9594097B2 (en) | DC decoupled current measurement | |
| US8665612B2 (en) | Constant current controller | |
| CN112954544A (zh) | 驱动电路 | |
| KR102441767B1 (ko) | 에너지 리사이클 능력을 가지는 회로를 구동시키는 방법 | |
| JP2011155636A (ja) | 圧電アクチュエータ用のドライバ | |
| JP2009194971A (ja) | 電流負帰還回路およびそれを用いるｄｃ−ｄｃコンバータ | |
| JP5222267B2 (ja) | 電流感知を伴う燃料計電力スイッチ | |
| IT201800001967A1 (it) | Amplificatore per il pilotaggio di un carico capacitivo | |
| JP2008099385A (ja) | Ｄｃ−ｄｃコンバータ | |
| US20110001462A1 (en) | Electronic device and method for dc-dc conversion | |
| US20120081091A1 (en) | Control circuit, dcdc converter, and driving method | |
| US7535284B2 (en) | Switching control circuit | |
| CN102055336A (zh) | 升压/降压电路 | |
| US8471545B2 (en) | Electronic device and method for DC-DC conversion | |
| JP4366540B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
| US10468981B2 (en) | Switching power supply device | |
| US20050280401A1 (en) | Efficiency improvement of DC-DC converter | |
| ITVA20080040A1 (it) | Circuito di controllo di uno stadio di potenza full-bridge | |
| US20250247020A1 (en) | Energy recovery driver for pzt actuators | |
| JP6186135B2 (ja) | Ｄ級アンプおよび電子機器 | |
| JP4319336B2 (ja) | Ｍｏｓスイッチング回路 | |
| TWI460974B (zh) | 抑制輸出電壓過衝的電壓轉換器 | |
| JP5322269B2 (ja) | 半導体スイッチング装置 | |
| ITVA20080039A1 (it) | Generatore di una rampa di tensione a gradini |