[go: up one dir, main page]

HK1221066B - 层叠陶瓷电容器 - Google Patents

层叠陶瓷电容器 Download PDF

Info

Publication number
HK1221066B
HK1221066B HK16109036.9A HK16109036A HK1221066B HK 1221066 B HK1221066 B HK 1221066B HK 16109036 A HK16109036 A HK 16109036A HK 1221066 B HK1221066 B HK 1221066B
Authority
HK
Hong Kong
Prior art keywords
thickness
capacitor
height
width
condition
Prior art date
Application number
HK16109036.9A
Other languages
English (en)
Other versions
HK1221066A1 (zh
Inventor
小出和由记
福田贵久
Original Assignee
太阳诱电株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2014123023A external-priority patent/JP6798766B2/ja
Application filed by 太阳诱电株式会社 filed Critical 太阳诱电株式会社
Publication of HK1221066A1 publication Critical patent/HK1221066A1/zh
Publication of HK1221066B publication Critical patent/HK1221066B/zh

Links

Description

层叠陶瓷电容器
技术领域
本发明涉及层叠陶瓷电容器。
背景技术
层叠陶瓷电容器通常具有层叠结构的电容器主体和1对外部电极,形成以长度、宽度和高度规定的大致长方体形状。该层叠陶瓷电容器的静电电容由电容器主体所具有的电容部、即、多个内部电极层隔着陶瓷层层叠而成的部分确保。
对于这种层叠陶瓷电容器,除了要求对应高密度安装的低安装面积化以外,大容量化的要求依然强烈。对于该大容量(电容)化的要求,通常采用使内部电极层减薄、增加其层数的方法,但是内部电极层的厚度已经达到μm数量级,因此进一步减薄在物理上存在限界。
另外,对于大容量化的要求,也已知有重叠多个层叠陶瓷电容器而一体化的方法(参照后述专利文献1)。但是,由于该方法需要重叠多个层叠陶瓷电容器并将其接合,并且需要设置1对端子,因此伴随成本增加而带来的单价上涨不能避免。另外,因为重叠可单独使用的层叠电容器并进行一体化,所以一体化物的高度就要增高到必要高度以上。
然而,对于大容量化的要求,也有通过使层叠陶瓷电容器的高度大于宽度来增加内部电极层的层数的方案。但是,满足高度>宽度的条件的层叠陶瓷电容器,与满足高度=宽度的条件或者高度<宽度的条件的层叠陶瓷电容器相比,在进行向电路基板等的安装时,存在难以获得自对准效果等的危险。
总而言之,对于大容量化要求,在采用使层叠陶瓷电容器的高度大于宽度的方案的情况下,找到能够良好地进行向电路基板等的安装的条件是非常重要的。
现有技术文献
专利文献
专利文献1:日本特开平11-251186号公报
发明内容
发明所要解决的课题
本发明的目的在于提供满足高度>宽度的条件并且能够良好地进行向电路基板等的安装的层叠陶瓷电容器。
用于解决课题的方法
为了达到上述目的,本发明提供一种层叠陶瓷电容器,其包括层叠结构的电容器主体和一对外部电极,该层叠陶瓷电容器形成为以长度L、宽度W和高度H规定的大致长方体形状,上述宽度W和上述高度H满足1.10≤H/W≤1.70的条件。
发明效果
根据本发明,能够提供满足高度>宽度的条件并且能够良好地进行向电路基板等的安装的层叠陶瓷电容器。
附图说明
图1是应用了本发明的层叠陶瓷电容器(第一实施方式)的俯视图。
图2是图1所示的层叠陶瓷电容器的宽度方向的侧面图。
图3是沿图1的S-S线的纵截面图。
图4是表示检验用样品No.1~No.10的规格和特性(静电电容、电场强度和挠性强度)的图。
图5是表示图4所示的检验用样品No.1~No.9的自对准效果的图。
图6是自对准效果的确认方法的说明图。
图7是自对准效果的确认方法的说明图。
图8是应用了本发明的层叠陶瓷电容器(第二实施方式)的与图3对应的纵截面图。
图9是表示检验用样品No.11~No.23的规格和特性(挠性强度)的图。
具体实施方式
《第一实施方式》图1~图3表示适用本发明的层叠陶瓷电容器10-1(第一实施方式)。该层叠陶瓷电容器10-1具有层叠结构的电容器主体11和1对外部电极12,形成为以长度L、宽度W和高度H规定的大致长方体形状。另外,该层叠陶瓷电容器10-1满足高度H>宽度W的条件,更详细而言,满足长度L>高度H>宽度W的条件。
电容器主体11具有:多个内部电极层11a1隔着陶瓷层11a2层叠而成的电容部11a;陶瓷制的第一保护部11b;和陶瓷制的第二保护部11c,并且将上述电容部、上述第一保护部和上述第二保护部在高度方向以第一保护部11b-电容部11a-第二保护部11c的顺序排列成层状。该电容器主体11也形成以长度、宽度和高度规定的大致长方体形状,也满足高度>宽度的条件,更详细而言,满足长度>高度>宽度的条件。另外,该电容器主体11满足第一保护部11b的厚度T2=第二保护部11c的厚度T3的条件,更详细而言,满足电容部11a的厚度T1>第一保护部11b的厚度T2=第二保护部11c的厚度T3的条件。
电容部11a所包括的多个(图中是20层)内部电极层11a1是各自的轮廓形状大致相同的矩形,各自的厚度也大致相等。另外,存在于相邻的内部电极层11a1之间的陶瓷层11a2(包含夹在相邻的内部电极层11a1之间的部分和没有夹着的长度方向两侧部分的层,图中是19层),是各自的轮廓形状大致相同,并且是比内部电极层11a1的轮廓形状大的矩形,各自的厚度也大致相等。多个内部电极层11a1在长度方向上交替地错开,从图3的上方数第奇数个的内部电极层11a1的端缘与一个外部电极12(图3的左侧)电连接,并且,从图3的上方数第偶数个的内部电极层11a1的端缘与另一个外部电极12(图3的右侧)电连接。
电容部11a所包括的多个内部电极层11a1由组成大致相同的导体构成。该导体优选使用以镍、铜、钯、铂、银、金、它们的合金等为主要成分的良导体。此处的“组成大致相同的导体”是指除了组成相同的导体以外,还包括由于烧结程度等关系使组成在容许范围内存在若干差异的导体。另外,存在于相邻的内部电极层11a1之间的陶瓷层11a2包含第一保护部11b和第二保护部11c,由组成大致相同且介电常数也大致相同的陶瓷构成。该陶瓷优选使用以钛酸钡、钛酸锶、钛酸钙、钛酸镁、锆酸钙、钛酸锆酸钙、锆酸钡、氧化钛等为主要成分的电介质陶瓷,更优选使用ε>1000或者种类(Class)2(高介电常数类)的电介质陶瓷。此处的“组成大致相同且介电常数也大致相同的陶瓷”是指除了组成和介电常数相同的陶瓷以外,还包括由于烧结程度等关系使组成和介电常数中的至少一者在容许范围内存在若干差异的陶瓷。
各个外部电极12设计为覆盖电容器主体11的长度方向的端面和与该端面相邻的4个侧面的一部分。图1~图3中的Le表示在各外部电极12中覆盖电容器主体11的4个侧面的一部分的部分的长度。虽然省略了图示,但是各外部电极12具有包括与电容器主体11的外表面紧贴的基底膜和与该基底膜的外表面紧贴的表面膜的2层结构,或者,具有在基底膜与表面膜之间具有至少1层的中间膜的多层结构。基底膜例如由烤制(印制、印烤)膜形成,该烤制膜优选使用以镍、铜、钯、铂、银、金、它们的合金等为主要成分的良导体。表面膜例如由镀膜形成,该镀膜优选使用以锡、钯、金、锌、它们的合金等为主要成分的良导体。中间膜例如由镀膜形成,该镀膜优选使用以铂、钯、金、铜、镍、它们的合金等为主要成分的良导体。
图1~图3所示的层叠陶瓷电容器10-1满足1.10≤高度H/宽度W≤1.70的条件,优选满足1.30≤高度H/宽度W≤1.60的条件。关于这些条件的意义在后文中详细叙述。
此处,介绍图1~图3所示的层叠陶瓷电容器10-1的优选制造例。在电容部11a的陶瓷层11a2、第一保护部11b和第二保护部11c以钛酸钡为主要成分,电容部11a的内部电极层11a1以镍为主要成分的情况下,首先,准备包含钛酸钡粉末、乙醇(溶剂)、聚乙烯醇缩丁醛(粘合剂)和分散剂等的添加剂的陶瓷浆料,并准备包含镍粉末、萜品醇(溶剂)、乙基纤维素(粘合剂)和分散剂等的添加剂的电极膏。
然后,利用金属型涂料机(die coater)等涂敷装置和干燥装置,在载膜上涂敷陶瓷浆料,并使其干燥,制作第一生片。再利用丝网印刷机等印刷装置和干燥装置,在第一生片上将电极膏印刷成交错状(千鸟状)或者矩阵形状,并使其干燥,制作形成有内部电极层用图案组的第二生片。
然后,利用具有冲裁刃和加热器的吸附头等层叠装置,将从第一生片冲裁得到的单位片材重叠,直至达到规定的数目,进行热压接,制作与第二保护部11c对应的部位。接着,将从第二生片冲裁得到的单位片材(包含内部电极层用图案组)重叠,直至达到规定的数目,进行热压接,制作与电容部11a对应的部位。接着,将从第一生片冲裁得到的单位片材重叠,直至达到规定的数目,进行热压接,制作与第一保护部11b对应的部位。然后,利用热气静水压机等正式压接装置,将重叠并热压接而得到的材料进行最终的正式压接,制作未烧制层叠片材。
然后,利用切割机等切断装置,将未烧制层叠片材按格子状切断,制作与电容器主体11对应的未烧制芯片。然后,利用隧道型烧制炉等烧制装置,在还原性气氛或者低氧分压气氛中,利用与钛酸钡和镍对应的温度曲线(profile),对多个未烧制芯片进行烧制(包括脱粘合剂处理和烧制处理),制作与电容器主体11对应的烧制芯片。
然后,利用辊涂布机等涂布装置,在烧制芯片的长度方向两端部涂布电极膏(使用内部电极层用的电极膏),在与上述同样的气氛中,进行烤制处理,形成基底膜,在其上通过电解电镀等镀覆处理形成表面膜或者中间膜和表面膜,制作外部电极。外部电极的基底膜可以通过在未烧制芯片的长度方向两端部涂布电极膏并干燥后,将其与未烧制芯片同时烧制而制作。
图4表示检验用样品No.1~No.10的规格和特性(静电电容EC、电场强度FI和挠性强度BS)。这些样品No.1~No.10都按照上述制造例制作而成,电容部11a的内部电极层11a1的主要成分是镍,电容部11a的陶瓷层11a2、第一保护部11b和第二保护部11c的主要成分是钛酸钡,各外部电极12是以镍为主要成分的基底膜、以铜为主要成分的中间膜和以锡为主要成分的表面膜的3层结构。
样品No.1~No.9在以下的方面是相同的,即:长度L为1000μm,宽度W为500μm,第一保护部11b的厚度T2为88μm,构成第一保护部11b的陶瓷层的层数(层构成LC的左侧所示的数值)为11层,第二保护部11c的厚度T3为88μm,构成第二保护部11c的陶瓷层的层数(层构成LC的右侧所示的数值)为11层,电容部11a的内部电极层11a1的厚度Ti为1.0μm,电容部11a的陶瓷层11a2的厚度Td、构成第一保护部11b的陶瓷层的厚度Td和构成第二保护部11c的陶瓷层的厚度Td都为8.0μm,各外部电极12的厚度为10μm,覆盖电容器主体11的4个侧面的一部分的部分的长度Le(参照图1~图3)为250μm。但是通过增加在层构成LC的中央所示的数值(内部电极层11a1的层数和陶瓷层11a2的层数之和)来逐渐地增加电容部11a的厚度T1和高度H。
就层构成LC的记载(n1-m-n2)进行补充说明,n1是构成第一保护部11b的陶瓷层的层数,m是电容部11a的内部电极层11a1的层数和陶瓷层11a2的层数之和,n2是构成第二保护部11c的陶瓷层的层数,这些层数以在上述制造例的层叠工序中的重叠数为基准。另外,关于m,(m-1)/2+1对应于内部电极层11a1的层数,(m-1)/2对应于陶瓷层11a2的层数。在基于层构成LC中的m、厚度Ti和厚度Td的简单计算中,虽然在该计算值与电容部11a的厚度T1的值之间会产生误差,但是该误差产生的理由在于:在上述制造例的层叠工序时会变成以下的形态,即成为内部电极层11a1的内部电极层用图案部分地陷入成为陶瓷层11a2的生片中。
在样品No.1~No.9中,样品No.2~No.9满足高度H>宽度W的条件,但是样品No.1由于高度H和宽度W相等,所以不满足与样品No.2~No.9相同的条件。也就是说,样品No.1是现有的层叠陶瓷电容器,样品No.2~No.9是与图1~图3所示的层叠陶瓷电容器10-1相对应的层叠陶瓷电容器。
样品No.10在以下的方面与上述样品No.1~No.9不同,即:电容部11a的陶瓷层11a2的厚度Td、构成第一保护部11b的陶瓷层的厚度Td和构成第二保护部11c的陶瓷层的厚度Td都为11.3μm,第一保护部11b的厚度T2为124.3μm,第二保护部11c的厚度T3为124.3μm。也就是说,就样品No.10而言,虽然厚度Td不同,但是由于满足高度H>宽度W的条件,所以是与图1~图3所示的层叠陶瓷电容器10-1相对应的层叠陶瓷电容器。
此处,对图4所示的静电电容EC的测定方法、电场强度FI的测定方法和挠性强度BS的测定方法进行说明。关于图5所示的静电电容EC,准备样品No.1~No.10各100个,利用HP4284A(Agirent社制)测定各自的静电电容,算出每个样品的平均值。另外,图4所示的电场强度FI由相对于额定电压(100V)的陶瓷层的厚度Td算出。
另外,关于图4所示的挠性强度BS,准备样品No.1~No.10各100个,在基于JIS-C-6484的环氧玻璃基板的一个面焊上各个样品后,在用挡块支承该环氧玻璃基板的一个面的从样品焊接位置向两侧45mm部位的状态下,使用治具(jig)(按压部由曲率半径230mm的曲面构成)以0.5mm/sec的一定速度,将该基板的另一面的与样品焊接位置对应的部位向下侧按压10mm,使之变形,对每个样品计数在该变形过程中在样品中产生了12.5%以上的容量下降的数量。
图5表示检验用样品No.1~No.9的自对准效果。如上所述,样品No.1是现有的层叠陶瓷电容器,样品No.2~No.9是与图1~图3所示的层叠陶瓷电容器10-1相对应的层叠陶瓷电容器。
此处,引用图6和图7对图5所示的自对准效果的确认方法进行说明。首先,准备样品No.1~No.9各80个,并且准备试验基板36个。在各试验基板上,将长度L21为500μm、宽度W21为550μm的2个矩形状导体垫21隔开500μm的间隔IN21地形成20组(参照图6)。图6和图7中标记的×符号表示导体垫21的中心CP,1点点划线表示成组的导体垫21的宽度方向的中心线。
接着,在4个试验基板的导体垫21各自的上表面以厚度0.20mm涂布膏状焊料,利用膏状焊料在成组的导体垫21各自的上搭载样品No.1(每一个试验基板20个)。在第一个试验基板上搭载20个样品No.1时,每个样品No.1的宽度方向的中心线与成组的导体垫21的宽度方向的中心线一致,并且,每个样品No.1的外部电极12各自的端面与导体垫21的中心CP之间产生75μm的偏离GA(参照图6)。另外,在第二个试验基板上搭载20个样品No.1时产生50μm的上述偏离GA,在第三个试验基板上搭载20个样品No.1时产生25μm的上述偏离GA,在第四个试验基板上搭载20个样品No.1时产生10μm的上述偏离GA(参照图5的偏离GA)。关于其他的样品No.2~No.9,分别对四个试验基板也进行与样品No.1同样的搭载。
接着,对搭载了样品No.1~No.9的共计36个试验基板实施回流焊(reflowsoldering)等热处理,所搭载的各样品1~9的外部电极12分别经由焊料接合在导体垫21。接着,针对每一个试验基板,利用光学显微镜,确认在上述热处理过程中上述偏离GA是否为零(是否获得了自对准效果)(参照图7)。
接着,根据确认结果,在偏离GA不同的4种试验基板上的20个样品(No.1~No.9)中,20个获得了自对准效果的情况评价为效果大(参照图5的○符号),19~14个获得了自对准效果的情况评价为效果中(参照图5的△符号),13个以下获得了自对准效果的情况评价为效果小(参照图5的×符号)。
以下,在考虑了图4所示的规格和特性(静电电容EC、电场强度FI和挠性强度BS)和图5所示的自对准效果的基础上,对通过图1~图3所示的层叠陶瓷电容器10-1能够获得的效果进行说明。
第一,与图4所示的样品No.1的静电电容EC相比,样品No.2~No.9的静电电容EC随着高度H提高而增加。虽然该静电电容EC的增加是由于增加了电容部11a的层数(内部电极层11a1的层数)而产生的,但是从样品No.2~No.9的静电电容EC的增加趋势来看,即使使高度H并不那么提高也能够谋求大容量化。换句话说,为了大容量化,以比重叠2个样品No.1而一体化的情况低的高度H,也能够简单地确保该样品No.1的2倍以上的静电电容EC。
第二,与图4所示的样品No.1的挠性强度BS相比,样品No.2~No.9的挠性强度BS随着高度H提高而增强。虽然样品No.2的挠性强度BS是2/100,但是,由于该数值在实际的安装上并不是很大的问题,因此只要宽度W和高度H满足1.10≤高度H/宽度W的条件,就能够良好地进行向电路基板等的安装。另外,考虑到样品No.4~No.9的挠性强度BS都为0/100,只要宽度W和高度H满足1.30≤高度H/宽度W的条件,就能够更加良好地进行向电路基板等的安装。
第三,图4所示的样品No.10的电场强度FI,当然比样品No.1低,也比样品No.2~No.9低。虽然该电场强度FI的下降依赖于电容部11a的陶瓷层11a2的厚度Td,但是,由于使高度H大于宽度W,所以能够简单地提高耐电压性。
第四,与图5所示的样品No.9的自对准效果相比,样品No.2~No.8的自对准效果提高了。虽然样品No.8的自对准效果包含效果中(△符号),但是,由于该评价在实际的安装上并不是很大的问题,因此只要宽度W和高度H满足高度H/宽度W≤1.70的条件,就能够良好地进行向电路基板等的安装。另外,考虑到样品No.2~No.7的自对准效果都是效果大(○符号),只要宽度W和高度H满足高度H/宽度W≤1.60的条件,就能够更加良好地进行向电路基板等的安装。
顺便说明,关于样品2~8,在各外部电极12中覆盖电容器主体11的4个侧面的一部分的部分的长度Le为250μm,但是,由于上述自对准效果主要依赖于各外部电极12的端面上的焊料的附着轮廓,因此即使将长度Le变更为250μm以外的数值也同样可以得到自对准效果。
总而言之,对于图1~图3所示的层叠陶瓷电容器10-1,只要宽度W和高度H满足1.10≤高度H/宽度W≤1.70的条件,不仅对大容量化有效,而且基于挠性强度BS和自对准效果的提高,能够良好地进行向电路基板等的安装。另外,只要宽度W和高度H满足1.30≤高度H/宽度W≤1.60的条件,就对大容量化有效这是当然的,还能够更加良好地进行向电路基板等的安装。
《第二实施方式》图8表示适用本发明的层叠陶瓷电容器10-2(第二实施方式)。该层叠陶瓷电容器10-2与图1~图3所示的层叠陶瓷电容器10-1(第一实施方式)在以下方面不同,即:电容器主体11的电容部11a、第一保护部11b和第二保护部11c满足第二保护部11c的厚度T3>第一保护部11b的厚度T2的条件,更详细而言,满足电容部11a的厚度T1>第二保护部11c的厚度T3>第一保护部11b的厚度T2的条件。由于其它的构成与图1~图3所示的层叠陶瓷电容器10-1相同,因此省略其说明。
图8所示的层叠陶瓷电容器10-2满足1.18≤厚度T3/厚度T2≤4.36的条件,优选满足2.18≤厚度T3/厚度T2≤3.64的条件。另外,图8所示的层叠陶瓷电容器10-2满足0.028≤(厚度T3-厚度T2)/高度H≤0.350的条件,优选满足0.159≤(厚度T3-厚度T2)/高度H≤0.297的条件。关于这些条件的意义在后文中详细叙述。
图9表示检验用样品No.11~No.23的规格和特性(挠性强度BS)。另外,图9中除了样品No.11~No.23,作为比较用,还表示了图4所示的样品No.2的规格和特性(挠性强度BS)。这些样品No.11~No.23都按照上述制造例(参照第一实施方式栏)制作,电容部11a的内部电极层11a1的主要成分是镍,电容部11a的陶瓷层11a2、第一保护部11b和第二保护部11c的主要成分是钛酸钡,各外部电极12是以镍为主要成分的基底膜、以铜为主要成分的中间膜和以锡为主要成分的表面膜的3层结构。
样品No.11~No.23在以下的方面是相同的,即:长度L为1000μm,宽度W为500μm,电容部11a的厚度T1为370μm,电容部11a的内部电极层11a1的层数和陶瓷层11a2的层数之和(层构成LC的中央所示的数值)为43层,第一保护部11b的厚度T2为88μm,构成第一保护部11b的陶瓷层的层数(层构成LC的左侧所示的数值)为11层,电容部11a的内部电极层11a1的厚度Ti为1.0μm,电容部11a的陶瓷层11a2的厚度Td、构成第一保护部11b的陶瓷层的厚度Td和构成第二保护部11c的陶瓷层的厚度Td都为8.0μm,各外部电极12的厚度为10μm,覆盖电容器主体11的4个侧面的一部分的部分的长度Le(参照图8)为250μm。但是通过增加层构成LC的右侧所示的数值(构成第二保护部11c的陶瓷层的层数)来逐渐地增加第二保护部11c的厚度T3和高度H。
图4所示的层构成LC的记载(n1-m-n2)和挠性强度BS的测定方法与在第一实施例栏中的叙述一样,在此省略说明。
也就是说,样品No.11~No.23由于不仅满足高度H>宽度W的条件,还满足厚度T3>厚度T2的条件,因此是与图8所示的层叠陶瓷电容器10-2对应的层叠陶瓷电容器。
以下,在考虑了图9所示的规格和特性(挠性强度BS)的基础上,对通过图8所示的层叠陶瓷电容器10-2能够得到的效果进行说明。
第一,与图9所示的样品No.2的挠性强度BS相比,样品No.11~No.23的挠性强度BS提高了。在考虑了样品No.11~No.23都满足第一实施方式栏的最后所叙述的1.10≤高度H/宽度W≤1.70的条件的基础上,着眼于第一保护部11b的厚度T2和第二保护部11c的厚度T3时,只要厚度T2和厚度T3满足1.18≤厚度T3/厚度T2≤4.36的条件,就对大容量化有效是当然的,还能够良好地进行向电路基板等的安装。
另外,在样品No.11~No.23中,在考虑了样品No.15~No.20都满足第一实施方式栏的最后所叙述的1.30≤高度H/宽度W≤1.60的条件的基础上,着眼于第一保护部11b的厚度T2和第二保护部11c的厚度T3时,只要厚度T2和厚度T3满足2.18≤厚度T3/厚度T2≤3.64的条件,就对大容量化有效是当然的,还能够更加良好地进行向电路基板等的安装。
第二,在考虑了样品No.11~No.23都满足第一实施方式栏的最后所叙述的1.10≤高度H/宽度W≤1.70的条件的基础上,着眼于第一保护部11b的厚度T2、第二保护部11c的厚度T3和高度H时,只要厚度T2、厚度T3和高度H满足0.028≤(厚度T3-厚度T2)/高度H≤0.350的条件,就对大容量化有效是当然的,还能够良好地进行向电路基板等的安装。
另外,在样品No.11~No.23中,在考虑了样品No.15~No.20都满足第一实施方式栏的最后叙述的1.30≤高度H/宽度W≤1.60的条件的基础上,着眼于第一保护部11b的厚度T2、第二保护部11c的厚度T3和高度H时,只要厚度T2、厚度T3和厚度H满足0.159≤(厚度T3-厚度T2)/高度H≤0.297的条件,就对大容量化有效是当然的,还能够更加良好地进行向电路基板等的安装。
《其它的实施方式》(1)作为图4所示的样品No.2~No.10以及图9所示的样品No.11~No.23,虽然表示了电容部11a的内部电极层11a1的厚度Ti为1.0μm,但是即使该内部电极层11a1的厚度Ti超过1.0μm或者不足1.0μm,也能够得到上述同样的效果。另外,在电容部11a的陶瓷层11a2的厚度Td不足8.0μm时,如果增加电容部11a的层数(内部电极层11a1的层数),能够对大容量化更有效。
(2)作为图1~图3所示的层叠陶瓷电容器10-1以及图8所示的层叠陶瓷电容器10-2,虽然表示了满足长度L>高度H>宽度W的条件的层叠陶瓷电容器,但是如果至少满足高度H>宽度W的条件,就可以不局限于长度L和高度H的尺寸关系,也能够得到上述同样的效果。
符号说明
10-1、10-2…层叠陶瓷电容器、11…电容器主体、11a…电容部、11a1…内部电极层、11a2…陶瓷层、11b…第一保护部、11c…第二保护部、12…外部电极、L…层叠陶瓷电容器的长度、W…层叠陶瓷电容器的宽度、H…层叠陶瓷电容器的高度、T1…电容器主体的电容部的厚度、T2…电容器主体的第一保护部的厚度、T3…电容器主体的第二保护部的厚度。

Claims (4)

1.一种层叠陶瓷电容器,其特征在于:
包括层叠结构的电容器主体和一对外部电极,该层叠陶瓷电容器形成为以长度L、宽度W和高度H规定的大致长方体形状,
所述宽度W和所述高度H满足1.30≤H/W≤1.60的条件,
所述电容器主体包括:多个内部电极层隔着陶瓷层层叠而成的电容部;陶瓷制的第一保护部;和陶瓷制的第二保护部,并且将所述电容部、所述第一保护部和所述第二保护部在高度方向上以第一保护部-电容部-第二保护部的顺序排列成层状,
在将所述电容器主体的第一保护部的厚度设为T2、将第二保护部的厚度设为T3时,所述厚度T2和所述厚度T3满足1.18≤T3/T2≤4.36的条件,所述厚度T2、所述厚度T3和所述高度H满足0.028≤(T3-T2)/H≤0.350的条件。
2.如权利要求1所述的层叠陶瓷电容器,其特征在于:
所述厚度T2和所述厚度T3满足2.18≤T3/T2≤3.64的条件。
3.如权利要求1所述的层叠陶瓷电容器,其特征在于:
所述厚度T2、所述厚度T3和所述高度H满足0.159≤(T3-T2)/H≤0.297的条件。
4.如权利要求1所述的层叠陶瓷电容器,其特征在于:
所述长度L、所述宽度W和所述高度H满足L>H>W的条件。
HK16109036.9A 2013-06-19 2014-06-19 层叠陶瓷电容器 HK1221066B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013128512 2013-06-19
JP2013-128512 2013-06-19
JP2014123023A JP6798766B2 (ja) 2013-06-19 2014-06-16 積層セラミックコンデンサ
JP2014-123023 2014-06-16
PCT/JP2014/066223 WO2014203948A1 (ja) 2013-06-19 2014-06-19 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
HK1221066A1 HK1221066A1 (zh) 2017-05-19
HK1221066B true HK1221066B (zh) 2019-09-13

Family

ID=

Similar Documents

Publication Publication Date Title
CN105308697B (zh) 层叠陶瓷电容器
KR101647772B1 (ko) 적층 세라믹 콘덴서
CN110010349B (zh) 贯通型层叠陶瓷电容器
JP6180898B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
JP7811234B2 (ja) 積層セラミック電子部品
KR101486979B1 (ko) 적층 세라믹 전자부품의 제조방법
HK1222038A1 (zh) 贯通型层叠陶瓷电容器
JP2015026841A (ja) 積層セラミックコンデンサ
KR102294680B1 (ko) 적층 세라믹 전자부품
KR20140085097A (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP7233837B2 (ja) 電子部品の製造方法及び電子部品
KR20150033341A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR102415350B1 (ko) 적층 세라믹 전자부품, 및 적층 세라믹 전자부품의 제조 방법
WO2015005306A1 (ja) 積層セラミックコンデンサ
KR100271910B1 (ko) 적층 세라믹 전자부품
JP2005136131A (ja) 積層コンデンサ
JP2000340448A (ja) 積層セラミックコンデンサ
JP6377957B2 (ja) 積層セラミックコンデンサ
KR101813366B1 (ko) 적층 전자부품 및 그 제조방법
HK1221066B (zh) 层叠陶瓷电容器
JP2002110451A (ja) 積層型電子部品およびその製法
US20250218666A1 (en) Multilayer electronic component
KR20140148157A (ko) 적층 세라믹 전자 부품의 제조 방법 및 이를 이용하여 제조된 적층 세라믹 전자 부품
JP6616929B2 (ja) 積層セラミックコンデンサ
CN115863054A (zh) 层叠陶瓷电容器