[go: up one dir, main page]

HK1255643A1 - 多层电子器件 - Google Patents

多层电子器件 Download PDF

Info

Publication number
HK1255643A1
HK1255643A1 HK18114779.8A HK18114779A HK1255643A1 HK 1255643 A1 HK1255643 A1 HK 1255643A1 HK 18114779 A HK18114779 A HK 18114779A HK 1255643 A1 HK1255643 A1 HK 1255643A1
Authority
HK
Hong Kong
Prior art keywords
electrode
electrode layer
region
ceramic layer
tab portion
Prior art date
Application number
HK18114779.8A
Other languages
English (en)
Other versions
HK1255643B (zh
Inventor
Andrew P. Ritter
Marianne Berolini
Original Assignee
KYOCERA AVX Components Corporation
阿維科斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KYOCERA AVX Components Corporation, 阿維科斯公司 filed Critical KYOCERA AVX Components Corporation
Publication of HK1255643A1 publication Critical patent/HK1255643A1/zh
Publication of HK1255643B publication Critical patent/HK1255643B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Cutting Tools, Boring Holders, And Turrets (AREA)
  • Adhesive Tapes (AREA)

Description

多层电子器件
相关申请
本申请要求美国临时专利申请No.62/304,583(2016年3月7日提交)的优先权,其通过引用并入本文用于所有相关目的。
背景技术
电容器是用于滤波、去耦、分流和这些现代应用的其他方面的基本组件,可以包括诸如无线通信、警报系统、雷达系统、电路交换、匹配网络等这样的应用。各种各样的电容器环境需要电容器经常经受许多不同的工作频率。能够适应传统频率水平的应用以及增加诸如与无线通信系统(包括卫星,GPS和蜂窝应用)相关的这样更高频率应用的电容器技术必须在通常宽的频率范围内表现出可靠的性能特性。在过去,串联使用多个器件(例如,多层电容器和单层电容器)以在工作频率的广谱范围内实现所期望的性能。然而,由于这种设计的复杂性和成本,目前需要一种能够实现类似性能的集成器件。
发明内容
根据本发明的一实施例,公开了一种多层电子器件,包括陶瓷层,所述陶瓷层在第一和第二纵向边缘之间沿纵向方向延伸,并且在第一和第二横向边缘之间沿横向方向延伸,其中纵向中心线限定在第一和第二纵向边缘之间,并且横向中心线限定在第一和第二横向边缘之间;所述器件包括垂直设置在陶瓷层上方的第一电极层,其中第一电极层包含延伸到陶瓷层的第一横向边缘的第一接头部分(tab portion),第一电极层还限定第一切口区域;所述器件还包括垂直设置在陶瓷层下方的第二电极层,其中第二电极层包含延伸到陶瓷层的第一横向边缘的第二接头部分,第二电极层还限定第二切口区域;第一电极层的第一接头部分在纵向方向上从第二电极层的第二接头部分偏移,使得形成第一间隙区域,在第一间隙区域内第一接头部分不与第二接头部分重叠。此外,第一切口区域至少部分地与第二切口区域重叠。
下面更详细地阐述本发明的其他特征和方面。
附图说明
在说明书中公开了针对本领域普通技术人员的当前公开的主题的完整且可行的描述,包括其较佳模式,说明书参考附图,其中:
图1A和1B示出了根据本主题方面的示例性多层部件的第一和第二电极层的相应视图;
图2A示出了通过堆叠多个如图1A和1B所示的第一和第二电极层而产生的示例性多层部件预金属化的平面图;
图2B示出了堆叠的多个电极层的示例性预金属化侧视图;
图3A示出了在图2A中所示组件的顶表面、底表面和侧表面的金属化之后堆叠的多层电极的示例性侧视图;
图3B和3C示出了根据本主题的多层部件的方面的金属化组件的相应顶部和底部透视图;
图4示出了要用本发明的设计进行替换的一对堆叠电容器的先前已知配置;
图5是先前已知的堆叠配置与根据本技术配置的器件之间的回波损耗的图形比较。
图6是先前已知的堆叠配置与根据本技术配置的器件之间的插入损耗的图形比较。
图7是类似于本技术但配置有固体内电极的器件和根据本技术配置的包括切口部分的器件之间的回波损耗的图形比较;
图8是类似于本技术但配置有固体内电极的器件和根据本技术配置的包括切口部分的器件之间的插入损耗的图形比较;
图9A是本发明公开主题的示例性另一实施例的侧透视图,该实施例被配置用于交叉电容器(interdigitated capacitor,IDC)布置中的宽带应用;
图9B和9C分别示出了用于图9A的示例性实施例的示例性第一和第二电极图案的俯视图;
图10A是本发明公开主题的示例性另一实施例的侧透视图,该实施例被配置用于陆栅阵列(land grid array,LGA)布置中的宽带应用;
图10B和10C分别示出了用于图10A的示例性实施例的示例性第一和第二电极图案的俯视图;
在整个本说明书和附图中重复使用参考字符旨在表示本技术的相同或类似的特征、步骤或其他元件。
具体实施方式
本领域普通技术人员应理解,本讨论仅是对示例性实施例的描述,并不旨在限制本发明的更广泛方面,本发明的更广泛方面体现在示例性构造中。
一般而言,本发明涉及一种集成的多层电子器件(例如,电容器、变阻器等),该集成的多层电子器件能够在工作频率的广谱范围内实现良好的电性能。该器件包含插在交替的第一和第二电极层之间的陶瓷层。第一电极层可以包含延伸到陶瓷层的第一横向边缘的第一接头部分,第二电极层包含也延伸到陶瓷层的第一横向边缘的第二接头部分。每个相应电极层的第一和第二接头部分在纵向上彼此偏移。例如,接头部分可以对称地偏离陶瓷层的纵向中心线一定距离。无论如何,在第一和第二部分之间形成间隙区域,在该间隙区域内第一和第二电极在垂直方向上不重叠。如果需要,也可以采用附加的接头部分。例如,第一电极层还可以包含延伸到陶瓷层的与第一横向边缘相对的第二横向边缘的第三接头部分,第二电极层可以包含也延伸到陶瓷层的第二横向边缘的第四部分。每个相应电极层的第三和第四接头部分可以彼此偏移,例如对称偏移,使得在第三和第四接头部分之间形成另一间隙区域,在该另一间隙区域内第一和第二电极层在垂直方向上不重叠。
另外,第一电极层限定第一切口区域,第二电极层限定第二切口区域。第一和第二切口区域被定位成使得当电极以垂直取向布置时,第一切口区域至少部分地与第二切口区域重叠(例如,叠加在第二切口区域上)。如果需要,第一电极层还可以限定第三切口区域,第二电极层可以限定第四切口区域。在这样的实施例中,第一切口区域和第三切口区域可以关于陶瓷层的纵向和/或横向中心线大致对称地间隔开,并且第二切口区域和第四切口区域可以关于陶瓷层的纵向和/或横向中心线大致对称地间隔开。第三和第四切口区域同样可以定位成使得当电极以垂直方向布置时,第三切口区域至少部分地与第四切口区域重叠。
通过选择性地控制电极层的特定性质(例如,偏移接头部分和切口区域),本发明人已经发现,所得到的器件可以在宽频率范围内表现出改进的性能。例如,在相对高频率操作期间,切口区域可以产生电流拥挤,该电流拥挤通过迫使电流流过切口区域和电极外边缘之间的电极区域而有助于产生较低的电容值,这又提供了较小的电极表面区域作为器件的主要电容源。另一方面,在相对较低频率的操作期间(例如,低于器件的基本谐振频率),电流拥挤效应减小,并且基本上电极层整个表面区域有助于器件的总电容值。
现在参考图1A-图3C,例如,现在将更详细地描述多层电子器件的一个具体实施例。如图1A和1B所示,第一电极层10可以垂直地设置在第一陶瓷层12的表面上方(图1A),第二电极层20可以垂直地设置在第二陶瓷层22的表面下方(图1B)。陶瓷层12和/或陶瓷层22可以分别在第一和第二纵向边缘70之间沿纵向方向延伸,并且分别在第一和第二横向边缘72和74之间沿横向方向延伸,使得纵向中心线限定在第一和第二纵向边缘70之间,并且横向中心线限定在第一和第二横向边缘72和74之间。电极层可以由本领域已知的各种不同金属中的任何一种(例如贵金属(例如,银、金、钯、铂等)、贱金属(例如,铜、锡、镍、铬、钛、钨等)等)以及它们的各种组合形成。溅射的钛/钨(Ti/W)合金以及铬、镍和金的相应溅射层可特别适用于本发明。
陶瓷层12和22可以以各种形式提供,例如晶片(例如,预烧制)或在器件本身内共烧的介电材料。无论如何,陶瓷层12和22通常由具有相对高的介电常数(K)的材料形成,例如为约10至约40000,在一些实施例中为约50至约30000,并且在一些实施例中,为约100至约20000。高介电材料类型的具体实例包括例如,NPO(COG)(至多约100)、X7R(约3000至约7000)、X7S、Z5U和/或Y5V材料。应当理解,上述材料通过其工业上承认的定义来描述,其中一些定义是由电子工业联盟(Electronic Industries Alliance,EIA)建立的标准分类,并且因此应该被本领域普通技术人员所知悉。例如,这种材料可包括钙钛矿(pervoskite),例如钛酸钡和相关的固溶体(例如,钛酸钡锶、钛酸钡钙、钛酸钡锆、锆钛酸锶锆酸盐、锆钛酸钡钙等)、钛酸铅和相关的固溶体(例如,锆钛酸铅,锆钛酸铅镧)、钛酸铋钠等。在一具体实施例中,例如,可以使用化学式BaxSr1-xTiO3的钛酸锶钡(“BSTO”),其中x为0至1,在一些实施例中x为约0.15至约0.65,并且在一些实施例中,x为约0.25至约0.6。其它合适的钙钛矿可包括,例如,BaxCa1-xTiO3,其中x为约0.2至约0.8,并且在一些实施例中,x为约0.4至约0.6、PbxZr1-xTiO3(“PZT”),其中x为约0.05至约0.4、铅镧锆钛酸盐(“PLZT”)、钛酸铅(PbTiO3)、钛酸钡钙(BaCaZrTiO3)、硝酸钠(NaNO3)、KNbO3、LiNbO3、LiTaO3、PbNb2O6、PbTa2O6、KSr(NbO3)和NaBa2(NbO3)5KHb2PO4。还有另外的复合钙钛矿可以包括A[B11/3B22/3]O3材料,其中A是BaxSr1-x(x可以是0至1的值);B1是MgyZn1-y(y可以是0到1的值);B2是TazNb1-z(z可以是0到1的值)。
再次参考图1A和1B,第一电极层10还包含延伸到陶瓷层12的第一横向边缘72的第一接头部分14,并且第二电极层20包含延伸到陶瓷层22的第一横向边缘72的第二接头部分24。如上所述,每个相应电极层的第一和第二接头部分彼此偏移。例如,在所示实施例中,第一接头部分14和第二接头部分24对称地偏离陶瓷层的纵向中心线一定距离,使得它们形成彼此的“镜像”。尽管不是必需的,但是第一电极层10还包含延伸到陶瓷层12的第二横向边缘74的第三接头部分16,该第二横向边缘与第一侧边缘72相对,并且第二电极层20包含延伸到陶瓷层22的第二横向边缘74的第四接头部分26。第三接头部分16可以沿着第一电极层10的横向和/或纵向中心线对称地偏离第一接头部分14,而第四接头部分26同样可以沿着第二电极层20横向和/或纵向中心线对称地偏离第二接头部分24。第三接头部分16和第四接头部分26也可以对称地偏离陶瓷层的纵向中心线一定距离,使得它们形成彼此的“镜像”。
此外,第一电极10还限定第一切口区域32和相对的第三切口区域34,如图1A所示,第一切口区域32可以对称地偏离电极层10的横向和/或纵向中心线一定距离。同样地,第二电极10限定第二切口区域52和相对的第四切口区域54,如图1B所示,第二切口区域52可以对称地偏离电极层20的横向和/或纵向中心线一定距离。
为了形成多层电子器件,第一电极层10通常与第二电极层20以垂直配置来布置,使得陶瓷层12位于其间。图2A示出了该叠加结构的俯视图。如图2A所示,第一电极层10的第一接头部分14和第二电极层20的第二接头部分24延伸到陶瓷层12的第一横向边缘72,并且第一电极层10的第三接头部分16和第二电极层20的第四接头部分26延伸到陶瓷层12的第二横向边缘74。以这种方式,沿着陶瓷层12的第一横向边缘在第一接头部分14和第二接头部分16之间限定第一间隙区域50,在第一间隙区域50内第一电极层10和第二电极层20不重叠。以这种方式,沿着陶瓷层12的第二横向边缘在第三接头部分16和第四接头部分26之间限定第二间隙区域60,在第二间隙区域50内第一电极层10和第二电极层20不重叠。第一和第二间隙区域可以关于电极层的横向和/或纵向中心线大致对称。此外,当电极层以如图2A所示的垂直配置来布置时,第一切口区域32与第二切口区域52重叠并且第三切口区域34与第四切口区域54重叠。重叠的切口区域32、52和34、54可以分别关于电极层的纵向和/或横向中心线对称地设置。利用这样的配置,已经发现,较高频率下的器件的电容可能主要源于重叠的切口区域和靠近接头部分的相应区域之间的区域。这种较高频率的电容产生区域通常对应于图2A中标记为210和22的阴影区域。
在上面讨论的实施例中,已经参考了两个主电极层。当然应该理解,如在多层电子器件领域中众所周知的,在本发明中可以采用多个交替的电极和陶瓷层。例如,在图2B中,示出了包含四(4)个附加交替电极层的实施例。在这样的实施例中,附加电极层可以可选地具有诸如上面讨论的这样的特征(例如,接头部分和/或切口区域),但是这些特征绝不是必需的。
一旦形成内部电极层,可以使用本领域技术人员公知的技术来端接(terminate)多层电子器件,例如溅射、涂漆、印刷、化学镀或细铜端接(fine copper termination,FCT)、电镀、等离子体沉积、推进剂喷雾/空气刷洗等。图3A、3B和3C示出了端接器件的一实施例,该端接器件包含与第一电极层10电连接的第一外部触点316和与第二电极层20电连接的第二外部触点326。如图3B所示,第一外部触点316可以存在于器件的顶表面和/或一个或多个相对边缘上,而第二外部触点326可以存在于器件的底表面和/或一个或多个相对边缘上。如果需要,可任选地采用掩模材料(未示出),例如焊接掩模,以覆盖暴露在器件边缘上的那些电极部分。在这样的实施例中,外部触点将主要位于器件的顶表面和底表面上。
当然,在本发明的范围内也可以想到多层电子器件的各种其他可能配置。在某些实施例中,例如,可以在每个电极层上采用多个接头部分。这种器件的一示例在图9A-9C中示为元件900,该元件900包括多个第一电极层910和多个第二电极层920,每个第一电极层910和第二电极层920包含偏移和对称的接头部分。在又一实施例中,单个电极层上的接头部分可以关于一中心线而不是另一中心线对称地设置。这种器件的一示例如图10A-10C所示。在该实施例中,例如,示出了包含多个第一电极层1010和多个第二电极层1020的器件1000。第一电极层包含第一接头部分和第三接头部分(图10B),它们关于纵向中心线而不是横向中心线对称设置,因为两个接头部分沿纵向边缘定位。同样地,第二电极层包含第二接头部分和第四接头部分(图10C),它们关于纵向中心线而不是横向中心线对称设置,因为两个接头部分沿纵向边缘定位。
作为本发明的结果,可以形成多层电子器件(例如,电容器),该多层电子器件对于某些电路应用表现出许多期望的性能特性。在某些实施例中,例如,该器件可以提供薄的低等效串联电感(equivalent series inductance,ESL)部件。图5-图6,例如,示出了根据本技术构造的器件500、600与传统配置510、610之间的回波损耗(图5)和插入损耗(图6)的图形比较。这种传统器件的一个例子在图4中示为元件400,并且包含多层电容器402(例如,大约100nF)和焊接到其上的单层电容器404(例如,大约1.8nF)。然而,从图5-图6中的图表可以看出,本发明的集成设计可以实现传统的多层/单层焊接元件的性能,但是还提供大约-40dB至40GHz的插入损耗。图7-图8同样示出了具有切口区域的器件700、800和没有切口区域的器件710、810的回波损耗(图7)和插入损耗(图8)。如图7所示,缺少切口区域的器件710给出较高的回波损耗。
虽然已经关于本发明的具体实施例详细描述了本主题,但是应当理解,本领域技术人员在获得对前述内容的理解后,可以容易地产生对这些实施例的改变、变化和/或等同物。因此,本公开的范围是示例性的而不是限制性的,并且本公开内容并不排除包含对本主题的这些修改、变化和/或添加,这对于本领域普通技术人员是显而易见的。

Claims (19)

1.一种多层电子器件,包括:
陶瓷层,所述陶瓷层在第一和第二纵向边缘之间沿纵向方向延伸,并且在第一和第二横向边缘之间沿横向方向延伸,其中纵向中心线限定在第一和第二纵向边缘之间,并且横向中心线限定在第一和第二横向边缘之间;
垂直设置在陶瓷层上方的第一电极层,其中第一电极层包括第一电极,第一电极包括延伸到陶瓷层的第一横向边缘的第一接头部分,第一电极限定第一切口区域,第一切口区域被包含在第一电极的外缘内,使得第一切口区域不向第一电极的任何边缘敞开;
垂直设置在陶瓷层下方的第二电极层,其中第二电极层包括第二电极,第二电极包括延伸到陶瓷层的第一横向边缘的第二接头部分,第二电极限定第二切口区域;
其中,第一电极层的第一接头部分在纵向方向上从第二电极层的第二接头部分偏移,使得形成第一间隙区域,在第一间隙区域内第一接头部分不与第二接头部分重叠,并且其中第一切口区域至少部分地与第二切口区域重叠。
2.如权利要求1所述的器件,其中所述第一接头部分和所述第二接头部分关于所述陶瓷层的纵向中心线对称地设置。
3.如权利要求1所述的器件,其中所述第一接头部分和所述第二接头部分关于所述陶瓷层的横向中心线对称地设置。
4.如权利要求1所述的器件,其中所述第一电极层还包含延伸到所述陶瓷层的第二侧边缘的第三接头部分。
5.如权利要求4所述的器件,其中所述第二电极层还包含延伸到所述陶瓷层的第二侧边缘的第四接头部分。
6.如权利要求5所述的器件,其中所述第一电极层的第三接头部分在纵向方向上从所述第二电极层的第四接头部分偏移,使得形成第二间隙区域,在所述第二间隙区域内第三接头部分不与第四个接头部分重叠。
7.如权利要求6所述的器件,其中第一间隙区域和第二间隙区域关于陶瓷层的纵向和/或横向中心线对称设置。
8.如权利要求1所述的器件,其中第一切口区域和第二切口区域关于陶瓷层的纵向中心线对称设置。
9.如权利要求1所述的器件,其中第一切口区域和第二切口区域关于陶瓷层的横向中心线对称设置。
10.如权利要求1所述的器件,其中所述陶瓷层为晶片的形式。
11.如权利要求1所述的器件,其中所述陶瓷层含有介电材料。
12.如权利要求1所述的器件,还包括与所述第一电极层电连接的第一外部触点和与所述第二电极层电连接的第二外部触点。
13.如权利要求12所述的器件,其中所述第一外部触点存在于所述器件的顶表面上和可选地存在于一个或多个相对边缘上,并且其中所述第二外部触点存在于所述器件的底表面上和可选地存在于一个或多个相对边缘上。
14.如权利要求12所述的器件,其中所述第一外部触点仅存在于所述器件的顶表面上,第二外部触点仅存在于所述器件的底表面上。
15.如权利要求14所述的器件,还包括掩模材料,所述掩模材料覆盖所述第一电极层和所述第二电极层的暴露在所述器件的边缘上的部分。
16.如权利要求1所述的器件,其中所述器件包含多个交替的陶瓷层、第一电极层和第二电极层。
17.如权利要求1所述的器件,其中所述器件是电容器。
18.如权利要求1所述的器件,其中所述第一切口区域沿所述第一切口区域的长度方向与所述第一接头部分重叠。
19.如权利要求1所述的器件,其中所述第二切口区域沿所述第二切口区域的长度方向与所述第二接头部分重叠。
HK18114779.8A 2016-03-07 2017-03-06 多層電子器件 HK1255643B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662304583P 2016-03-07 2016-03-07
US62/304,583 2016-03-07
PCT/US2017/020869 WO2017155854A1 (en) 2016-03-07 2017-03-06 Multi-layer electronic device

Publications (2)

Publication Number Publication Date
HK1255643A1 true HK1255643A1 (zh) 2019-08-23
HK1255643B HK1255643B (zh) 2021-11-26

Family

ID=

Also Published As

Publication number Publication date
KR20180114912A (ko) 2018-10-19
JP7377846B2 (ja) 2023-11-10
CN108604497A (zh) 2018-09-28
JP7034928B2 (ja) 2022-03-14
US20190123132A1 (en) 2019-04-25
US20170256604A1 (en) 2017-09-07
MY192095A (en) 2022-07-27
WO2017155854A1 (en) 2017-09-14
US10622438B2 (en) 2020-04-14
JP2019511836A (ja) 2019-04-25
JP2022033956A (ja) 2022-03-02
US10192952B2 (en) 2019-01-29
EP3427278A4 (en) 2019-10-30
KR102432308B1 (ko) 2022-08-12
SG11201805724QA (en) 2018-09-27
CN108604497B (zh) 2021-02-09
EP3427278A1 (en) 2019-01-16

Similar Documents

Publication Publication Date Title
US8446705B2 (en) Ultra broadband capacitor
EP1297543B1 (en) Ceramic multilayer capacitor array
US11361907B2 (en) Multilayer ceramic capacitor having ultra-broadband performance
JP2022523707A (ja) 超広帯域性能を有する積層セラミックコンデンサ
WO2002011160A1 (en) Integrated dual frequency noise attenuator and transient suppressor
JP2004516676A (ja) 電気的な多層半導体および該素子を備えている障害防止回路
CN112309712A (zh) 多层陶瓷电容器
JPWO2017204338A1 (ja) 積層型コンデンサ
JP7377846B2 (ja) 多層電子デバイス
US7133275B2 (en) Integrated capacitor assembly
US8098477B2 (en) Feedthrough multilayer capacitor with capacitance components connected in parallel
WO2018043397A1 (ja) 積層型コンデンサ
HK1255643B (zh) 多層電子器件
US20240249880A1 (en) Ultrabroadband Cascade Capacitor
US11404211B2 (en) Mounting structure of multilayer ceramic capacitor
JP7359595B2 (ja) 積層セラミックコンデンサ、回路基板及び積層セラミックコンデンサの製造方法
KR100816533B1 (ko) 적층 커패시터 소자 및 적층 배리스터 소자와, 이의 제조방법
US20230368977A1 (en) Multilayer Ceramic Capacitor Having Ultra-Broadband Performance
HK40096827A (zh) 具有超宽带性能的多层陶瓷电容器
GB2466097A (en) A broadband multilayer capacitor
HK40097016A (zh) 多层陶瓷电容器
CN114446650A (zh) 多层电子组件