HK1172764A - 具有電荷倍增輸出通道及電荷感測輸出通道的圖像傳感器 - Google Patents

Description

具有电荷倍增输出通道及电荷感测输出通道的图像传感器

技术领域

本发明涉及供在数码相机及其它类型的图像捕获装置中使用的图像传感器，且更特定来说，涉及电荷耦合装置(CCD)图像传感器。又更特定来说，本发明涉及CCD图像传感器中的电荷倍增。

背景技术

图1描绘根据现有技术执行电荷倍增的第一CCD图像传感器的简化框图。像素阵列100包含垂直电荷耦合装置(CCD)移位寄存器(未展示)，其一次一行地将来自一行像素102的电荷包移位到低电压水平CCD(HCCD)移位寄存器105中。低电压HCCD移位寄存器105将所述电荷包串行地移位到高电压电荷倍增HCCD移位寄存器110中。经由在电荷传送期间将大的电场施加到上覆HCCD移位寄存器110的栅极电极(未展示)而在电荷倍增HCCD移位寄存器110中发生电荷倍增。大的电场产生比原本在像素阵列100中的像素中收集的信号大的信号。大的电场是通过用充分较大的电压过驱动经扩展HCCD移位寄存器402上方的栅极电极来产生。通常，电荷倍增HCCD移位寄存器110可将每一电荷包中的电荷载子的数目倍增2到1000的倍数。输出放大器120感测电荷倍增HCCD移位寄存器110的端处输出的经倍增电荷包并将其转换成电压信号。

常规输出放大器可具有八个电荷载子的最小噪声级，此意指当电荷包含有少于八个电荷载子时输出放大器不能检测到信号。倍增HCCD移位寄存器110的一个优点是能够放大或倍增输出放大器原本通常将无法检测到的电荷包。举例来说，电荷倍增HCCD移位寄存器可采取仅一个不可检测电荷载子(例如，电子)的输入并将其转换成1000个电荷载子的较大可检测群组。输出放大器现在便能够检测到电荷包并将所述电荷包转换成电压信号。

电荷倍增HCCD移位寄存器的一个主要缺点是其动态范围。如果进入倍增HCCD移位寄存器的电荷包具有200个电荷载子且如果增益为1000，那么200个电荷载子倍增到200,000个电荷载子。许多电荷倍增HCCD移位寄存器不能保存200,000个或200,000个以上电荷载子，因此电荷载子弥散(扩散)到邻近于HCCD移位寄存器的像素中。当电荷倍增HCCD移位寄存器的容量为200,000个电荷载子且增益为1000时，电荷倍增HCCD移位寄存器可测量的最大信号为具有一个电荷载子的噪声底部的200个电荷载子。此是200到1的动态范围。为说明所述动态范围的不良性，具有八个电子的最小噪声级的输出放大器可容易地在4000到1的动态范围内测量含有32,000个电荷载子的电荷包。

为克服此限制，现有技术CCD图像传感器(参见图2)已将第二输出放大器200添加到HCCD移位寄存器105。如果已知图像含有对于电荷倍增HCCD移位寄存器110来说太大的电荷包，那么经由HCCD移位寄存器105将电荷包串行地移位到输出放大器200而非朝向电荷倍增HCCD移位寄存器110。此实施方案的一个劣势是必须从输出放大器200或输出放大器120读出整个图像。如果一图像含有亮区域及暗区域两者，那么必须从输出放大器200读出所述图像，这样亮区域才不会使电荷倍增HCCD移位寄存器110弥散(满溢)。但当从输出放大器200读出整个图像时，图像中的暗区域未经由电荷倍增HCCD移位寄存器移位且不会接收到电荷倍增HCCD移位寄存器110的益处。

发明内容

一种图像传感器包含电连接到像素阵列以用于从所述像素阵列接收电荷包的水平移位寄存器。非破坏性感测节点连接到所述水平移位寄存器的输出。电荷引导开关电连接到所述非破坏性感测节点。所述电荷引导开关包含两个输出。电荷倍增水平移位寄存器电连接到所述电荷引导开关的一个输出。放电元件连接到所述电荷引导开关的另一输出。

管线延迟水平移位寄存器可连接在所述非破坏性感测节点与所述电荷引导开关之间。经扩展水平移位寄存器可连接在所述电荷引导开关与所述电荷倍增水平移位寄存器的输入之间。放大器可连接到所述非破坏性感测节点及所述电荷倍增移位寄存器的输出。

所述图像传感器可包含于图像捕获装置中。所述图像捕获装置可包含连接到所述放大器的所述输出的相关双取样(CDS)单元。所述CDS单元可各自包含模/数转换器。计算装置针对从所述水平移位寄存器输出的每一电荷包接收由所述非破坏性感测节点产生的数字像素信号。所述计算装置产生开关信号，所述开关信号由所述电荷引导开关接收且当电荷包中的电荷载子的数目将不使所述电荷倍增水平移位寄存器饱和时致使所述电荷引导开关将所述电荷包引导到所述电荷倍增水平移位寄存器。当电荷包将使所述电荷倍增水平移位寄存器饱和时，所述电荷引导开关将所述电荷包引导到连接到所述电荷引导开关的另一输出的所述放电元件。

连接到所述非破坏性感测节点的所述放大器及连接到所述放大器的所述CDS单元组合形成具有组合电荷/电压转换增益值G1的电荷感测输出通道。连接到所述电荷倍增水平移位寄存器的所述输出的所述放大器及连接到所述放大器的所述CDS单元组合形成具有组合电荷/电压转换增益值G2的电荷倍增输出通道。一种用于产生图像的方法包含选择由所述电荷感测输出通道或所述电荷倍增输出通道产生的像素信号。如果选择由所述电荷感测输出通道产生的像素信号，那么将增益比(G2/G1)应用于从所述电荷感测输出通道选择的每一像素信号。所述图像是通过组合所述选定像素信号而产生。

一种用于制作图像传感器的方法包含提供电连接到像素阵列以用于从所述像素阵列接收电荷包的水平移位寄存器。提供连接到所述水平移位寄存器的输出的非破坏性感测节点。提供电连接到所述非破坏性感测节点的电荷引导开关。所述电荷引导开关包含第一输出及第二输出。提供电连接到所述电荷引导开关的所述第一输出的电荷倍增水平移位寄存器。提供连接到所述电荷引导开关的所述第二输出的放电元件。一种用于制作图像捕获装置的方法进一步包含提供电连接到所述电荷引导开关的计算装置，其中所述计算装置可操作以响应于从所述非破坏性感测节点接收的信号将开关信号传输到所述电荷引导开关。

附图说明

参考以下图式更好地理解本发明的实施例。所述图式的元件未必相对于彼此成比例。

图1描绘根据现有技术执行电荷倍增的第一CCD图像传感器的简化框图；

图2描绘根据现有技术执行电荷倍增的第二CCD图像传感器的简化框图；

图3是在根据本发明的实施例中的图像捕获装置的简化框图；

图4是在根据本发明的实施例中的适于用作图3中所示的图像传感器306的CCD图像传感器的简化框图；

图5描绘在根据本发明的实施例中的图4中所示的电荷引导开关414的简化俯视图；

图6图解说明图5中所示的电荷引导开关414的第一示范性时序图；

图7图解说明图5中所示的电荷引导开关414的第二示范性时序图；

图8是在根据本发明的实施例中的用于操作图像传感器的方法的流程图；

图9是可结合图4中所示的实施例使用的用于产生图像的方法的流程图；

图10是用于图解说明在根据本发明的实施例中如何组合从三个输出通道输出的信号以产生图像的示范性图示；及

图11是在根据本发明的实施例中的用于制作图像传感器的方法的流程。

具体实施方式

在整个说明书和权利要求书中，除上下文另外明确规定，以下措词取与本文明确相关联的含义。″“一(a、an)”和“所述(the)”的含义包含复数参考，且“在......中(in)”的含义包含“在......中(in)”和“在......上(on)”。措词“连接的”意指所连接物项之间的直接电连接，或通过一个或一个以上无源或有源中间装置的间接连接。措词“电路(circuit)”意指连接在一起以提供所要功能的有源或无源的单个组件或多个组件。措词“信号(signal)”意指至少一个电流、电压、电荷或数据信号。

另外，应将措词“衬底层”理解为基于半导体的材料，包含(但不限于)硅、绝缘体上硅(SOI)技术、蓝宝石上硅(SOS)技术、经掺杂及未经掺杂半导体、形成于半导体衬底上的外延层或阱区域及其它半导体结构。

参考图式，在所有视图中相同编号指示相同零件。

图3是在根据本发明的实施例中的图像捕获装置的简化框图。图像捕获装置300在图3中实施为数码相机。所属领域的技术人员将认识到数码相机仅是可利用并入本发明的图像传感器的图像捕获装置的一个实例。其它类型的图像捕获装置可与本发明一起使用，例如，举例来说，手机相机和数字视频摄像放像机。

在数码相机300中，来自被摄体场景的光302输入到成像级304。成像级304可包含例如透镜、中性密度滤波器、光阑及快门的常规元件。光302由成像级304聚焦以在图像传感器306上形成图像。图像传感器306通过将入射光转换成电信号来捕获一个或一个以上图像。数码相机300进一步包含处理器308、存储器310、显示器312及一个或一个以上额外输入/输出(I/O)元件314。尽管在图3的实施例中展示为分离元件，但成像级304可与图像传感器306及数码相机300的可能一个或一个以上额外元件集成在一起以形成紧凑相机模块。

举例来说，处理器308可实施为微处理器、中央处理单元(CPU)、专用集成电路(ASIC)、数字信号处理器(DSP)或其它处理装置或者多个此类装置的组合。成像级304及图像传感器306的各种元件可由时序信号或从处理器308供应的其它信号来控制。

存储器310可配置为任一类型的存储器，例如(举例来说)呈组合形式的随机存取存储器(RAM)、只读存储器(ROM)、快闪存储器、基于磁盘的存储器、可装卸存储器或其它类型的存储元件。由图像传感器306捕获的给定图像可由处理器308存储于存储器310中且呈现于显示器312上。显示器312通常为有源矩阵彩色液晶显示器(LCD)，但也可使用其它类型的显示器。举例来说，额外I/O元件314可包含各种屏幕上控制件、按钮或其它用户接口、网络接口、存储器卡接口等。

应了解，如图3中所示的数码相机可包括为所属领域的技术人员所熟知的类型的额外或替代元件。本文中未明确展示或描述的元件可选自此项技术中已知的那些元件。如先前所述，本发明可实施于各种各样的图像捕获装置中。此外，本文中所描述的实施例的某些方面可至少部分地以由图像捕获装置的一个或一个以上处理元件执行的软件的形式来实施。如所属领域的技术人员将了解，鉴于本文中所提供的教示内容，可以直接方式实施此软件。

现在参考图4，其展示在根据本发明的实施例中的适于用作图3中所示的图像传感器306的CCD图像传感器的简化框图。图像传感器400可实施为任一类型的CCD图像传感器，包含(但不限于)隔行CCD图像传感器及全帧图像传感器。

图像传感器400包含像素阵列402，所述像素阵列具有将来自每一行像素的电荷包移位到水平移位寄存器404的垂直移位寄存器(未展示)。在根据本发明的实施例中，水平移位寄存器404实施为低电压水平电荷耦合装置(CCD)移位寄存器。水平移位寄存器404朝向非破坏性感测节点406串行地移位每一电荷包。在根据本发明的实施例中，非破坏性感测节点406实施为非破坏性浮动栅极感测节点。

非破坏性感测节点406上的电压输入到放大器408中。输出放大器408的输出连接到输出电路410。输出放大器408与输出电路410一起形成“电荷感测输出通道”。在根据本发明的实施例中，输出电路410实施为相关双取样(CDS)单元。CDS单元可配置成各种电路实施方案中的任一者。仅以举例方式，CDS单元可经配置以在模拟域中减去双样本(例如，复位及图像样本)且将结果传递到模/数转换器。作为另一实例，可将可从亚德诺装置(Analog Devices)购得零件编号为AD9824的CDS单元用于CDS单元。CDS单元也可经配置以对两个样本进行数字转换及在数字域中减去双样本，如美国专利申请案5,086,344中。

通常，包含模/数转换器的输出电路具有管线处理延迟。当输出电路接收到从输出放大器408输出的模拟像素信号时，不从输出电路410输出对应数字像素信号直到已经过给定数目个时钟循环为止。在根据本发明的一些实施例中使用管线延迟水平移位寄存器来补偿输出电路410的管线处理延迟。在所图解说明的实施例中，管线延迟水平移位寄存器412具有对应于输出电路410的管线处理延迟的长度。管线延迟水平移位寄存器412的长度经确定以使得由非破坏性感测节点406感测且传递到管线延迟水平移位寄存器412的电荷包与从CDS单元410输出经数字化像素信号相同的时间或稍后时间从管线延迟水平移位寄存器412输出且到达电荷引导开关414。在根据本发明的其它实施例中，管线延迟水平移位寄存器412可具有不同长度。

计算装置(例如，图3中的处理器308)分析从输出电路410输出的数字像素信号且在信号线413上将开关信号传输到电荷引导开关414。在根据本发明的实施例中，计算装置构造在图像传感器裸片或芯片外部。在根据本发明的另一实施例中，计算装置可构造在图像传感器裸片或芯片上。

如果从输出电路410输出的数字像素信号表示少量或小数目的电荷载子，那么信号线413上的开关信号致使电荷引导开关414将电荷包传递到电荷倍增水平移位寄存器416上。接着，经由电荷倍增水平移位寄存器416移位所述电荷包且将其输入到输出放大器418中。输出放大器418输出表示电荷包中的电荷载子的量的模拟像素信号。

输出电路420连接到输出放大器418的输出。输出放大器418与输出电路420一起形成“电荷倍增输出通道”。输出电路420将模拟像素信号转换成数字像素信号。在根据本发明的一些实施例中，输出电路420可对像素信号执行额外处理。在根据本发明的实施例中，输出电路420实施为CDS单元。CDS单元可配置成多个实施方案中的任一者。

如果从输出电路410输出的数字像素信号表示可使倍增水平移位寄存器416饱和的电荷载子的数目，那么信号线413上的开关信号致使电荷引导开关414将电荷包引导到放电元件422。放电元件422用来转储或排放将不被输入到电荷倍增水平移位寄存器416中的电荷包。在根据本发明的实施例中，放电元件422实施为漏极。

经扩展水平移位寄存器424充当电荷引导开关414与电荷倍增水平移位寄存器416之间的连接水平移位寄存器。在根据本发明的实施例中，经扩展水平移位寄存器424在低电压电平下操作。在根据本发明的其它实施例中，可省略经扩展水平移位寄存器424。

图像传感器400针对未被输入到电荷倍增输出通道中的电荷包产生一个像素信号。所述像素信号由电荷感测输出通道产生。图像传感器400针对被引导到电荷倍增输出通道中的电荷包产生两个像素信号。由输出电路410及420产生的数字像素信号可在数字像素信号从输出电路输出的时间及电荷包在图像中的位置方面不同步。针对每一电荷包，输出电路410通常将比输出电路420快速地输出数字像素信号，因为经由电荷倍增水平移位寄存器416移位电荷包花费更多时间。在根据本发明的实施例中，由计算装置(例如，图3中的处理器308)对从输出电路410及420输出的数字像素信号进行同步或重新排序。计算装置可存储针对每一电荷包的开关信号的状态且使用所述数据来对数字像素信号进行重新排序以再现图像。

现在参考图5，其展示在根据本发明的实施例中的图4中所示的电荷引导开关414的简化俯视图。展示管线延迟水平移位寄存器412及经扩展水平移位寄存器428连接到电荷引导开关414。在根据本发明的实施例中，电荷引导开关414包含安置在电荷移位元件上方的栅极500、502、504。电荷引导开关414包含两个输出，一个输出与栅极502相关联且另一输出与栅极504相关联。

在所图解说明的实施例中，将管线延迟水平移位寄存器412及经扩展水平移位寄存器424各自描绘为二相CCD移位寄存器。根据本发明的其它实施例并不限于二相CCD移位寄存器。在其它实施例中可实施具有三个或三个以上相的CCD移位寄存器。

图6中所描绘的示范性第一时序图用来将电荷从管线延迟水平移位寄存器412引导到经扩展水平移位寄存器424。在省略经扩展水平移位寄存器424的实施例中，所述时序图可用于将电荷从管线延迟水平移位寄存器412引导到电荷倍增水平移位寄存器416。且最后，在省略管线延迟水平移位寄存器412的实施例中，所述时序图可用于将电荷从非破坏性感测节点406引导到经扩展水平移位寄存器424或电荷倍增水平移位寄存器416。

在时间T₀处，将栅极500计时为低电平，而栅极504上的信号保持在低电平且将栅极502上的信号计时为高电平。当栅极500及504上的信号处于低电平且栅极502上的信号处于高电平时，电荷从栅极500下面的电荷移位元件流出且流入到栅极502下方的电荷移位元件中。接着，如图6中所示计时施加到经扩展水平移位寄存器424中的栅极506、508的信号以经由经扩展水平移位寄存器移位电荷包。

现在参考图7，其展示用于图5中所示的电荷引导开关414的另一示范性时序图。在根据本发明的实施例中，图7中所图解说明的示范性时序图用于将电荷从管线延迟水平移位寄存器412引导到放电元件422。当在时间T₀₀处，将栅极500计时为给定电平(例如，低电平)时，栅极502上的信号保持在低电平且将栅极504上的信号计时为高电平。当栅极500及502上的信号处于低电平且栅极504上的信号处于高电平时，电荷从安置在栅极500下面的电荷移位元件流出且流入到放电元件422中。

图8是在根据本发明的实施例中用于控制电荷包的流动的方法的流程图。初始地，在框800处，将电荷包移位到非破坏性感测节点。将电荷包转换成表示所述电荷包中的电荷载子的量或数目的数字像素信号，同时将所述电荷包发送到电荷引导开关(框802)。在根据本发明的实施例中，经由管线延迟水平移位寄存器移位电荷包以将所述电荷包发送到电荷引导开关。

接着，在框804处作出关于电荷包中的电荷载子的数目是否将使电荷倍增水平移位寄存器饱和的确定。如果电荷包将使电荷倍增水平移位寄存器饱和，那么所述过程进行到框806，其中将电荷包引导到放电元件。如果电荷载子将不使电荷倍增水平移位寄存器饱和，那么将电荷包引导到电荷倍增水平移位寄存器且经由电荷倍增水平移位寄存器移位(框808)。

针对从像素阵列读出的每一像素重复图8中所描绘的方法。仅不引起弥散的电荷包才被输入且经由电荷倍增水平移位寄存器移位。引起弥散的较大电荷包被引导到放电元件。

现在参考图9，其展示可结合图4中所示的实施例使用的用于产生图像的方法的流程图。值G1表示放大器408与输出电路410的组合电荷/电压转换增益。值G2表示输出放大器418与输出电路420的组合电荷/电荷转换增益。

初始地，在框900处作出关于电荷包中的电荷载子的数目是否将使电荷倍增水平移位寄存器饱和的确定。如果不会，那么将电荷包引导到电荷倍增水平移位寄存器并经由所述电荷倍增水平移位寄存器移位，且将由连接到电荷倍增水平移位寄存器的输出放大器及输出电路产生的数字像素信号选择为数字像素信号(框902)。接着，如框904中所示，存储数字像素信号。仅通过举例方式，可将数字像素信号存储在图3中所示的存储器310中。

接下来，如框906中所示，作出关于图像传感器是否将产生另一电荷包的确定。如果是，那么方法返回到框900。当电荷包中的电荷载子的数目将使电荷倍增水平移位寄存器饱和时，所述过程进行到框906，其中将电荷包引导到放电元件。将由连接到非破坏性感测节点的放大器产生的数字像素信号选择为数字像素信号(框908)。接着，在框910处，将选定数字像素信号乘以增益比(G2/G1)且在框904处存储经修改数字像素信号。仅通过举例方式，增益比(G2/G1)可由计算装置(例如，图3中所示的处理器308)应用于选定数字像素信号。

当已处理完所有电荷包且不再有电荷包(框906)时，所述方法进行到框914，其中组合所存储的像素信号或经修改像素信号以产生图像。根据本发明的实施例可组合框904与框914，以使得将像素信号存储在对应于像素在图像中的位置的位置中。因此，当图像传感器已产生所有电荷包时，存储器或存储单元存储完成的图像。

现在将描述用于确定图9中所示的方法中使用的增益比G2/G1的一个过程。G2/G1增益比可从引导到电荷倍增水平移位寄存器418及输出电路420的电荷包确定。所述电荷包由输出电路410及420两者处理。在根据本发明的一个实施例中，确定(由输出电路420产生的数字像素信号)/(由输出电路410产生的数字像素信号)的运行平均值。此运行平均值等于增益比G2/G1。在实施例中使用运行平均值是因为随着相机温度改变，增益比G2/G1将可能也改变。

根据本发明的实施例并不限于运行平均值的使用。在根据本发明的另一实施例中，可使用运行最小乘方拟合平均值。所属领域的技术人员将了解运行最小乘方拟合平均值也将纠正偏移误差。

图10是用于图解说明在根据本发明的实施例中如何组合从两个输出通道输出的信号以产生图像的示范性图示。线1000表示针对具有0到S1数目个电荷载子的电荷包的电荷倍增输出通道的输出。线1002表示针对具有0到S2数目个电荷载子的电荷包的电荷感测输出通道的输出。每一线1000及1002的斜率分别为输出增益G2及G1。

线1004表示不同输出通道中的放大器(例如，放大器408及418)的饱和电平。所有输出通道的像素强度将不超过此饱和电平。因此，图像的最大像素强度限于由线1004表示的强度级。

输出放大器418在低电荷载子数目S1下饱和且输出放大器408在电荷载子数目S2下饱和。如果电荷载子的数目介于S1与S2之间，那么将电荷感测输出通道的输出乘以输出线1000及1002的斜率的比(即，增益比G2/G1)。

将从电荷感测输出通道输出的像素信号乘以增益比以产生具有较大强度值范围的图像。当将增益比应用于具有介于S1与S2之间的数目的电荷载子的电荷包时，所述增益比修改像素强度值以使得强度值沿着线1006下降。

仅通过举例方式，具有对应于沿着线1002的点1008的数目的电荷载子的电荷包从电荷感测输出通道输出。当将电荷包乘以增益比(G2/G1)时，经修改像素强度值对应于沿着线1006的点1008’。因此，所述增益比产生落在或大致落在线1006上的经修改像素强度，借此提供具有较大像素强度值范围的图像。

现在参考图11，其展示在根据本发明的实施例中的用于制作图像传感器的方法的流程图。初始地，制作像素阵列，如框1100中所示。可使用所述技术中已知的技术来制作光电检测器像素阵列。举例来说，可将掩蔽层沉积在衬底上方且将每一者图案化以在其中将形成每一像素中的相应组件(例如，光电检测器)的位置处提供开口。接着将具有特定导电率类型的掺杂剂植入到衬底中以制作所述组件。

接下来，如框1102中所示，在像素阵列的一个侧上制作水平CCD移位寄存器。可使用所述技术中已知的技术来制作水平CCD移位寄存器。举例来说，可将掩蔽层沉积在衬底上方且将其图案化以在其中将形成每一移位寄存器元件或每一移位寄存器元件中的相的位置处提供开口。接着将具有特定导电率类型的掺杂剂植入到衬底中以制作移位寄存器元件或相。也可在移位寄存器元件或相之间形成势垒植入物。此外，在每一移位寄存器元件或相上方制作电极且将其电连接到用于经由水平CCD移位寄存器移位电荷包的相应电压计时信号。通常，以若干电极层形成电极。在二相CCD移位寄存器中，交替电极(每隔一个电极)形成一个电极层且其余电极形成第二电极层。在四相CCD移位寄存器中，安置在第一及第三相(或第二及第四相)上方的电极形成一个电极层且其余电极形成第二电极层。

接下来，如框1104及框1106中所示，制作电荷感测输出通道及电荷倍增输出通道。可使用所述技术中已知的技术来制作输出通道。举例来说，可将掩蔽层沉积在衬底上方且将其图案化以在其中将形成每一移位寄存器元件或每一移位寄存器元件中的相的位置处提供开口。接着将具有特定导电率类型的掺杂剂植入到衬底中以制作移位寄存器元件或相。也可在移位寄存器元件或相之间形成势垒植入物。此外，在每一移位寄存器元件或相上方制作电极或栅极且将其电连接到用于经由水平移位寄存器移位电荷包的相应电压计时信号。通常，以若干层形成栅极。在二相移位寄存器中，交替栅极(每隔一个栅极)形成一个层且其余栅极形成第二电极层。在四相移位寄存器中，安置在第一及第三相(或第二及第四相)上方的栅极形成一个层且其余栅极形成第二电极层。

在框1108处形成放电元件。可使用所述技术中已知的技术来形成放电元件。且最终，在框1110处制作电荷引导开关。可使用所述技术中已知的技术来制作所述电荷引导开关。举例来说，可将掩蔽层沉积在衬底上方且将其图案化以在其中将形成每一移位寄存器元件或每一移位寄存器元件中的相的位置处提供开口。接着将具有特定导电率类型的掺杂剂植入到衬底中以制作移位寄存器元件或相。也可在移位寄存器元件或相之间形成势垒植入物。此外，在每一移位寄存器元件或相上方制作栅极且将其电连接到用于经由电荷引导开关的相应输出引导电荷包的相应电压计时信号。

所属领域的技术人员将认识到根据本发明的其它实施例可修改图10中所示的框的次序。举例来说，可通过适当地图案化掩蔽层来同时制作包含在像素阵列、水平移位寄存器、电荷感测输出通道或电荷倍增输出通道中的多个组件。包含管线延迟水平移位寄存器或经扩展水平移位寄存器的实施例可在制作所需输出通道时制作这些元件。另外，可在图10中所示的过程之间制作图像传感器中的其它组件。

已特定参考本发明的某些实施例来详细地描述本发明，但应理解可在本发明的精神及范围内作出变更及修改。举例来说，可使用除图7及图8中所示的信号电平之外的信号电平。在根据本发明的其它实施例中，可以不同方式实施电荷引导开关。与图3中所示的组件相比，图像捕获装置可包含额外组件。

而且，即使本文中已描述本发明的具体实施例，但应注意本申请案并不限于所述实施例。特定来说，在兼容的情况下，关于一个实施例描述的任何特征也可在其它实施例中使用。而且，在兼容的情况下，不同实施例的特征可交换。

部件列表

100    像素阵列

102    像素

105    水平电荷耦合装置移位寄存器

110    电荷倍增水平电荷耦合装置移位寄存器

120    输出放大器

200    输出放大器

300    图像捕获装置

302    光

304    成像级

306    图像传感器

308    处理器

310    存储器

312    显示器

314    其它输入/输出(I/O)

400    图像传感器

402    像素阵列

404    水平电荷耦合装置移位寄存器

406    非破坏性感测节点

408    放大器

410    输出电路

412    管线延迟水平移位寄存器

414    电荷引导开关

416    电荷倍增水平移位寄存器

418    放大器

420    输出电路

422    放电元件

424    经扩展水平电荷耦合装置移位寄存器

500    栅极

502    栅极

504    栅极

506    栅极

508    栅极

1000    表示电荷倍增输出通道的输出的线

1002    表示电荷感测输出通道的输出的线

1004    表示饱和电平的线

1006    表示像素强度值的线

1008    像素强度值

1008’    经修改像素强度值

S1    表示电荷载子的数目的值

S2    表示电荷载子的数目的值

Claims (11)

1.一种用于制作图像传感器的方法，其包括：

提供电连接到像素阵列以用于从所述像素阵列接收电荷包的水平移位寄存器；

提供连接到所述水平移位寄存器的输出的非破坏性感测节点；

提供电连接到所述非破坏性感测节点的电荷引导开关，其中所述电荷引导开关包含第一输出及第二输出；

提供电连接到所述电荷引导开关的所述第一输出的电荷倍增水平移位寄存器；及

提供连接到所述电荷引导开关的所述第二输出的放电元件。

2.根据权利要求1所述的方法，其进一步包括提供连接到所述非破坏性感测节点的第一放大器。

3.根据权利要求1所述的方法，其进一步包括提供连接在所述非破坏性感测节点与所述电荷引导开关之间的管线延迟水平移位寄存器。

4.根据权利要求1所述的方法，其进一步包括提供连接在所述电荷引导开关的所述第一输出与所述电荷倍增水平移位寄存器的输入之间的经扩展水平移位寄存器。

5.根据权利要求1所述的方法，其进一步包括提供连接到所述电荷倍增水平移位寄存器的输出的第二放大器。

6.一种用于制作图像捕获装置的方法，其包括：

提供电连接到像素阵列以用于从所述像素阵列接收电荷包的水平移位寄存器；

提供连接到所述水平移位寄存器的输出的非破坏性感测节点；

提供电连接到所述非破坏性感测节点的电荷引导开关，其中所述电荷引导开关包含第一输出及第二输出；

提供电连接到所述电荷引导开关的所述第一输出的电荷倍增水平移位寄存器；

提供连接到所述电荷引导开关的所述第二输出的放电元件；及

提供电连接到所述电荷引导开关的计算装置，其中所述计算装置可操作以响应于从所述非破坏性感测节点接收的信号而将开关信号传输到所述电荷引导开关。

7.根据权利要求6所述的方法，其进一步包括：

提供连接到所述非破坏性感测节点的第一放大器；及

提供连接到所述电荷倍增水平移位寄存器的输出的第二放大器。

8.根据权利要求7所述的方法，其进一步包括：

提供连接到所述第一放大器的输出的第一输出电路；及

提供连接到所述第二放大器的输出的第二输出电路，其中所述第一输出电路及第二输出电路各自包含电连接到所述第一放大器及第二放大器的所述输出的模/数转换器。

9.根据权利要求6所述的方法，其进一步包括提供连接在所述非破坏性感测节点与所述电荷引导开关之间的管线延迟水平移位寄存器。

10.根据权利要求9所述的方法，其进一步包括基于所述第一放大器及所述第一输出电路的管线延迟时间而提供所述管线延迟水平移位寄存器的长度。

11.根据权利要求6所述的方法，其进一步包括提供连接在所述电荷引导开关的所述第一输出与所述电荷倍增水平移位寄存器的输入之间的经扩展水平移位寄存器。