[go: up one dir, main page]

HK1023010B - Asynchronous full duplex communications over a single channel - Google Patents

Asynchronous full duplex communications over a single channel Download PDF

Info

Publication number
HK1023010B
HK1023010B HK00101935.6A HK00101935A HK1023010B HK 1023010 B HK1023010 B HK 1023010B HK 00101935 A HK00101935 A HK 00101935A HK 1023010 B HK1023010 B HK 1023010B
Authority
HK
Hong Kong
Prior art keywords
transmit
receive
transceiver
bit period
transceivers
Prior art date
Application number
HK00101935.6A
Other languages
English (en)
French (fr)
Chinese (zh)
Other versions
HK1023010A1 (en
Inventor
Eduardo Vidales Carlos
Original Assignee
艾利森公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/762,459 external-priority patent/US5905716A/en
Application filed by 艾利森公司 filed Critical 艾利森公司
Publication of HK1023010A1 publication Critical patent/HK1023010A1/en
Publication of HK1023010B publication Critical patent/HK1023010B/en

Links

Claims (18)

  1. Verfahren zum Bereitstellen einer Vollduplex-Asynchronkommunikation zwischen zwei Transceivers (50, 53, oder 60, 63), zum Senden und Empfangen von Bitströmen mit Baudraten, die Perioden entsprechen, enthaltend die Schritte:
    Unterteilen jeder Bitperiode in Hälften zum Erzeugen einer Sende-Halbbitperiode und einer Empfangsbitperiode, wobei während jeder Bitperiode jeder Transceiver (50, 53, 60, 63) Daten während der Sendehalbbitperiode senden kann und Daten während der Empfangshalbbitperiode empfangen kann;
    Synchronisieren der Bitperioden der Sende und Empfangsbitströme derart, dass die Sendehalbbitperioden eines Transceivers (50, 53) oder (60, 63) der zwei Transceiver (50, 53, oder 60, 63) mit den Empfangshalbbitperioden des anderen Transceivers (50, 53, oder 60, 63) ausgerichtet sind,
    dadurch gekennzeichnet, dass eine Synchronisierung durch Vorstellen oder Verzögerung der Übertragung eines Bits beibehalten wird, abhängig davon, wann ein Flankenübergang eines empfangenen Bits bei zumindest einem der Transceiver (50, 53, 60, 63) detektiert wird.
  2. Verfahren nach Anspruch 1, wobei eine anfängliche Synchronisation zwischen zwei Transceivern (50, 53, oder 60, 63) dadurch erhalten wird, dass ein emittierenden Transceiver (50, 53, oder 60, 63) einen Unterbrechungsbefehl abgibt, wobei dann, wenn eine Antwort auf den Unterbrechungsbefehl nicht empfangen wird, der initierende Transceiver (50, 53, oder 60, 63) ein Sendefenster nach vorne schiebt.
  3. Verfahren nach Anspruch 1, wobei die Baudraten der Transceiver (50, 53, oder 60, 63) anfänglich dadurch bestimmt werden können, dass ein Unterbrechungsbefehl abgeben wird, und die Baudrate des Sendebitstroms zu der Baudrate angeglichen wird, die anhand des Empfangsbitstroms detektiert wird.
  4. Verfahren nach Anspruch 1, wobei eine anfängliche Synchronisation zwischen den zwei Transceivern (50, 53, Oder 60, 63) erhalten wird, in dem ein Strom von Bits von einem der zwei Transceivern (50, 53 oder 60, 63) zum anderen Transceiver (50, 53, oder 60, 63) solange übertragen wird, wie der andere Transceiver (50, 53 oder 60, 63) auf den Strom der Bits antwortet.
  5. Kommunikationssystem, das eine Vollduplex-Asynchronkommunikation zwischen zwei Einrichtungen zum Senden und Empfangen von Bitströmen mit Baudraten entsprechend den Bitperioden ermöglicht, enthaltend:
    einen Transceiver (50, 53 oder 60, 63) der in jeder der Einrichtungen angeordnet ist;
    eine Kommunikationseinrichtung zwischen zwei Einrichtungen über die der Sende- und Empfangsstrom kommuniziert wird;
    eine Vorrichtung zum Unterteilen jeder Bitperiode in Hälften zum Erzeugen einer Sendehalbbitperiode und einer Empfangshalbbitperiode, wobei jeder Transceiver (50, 53, 60, 63) während der Sendehalbbitperiode senden und während der Empfangshalbbitperiode empfangen kann;
    eine Vorrichtung zum Synchronisieren der Bitperiode derart, dass während jeder Bitperiode die Sendehalbbitperiode jedes der zwei Transceiver (50, 53 oder 60, 63) mit der Empfangshalbbitperiode des anderen Transceivers (50, 53, oder 60, 63) ausgerichtet ist,
    dadurch gekennzeichnet, dass die Synchronisiervorrichtung ausgebildet ist zum Beibehalten des Synchronisieren durch Vorstellen oder Verzögern der Übertragung eines Bits abhängig davon, wann ein Flankenübergang eines empfangenen Bits bei zumindest einem der Transceiver (50, 53, 60, 63) detektiert ist.
  6. Kommunikationssystem nach Anspruch 5, wobei die Synchronisiervorrichtung ein Prozessor ist, der angepasst ist zum Implementieren einer Zustandsmaschine (Fig. 4).
  7. Kommunikationssystem nach Anspruch 6, ferner enthaltend eine Vorrichtung zum Bereitstellen eines Bestimmungstakts für die Zustandsmaschine, wobei der Bestimmungstakt um eine vorgegebene Zahl schneller ist als die Baudrate des Sendebitstroms.
  8. Kommunikationssystem nach Anspruch 5, ferner enthaltend eine Indizierungseinrichtung angepasst zum Abgeben eines Unterbrechungsbefehls, wobei der Unterbrechungsbefehl eine anfängliche Synchronisierung zwischen den zwei Einrichtungen erzielt und wobei dann, wenn eine Antwort auf den Unterbrechungsbefehl nicht empfangen wird, die Initierungseinrichtung angepasst ist, um einen Synchronisierbefehl an ihren eigenen Transceiver (50, 53, 60, 63) abzugeben, und wobei der Synchronisierungsbefehl angepasst ist, um ein Verschieben des Sendefensters nach vorne durch den Transceiver (50, 53, 60, 63) zu bewirken.
  9. Kommunikationssystem nach Anspruch 5, enthaltend eine Vorrichtung zum anfänglichen Bestimmen der Baudraten für den Sende- und Empfangsbitstrom durch Abgeben eines Unterbrechungsbefehls und durch Angleichen der Baudrate des Sendebitstroms zu der Baudrate, die anhand des Empfangsbitstroms detektiert ist.
  10. Kommunikationssystem nach Anspruch 5, enthaltend eine Vorrichtung zum Erhalten einer anfänglichen Synchronisierung zwischen zwei Einrichtungen durch Übertragen eines Stroms von Bits von einer Einrichtung zu der anderen Einrichtung, solange die andere Einrichtung auf den Strom der Bits antwortet.
  11. Kommunikationssystem nach Anspruch 5, wobei der Transceiver (50, 53, oder 60, 63) angepasst ist, um seine Ausgabe während einem Empfangsfenster zu sperren.
  12. Kommunikationssystem nach Anspruch 5, wobei der zumindest eine Transceiver (50, 53 oder 60, 63) einen Eingang hat, der zum Sperren der Transceiver (50, 53 oder 60, 63) Ausgabe während eines Empfangsfensters angepasst ist.
  13. Infrarotkommunikationssystem, das eine Vollduplex-Asynchronkommunikation zwischen zwei Infraroteinrichtungen für das Senden und Empfangen eines Bitstroms mit Baudraten mit entsprechenden Bitperioden ermöglicht, enthaltend:
    einen Transceiver (72, 74), angeordnet in jeder Einrichtung, wobei jeder Transceiver (72, 74) einen Sender (76, 78) und einen Empfänger (80, 82) enthält, und eine lichtundurchlässige Barriere, platziert zwischen jedem Sender (76, 78) und Empfänger (80, 82) zum Abschirmen eines Empfängers (80, 82) gegenüber dem Sender (76, 78), wobei die Transceiver (72, 74) angeordnet sind, dass sie Lichtpulse voneinander empfangen;
    eine Vorrichtung zum Unterteilen jeder Bitperiode in Hälften zum Erzeugen einer Sendehalbbitperiode und einer Empfangshalbbitperiode, wobei jeder Transceiver (72, 74) während der Sendehalbbitperiode senden und während der Empfangshalbbitperiode empfangen kann;
    eine Vorrichtung zum Synchronisieren der Bitperioden derart, dass während jeder Bitperiode die Sendehalbbitperiode des einen der zwei Transceiver (72 oder 74) mit der Empfangshalbbitperiode des anderen Transceivers (72, 74) ausgerichtet ist,
    dadurch gekennzeichnet, dass die Synchronisiervorrichtung angepasst ist zum Beibehalten der Synchronisierung durch Vorstellen oder Verzögern der Übertragung eines Bits abhängig davon, wann ein Flankenübergang eines empfangenen Bits bei zumindest einem der Transceiver (72, 84) detektiert wird.
  14. Infrarotkommunikationssystem nach Anspruch 13, wobei die Synchronisiervorrichtung eine Schaltung ist, die angepasst ist, um eine Zustandsmaschine zu implementieren.
  15. Infrarotkommunikationssystem nach Anspruch 14, ferner enthaltend eine Vorrichtung zum Bereitstellen eines Bestimmungstakts für die Zustandsmaschine, wobei der Bestimmungstakt um eine vorgegebene Zahl schneller ist als die Baudrate des Sende- bzw. Übertragungsbitstroms.
  16. Infrarotkommunikationssystem nach Anspruch 13, enthaltend eine Initierungseinrichtung und eine Vorrichtung zum Erhalten einer anfänglichen Synrchronisierung zwischen den zwei Einrichtungen durch steuern der Initierungseinrichtung zum Abgeben eines Unterbrechungsbefehls, und um - sofern eine Antwort auf den Unterbrechungsbefehl nicht empfangen wird - einen Synchronisierbefehl an seinen eigenen Transceiver (72, 74) abzugeben, wobei der Synchronisierungsbefehl dazu führt, dass der Transceiver (72, 74) ein nächstes Fenster überspringt.
  17. Infrarotkommunikationssystem nach Anspruch 13, enthaltend eine Vorrichtung zum anfänglichen Bestimmen der Baudraten der Sende- und Emfangsbitströme durch Abgeben eines Unterbrechungsbefehls und durch Angleichen der Baudrate des Übertragungsbitstroms der Baudrate, die anhand des Empfangsbitstroms detektiert ist.
  18. Infrarotkommunikationssystem nach Anspruch 13, wobei das System angepasst ist zum Übertragen eines Stroms von Bits von einer Einrichtung zu der anderen, und der übertragene Strom der Bits angepasst ist, um eine anfängliche Synchronisierung zwischen den zwei Einrichtungen zu erzielen, solange die Einrichtung auf den Strom der Bits antwortet.
HK00101935.6A 1996-12-09 1997-11-20 Asynchronous full duplex communications over a single channel HK1023010B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/762,459 US5905716A (en) 1996-12-09 1996-12-09 Asynchronous full duplex communications over a single channel
US08/762,459 1996-12-09
PCT/US1997/019988 WO1998026532A2 (en) 1996-12-09 1997-11-20 Bitwise full duplex communication

Publications (2)

Publication Number Publication Date
HK1023010A1 HK1023010A1 (en) 2000-08-25
HK1023010B true HK1023010B (en) 2003-07-04

Family

ID=

Similar Documents

Publication Publication Date Title
EP0944974B1 (de) Asynchrone vollduplexkommunikation über einen einzigen kanal
US5598442A (en) Self-timed parallel inter-system data communication channel
US5769876A (en) Method and apparatus for telemetering data bidirectionally between two devices, one device incorporating a coarse phase adjustment and the other device incorporating a fine phase adjustment
EP0974212B1 (de) Synchronisationsvorrichtung mit geschlossener schleife für ein datenübertragungssytem
US4320515A (en) Bit synchronizer
WO2001093446A3 (en) Ultrawide bandwidth communication system and method for fast synchronisation
US4805197A (en) Method and apparatus for recovering clock information from a received digital signal and for synchronizing that signal
CA1227845A (en) Multipoint data communications
US4667333A (en) Automatic clock recovery circuit
US3569632A (en) Synchronous digital multiplex communication system including switchover
EP0597719B1 (de) TDM/TDMA-Übertragungssystem und Verfahren
US5654978A (en) Pulse position modulation with spread spectrum
US7061938B2 (en) Parallel data bus integrated clocking and control
HK1023010B (en) Asynchronous full duplex communications over a single channel
CA1254631A (en) Encoding and decoding signals for transmission over a multi-access medium
US8040870B1 (en) Automatic timing synchronization for wireless radio networks
US7106822B1 (en) Bidirectional synchronous interface with single time base
EP1049270B1 (de) Gerät und Verfahren zur augenblicklicher Erfassung in einer Netzanordnung
WO2002075992A3 (de) System und verfahren zur einführung von redundanzmechanismen in ein kommunikationssystem
JPH0653955A (ja) パラレルビット同期方式
JPS6238634A (ja) スクランブル処理方式
JPS63274239A (ja) 光ppm同期方式
JPH02285822A (ja) 時分割多元接続方式衛星通信システム
JPS6370631A (ja) 時分割多元アクセス通信方式
JPH01218235A (ja) 打合・監視信号伝送方式