HK1018143B - Method, apparatus and packet transmission system using error correction of data packets - Google Patents

Claims (40)

1. Procédé de correction de bits d'information (IB) d'un paquet de données (P), lesquels bits d'information ont subi des erreurs suite à une transmission du dit paquet de données (P) entre un émetteur (TM) et un récepteur (RC), dans lequel:

   a) les bits d'information (IB) d'origine du dit paquet de données (P) sont mémorisés (IB-T) dans l'émetteur dans l'ordre d'origine, sont transmis au récepteur, et sont réagencés dans le dit émetteur (TM) en utilisant un modèle de réagencement sélectionné (REORD-A, REORD-B, REORD-C) en réponse à une requête de bit de parité qui est délivrée par le dit récepteur (RC) si, après la réception des dits bits d'information dans le dit récepteur, des bits d'information erronés sont détectés et ne peuvent être corrigés par une correction d'erreur dans le dit récepteur;

   b) un ensemble de bits de parité (PA, PB, PC) pour les dits bits d'information d'origine réagencés est dérivé et transmis par le dit émetteur (TM) au dit récepteur (RC) ;

   c) les dits bits d'information sont reçus du dit émetteur dans leur ordre d'origine, sont mémorisés (IP-R) dans le dit récepteur (RC) et sont réagencés en utilisant le dit modèle de réagencement sélectionné (REORD-A, REORD-B, REORD-C); et

   d) les dits bits d'information réagencés (IB) sont corrigés dans le dit récepteur (RC) en utilisant le dit ensemble de bits de parité (PA, PB, PC) reçus du dit émetteur (TM) ;

   e) le modèle de réagencement sélectionné dans l'émetteur et dans le récepteur pour réagencer les bits d'information respectifs est différent pour chaque requête de bit de parité envoyée par le dit récepteur.
2. Procédé selon la revendication 1, caractérisé en ce que, après la dite correction d'erreur, les dits bits d'information réagencés et corrigés sont réagencés en sens inverse en utilisant un inverse du dit modèle de réagencement sélectionné ( $\overline{\text{REORD-A}}$ , $\overline{\text{REORD-B}}$ , $\overline{\text{REORD-C}}$ ).
3. Procédé selon la revendication 1, caractérisé en ce qu'une pluralité d'ensembles de bits de parité (PA, PB, PC) est dérivée et transmise par le dit émetteur (TM), chaque ensemble de bits de parité (Ä, PB, PC) étant dérivé des dits bits d'information d'origine qui ont été réagencés respectivement en utilisant une pluralité de modèles de réagencement différents (REORD-A, REORD-B, REORD-C).
4. Procédé selon la revendication 1, caractérisé en ce que

   f) la dite étape c) comprend une première sous-étape qui consiste à exécuter un réagencement (S14) des dits bits d'information dans le dit récepteur en fonction d'un premier modèle de réagencement sélectionné (REORD-A) ;

   g) la dite étape d) comprend une première sous-étape qui consiste à exécuter (S14) dans le dit récepteur une première correction d'erreur des dits bits d'information réagencés avec les dits premiers bits de parité (PA) générés par le dit émetteur et transmis par lui pour les dits bits d'information d'origine réagencés selon le premier modèle de réagencement sélectionné (REORD-A);

   h) la dite étape c) comprend une deuxième sous-étape qui consiste à exécuter un réagencement inverse (S14) des dits bits d'information dont les erreurs ont été corrigées, dans le dit récepteur, en utilisant un inverse du premier modèle de réagencement sélectionné ( $\overline{\text{REORD - A}}$ ) ; et

   i) la dite étape c) comprend une troisième sous-étape qui consiste à exécuter dans le dit récepteur, un réagencement (S21) des dits bits d'information dont les erreurs ont été corrigées selon un deuxième modèle de réagencement sélectionné (REORD-B) ;

   j) la dite étape d) comprend une deuxième sous-étape qui consiste à exécuter (S21) dans le dit récepteur une deuxième correction d'erreur sur les dits bits d'information réagencés, avec des deuxièmes bits de parité (PB) générés par le dit émetteur et transmis par ce dernier, pour les dits d'information d'origine réagencés selon le dit deuxième modèle de réagencement sélectionné (REORD-B) ;

   k) la dite étape c) comprend une quatrième sous-étape qui consiste à exécuter un réagencement inverse (S21) des dits bits d'information dont les erreurs ont été corrigées, dans le dit récepteur, en utilisant un inverse du dit deuxième modèle de réagencement sélectionné ( $\overline{\text{REORD-B}}$ ); et

   l) lorsque, après l'étape k) ci-dessus ou avant l'étape i) ci-dessus, un contrôle d'erreur (S22) détecte d'autres erreurs dans les dits bits d'information dont les erreurs ont été corrigées, les étapes f)-h) et les étapes i)-k) ci-dessus sont répétées de façon récursive (S25, S26, S29, S30, S21, S22) dans le dit récepteur après que d'autres requêtes respectives de bits de parité ont été délivrées, jusqu'à ce qu'aucune nouvelle amélioration des erreurs ne soit plus détectée (S29).
5. Procédé selon la revendication 4, caractérisé en ce que les dits premiers bits de parité (PA) utilisés pour la dite première correction d'erreur dans la dite étape g) sont délivrés par l'intermédiaire des étapes ci-dessous, qui sont exécutées avant l'étape f) :

   a1) transmission (S11) dune première requête de bit de parité par le dit récepteur vers le dit émetteur lorsqu'un contrôle d'erreur détecte (S6, S7) des erreurs non corrigibles dans les dits bits d'information transmis; et

   a2) réagencement (S12) des dits bits d'information dans le dit émetteur en fonction du dit premier modèle de réagencement sélectionné (REORD-A) et dérivation et transmission (S13) vers le dit récepteur des dits premiers bits de parité (PA) pour les dits bits d'information réagencés.
6. Procédé selon la revendication 4, caractérisé en ce que les dits -deuxièmes bits de parité (PB) utilisés pour la dite deuxième correction d'erreur dans la dite étape j) sont délivrés par l'intermédiaire des étapes ci-dessous, qui sont exécutées avant l'étape i) :

   d1) transmission (S18) d'une deuxième requête de bit de parité par le dit récepteur vers le dit émetteur lorsqu'un contrôle d'erreur détecte (S15) des erreurs incorrigibles dans les dits bits d'information dont les erreurs ont été corrigées; et

   d2) réagencement (S19) des dits bits d'information d'origine dans le dit émetteur en fonction du dit deuxième modèle de réagencement sélectionné (REORD-B) et dérivation (S19) et transmission (S20) vers le dit récepteur des dits deuxièmes bits de parité (PB) pour les dits bits d'information réagencés.
7. Procédé selon la revendication 4, caractérisé en ce que le dit premier et le dit deuxième réagencements (REORD-A, REORD-B) sont sélectionnés successivement parmi une pluralité de modèles de réagencements respectivement mémorisés dans un moyen (RPSM-T, RPSM-R) de mémorisation de modèles de réagencement dans le récepteur et dans l'émetteur.
8. Procédé selon la revendication 4, caractérisé en ce que la dite correction d'erreur dans les étapes g), i) génère des informations logicielles.
9. Procédé selon la revendication 4, caractérisé par les étapes ci-dessous qui suivent l'étape 1) :

   m) réagencement (S21) dans le dit récepteur des dits bits d'information dont les erreurs ont été corrigées, selon un troisième modèle de réagencement sélectionné (REORD-C) ;

   n) exécution (S21) dans le dit récepteur d'une troisième correction d'erreur des dits bits d'information réagencés avec des troisièmes bits de parité (PC) générés dans le dit émetteur et transmis par ce dernier, pour les dits bits d'information d'origine réagencés selon le dit troisième modèle de réagencement sélectionné (REORD-C) ; et

   o) réagencement inverse (S21) des dits bits d'information dont les erreurs ont été corrigées dans le dit récepteur en utilisant un inverse du dit deuxième modèle de réagencement sélectionné ( $\overline{\text{REORD-C}}$ )
10. Procédé selon la revendication 9, caractérisé en ce que les dits troisièmes bits de parité (PC) utilisés pour la correction d'erreur dans la dite étape n) sont délivrés par l'intermédiaire des étapes ci-dessous, qui sont exécutées avant l'étape m):

    11) transmission (S31) dune troisième requête de bit de parité par le dit récepteur vers le dit émetteur;

    12) réagencement des dits bits d'information dans le dit émetteur selon le dit troisième modèle de réagencement sélectionné (REORD-C), et dérivation et transmission vers le dit récepteur des dits troisièmes bits de parité (PC) pour les dits bits d'information réagencés.
11. Procédé selon la revendication 5, 6 ou 10, caractérisé en ce que les dits requêtes de bits de parité des étapes a1), d1, l1 comprennent une indication (REORD#) concernant le modèle de réagencement (REORD-A, REORD-B, REORD-C) qui doit être sélectionné pour les dits réagencements, la dite indication étant dérivée sur base de l'information logicielle dérivée en dernier lieu.
12. Procédé selon la revendication 9, caractérisé en ce que, lorsqu'un contrôle d'erreur détecte d'autres erreurs dans les dits bits d'information dont les erreurs ont été corrigées après l'étape o), les étapes f)-h) et les étapes m)-o) sont répétées de façon récursive dans le dit récepteur jusqu'à ce que plus aucune nouvelle amélioration des erreurs ne sont détectée.
13. Procédé selon la revendication 9, caractérisé en ce que, lorsqu'un contrôle d'erreur détecte qu'il existe encore des erreurs dans les dits bits d'information dont les erreurs aient été corrigées après l'étape o), les étapes i)-k) et les étapes m)-o) sont répétées de façon récursive dans le dit récepteur jusqu'à ce que plus aucune nouvelle amélioration des erreurs ne sont détectée.
14. Procédé selon la revendication 9, caractérisé en ce que, lorsqu'un contrôle d'erreur détecte qu'il existe encore des erreurs dans les dits bits d'information dont les erreurs aient été corrigées après l'étape o), les étapes f)-k), les étapes i)-k) et les étapes m)-o) sont répétées de façon récursive, selon une succession arbitraire, dans le dit récepteur, jusqu'à ce que plus aucune nouvelle amélioration des erreurs ne sont détectée.
15. Procédé selon la revendication 1, caractérisé en ce que lorsqu'un trop grand nombre d'erreurs incorrigibles sont détectées (S7) dans le dit récepteur après qu'il a reçu les dits bits d'information du paquet d'origine, une requête de retransmission (ARQ) de l'ensemble du paquet d'origine est transmise (S8) par le dit récepteur au dit émetteur à l'étape a).
16. Procédé selon la revendication 4, 6, 10, 12, 13 ou 14, caractérisé en ce que, après le schéma récursif selon la revendication 4, 12, 13 ou 14 ou que, après des requêtes répétées de parité selon les revendications 6 ou 10, trop peu d'amélioration ou même une dégradation est constatée, une requête de transmission (ARQ) du paquet complet est transmise (S8) par le dit récepteur vers le dit émetteur.
17. Procédé selon la revendication 4, caractérisé en ce que la dite correction d'erreurs dans les dits bits d'information est exécutée en utilisant une correction d'erreur prédictive (FEC), et le dit contrôle d'erreur dans les bits d'information est exécutée en utilisant un algorithme de contrôle d'erreur, tel que le contrôle cyclique d'erreur (CRC).
18. Procédé selon la revendication 4, caractérisé en ce que l'information est codée dans les dits paquets en utilisant un code systématique, de telle sorte que le dit paquet de données soit constitué des dits bits d'information et de bits de parité.
19. Procédé selon la revendication 5, 6 ou 10, caractérisé en ce que, dans le dit émetteur, au moins deux ensembles de bits de parité (PA, PB, PC) sont générés par réagencement respectif des dits bits d'information en utilisant au moins deux modèles de réagencement différents (REORD-A, REORD-B, REORD-C) en réponse à l'une des dits requêtes de bits de parité, les dits deux ensembles de bits de parité (PA, PB, PC) au moins présents étant transmis au dit récepteur de manière commune, en tant que paquet commun des données de bits de parité.
20. Procédé selon la revendication 1, caractérisé en ce que, dans la dite étape de correction d'erreur exécutée dans le dit récepteur, non seulement les dits bits d'information sont corrigés, mais en même temps également les dits bits de parité.
21. Procédé selon la revendication 4 ou 9, caractérisé en ce que, dans la dite étape g), j) ou n), non seulement les dits bits d'information sont corrigés, mais en même temps les dits premiers, les dits deuxièmes ou les dits troisièmes bits de parité.
22. Système de transmission par paquets pour la transmission de données par paquets et pour la correction d'erreur de paquets de données (P) présentant des bits d'information erronés suite à des erreurs provoquées dans une liaison de transmission (TL) entre un émetteur de paquets de données (TM) et un récepteur de paquets de données (RC),    le dit émetteur (TM) comprenant:

    un moyen (TM-T) de réagencement d'émetteur, adapté pour réagencer les dits bits d'information d'origine (IB) du dit paquet de données (P), qui sont mémorisés (IB-T) dans l'émetteur dans un moyen (IB-T) de mémoire d'émetteur, dans l'ordre d'origine, en utilisant un modèle de réagencement sélectionné (REORD-A, REORD-B, REORD-C) en réponse à une requête de bit de parité transmise par le dit récepteur (RC) ;

    un moyen (PBGM) de génération de bits de parité, adapté pour générer un ensemble de bits de parité (PA, PB, PC) pour les dits d'information d'origine réagencés par le dit moyen (RM-T) de réagencement d'émetteur, en réponse à la dite requête de bit de parité reçue du dit récepteur; et

    un moyen adapté pour transmettre au dit récepteur les dits bits d'information d'origine, et ensuite les dits bits de parité générés par le dit moyen de génération de bits de parité; et

    le dit récepteur (RC) comprenant:

    un moyen (PBRM) de requête de bit de parité, adapté pour transmettre la dite requête de bit de parité vers le dit émetteur;

    un moyen (RM-T) de réagencement de récepteur, adapté pour réagencer les dits bits d'information du dit paquet de données (P) qui sont reçus du dit émetteur dans leur ordre d'origine, et qui sont mémorisés (IB-R) dans un moyen (IB-R) de mémoire de récepteur, en utilisant un modèle de réagencement sélectionné (REORD-A, REORD-B, REORD-C) ;

    un moyen (ERM) de correction d'erreur, adapté pour exécuter une correction d'erreur sur les dits bits d'information réagencés (IB), en utilisant le dit ensemble de bits de parité (PA, PB, PC) reçus du dit émetteur (TM) ; et

    un moyen adapté pour recevoir les dits bits d'information et les dits bits de parité du dit émetteur; et

       dans lequel le dit moyen de requête de bit de parité est adapté pour transmettre la dite requête de bit de parité vers le dit récepteur, et le dit moyen de réagencement du récepteur est adapté pour exécuter le dit réagencement si des erreurs sont détectées dans le dit paquet de données (P) reçu à l'origine, ou ensuite, dans le paquet de données (P) dans lequel les erreurs ont été corrigées par le dit moyen de correction d'erreur; et    dans lequel le modèle de réagencement sélectionné dans l'émetteur et dans le récepteur pour réagencer les bits d'information respectifs est différent pour chaque requête de bit de parité envoyée par le dit récepteur.
23. Système selon la revendication 22, caractérisé en ce que le dit émetteur (TM) comprend en outre:

    un moyen (RPSM-T) de mémorisation de modèle de réagencement d'émetteur, adapté pour mémoriser une pluralité de modèles de réagencement (REORD-A, REORD-B, REORD-C) ;

    dans lequel le dit moyen (RM-T) de réagencement d'émetteur est agencé pour réagencer les dits bits d'information d'origine (IB) mémorisés dans un registre (IB-T) de bits d'information d'émetteur selon l'un des dits modèles de réagencement;

    un moyen de transmission (TR) adapté pour transmettre les dits bits d'information d'origine (IB) et les dits bits de parité vers le dit récepteur (RC) ; et

    un moyen (TCM) de contrôle d'émetteur, adapté pour contrôler le dit moyen (RM-T) de réagencement d'émetteur pour réagencer les dits bits d'information d'origine selon un modèle de réagencement sélectionné, et le dit moyen (PBGM) de création de bits de parité pour générer des bits de parité (PA, PB, PC) pour ces bits d'information réagencés, en réponse à la réception d'une requête de bit de parité provenant du dit moyen (PBRM) de requête de bit de parité; et

    le dit récepteur (RC) comprend en outre:

    un moyen (RPSM-R) de mémorisation de modèle de réagencement de récepteur, adapté pour mémoriser la dite pluralité de modèles de réagencement (REORD-A, REORD-B, REORD-C);

    un moyen de réception (TR) adapté pour recevoir les dits bits d'information d'origine (IB) et les dits bits de parité (PA, PB, PC) et les mémoriser dans un registre (IB-R) de bits d'information de récepteur, et dans le dit moyen (RPSM-R) de mémorisation de modèle de réagencement, respectivement;

    dans lequel le dit moyen (RM-T) de réagencement de récepteur est adapté pour réagencer des bits d'information (IB) mémorisés dans le dit registre (IB-R) de bits d'information de récepteur selon l'un des dits modèles de réagencement;

    un moyen de réagencement inverse (INV-RM-R), adapté pour réagencer en sens inverse les dits bits d'information dont les erreurs ont été corrigées provenant du dit moyen (ERM) de correction d'erreur, en utilisant un inverse du dit modèle de réagencement, et mémoriser les dits bits d'information réagencés de manière inverse dans le dit registre (IB-R) de bits d'information du récepteur;

    un moyen (ECM) de contrôle d'erreur, adapté pour contrôler les erreurs dans les dits d'information contenus dans le dit registre (IB-R) de bits d'information du récepteur;

       dans lequel le dit moyen (PBRM) de requête de bit de parité est adapté pour transmettre la dite requête de bit de parité au dit émetteur lorsque des erreurs incorrigibles sont détectées par le dit moyen (ECM) de contrôle d'erreur.
24. Système selon la revendication 23, caractérisé en ce que le dit récepteur comprend en outre:

    un moyen (TCM) de contrôle de récepteur, adapté pour contrôler le dit moyen (RM-R) de réagencement du récepteur, le dit moyen (ERM) de correction d'erreur et le dit moyen (INV-RM-R) de réagencement inverse pour exécuter de manière récursive:

    - une première correction d'erreur de bits d'information mémorisés dans le dit registre (IB-R) de bits d'information du récepteur et réagencés selon un premier modèle de réagencement (REORD-A) avec des premiers bits de parité (PA) associés, et

    - une deuxième correction d'erreur de bits d'information mémorisés dans le dit registre (IB-R) de bits d'information du récepteur et réagencés selon un deuxième modèle de réagencement (REORD-B) avec des deuxièmes bits de parité (PB) associés;

    jusqu'à ce que le dit moyen (ECM) de contrôle d'erreur ne détecte plus de nouvelle amélioration de la correction des erreurs.
25. Système selon la revendication 23, caractérisé par un moyen (INV-RPSM-R) de mémorisation de modèles de réagencement inverses, adapté pour mémoriser un inverse des dits modèles de réagencement mémorisés dans le dit moyen (RPSM-R) de mémorisation de modèles de réagencement du récepteur.
26. Système selon la revendication 23, caractérisé par un moyen d'inversion adapté pour inverser les dits modèles de réagencement (REORD-A, REORD-B, REORD-C) mémorisés dans le dit moyen (RPSM-R) de mémorisation de modèles de réagencement du récepteur.
27. Système selon la revendication 23, caractérisé en ce que le dit moyen (ERM) de contrôle d'erreur est adapté pour exécuter le dit contrôle de la présence d'erreur dans les bits d'information (IB) en utilisant un algorithme de contrôle d'erreur, par exemple la contrôle cyclique d'erreurs CRC.
28. Système selon la revendication 23, caractérisé en ce que le dit moyen (ERM) de contrôle d'erreur est adapté pour corriger des erreurs corrigibles parmi les dits erreurs dans les dits bits d'information réagencés en utilisant les dits bits de parité associés (PA, PB, PC) et génère de l'information de logiciel.
29. Système selon la revendication 23, caractérisé en ce que le dit moyen (PBRM) de requête de bit de parité est adapté pour utiliser l'information de logiciel générée dans une correction d'erreur précédente, pour inclure dans la dite requête de bit de parité une indication (REORD#) concernant le modèle de réagencement qui doit être sélectionné pour un réagencement et la génération de bits de parité dans le dit émetteur.
30. Système selon la revendication 23, caractérisé en ce que le dit moyen (RPSM-R) de mémorisation de modèles de réagencement de récepteur est adapté pour mémoriser successivement un certain nombre de modèles de réagencement (REORD-A, REORD-B, REORD-C) et, chaque fois qu'une nouvelle requête de bit de parité est reçue dans le dit émetteur, le dit moyen de réagencement est adapté pour utiliser un modèle de réagencement suivant dans la file, pour la génération de bits de parité.
31. Système selon la revendication 23, caractérisé en ce que le dit récepteur est adapté pour envoyer une requête de retransmission (ARQ) du paquet de données vers le dit émetteur lorsqu'un trop grand nombre d'erreurs est détecté par le dit moyen (ECM) de contrôle d'erreur après la première transmission du dit paquet de données.
32. Système selon la revendication 23 ou 24, caractérisé en ce que le dit récepteur est adapté pour envoyer une requête de retransmission (ARQ) du paquet de données complet vers le dit émetteur lorsque le dit moyen (ECM) de contrôle d'erreur détecte une amélioration trop faible, ou même une dégradation après le schéma récursif selon la revendication 24, ou après des requêtes de parité répétées par le dit moyen (PBRM) de requête de bit de parité selon la revendication 23.
33. Système selon la revendication 23, caractérisé en ce que, en réponse à la réception d'une requête de bit de parité provenant du dit récepteur, le dit moyen (PBGM) de génération de bits de parité est adapté pour générer plusieurs ensembles de bits de parité (PA, PB, PC) pour les dits bits d'information d'origine qui ont été réagencés respectivement en fonction des dits modèles de réagencement, par le dit moyen (RM-T) de réagencement de l'émetteur, dans lequel le dit moyen de transmission (TR) est adapté pour transmettre vers le dit récepteur un seul paquet de données qui contient en commun tous les ensembles générés de bits de parité (PA, PB, PC).
34. Système selon la revendication 22, caractérisé en ce que le dit moyen (ERM) de correction d'erreur est adapté pour corriger non seulement les dits bits d'information erronés, mais simultanément et également les dits bits de parité.
35. Appareil (RC) pour corriger des erreurs dans des paquets de données (P) qui présentent des bits d'information erronés suite à des erreurs provoquées sur une ligne de transmission (TL) entre un émetteur (TM) de paquets de données et le dit appareil, le dit émetteur comprenant un moyen (RM-T) de réagencement d'émetteur adapté pour réagencer les bits d'information d'origine (IB) du dit paquet de données (P), qui sont mémorisés (IB-T) dans l'émetteur, dans un moyen (IB-T) de mémorisation d'émetteur, dans l'ordre d'origine, en utilisant un modèle de réagencement sélectionné (REORD-A, REORD-B, REORD-C) en réponse à une requête de bit de parité transmise par le dit appareil (RC), un moyen (PBGM) de génération de bits de parité adapté pour générer un ensemble de bits de parité (PA, PB, PC) pour les dits bits d'information d'origine réagencés par le dit moyen (RM-T) de réagencement d'émetteur, en réponse à la réception de la dite requête de bit de parité reçue du dit appareil, et un moyen adapté pour transmettre vers le dit appareil les dits bits d'information d'origine et ensuite les dits bits de parité générés par le dit moyen de génération de bits de parité;    le dit appareil (RC) comprenant:

    un moyen (PBRM) de requête de bit de parité adapté pour transmettre la dite requête de bit de parité au dit émetteur;

    un moyen de réagencement (RM-T) adapté pour réagencer les dits bits d'information du dit paquet de données (P) qui sont reçus du dit émetteur dans leur ordre d'origine, et qui sont mémorisés (IB-R) dans un moyen (IB-R) de mémorisation de récepteur en utilisant le dit modèle de réagencement sélectionné (REORD-A, REORD-B, REORD-C) ;

    un moyen (ERM) de correction d'erreur adapté pour exécuter une correction d'erreur des dits bits d'information réagencés en utilisant le dit ensemble de bits de parité (PA, PB, PC) reçus du dit émetteur (TM) ; et

    un moyen adapté pour recevoir les dits bits d'information et les dits bits de parité du dit émetteur; et

       dans lequel le dit moyen de requête de bit de parité est adapté pour transmettre la dite requête de bit de parité vers le dit récepteur, et le dit moyen de réagencement du récepteur est adapté pour exécuter le dit réagencement si des erreurs sont détectées dans les dits bits d'information d'origine reçus, ou ensuite dans les bits d'information dont les erreurs ont été corrigées par le dit moyen de correction d'erreur; et    dans lequel le modèle de réagencement sélectionné dans l'émetteur et dans le récepteur pour le réagencement des bits d'information respectifs est différent pour chaque requête de bit de parité envoyée par le dit récepteur.
36. Appareil selon la revendication 35, caractérisé par un moyen (INV-RM-R) de réagencement inverse, adapté pour réagencer de manière inverse les dits bits d'information réagencés dont les erreurs ont été corrigées par le dit moyen de correction d'erreur, en utilisant un inverse du dit modèle de réagencement sélectionné ( $\overline{\text{REORD-A}}$ , $\overline{\text{REORD-B,}}$ $\overline{\text{REORD-C}}$ ).
37. Appareil selon la revendication 35, caractérisé en ce que le dit moyen (ERM) de correction d'erreur est adapté pour corriger non seulement les dits bits d'information erronés, mais simultanément et également les dits bits de parité.
38. Appareil selon la revendication 36, caractérisé en outre en ce qu'il comprend:

    un moyen (RPSM-R) de mémorisation de modèles de réagencement, adapté pour mémoriser une pluralité de modèles de réagencement (REORD-A, REORD-B, REORD-C);

    un moyen de réception (TR) adapté pour mémoriser les dits bits d'information d'origine (IB) dans un registre (IB-R) de bits d'information du récepteur, et des bits de parité (PA, PB, PC) dans le dit moyen (RPSM-R) de mémorisation de modèles de réagencement;

    dans lequel le dit moyen de réagencement (RP-T) est adapté pour réagencer les dits bits d'information (IB) mémorisés dans le dit registre (IB-R) de bits d'information en fonction du dit modèle de réagencement sélectionné;

    dans lequel le dit moyen (INV-RM-R) de réagencement inverse est en outre adapté pour mémoriser les dits bits d'information réagencés dans le sens inverse dans le dit registre (IB-R) de bits d'information du récepteur;

    un moyen (ECM) de contrôle d'erreur adapté pour vérifier la présence d'erreurs dans les dits bits d'information contenus dans le dit registre (IB-R) de bits d'information du récepteur;

       dans lequel le dit moyen (PBRM) de requête de bit de parité est adapté pour transmettre la dite requête de bit de parité au dit émetteur lorsque des erreurs incorrigibles sont détectées par le dit moyen (ECM) de contrôle d'erreur.
39. Appareil selon la revendication 38, caractérisé par    un moyen de contrôle (RCM) adapté pour contrôler le dit moyen de réagencement (RM-R), le dit moyen (ERM) de correction d'erreur et le dit moyen (INV-RM-R) de réagencement inverse, pour exécuter de manière récursive:

    - une première correction d'erreur sur les bits d'information mémorisés dans le dit registre (IB-R) de bits d'information et réagencés par un premier modèle de réagencement (REORD-A) avec des premiers bits de parité (PA) associés, et

    - une deuxième correction d'erreur sur les bits d'information mémorisés dans le dit registre (IB-R) de bits d'information et réagencés par un deuxième modèle de réagencement (REORD-B) avec des deuxièmes bits de parité (PB) associés;

    jusqu'à ce que le dit moyen (ECM) de contrôle d'erreur détecte qu'il n'y a plus d'amélioration supplémentaire dans la correction d'erreur.
40. Appareil selon la revendication 35, caractérisé en ce que le dit émetteur comprend:

    un moyen (TCM) de contrôle d'émetteur, adapté pour contrôler un moyen (RM-T) de réagencement d'émetteur, pour réagencer les dits bits d'information d'origine selon le dit modèle de réagencement sélectionné, et un moyen (PBGM) de génération de bits de parité pour générer des bits de parité (PA, PB, PC) pour ces bits d'information réagencés, en réponse à la réception de la dite requête de bit de parité provenant du dit moyen (PBRM) de requête de bit de parité.