[go: up one dir, main page]

GR1008350B - Σχεδιαση κωδικων ldpc και συσκευη κωδικοποιησης για την εφαρμογη τους - Google Patents

Σχεδιαση κωδικων ldpc και συσκευη κωδικοποιησης για την εφαρμογη τους

Info

Publication number
GR1008350B
GR1008350B GR20130100187A GR20130100187A GR1008350B GR 1008350 B GR1008350 B GR 1008350B GR 20130100187 A GR20130100187 A GR 20130100187A GR 20130100187 A GR20130100187 A GR 20130100187A GR 1008350 B GR1008350 B GR 1008350B
Authority
GR
Greece
Prior art keywords
bits
sets
shift parameters
packet
controller
Prior art date
Application number
GR20130100187A
Other languages
English (en)
Other versions
GR20130100187A (el
Inventor
Βασιλειος Νικολαου Κορατζινος
Ηλιας Χρηστου Παναγιωτοπουλος
Αντωνιος Δημητριου Βαλκανας
Σταυρος Ιγνατιου Τσακιρης
Χαραλαμπος Δημητριου Καλατζης
Original Assignee
ΙΝΤΡΑΚΟΜ ΑΝΩΝΥΜΗ ΕΤΑΙΡΙΑ ΤΗΛΕΠΙΚΟΙΝΩΝΙΑΚΩΝ ΛΥΣΕΩΝ με δ.τ. "INTRACOM TELECOM",
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ΙΝΤΡΑΚΟΜ ΑΝΩΝΥΜΗ ΕΤΑΙΡΙΑ ΤΗΛΕΠΙΚΟΙΝΩΝΙΑΚΩΝ ΛΥΣΕΩΝ με δ.τ. "INTRACOM TELECOM", filed Critical ΙΝΤΡΑΚΟΜ ΑΝΩΝΥΜΗ ΕΤΑΙΡΙΑ ΤΗΛΕΠΙΚΟΙΝΩΝΙΑΚΩΝ ΛΥΣΕΩΝ με δ.τ. "INTRACOM TELECOM",
Priority to GR20130100187A priority Critical patent/GR20130100187A/el
Publication of GR1008350B publication Critical patent/GR1008350B/el
Publication of GR20130100187A publication Critical patent/GR20130100187A/el

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

Η εφεύρεση αφορά μια μέθοδο και μια συσκευή σχετικά με Κώδικες Ελέγχου Ισοτιμίας Χαμηλής Πυκνότητας (LDPC) για ασύρματα τηλεπικοινωνιακά συστήματα. Η μέθοδος περιλαμβάνει i) τον καθορισμό πακέτων δυαδικών ψηφίων στα οποία συμπεριλαμβάνονται τα δυαδικά ψηφία των δεδομένων, ii) το διαχωρισμό κάθε πακέτου δυαδικών ψηφίων σε ομάδες με ίσο αριθμό δυαδικών ψηφίων, iii) την παροχή παραμέτρων μετατόπισης για τον προσδιορισμό περιστροφικών μπλοκ, iv) την εκτέλεση λειτουργιών μετατόπισης δυαδικών ψηφίων μέσα σε μια ομάδα χρησιμοποιώντας τις παραμέτρους μετατόπισης και εκτέλεση λειτουργιών μετατόπισης ομάδων δυαδικών ψηφίων μέσα σε ένα πακέτο χρησιμοποιώντας τις παραμέτρους μετατόπισης. Κάθε περιστροφικό μπλοκ καθαρίζεται από κυκλική μετάθεση ενός διαγώνιου ή αντι-διαγώνιου πίνακα και ορίζεται από μία μόνο παράμετρο μετατόπισης. Μια συσκευή κωδικοποίησης περιλαμβάνει έναν πολλαπλασιαστή αραιού πίνακα που περιλαμβάνει μια αλυσίδα από εξαρτήματα και έναν ελεγκτή. Τα εξαρτήματα περιέχουν μέσα μνήμης διαμορφωμένα ώστε να αποθηκεύουν ομάδες δυαδικών ψηφίων με ίσο αριθμό δυαδικών ψηφίων, και τουλάχιστον τρία διαδοχικά μέσα επεξεργασίας διαμορφωμένα ώστε να εκτελούν δυαδικές λειτουργίες. Ο ελεγκτής έχει διαμορφωθεί ώστε να παρέχει τις παραμέτρους μετατόπισης προς τα μέσα επεξεργασίας και τα μέσα μνήμης.
GR20130100187A 2013-04-01 2013-04-01 Σχεδιαση κωδικων ldpc και συσκευη κωδικοποιησης για την εφαρμογη τους GR20130100187A (el)

Priority Applications (1)

Application Number Priority Date Filing Date Title
GR20130100187A GR20130100187A (el) 2013-04-01 2013-04-01 Σχεδιαση κωδικων ldpc και συσκευη κωδικοποιησης για την εφαρμογη τους

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GR20130100187A GR20130100187A (el) 2013-04-01 2013-04-01 Σχεδιαση κωδικων ldpc και συσκευη κωδικοποιησης για την εφαρμογη τους

Publications (2)

Publication Number Publication Date
GR1008350B true GR1008350B (el) 2014-11-18
GR20130100187A GR20130100187A (el) 2014-11-21

Family

ID=51942507

Family Applications (1)

Application Number Title Priority Date Filing Date
GR20130100187A GR20130100187A (el) 2013-04-01 2013-04-01 Σχεδιαση κωδικων ldpc και συσκευη κωδικοποιησης για την εφαρμογη τους

Country Status (1)

Country Link
GR (1) GR20130100187A (el)

Also Published As

Publication number Publication date
GR20130100187A (el) 2014-11-21

Similar Documents

Publication Publication Date Title
MX384170B (es) Dispositivo de procesamiento de datos y método de procesamiento de datos.
MX389047B (es) Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
EP3667925A3 (en) Quasi-cyclic low-density parity check (ldpc) codes for 5g mobile communications
PH12019502212A1 (en) Method for performing encoding on basis of parity check matrix of low density parity check (ldpc) code in wireless communication system and terminal using same
MX2019014454A (es) Aparato de transmision y metodo de intercalacion del mismo.
MX2019014466A (es) Aparato de transmision y metodo de intercalacion del mismo.
MX371227B (es) Aparato de transmision y metodo de intercalacion del mismo.
MX392428B (es) Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
MX391728B (es) Transmisor y metodo de permutacion de paridad del mismo
MX2020004654A (es) Transmisor y metodo de segmentacion del mismo.
MX2019008372A (es) Aparato de transmision y metodo de intercalacion del mismo.
MX2019015600A (es) Transmisor y metodo de permutacion de paridad del mismo.
MX358339B (es) Metodo de comunicacion y dispositivo de comunicacion.
MX2019014457A (es) Aparato de transmision y metodo de intercalacion del mismo.
MX2020011643A (es) Transmisor y metodo de permutacion de paridad del mismo.
MX2020004657A (es) Transmisor y metodo de acortamiento del mismo.
MX388473B (es) Transmisor y método de acortamiento del mismo.
EP4340267A3 (en) Data sending method and apparatus
MY209232A (en) Transmitter and repetition method thereof
MX367265B (es) Transmisor y metodo de permutacion de paridad del mismo.
GR1008350B (el) Σχεδιαση κωδικων ldpc και συσκευη κωδικοποιησης για την εφαρμογη τους
MX2017011149A (es) Transmisor y metodo de acortamiento del mismo.

Legal Events

Date Code Title Description
PG Patent granted

Effective date: 20141223