FR3110282A1 - Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences - Google Patents
Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences Download PDFInfo
- Publication number
- FR3110282A1 FR3110282A1 FR2004970A FR2004970A FR3110282A1 FR 3110282 A1 FR3110282 A1 FR 3110282A1 FR 2004970 A FR2004970 A FR 2004970A FR 2004970 A FR2004970 A FR 2004970A FR 3110282 A1 FR3110282 A1 FR 3110282A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- layer
- donor substrate
- semiconductor
- support substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10P90/1916—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6733—Multi-gate TFTs
- H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0167—Manufacturing their channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
-
- H10W10/181—
Landscapes
- Engineering & Computer Science (AREA)
- Element Separation (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
L’invention concerne un procédé de fabrication d’un substrat de type semi-conducteur sur isolant pour applications radiofréquences, comprenant les étapes suivantes :- fourniture d’un substrat donneur (1) semi-conducteur dopé de type P,- formation d’une couche sacrificielle (13) sur le substrat donneur,- implantation d’espèces atomiques au travers de ladite couche sacrificielle (13), de sorte à former dans le substrat donneur (1) une zone de fragilisation (11) délimitant une couche mince (12) semi-conductrice à transférer,- retrait de la couche sacrificielle (13) du substrat donneur (1) après ladite implantation,- fourniture d’un substrat support (2) semi-conducteur présentant une résistivité électrique supérieure ou égale à 500 Ω.cm,- formation d’une couche (20) électriquement isolante sur le substrat support (2),- collage du substrat donneur (1) sur le substrat support (2), la couche mince (12) semi-conductrice et la couche (20) électriquement isolante étant à l’interface de collage,- détachement du substrat donneur (1) le long de la zone de fragilisation (11) de sorte à transférer la couche mince (12) semi-conductrice du substrat donneur (1) sur le substrat support (2).
Figure pour l’abrégé : Fig 6
Description
La présente invention concerne un procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences.
Etat de la technique
Les composants électroniques radiofréquences formés dans ou sur des substrats semi-conducteurs sont particulièrement sensibles à des phénomènes d’atténuation causés par les propriétés desdits substrats.
A cet effet, on utilise habituellement des substrats semi-conducteurs, notamment de silicium massif, présentant une résistivité électrique élevée, c’est-à-dire supérieure à 500 Ω.cm.
Par ailleurs, les substrats semi-conducteurs sur isolant de type FDSOI (acronyme du terme anglo-saxon « Fully Depleted Semiconductor On Insulator », c’est-à-dire semiconducteur sur isolant totalement déplété) apparaissent comme des alternatives intéressantes aux substrats semi-conducteurs massifs. Les substrats FDSOI comprennent successivement un substrat support, une couche électriquement isolante et une couche mince semi-conductrice dans ou sur laquelle peuvent être fabriqués des composants électroniques. Dans un substrat FDSOI, la couche semi-conductrice présente une épaisseur suffisamment fine pour permettre une déplétion complète du canal de conduction d’un transistor formé dans ladite couche. Une telle couche présente typiquement une épaisseur de quelques dizaines de nanomètres. La couche électriquement isolante, qui est généralement constituée d’un oxyde, est également fréquemment appelée BOX (acronyme du terme anglo-saxon « Buried OXide » ou oxyde enterré). Le procédé de fabrication des substrats FDSOI vise à assurer une grande précision de l’épaisseur de la couche semi-conductrice et de la couche électriquement isolante ainsi qu’une grande uniformité de ces épaisseurs, tant au sein d’un substrat que d’un substrat à l’autre au sein d’un même lot de fabrication.
Il pourrait donc être intéressant, pour les applications radiofréquences, de former des substrats FDSOI avec des substrats supports constitués d’un matériau semi-conducteur à haute résistivité électrique.
Le procédé de fabrication d’un substrat FDSOI est schématisé sur les figures 1A à 1C. Ce procédé met en œuvre un transfert de couche d’un substrat donneur vers un substrat support, également connu sous le nom de procédé Smart Cut™.
En référence à la figure 1A, on fournit un substrat donneur 1, par exemple de silicium, recouvert d’une couche 10 électriquement isolante, par exemple d’oxyde de silicium (SiO2).
Comme schématisé par les flèches, on met en œuvre une implantation d’espèces ioniques, telles que de l’hydrogène et/ou de l’hélium, au travers de la couche électriquement isolante 10, de sorte à former une zone de fragilisation 11 dans le substrat donneur 1. Ladite zone de fragilisation 11 définit une couche mince 12 à transférer.
En référence à la figure 1B, on colle le substrat donneur 1 ainsi implanté sur un substrat support 2 par l’intermédiaire de la couche électriquement isolante 10 qui remplit alors la fonction de couche de collage. Le substrat support 2 peut avantageusement être un substrat semi-conducteur, par exemple de silicium, à haute résistivité électrique. Le collage peut être renforcé par un traitement thermique.
En référence à la figure 1C, on détache le substrat donneur 1 le long de la zone de fragilisation 11, ce qui conduit au transfert de la couche mince 12 sur le substrat support 2. L’initiation du détachement peut être réalisée au moyen d’un traitement thermique.
On met ensuite en œuvre un traitement de finition de la couche transférée, de sorte à guérir les défauts liés à l’implantation et à lisser la surface libre de ladite couche.
On obtient ainsi un substrat semi-conducteur sur isolant.
Dans le cas d’un substrat FDSOI, l’épaisseur cible pour la couche semi-conductrice transférée est comprise entre 4 nm et 100 nm, avec une variation maximale de ± 5 Å par rapport à la valeur cible, au sein de chaque substrat et entre les différents substrats fabriqués par le procédé. Une telle uniformité et une très faible rugosité de la couche transférée peuvent être obtenues par un procédé de finition dit « batch anneal », qui est un procédé de lissage long, à haute température, avantageusement réalisé dans un four permettant de traiter une pluralité de substrats en même temps. Un tel « batch anneal » est typiquement mis en œuvre à une température comprise entre 1150 et 1200°C, pendant une durée de plusieurs minutes, généralement supérieure à 15 minutes. Ce lissage permet d’amener la couche semi-conductrice transférée à un niveau de rugosité de surface compatible avec la fabrication ultérieure de transistors.
Cependant, ce procédé est pénalisant pour les applications radiofréquences, notamment pour les applications à extrêmement haute fréquence, c’est-à-dire dans une bande de fréquences comprise entre 30 et 300 GHz. Cette bande de fréquences est également appelée « mmWave ».
En effet, le substrat support est à haute résistivité électrique et de ce fait faiblement dopé. Ainsi, le substrat support est généralement sensiblement moins dopé (par exemple dopé au bore) que le substrat donneur, autrement dit, moins dopé que la couche mince transférée.
Or, en raison de cette différence de niveau de dopage entre la couche mince transférée et le substrat support, sous l’effet du budget thermique important du traitement de finition du substrat FDSOI et, dans une moindre mesure, sous l’effet du budget thermique du collage et/ou du détachement, les atomes de bore diffusent au travers de la couche électriquement isolante dans le substrat support, conduisant à une réduction de la résistivité électrique dans une portion superficielle s’étendant à partir de la couche électriquement isolante.
Or, même si cette portion superficielle ne s’étend que sur quelques micromètres de profondeur dans le substrat support, la baisse de résistivité électrique dans cette zone engendre des pertes électriques importantes pour des ondes de type mmWave.
Brève description de l’invention
Un but de l’invention est de définir un procédé de fabrication d’un substrat semi-conducteur sur isolant de type FDSOI adapté à des applications radiofréquences, permettant de maintenir une haute résistivité du substrat support même au voisinage de la couche électriquement isolante.
A cet effet, l’invention propose un procédé de fabrication d’un substrat de type semi-conducteur sur isolant pour applications radiofréquences, comprenant les étapes suivantes :
- fourniture d’un substrat donneur semi-conducteur dopé de type P,
- formation d’une couche sacrificielle sur le substrat donneur,
- implantation d’espèces atomiques au travers de ladite couche sacrificielle, de sorte à former dans le substrat donneur une zone de fragilisation délimitant une couche mince semi-conductrice à transférer,
- retrait de la couche sacrificielle du substrat donneur après ladite implantation,
- fourniture d’un substrat support semi-conducteur présentant une résistivité électrique supérieure ou égale à 500 Ω.cm,
- formation d’une couche électriquement isolante sur le substrat support,
- collage du substrat donneur sur le substrat support, la couche mince semi-conductrice et la couche électriquement isolante étant à l’interface de collage,
- détachement du substrat donneur le long de la zone de fragilisation de sorte à transférer la couche mince semi-conductrice du substrat donneur sur le substrat support.
- fourniture d’un substrat donneur semi-conducteur dopé de type P,
- formation d’une couche sacrificielle sur le substrat donneur,
- implantation d’espèces atomiques au travers de ladite couche sacrificielle, de sorte à former dans le substrat donneur une zone de fragilisation délimitant une couche mince semi-conductrice à transférer,
- retrait de la couche sacrificielle du substrat donneur après ladite implantation,
- fourniture d’un substrat support semi-conducteur présentant une résistivité électrique supérieure ou égale à 500 Ω.cm,
- formation d’une couche électriquement isolante sur le substrat support,
- collage du substrat donneur sur le substrat support, la couche mince semi-conductrice et la couche électriquement isolante étant à l’interface de collage,
- détachement du substrat donneur le long de la zone de fragilisation de sorte à transférer la couche mince semi-conductrice du substrat donneur sur le substrat support.
Ainsi, en utilisant une couche de collage formée sur le substrat support et non sur le substrat donneur, et en retirant la couche sacrificielle du substrat donneur avant le collage, on évite que des atomes de dopants contenus dans la couche de collage ne diffusent dans le substrat support malgré la différence de niveau de dopage entre la couche mince transférée et le substrat support et ne provoquent une diminution de la résistivité électrique du substrat support.
Par ailleurs, les étapes de fabrication des substrats FDSOI postérieures au collage restent inchangées, de sorte que ce procédé est compatible avec les lignes de fabrication industrielles existantes.
Dans certains modes de réalisation, la formation de la couche sacrificielle comprend une oxydation du matériau du substrat donneur.
Dans certains modes de réalisation, le retrait de la couche sacrificielle comprend une gravure humide de ladite couche.
De manière optionnelle, le retrait de la couche sacrificielle peut comprendre en outre un retrait d’une portion superficielle de la couche mince à transférer du substrat donneur.
Dans certains modes de réalisation, le substrat donneur présente un dopage au bore.
Dans certains modes de réalisation, la formation de la couche électriquement isolante comprend un dépôt d’un oxyde sur le substrat support.
Dans d’autres modes de réalisation, la formation de la couche électriquement isolante est réalisée par une oxydation du substrat support.
Dans certains modes de réalisation, la couche électriquement isolante présente une épaisseur comprise entre 10 et 150 nm.
Dans certains modes de réalisation, la couche semi-conductrice transférée présente une épaisseur comprise entre 4 et 100 nm.
D’autres caractéristiques et avantages ressortiront de la description détaillée qui va suivre, en référence aux dessins annexés, sur lesquels :
Pour des raisons de lisibilité des figures, les différentes couches n’ont pas nécessairement été représentées à l’échelle.
Les signes de référence identiques d’une figure à l’autre désignent des éléments similaires ou tout au moins remplissant la même fonction.
Description détaillée de modes de réalisation
Le procédé de fabrication d’un substrat FDSOI est modifié pour réaliser le collage du substrat donneur sur le substrat support par l’intermédiaire d’une couche électriquement isolante formée sur le substrat support et non sur le substrat donneur. Contrairement au substrat donneur, le substrat support n’est pas dopé ou tout au moins présente une concentration en dopants de type P inférieure ou égale à 1E13 at/cm3. Ainsi, la couche électriquement isolante ne contient pas une concentration significative en dopants susceptibles de diffuser dans le substrat support lors de traitements thermiques ultérieurs.
Une couche électriquement isolante reste utile à la surface du substrat donneur pour réduire l’impact des trajectoires directes des espèces atomiques lors de l’implantation (phénomène connu sous le terme anglo-saxon de « channeling »). Cependant, cette couche est sacrificielle dans la mesure où elle est retirée après l’implantation, avant le collage.
La figure 2 illustre la formation d’une telle couche sacrificielle 13 sur le substrat donneur 1.
Le substrat donneur est un substrat semi-conducteur monocristallin, par exemple de silicium. Généralement, le substrat donneur est légèrement dopé P. Par exemple, le substrat donneur contient des atomes de bore avec une concentration inférieure ou égale à 1E15 at/cm3. Un substrat donneur ainsi dopé est en effet moins onéreux, plus standard qu’un substrat donneur non dopé.
La couche sacrificielle 13 est une couche électriquement conductrice, notamment d’un oxyde du matériau du substrat donneur 1. La couche sacrificielle 13 est avantageusement formée par oxydation thermique du substrat donneur 1. Une telle oxydation thermique consomme une portion superficielle du matériau du substrat donneur. Pour éviter le phénomène de « channeling », la couche sacrificielle présente avantageusement une épaisseur comprise entre 4 et 150 nm et préférentiellement entre 10 et 40 nm.
En référence à la figure 3, on met en œuvre une implantation d’espèces ioniques (schématisée par les flèches) dans le substrat donneur 1 au travers de la couche sacrificielle.
Les espèces implantées comprennent habituellement de l’hydrogène et/ou de l’hélium.
La dose et l’énergie des espèces implantées est choisie pour former une zone de fragilisation 11 dans le substrat donneur 1, à une profondeur déterminée pour délimiter, entre la couche sacrificielle 13 et la zone de fragilisation 11, une couche mince 12 à transférer.
En référence à la figure 3, on retire ensuite la couche sacrificielle 13. Ainsi, même si la couche sacrificielle contient des dopants provenant du substrat donneur, elle n’est pas présente lors du collage ultérieur.
Le retrait de la couche sacrificielle peut être effectué par exemple par gravure humide. L’homme du métier est en mesure de choisir la solution de gravure adaptée. Cette gravure laisse la surface du substrat donneur suffisamment peu rugueuse et exempte de défauts pour permettre un collage ultérieur de bonne qualité.
Le retrait de la couche sacrificielle peut éventuellement être suivi du retrait d’une portion superficielle de la couche mince 12 à transférer. Le retrait de cette portion superficielle, dont l’épaisseur est typiquement de l’ordre de quelques nanomètres, peut être effectué par tout moyen adapté, par exemple par oxydation thermique ou par gravure chimique, qui permet de ne pas dégrader l’uniformité de la couche transférée. De manière moins préférée, un polissage mécano-chimique pourrait être utilisé.
En référence à la figure 4, on forme par ailleurs une couche électriquement isolante 20 sur le substrat support 2.
Le substrat support 2 est un substrat semi-conducteur, par exemple de silicium, présentant une résistivité électrique élevée, par exemple supérieure à 500 Ω.cm, de préférence supérieure ou égale à 1000 Ω.cm.
De manière particulièrement avantageuse, le substrat support est un substrat de silicium présentant une teneur élevée en oxygène interstitiel, c’est-à-dire une teneur supérieure à 20 old ppma (pour la définition de l’unité old ppma, on pourra se référer au mémoire de Robert Kurt Graupner, « A Study of Oxygen Precipitation in Heavily Doped Silicon » (1989), Dissertations and Theses, Paper 1218). Un tel substrat est généralement désigné par l’abréviation « HiOi ». Les atomes d’oxygène interstitiels sont susceptibles de précipiter sous l’effet d’un traitement thermique de sorte à former une grande quantité de défauts, appelés « Bulk Micro Defects » (BMD), constitués par les précipités d’oxygène, qui bloquent les dislocations générées lors de traitements thermiques à haute température, ce qui est avantageux pour préserver la qualité cristalline du substrat support.
En pratique, pour utiliser un tel substrat HiOi pour fabriquer un substrat FDSOI, le procédé comprend, préalablement au collage, une étape de traitement thermique du substrat support à une température suffisante pour faire précipiter l’oxygène interstitiel et former lesdits BMD. Un tel traitement thermique peut typiquement par un cycle thermique atteignant une température de l’ordre de 1000°C durant 12 heures.
Par ailleurs, un substrat HiOi comprend généralement une grande quantité de défauts cristallins appelés COPs (acronyme du terme anglo-saxon « crystal originated particles »), qui sont indésirables dans un substrat FDSOI. De manière avantageuse, le procédé de fabrication comprend donc un traitement thermique de type « déplétion », visant à faire diffuser l’oxygène hors du substrat support. En pratique, ce traitement peut être réalisé simultanément au traitement thermique de précipitation de l’oxygène interstitiel, pour autant que la surface du substrat support soit libre, c’est-à-dire non oxydée, pour permettre la diffusion de l’oxygène hors du substrat. Dans ce cas, ce traitement thermique de précipitation / diffusion doit être réalisé préalablement à la formation de la couche électriquement isolante sur le substrat support.
De manière alternative, l’homme du métier pourra choisir pour le substrat support un substrat de silicium présentant une teneur faible ou moyenne en oxygène interstitiel, c’est-à-dire une teneur inférieure à 10, respectivement comprise entre 10 et 20 old ppma. Un tel substrat est généralement désigné par l’abréviation « LowOi », respectivement « MidOi ». Dans ce cas, les traitements thermiques de précipitation et/ou diffusion susmentionnés ne sont pas nécessaires.
La couche électriquement isolante 20 est avantageusement une couche d’oxyde, afin d’assurer un collage de bonne qualité avec le matériau semi-conducteur du substrat donneur 1.
La couche électriquement isolante peut être formée par un procédé de dépôt, notamment un dépôt chimique en phase vapeur (CVD, acronyme du terme anglo-saxon « Chemical Vapor Deposition ») ou par traitement thermique d’oxydation du substrat support.
De préférence, l’épaisseur de la couche électriquement isolante 20 est comprise entre 10 et 150 nm.
En référence à la figure 5, on met en contact le substrat donneur 1 et le substrat receveur 2, la couche mince 12 à transférer et la couche électriquement isolante 20 étant à l’interface de collage. Il se produit alors un collage par adhésion moléculaire entre l’oxyde de la couche 20 et le matériau semi-conducteur de la couche 12.
Le collage peut éventuellement être renforcé par un procédé de préparation de la surface électriquement isolante, par exemple par un plasma d’oxygène.
Comme indiqué plus haut, les étapes de fabrication postérieures au collage restent inchangées par rapport au procédé de fabrication de substrats FDSOI existant, le procédé étant ainsi compatible avec les lignes de fabrication industrielles existantes et n’affectant pas les propriétés physiques et électriques du produit.
En référence à la figure 6, on détache le substrat donneur 1 le long de la zone de fragilisation 11. De manière connue en elle-même, ledit détachement peut être provoqué par l’application d’une contrainte mécanique au voisinage de la zone de fragilisation, par un traitement thermique ou par tout autre moyen adapté.
A l’issue de ce détachement, la couche mince 12 a été transférée du substrat donneur sur le substrat support et l’on obtient une structure FDSOI comprenant le substrat support 2, la couche de collage électriquement isolante 2 et la couche transférée 12 (cf. figure 7).
Ladite structure est ensuite soumise à un traitement de finition classiquement mis en œuvre pour les substrats FDSOI. Ce traitement de finition inclut notamment thermique de lissage de la couche transférée (« batch anneal ») tel que mentionné en introduction.
Dans certains modes de réalisation, ce procédé de lissage consiste à placer un lot de structures FDSOI dans un four, à effectuer une montée lente en température de la température ambiante (20°C) jusqu’à une température de l’ordre de 1500 à 1200°C, puis à maintenir les structures à cette température pendant une durée de plusieurs minutes, de préférence supérieure à 15 minutes.
Le retrait de la couche sacrificielle du substrat donneur avant le collage permet de manière surprenante d'atténuer la diffusion des dopants dans le substrat support et la détérioration du caractère hautement résistif de la structure finale.
Sans vouloir être liés par cette hypothèse, les inventeurs estiment que la formation de la couche d’oxyde de protection sur le substrat donneur pourrait être à l'origine d'un phénomène d'accumulation des dopants à l’interface entre le substrat donneur et ladite couche d’oxyde, qui diffuseraient après le collage du substrat donneur sur le substrat support. Le retrait de cette couche qui est rendue sacrificielle (et éventuellement la portion superficielle de la couche mince à transférer sous-jacente) semble ainsi supprimer ou tout au moins diminuer cette accumulation de dopants.
Bien que le budget thermique de ce procédé de lissage soit suffisamment élevé pour permettre une diffusion des dopants présents dans la structure, les dopants du substrat donneur sont suffisamment éloignés du substrat support par la couche électriquement isolante (qui ne contient pas de tels dopants) pour ne pas diffuser dans le substrat support. Par conséquent, la résistivité électrique du substrat support n’est pas affectée, même dans sa portion voisine de l’interface de collage.
La structure FDSOI ainsi formée est donc pleinement fonctionnelle pour des applications radiofréquence, notamment dans la bande mmWave.
Claims (9)
- Procédé de fabrication d’un substrat de type semi-conducteur sur isolant pour applications radiofréquences, comprenant les étapes suivantes :
- fourniture d’un substrat donneur (1) semi-conducteur dopé de type P,
- formation d’une couche sacrificielle (13) sur le substrat donneur,
- implantation d’espèces atomiques au travers de ladite couche sacrificielle (13), de sorte à former dans le substrat donneur (1) une zone de fragilisation (11) délimitant une couche mince (12) semi-conductrice à transférer,
- retrait de la couche sacrificielle (13) du substrat donneur (1) après ladite implantation,
- fourniture d’un substrat support (2) semi-conducteur présentant une résistivité électrique supérieure ou égale à 500 Ω.cm,
- formation d’une couche (20) électriquement isolante sur le substrat support (2),
- collage du substrat donneur (1) sur le substrat support (2), la couche mince (12) semi-conductrice et la couche (20) électriquement isolante étant à l’interface de collage,
- détachement du substrat donneur (1) le long de la zone de fragilisation (11) de sorte à transférer la couche mince (12) semi-conductrice du substrat donneur (1) sur le substrat support (2). - Procédé selon la revendication 1, dans lequel la formation de la couche sacrificielle (13) comprend une oxydation du matériau du substrat donneur (1).
- Procédé selon l’une des revendications 1 ou 2, dans lequel le retrait de la couche sacrificielle (13) comprend une gravure humide de ladite couche (13).
- Procédé selon l’une des revendications 1 à 3, dans lequel le retrait de la couche sacrificielle (13) comprend en outre un retrait d’une portion superficielle de la couche mince (12) à transférer du substrat donneur.
- Procédé selon l’une des revendications 1 à 4, dans lequel le substrat donneur (1) présente un dopage au bore.
- Procédé selon l’une des revendications 1 à 5, dans lequel la formation de la couche (20) électriquement isolante comprend un dépôt d’un oxyde sur le substrat support (2).
- Procédé selon l’une des revendications 1 à 5, dans lequel la formation de la couche (20) électriquement isolante comprend une oxydation du substrat support (2).
- Procédé selon l’une des revendications 1 à 7, dans lequel la couche électriquement isolante (20) présente une épaisseur comprise entre 10 et 150 nm.
- Procédé selon l’une des revendications 1 à 8, dans lequel la couche (12) semi-conductrice transférée présente une épaisseur comprise entre 4 et 100 nm.
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2004970A FR3110282B1 (fr) | 2020-05-18 | 2020-05-18 | Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences |
| TW110117326A TWI911218B (zh) | 2020-05-18 | 2021-05-13 | 用於製作射頻應用之絕緣體上半導體底材之方法 |
| EP21732484.7A EP4154307A1 (fr) | 2020-05-18 | 2021-05-18 | Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences |
| US17/998,894 US20230215760A1 (en) | 2020-05-18 | 2021-05-18 | Method for manufacturing a semiconductor-on-insulator substrate for radiofrequency applications |
| PCT/FR2021/050874 WO2021234280A1 (fr) | 2020-05-18 | 2021-05-18 | Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences |
| JP2022528094A JP7634008B2 (ja) | 2020-05-18 | 2021-05-18 | 高周波用途用のセミコンダクタオンインシュレータ基板を製造するための方法 |
| CN202180006687.8A CN114730732B (zh) | 2020-05-18 | 2021-05-18 | 制造用于射频应用的绝缘体上半导体衬底的方法 |
| KR1020227013366A KR20230011264A (ko) | 2020-05-18 | 2021-05-18 | 고주파 응용을 위한 반도체-온-절연체 기판을 제조하는 공정 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2004970 | 2020-05-18 | ||
| FR2004970A FR3110282B1 (fr) | 2020-05-18 | 2020-05-18 | Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3110282A1 true FR3110282A1 (fr) | 2021-11-19 |
| FR3110282B1 FR3110282B1 (fr) | 2022-04-15 |
Family
ID=72178708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR2004970A Active FR3110282B1 (fr) | 2020-05-18 | 2020-05-18 | Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20230215760A1 (fr) |
| EP (1) | EP4154307A1 (fr) |
| JP (1) | JP7634008B2 (fr) |
| KR (1) | KR20230011264A (fr) |
| CN (1) | CN114730732B (fr) |
| FR (1) | FR3110282B1 (fr) |
| WO (1) | WO2021234280A1 (fr) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008093193A1 (fr) * | 2007-02-01 | 2008-08-07 | S.O.I.Tec Silicon On Insulator Technologies | Procédé de production de substrat du type silicium sur isolant |
| EP3358600A1 (fr) * | 2015-09-28 | 2018-08-08 | Shin-Etsu Handotai Co., Ltd. | Procédé de fabrication de tranche soi collée |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6171931B1 (en) * | 1994-12-15 | 2001-01-09 | Sgs-Thomson Microelectronics S.R.L. | Wafer of semiconductor material for fabricating integrated devices, and process for its fabrication |
| WO2001048825A1 (fr) | 1999-12-24 | 2001-07-05 | Shin-Etsu Handotai Co., Ltd. | Procédé de production de tranche collée |
| EP1408551B1 (fr) * | 2001-07-17 | 2014-07-02 | Shin-Etsu Handotai Co., Ltd. | Procede de production de plaquettes de liaison |
| KR100476901B1 (ko) | 2002-05-22 | 2005-03-17 | 삼성전자주식회사 | 소이 반도체기판의 형성방법 |
| FR2895563B1 (fr) * | 2005-12-22 | 2008-04-04 | Soitec Silicon On Insulator | Procede de simplification d'une sequence de finition et structure obtenue par le procede |
| US7883990B2 (en) * | 2007-10-31 | 2011-02-08 | International Business Machines Corporation | High resistivity SOI base wafer using thermally annealed substrate |
| JP5625239B2 (ja) | 2008-12-25 | 2014-11-19 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP5532680B2 (ja) | 2009-05-27 | 2014-06-25 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ |
| CN102903607A (zh) * | 2011-06-30 | 2013-01-30 | 上海新傲科技股份有限公司 | 采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法 |
| FR3061802B1 (fr) * | 2017-01-11 | 2019-08-16 | Soitec | Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat |
| FR3061803B1 (fr) * | 2017-01-11 | 2019-08-16 | Soitec | Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat |
-
2020
- 2020-05-18 FR FR2004970A patent/FR3110282B1/fr active Active
-
2021
- 2021-05-18 KR KR1020227013366A patent/KR20230011264A/ko active Pending
- 2021-05-18 US US17/998,894 patent/US20230215760A1/en active Pending
- 2021-05-18 WO PCT/FR2021/050874 patent/WO2021234280A1/fr not_active Ceased
- 2021-05-18 JP JP2022528094A patent/JP7634008B2/ja active Active
- 2021-05-18 CN CN202180006687.8A patent/CN114730732B/zh active Active
- 2021-05-18 EP EP21732484.7A patent/EP4154307A1/fr active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008093193A1 (fr) * | 2007-02-01 | 2008-08-07 | S.O.I.Tec Silicon On Insulator Technologies | Procédé de production de substrat du type silicium sur isolant |
| EP3358600A1 (fr) * | 2015-09-28 | 2018-08-08 | Shin-Etsu Handotai Co., Ltd. | Procédé de fabrication de tranche soi collée |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3110282B1 (fr) | 2022-04-15 |
| WO2021234280A1 (fr) | 2021-11-25 |
| US20230215760A1 (en) | 2023-07-06 |
| JP7634008B2 (ja) | 2025-02-20 |
| EP4154307A1 (fr) | 2023-03-29 |
| TW202201489A (zh) | 2022-01-01 |
| JP2023525611A (ja) | 2023-06-19 |
| CN114730732A (zh) | 2022-07-08 |
| KR20230011264A (ko) | 2023-01-20 |
| CN114730732B (zh) | 2025-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3997728B1 (fr) | Procede de fabrication d'une structure comprenant une couche mince reportee sur un support muni d'une couche de piegeage de charges | |
| FR3094573A1 (fr) | Procede de preparation d’une couche mince de materiau ferroelectrique | |
| EP3818561B1 (fr) | Substrat pour un dispositif integre radioafrequence et son procede de fabrication | |
| WO2011067394A1 (fr) | Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante | |
| FR2797714A1 (fr) | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede | |
| FR3062238A1 (fr) | Support pour une structure semi-conductrice | |
| FR3049763A1 (fr) | ||
| FR3104318A1 (fr) | Procédé de formation d'un support de manipulation à haute résistivité pour substrat composite | |
| FR2880988A1 (fr) | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE | |
| FR3108774A1 (fr) | Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| FR3037438A1 (fr) | Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges | |
| FR3051595A1 (fr) | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant | |
| FR3058561A1 (fr) | Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif | |
| WO2021144534A1 (fr) | Procédé de fabrication d'un capteur d'image | |
| EP4430652B1 (fr) | Procede de preparation d'un substrat support muni d'une couche de piegeage de charges | |
| EP4154306A1 (fr) | Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences | |
| FR3110282A1 (fr) | Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences | |
| EP4176463B1 (fr) | Substrat support pour structure soi et procede de fabrication associe | |
| FR2933235A1 (fr) | Substrat bon marche et procede de fabrication associe | |
| WO2023144495A1 (fr) | Procede de fabrication d'une structure de type double semi-conducteur sur isolant | |
| EP2701185B1 (fr) | PROCÉDÉ DE TRANSFERT D'UN FILM D'InP | |
| EP4430653B1 (fr) | Procede de preparation d'un substrat support muni d'une couche de piegeage de charges | |
| WO2024251417A1 (fr) | Substrat comprenant une couche dielectrique enterree epaisse et procede de preparation d'un tel substrat | |
| WO2024175311A1 (fr) | Support comprenant une couche de piégeage de charges, substrat composite comprenant un tel support et procédé de fabrication associés | |
| WO2025153203A1 (fr) | Support comprenant une couche de piegeage de charges electriques pour un substrat composite |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20211119 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |